JP2013197169A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ウエハを薄板化した際のウエハ強度の低下を防ぐことで、ウエハ割れの発生を防ぐ。
【解決手段】ウエハ１０の第１主面に、逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造、分離構造部のｐ型分離領域を形成する。逆阻止型ＩＧＢＴのおもて面素子構造および耐圧構造部のおもて面素子構造は、ウエハ１０の素子形成領域１に形成される。分離構造部のｐ型分離領域は、素子形成領域１の素子端部側に耐圧構造部を囲むように形成される。つぎに、ウエハ１０の第２主面側からウエハ１０を薄板化した後、ウエハ１０の第２主面にｐ型分離領域に達する溝３を形成する。このとき、溝３の交点への直線を３とする。つぎに、ウエハ１０の第２主面にｐ型コレクタ層を形成するとともに、溝３の側壁にｐ型コレクタ層およびｐ型分離領域に接するｐ型層を形成することで逆阻止型ＩＧＢＴが完成する。
【選択図】 図１

Description

この発明は、半導体装置の製造方法に関する。

従来、電力用半導体素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有するワンチップのパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。

また、ＡＣ（交流）／ＡＣ変換を行うため、直接リンク形変換回路等のマトリックスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧を有するＩＧＢＴを逆並列接続することにより前記双方向スイッチング素子を構成するために、逆耐圧を有するＩＧＢＴ（以下、逆阻止型ＩＧＢＴとする）が要望されている。このような逆阻止型ＩＧＢＴの構成について説明する。

図３は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。図３には、逆阻止型ＩＧＢＴ１００の耐圧構造部１１０近傍の断面構造を示す。逆阻止型ＩＧＢＴ１００は、活性領域１０４と、耐圧を保持するための耐圧構造部１１０と、逆耐圧を保持するための分離構造部１２０と、を備える。耐圧構造部１１０は活性領域を囲み、分離構造部１２０は耐圧構造部１１０を囲む。活性領域において、ｎ型ドリフト領域となる半導体基板１０１の第１主面（おもて面）にはＩＧＢＴのＭＯＳゲート構造やエミッタ電極（不図示）が形成されている。ＭＯＳゲート構造とは、選択的に形成されたｐ型ベース領域１０３に不図示のｎ型エミッタ領域が選択的に形成され、更に半導体基板上にゲート絶縁膜１０５とポリシリコンからなるゲート電極１０６を含む構造を指す。なお、ｐ型ベース領域１０３は、ストライプ形や多角形の形状とすることができ、ゲート絶縁膜１０５とゲート電極１０６は、図示のプレーナ形の他にトレンチ形としてもよい。

耐圧構造部１１０において、半導体基板１０１の第１主面の表面層には、ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２が形成されている。ｐ型チャネルストッパー１１２は、耐圧構造部１１０の素子端部側に形成されている。ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２には、それぞれ導電膜１１３，１１５が接続されている。各導電膜１１３，１１５は層間絶縁膜１１４によって互いに絶縁されている。

半導体基板１０１の第２主面（裏面）の表面層には、活性領域１０４から耐圧構造部１１０にわたってｐ型コレクタ層１０２が形成されている。そして、逆阻止型ＩＧＢＴ１００の逆耐圧を保持するためには、半導体基板１０１の第２主面側に設けられたｐ型コレクタ層１０２と、半導体基板１０１の第１主面側に設けられたｐ型チャネルストッパー１１２とが接続されている必要がある。このため、半導体基板１０１の素子端部の分離構造部１２０には、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とに接するｐ型分離領域１２１が形成される。

ｐ型分離領域１２１は、例えば、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散によって、半導体基板１０１の厚さと同じ深さの拡散層として形成することができる。このようにｐ型分離領域１２１となる拡散層を形成する場合、耐圧クラスごとのｎ型ドリフト領域の厚さに応じた深さで拡散層を形成する必要がある。具体的には、ｐ型分離領域１２１となる拡散層の深さは、６００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１２０μｍ以上とし、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて２００μｍ以上とする必要がある。しかしながら、１２０μｍ以上の深さで拡散層を形成するためには、１３００℃の温度で１００時間以上の熱処理を行う必要があるので実用的ではない。

このような問題を解消するため、図３に示すように、半導体基板１０１の第２主面側から第１主面に形成された溝１３０に達する深さで半導体基板１０１の厚さよりも浅く形成されたｐ型分離領域１２１と、溝１３０の側壁部に形成されたｐ型層１３１とによって、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とを接続した逆阻止型ＩＧＢＴ１００が公知である。このように溝１３０の側壁部にｐ型層１３１が形成されていることにより、逆阻止型ＩＧＢＴ１００は、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を得ることができる。

具体的には、逆阻止型ＩＧＢＴ１００は、例えば、次のように作製（製造）される。まず、半導体基板１０１の第１主面側から第２主面に達しない所定の深さでｐ型分離領域１２１を形成する。つぎに、半導体基板１０１の第１主面にＭＯＳゲート構造やエミッタ電極などのおもて面素子構造および耐圧構造部１１０のおもて面素子構造を形成する。耐圧構造部１１０のおもて面素子構造として形成されるｐ型チャネルストッパー１１２は、ｐ型分離領域１２１に接するように形成される。

つぎに、半導体基板１０１の第２主面側からｐ型分離領域１２１に達する溝１３０を形成する。溝１３０は、耐圧構造部１１０を囲むように形成される。そして、半導体基板１０１の第２主面の表面層にｐ型コレクタ層１０２を形成するとともに、溝１３０の側壁部の表面層に、ｐ型コレクタ層１０２およびｐ型分離領域１２１に接するｐ型層１３１を形成する。その後、ｐ型コレクタ層１０２およびｐ型層１３１に接するコレクタ電極（不図示）を形成する。

このような逆阻止型ＩＧＢＴ１００は、ウエハの各素子形成領域にそれぞれ形成される。溝１３０は、ウエハの素子形成領域を囲むダイシングライン上に形成される。そして、溝１３０の底面の短手方向の幅よりも狭い幅を有するダイシングブレードを用いて溝１３０に沿ってウエハをダイシングし、ウエハに形成された複数の逆阻止型ＩＧＢＴ１００をそれぞれチップ状に切り出す。これにより、逆阻止型ＩＧＢＴ１００が完成する。

逆阻止型ＩＧＢＴの製造方法として、次の方法が提案されている。ＩＧＢＴのプレーナ型の耐圧構造の外側にポジティブベベル構造を形成する。プレーナ型の耐圧構造で順方向耐圧を出し、ポジティブベベル構造で逆方向耐圧を出す。ベベル面（半導体基板の端面）にｐ領域を形成することで、逆方向耐圧を有する半導体装置が得られる（例えば、下記特許文献１参照。）。

つぎに、逆阻止型ＩＧＢＴ１００が形成されたウエハにおける溝１３０の配置について説明する。図４は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。図４の上側に、ウエハ２００の第２主面に形成された溝１３０の平面レイアウトを点線で示す。図４の中央および下側に、切断線Ａ−Ａ，Ｂ−Ｂで切断したウエハ２００の断面構造を示す。切断線Ａ−Ａで切断した断面は、溝１３０をその短手方向に複数の素子形成領域２０１を横切るように切断した断面構造である。溝１３０の幅は１００μｍ〜２５０μｍ程度である。切断線Ｂ−Ｂで切断した断面は、溝１３０をその長手方向に切断した断面構造である。

図４に示すように、ウエハ２００の各素子形成領域２０１に逆阻止型ＩＧＢＴ（不図示）が形成されることにより、ウエハ２００の第２主面に格子状に溝１３０が形成される。溝１３０は、ウエハ２００の外周端部（側面）から所定間隔を隔てた内側に形成される。具体的には、切断線Ａ−Ａで切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面に一定の間隔で、溝の幅が１００μｍ〜２５０μｍ程度で形成され、ウエハ２００の第２主面の外周端部には形成されていない。

一方、切断線Ｂ−Ｂで切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面の外周端部から他方の外周端部にわたって形成され、ウエハ２００を横方向（素子の深さ方向に垂直な方向）に貫通する。このため、切断線Ｂ−Ｂで切断したウエハ２００の断面において、ウエハ２００の厚さは一様に薄くなる。

ウエハに素子構造を形成する方法として、素子領域を確定するリソグラフィー工程において、エッチングマスクとなる絶縁膜を堆積した半導体基板上にフォトレジストを塗布する工程と、有効チップを露光し、かつ、有効チップ外のウエハ周辺部を、有効チップと同じレチクルを用いてダミーとして露光した上で現像し、被エッチング面積がウエハ全体の６０％以上となる最小数だけ露光して被エッチング領域とする工程とを備えた方法が提案されている（例えば、下記特許文献２参照。）。

また、別の方法として、半導体ウエハの有効処理領域内に位置し、半導体集積回路装置を構成する製品チップが形成される製品チップ領域、および、前記半導体ウエハの外周部に位置し、前記製品チップとはならない不完全チップが形成される擬似チップ領域を含む半導体ウエハを処理する半導体集積回路装置の製造方法であって、前記製品チップ領域の絶縁膜に半導体集積回路素子を構成する導電性の素子構成部材が形成される凹部を形成すると同時に、前記周辺チップ領域の絶縁膜に前記凹部のパターン寸法の２倍以上１ｍｍ以下の擬似凹部を形成する第１の工程と、前記半導体ウエハの全面に前記凹部および擬似凹部の内面を含む前記絶縁膜の表面に導電膜を堆積し、前記導電膜をＣＭＰ法により研磨して前記絶縁膜の表面の前記導電膜を除去することにより前記凹部内面および疑似凹部内面に導電性の素子形成部材を形成する第２の工程と、を含む方法が提案されている（例えば、下記特許文献３参照。）。

さらに、ウエハに溝を形成する方法として、レジストパターンをマスクとして配線パターンを形成する際に、ウエハ周辺部の無効パターン領域にもレジストパターンを部分的に形成する方法が提案されている（例えば、下記特許文献４参照。）。

特開２００１−１８５７２７号公報 特許第３２８５１４６号公報 特許第３５５６４３７号公報 特開２００４−２０７５５３号公報

しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。上述した図４の切断線Ｂ−Ｂで切断した断面に示すようにウエハ２００の外周端部２０２に達する溝１３０を形成した場合、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、高い頻度でウエハ２００に割れが生じた。ウエハ２００の割れは、ウエハ２００の外周端部２０２近傍の溝１３０を基点として生じることが確認された。割れの生じたウエハ２００は、その後のウエハプロセスの製造ラインに載せることができない。したがって、ウエハ２００の良品率が低下するという問題が生じる。

この発明は、上述した従来技術による問題点を解消するため、半導体ウエハの割れを低減させることのできる半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体ウエハの第１主面に、半導体素子のゲート電極からなるＭＯＳゲート構造および第１電極と、前記半導体素子の順耐圧を保持するための耐圧構造部と、前記半導体素子および前記耐圧構造部を囲む第２導電型の第１半導体領域と、を形成する工程を行う。つぎに、前記半導体ウエハの第２主面から前記第１半導体領域に達する溝を形成する工程を行う。つぎに、前記半導体ウエハの第２主面に第２導電型の第２半導体領域を形成するとともに、前記溝の側壁に前記第１半導体領域および前記第２半導体領域に電気的に接する第２導電型の第３半導体領域を形成する工程を行う。つぎに、前記第２半導体領域に電気的に接する第２電極を形成する工程を行う。このとき、前記溝を形成する工程では、前記溝の交点への直線が３つとなるように前記溝を形成する。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記交点がＴ字状となるように前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の断面形状は、台形状または円形状であることを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記半導体素子および前記耐圧構造部を囲むように前記溝を形成することを特徴とする。

上述した発明によれば、ウエハに形成された半導体素子および耐圧構造部を囲む溝を当該ウエハに形成する際に、溝の長手方向の端部がウエハの外周端部に達しないように当該溝を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハ１０に割れが生じることを低減することができる。

本発明にかかる半導体装置の製造方法によれば、半導体ウエハの割れを低減させることができるという効果を奏する。

図１は、実施例にかかる半導体装置の製造途中のウエハの状態を示す平面図である。 図２は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。 図３は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。 図４は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

図１は、実施例にかかる半導体装置の製造途中のウエハ１０の状態を示す平面図である。
図１に示すように、ウエハ１０の各素子形成領域１には、それぞれ半導体装置の素子構造（不図示）が形成される。ウエハ１０に形成される半導体装置は、例えば、逆耐圧を有するＩＧＢＴ（逆阻止型ＩＧＢＴ）である（図３参照）。逆阻止型ＩＧＢＴは、オン状態のときに電流が流れる活性領域と、順耐圧を保持するための耐圧構造部と、逆耐圧を保持するための分離構造部と、を備える。すなわち、活性領域、耐圧構造部および分離構造部は、各素子形成領域１内に形成される。

各素子形成領域１の活性領域において、ｎ型ドリフト領域となるｎ型のウエハ１０の第１主面（おもて面）には、ベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極からなるＭＯＳゲート構造およびエミッタ電極（第１電極）など、例えばＩＧＢＴのおもて面素子構造が形成される。

耐圧構造部は、活性領域を囲むように形成される。各素子形成領域１の耐圧構造部において、ウエハ１０の第１主面の表面層には、ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーなどの耐圧構造部のおもて面素子構造が形成される。ｐ型チャネルストッパーは、ｐ型フィールドリミッティングリングと離れて、耐圧構造部の素子端部側に形成される。ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーには、それぞれ導電膜が接続される。各導電膜は、層間絶縁膜によって互いに絶縁される。

分離構造部は、各素子形成領域１の素子端部側に耐圧構造部を囲むように形成される。各素子形成領域１の分離構造部において、ウエハ１０の第１主面の表面層には、ウエハ１０の第２主面に達しない所定の深さで逆阻止型ＩＧＢＴの逆耐圧を保持するためｐ型分離領域（第１半導体領域）が形成される。ｐ型分離領域は、例えばイオン注入および熱処理による拡散によって形成される。また、ｐ型分離領域は、ｐ型チャネルストッパーに接するように形成される。

そして、ウエハ１０は、上述したように第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部が形成された後、第２主面（裏面）側から薄板化される。薄板化されたウエハ１０の第２主面には、ｐ型分離領域に達する溝３が形成される。溝３は、ウエハ１０の第２主面の外周端部（側面）２に達しないように形成される。すなわち、溝３は、ウエハの横方向（素子の深さ方向に垂直な方向）に貫通しないように形成される。また、溝３は、活性領域および耐圧構造部を囲むように、例えばウエハ１０の素子形成領域１を囲むダイシングライン上に形成される。

具体的には、溝３は、ウエハ１０の第２主面に形成したレジストマスクをマスクとして、例えばウェットエッチングやドライエッチングによって形成される。また、溝３は、ウエハ１０の外周端部２から内側に所定の幅で当該ウエハ１０を残すように、ウエハ１０の外周端部よりも内側に形成される。すなわち、溝３は、溝３の長手方向の端部がウエハ１０の外周端部２に達しないように形成される。そして、溝３における交点は直線が３つとなるＴ字状に形成される。このように溝３を形成することにより、製造途中でウエハ１０の割れを低減することができる。

なお、溝３が十文字の交点でなく、Ｔ字状の交点となっているが、レーザーダイシング技術により、溝３の断面中央をダイシング中心として加工することで、容易にチップ化することができ、またダイシング時にウエハ１０が予期せぬ場所で割れることがない。

ウエハ１０の外周端部２から内側に残される部分の幅、すなわち、ウエハ１０の外周端部２からウエハ１０の外周端部２に最も近い溝３の側壁上端までの距離（以下、溝・ウエハ外周端部間の最短距離とする）は、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて５ｍｍ以上であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて７ｍｍ以上であるのが好ましい。溝・ウエハ外周端部間の最短距離を大きくしすぎた場合、１枚のウエハ１０から切り出されるチップ枚数が減少してコストが増大するため、逆阻止型ＩＧＢＴの構成や耐圧クラスに合わせて溝・ウエハ外周端部間の最短距離を適宜変更するのが好ましい。例えば、外周端部の距離を大きくとり、ウエハあたりのチップ取れ数を９７個から６９個まで減少させれば、溝の交点が十文字であってもウエハ強度が増し、割れ不良がなくなるが、チップ取れ数が減ってしまう。これに対し、チップ取れ数が９７個の場合に、溝の交点が十文字だと２０％の割れ不良が発生したが、チップ取れ数を９７個とした溝のＴ字状の実施例では割れ不良が発生しなかった。

薄板化後のウエハ１０の厚さは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば１９０μｍ程度であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば２７０μｍ程度であってもよい。溝３の深さは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて８５μｍ以下であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１７５μｍ以下であってもよい。溝３の形成方法については後述する。溝３が形成されたウエハ１０の断面形状については後述する。

また、ウエハ１０の第２主面の表面層には、溝３を形成するためのレジストマスクが除去された後に、活性領域から耐圧構造部にわたって逆阻止型ＩＧＢＴのｐ型コレクタ層（第２半導体領域：不図示）が形成される。そして、溝３の側壁部の表面層には、ｐ型コレクタ層およびｐ型分離領域に接するｐ型層（第３半導体領域）が形成される。すなわち、ウエハ１０の第１主面側から所定の深さで形成されたｐ型分離領域と、溝３の側壁部に形成されたｐ型層とによって、ｐ型コレクタ層とｐ型チャネルストッパーとが接続される。ｐ型層は、例えばｐ型コレクタ層と同時に形成される。

さらに、ウエハ１０の第２主面側には、ｐ型コレクタ層およびｐ型層に接するコレクタ電極（第２電極）が形成される。コレクタ電極は、例えば、化学気相成長法やスパッタリング法などの物理気相成長法によって形成される。このようにして、図１の平面図に点線で示すように、ウエハ１０の第２主面に、ウエハ１０の外周端部２に達しないようにＴ字状に溝３が形成される。その後、ウエハ１０は、溝３の底面の短手方向の幅の中心でレーザーダイシングを用いてダイシングされチップ状に切断される。これにより、ウエハ１０の各素子形成領域１に形成された逆阻止型ＩＧＢＴが個々のチップに切断され、逆阻止型ＩＧＢＴが完成する。

つぎに、例えばウェットエッチングによって溝３の形成方法について説明する。まず、逆阻止型ＩＧＢＴのおもて面素子構造（耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域も含む）が形成されたウエハ１０の第１主面を保護レジストによって保護する。そして、保護レジストの表面にテープを貼り付ける。逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域は、例えば従来と同様の方法で形成されてもよい。つぎに、ウエハ１０のテープが貼り付けられた第１主面側を下にして、ウエハ１０を例えばステージに固定する。

つぎに、例えば研削またはエッチングによって、ウエハ１０の第２主面側からウエハ１０を均一に除去してウエハ１０を薄板化する。ウエハ１０の第１主面に保護レジストが形成される際にウエハ１０の第１主面から側面および第２主面にまたがって保護レジストが形成されるが、ウエハ１０の裏面に形成された保護レジストは、ウエハ１０の第２主面側からウエハ１０が薄板化されることによって除去される。ウエハ１０を薄板化した後、ウエハ１０の第１主面からテープを剥離する。

つぎに、フォトリソグラフィーによって、ウエハ１０の第２主面に、溝３の形成領域が開口するレジストマスクを形成する。レジストマスクの開口部は、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離分だけウエハ１０の内側までの領域に対応する部分には形成されない。つぎに、ウエハ１０全体をアルカリ溶液に浸漬してウェットエッチングを行い、レジストマスクの開口部に露出するウエハ１０を除去する。これにより、ウエハ１０の第２主面に溝３が形成される。溝３は、ウエハ１０の第１主面に形成されたｐ分離領域に達する深さとなるように形成される。

溝３を形成するためのレジストマスクは、溝３のパターンをレジストに露光および現像することによって形成されてもよい。具体的には、ステッパーを用いてウエハ１０の第２主面に塗布された例えばレジストを露光する。このとき、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離分だけウエハ１０の内側までの領域に対応する部分に溝３のパターンを露光しないように露光条件を設定する。

つぎに、溝３が形成されたウエハ１０の断面形状について説明する。図１のウエハ１０の平面図に示すように、溝３は、ウエハ１０の外周端部２に達しないようにＴ字状の平面レイアウトで配置される。このため、ウエハ１０の外周端部における厚さは、ウエハ１０の中央部の溝３が形成されている部分に比べて厚くなる。図１のウエハ１０の実施例では、溝３の側壁は、ウエハ１０の第１主面に対して垂直であるが、ウエハ１０の第１主面に対して斜度を有するようにしてもよい。

つぎに、ウエハ１０に形成される溝３の断面形状の異なる実施例について説明する。溝３は、溝３の開口部の幅が溝３の底面の幅よりも広い台形状の断面形状を有する。また、溝３の側壁に（１１０）面が露出するように溝３を形成するのが好ましい。その理由は、溝３の側壁を平坦な面にすることができるので、溝３の側壁に形成されるｐ型層の拡散深さを均一にすることができるからである。このような台形状の断面形状を有する溝３は、例えばウェットエッチングによって形成される。

具体的には、溝３は、レジストマスク１１をマスクとして、異方性エッチングによってｐ型分離領域４に達する深さで形成される。異方性エッチングによって溝３の底面の延長線と溝３の側壁とのなす角θが鋭角になり、台形状の断面形状を有する溝３が形成される。

また、溝３の断面形状は、略矩形状としてもよい（不図示）。略矩形状の断面形状を有する溝３は、例えばドライエッチングによって形成される。具体的には、溝３は、レジストマスクをマスクとして、等方性エッチングによってｐ型分離領域に達する深さで形成される。異方性エッチングによって溝３を形成することによって、溝３の底面の延長線と溝３の側壁とのなす角θが略９０°程度となり、略矩形状の断面形状を有する溝３が形成される。

以上、説明したように、実施例にかかる半導体装置の製造方法によれば、ウエハ１０の素子形成領域１の分離構造部に溝３を形成する際に、溝３の長手方向の端部がウエハ１０の外周端部に達しない溝の交点がＴ字状に当該溝３を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハ１０に割れが生じること低減することができる。したがって、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと比べて、ウエハ１０の良品率を向上することができる。

また、実施の形態１にかかる半導体装置の製造方法によれば、ウエハ１０の第１主面に形成したｐ型分離領域とｐ型コレクタ層とをｐ型層によって電気的に接続した逆阻止型ＩＧＢＴの製造方法に適用することができる。このため、ｐ型分離領域を形成するための１３００℃の温度で１００時間以上の熱処理を行うことなく、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を有する逆阻止型ＩＧＢＴを良品率よく製造することができる。

つぎに、耐圧クラスが低いほどウエハ１０の割れ発生率が低くなることについて検証した。図２は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。実施例にしたがい、ウエハ１０の第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造などを形成する処理から、ウエハ１０の第２主面側にｐ型コレクタ領域およびｐ型層を形成するまでの処理を行った。そして、ウエハ１０の第１主面のおもて面素子構造を保護する保護レジスト、およびウエハ１０の第２主面に溝を形成するためのレジストマスクを除去した後の、ウエハ１０の外周端部２の端部形状を観察した。

具体的には、ウエハ１０に上記ｐ型コレクタ領域およびｐ型層を形成するまでの処理を行い、耐圧クラス１２００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第１ウエハとする）と、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第２ウエハとする）とを準備した。第１ウエハの薄板化後の厚さを１９０μｍとした。第２ウエハの薄板化後の厚さを２７０μｍとした。このような第１，２ウエハの外周端部２の端部形状を観察した。

図２（ａ），２（ｂ）に、それぞれ第１，２ウエハの外周端部２の端部形状を示す。図２（ａ），２（ｂ）においては図示を省略するが、第１，２ウエハには素子構造や溝が形成されている。図２（ａ），２（ｂ）に示すように、第１ウエハの外周端部２の端部形状は、第２ウエハの外周端部２の端部形状に比べて鋭角になることが確認された。このように、第１ウエハの厚さは第２ウエハよりも薄い。かつ、第１ウエハの外周端部２の端部形状は、第２ウエハの端部形状に比べて鋭角になっている。このため、例えば、ウエハをウエハキャリアに収納する際にウエハキャリア内の仕切り部にウエハ端部が接触したとしても、第１ウエハは、第２ウエハよりも容易に変形し、ウエハキャリア内の仕切り部との接触による摩擦が第２ウエハの場合よりも少ない。これにより、第１ウエハは、第２ウエハよりも割れ発生率が低くなると推測される。

また、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの厚さは、その耐圧クラスに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも薄くなる。このため、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの外周端部２は、そのウエハの厚さに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハの外周端部２よりも端部形状が鋭角になる。したがって、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハは、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも割れ発生率が低くなることが検証された。

以上において本発明では、逆阻止型ＩＧＢＴを例に説明しているが、上述した実施の形態に限らず、素子端部に溝を備える半導体装置に適用することが可能である。

以上のように、本発明にかかる半導体装置の製造方法は、汎用インバータ、ＡＣサーボ、無停電電源またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野において使用されるパワー半導体装置を製造するのに有用である。

１ 素子形成領域
２ ウエハの外周端部
３ 溝
１０ ウエハ

Claims (4)

1. 第１導電型の半導体ウエハの第１主面に、半導体素子のゲート電極からなるＭＯＳゲート構造および第１電極と、前記半導体素子の耐圧を保持するための耐圧構造部と、前記半導体素子および前記耐圧構造部を囲む第２導電型の第１半導体領域と、を形成する工程と、
   前記半導体ウエハの第２主面から前記第１半導体領域に達する溝を形成する工程と、
   前記半導体ウエハの第２主面に第２導電型の第２半導体領域を形成するとともに、前記溝の側壁に前記第１半導体領域および前記第２半導体領域に電気的に接する第２導電型の第３半導体領域を形成する工程と、
   前記第２半導体領域に電気的に接する第２電極を形成する工程と、
   を含み、
   前記溝を形成する工程では、前記溝の交点への直線が３つとなるように形成することを特徴とする半導体装置の製造方法。
2. 前記溝を形成する工程では、前記交点がＴ字状となるように前記溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記溝の断面形状は、台形状または円形状であることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記溝を形成する工程では、前記半導体素子および前記耐圧構造部を囲むように前記溝を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。