JP2004207553A - 配線パターンの形成方法 - Google Patents
配線パターンの形成方法 Download PDFInfo
- Publication number
- JP2004207553A JP2004207553A JP2002375909A JP2002375909A JP2004207553A JP 2004207553 A JP2004207553 A JP 2004207553A JP 2002375909 A JP2002375909 A JP 2002375909A JP 2002375909 A JP2002375909 A JP 2002375909A JP 2004207553 A JP2004207553 A JP 2004207553A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- area
- invalid
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】配線パターンの形成方法に関し、エッチング工程における配線幅の増大と、エッチング工程後のウエット処理工程における配線の腐食を防止する。
【解決手段】レジストパターンをマスクとして配線パターンを形成する際に、ウェハ周辺部の無効パターン領域２にもレジストパターンを部分的に形成する。
【選択図】 図１
【解決手段】レジストパターンをマスクとして配線パターンを形成する際に、ウェハ周辺部の無効パターン領域２にもレジストパターンを部分的に形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は配線パターンの形成方法に関するものであり、特に、ウェハ周辺部における配線幅の増大や腐食発生を防止するためのレジストパターンの被覆状態に特徴のある配線パターンの形成方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置の製造工程において、Ａｌ配線等を形成する場合、レジストパターンをマスクとしてドライエッチングによってＡｌ層をパターニングしていた。
【０００３】
この場合、ステッパを用いて１チップ毎露光することになるが、一般的な方法として、ウェハ周辺部において、チップ全体を形成できないために歩留まりに寄与しない領域は、露光時間を減らすために未露光としている。
【０００４】
近年、微細化の進展に伴って、レジストとしてポジ型レジストを用いてＡｌ配線を形成しているので、図４を参照して説明する。
図４（ａ）参照
図４（ａ）は、従来の配線パターンの形成工程における露光領域を説明するための要部平面図であり、ウェハ４１の全面にレジスト層を塗布したのち、ウェハ４１の有効チップ領域４２に位置する有効チップ４５〜４７に対して必要とするパターンを形成するために１ショット毎の露光を行い、ウェハ４１の周辺部の無効チップ領域４３に対しては露光を行わない。
【０００５】
この時、レジストとしてポジ型レジストを用いているので、レジストを現像した場合、無効チップ領域４３上のレジストは未露光であるため現像剤によって除去されず、ベタレジスト層６３として残存することになる。
【０００６】
図４（ｂ）参照
図４（ｂ）は、図４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図であり、有効チップ４６，４７においては、露光工程で形成されたレジストパターン６４をマスクとしてドライエッチングを行うことによってＡｌ層６２をパターニングすることによってＡｌ配線６５を形成する。
【０００７】
しかし、この様な配線パターンの形成工程において、ウェハ４１の周辺部における未露光領域近傍の有効チップ領域４２で、ドライエッチング後のＡｌ配線６５の腐食発生、また、配線幅が太くなるという問題があった。
特に、未露光領域とスクライブライン４４を挟んで隣接する有効チップで顕著になるので、この事情を図５を参照して説明する。
【０００８】
図５（ａ）及び（ｂ）参照
図５（ａ）は、図４（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った概略的断面図であり、また、図５（ｂ）は、図４（ａ）におけるＣ−Ｃ′を結ぶ一点鎖線に沿った概略的断面図である。
図に示すように、未露光領域である無効チップ５２（５２）に隣接する有効チップ４７（４６）において、Ａｌ配線６５の配線幅が増大する。
なお、Ｂ−Ｂ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ４７については、後述するように、図４（ａ）において右側に隣接する無効チップ５０上に残存するベタレジスト層６３の影響によるものである。
【０００９】
この現象は、従来においては、レジストパターンの粗密に依存してエッチング速度が変化するローディング効果として知られており、この様なローディング効果による配線幅の増大を防止するために、ウェハの周辺部の無効チップ領域も露光することが提案されている。
【００１０】
その場合、微細エッチングパターンの剥がれを防止するために、無効チップ領域に対する露光パターンを有効チップ領域に対する露光パターンと異なったパターンを用いることも提案されている（例えば、特許文献１参照）。
【００１１】
【特許文献１】
特開平５−３０４０７２号公報
【００１２】
【発明が解決しようとする課題】
しかし、無効チップ領域を露光すると露光時間が増大し、スループットが低下するという従来の問題が発生し、また、無効チップ領域を有効チップ領域に対する露光パターンと異なったパターンで露光する場合には、無効チップ用の異なったレチクルを用意する必要があり、これもコスト増加の原因となる。
【００１３】
また、未露光領域に隣接する有効チップにおいては、単にローディング効果による配線幅の増大以外に、配線の腐食が発生するという問題もある。
【００１４】
そこで、本発明者は、鋭意検討の結果、単なるローディング効果とは異なったモデルを検討した。
即ち、図５（ａ）及び（ｂ）に示すように、エッチング中にＡｌ配線６５の側壁にレジストとの反応生成物による側壁付着物６６の付着が起き、レジスト面積が増加すると、側壁付着物６６の付着も増大し、エッチング後のドライアッシング工程においてもこの側壁付着物６６が完全に除去されないためとの結論に至った。
【００１５】
また、Ａｌ配線の腐食は、側壁付着物６６が完全に除去されない状態でウェット処理工程に入った場合、ウェット処理工程で側壁付着物６６を構成する反応生成物とＡｌが反応し、水溶液中に溶解するためとの結論に至った。
【００１６】
したがって、本発明は、エッチング工程における配線幅の増大と、エッチング工程後のウエット処理工程における配線の腐食を防止することを目的とする。
【００１７】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記目的を達成するため、本発明は、配線パターンの形成方法において、ウェハ周辺部の無効パターン領域２にレジストパターンを部分的に形成することを特徴とする。
【００１８】
この様に、ウェハ周辺部の無効パターン領域２にもレジストパターンを部分的に形成することにより、エッチング工程における配線幅の増大と、エッチング工程後のウエット処理工程における配線の腐食を防止することができ、且つ、ウェハ周辺部の無効パターン領域２に対する露光は必要最低限行うだけであるので、露光時間を全面露光の場合に比べて大幅に短縮することができる。
なお、無効パターン領域２とは、製品チップとなる有効チップ４に必要な面積の取れない無効チップ５，６のみが存在する領域を意味する。
【００１９】
この場合、ウェハ周辺部の無効パターン領域２の未露光部分の面積を、隣接する有効パターン領域１における配線が腐食しないように小さくする必要がある。
【００２０】
或いは、ウェハ周辺部の無効パターン領域２の未露光部分のそれぞれの面積を、隣接する有効パターン領域１における配線の寸法異常が生じないように小さくする必要がある。
なお、「配線の寸法異常が生じない範囲」とは、配線を形成するエッチングマスクを除去するアッシング工程において、配線の側壁付着物が、ウエット処理工程における配線の腐食が発生しない程度に除去される状態を意味する。
【００２１】
より、具体的には、有効パターン領域１における各有効チップ４とスクライブライン３を介して隣接する無効パターン領域２における未露光領域の面積を、後述するように３０ｍｍ2 以下とすることが望ましい。
【００２２】
この場合、歩留りに寄与する各有効チップ４とスクライブライン３を介して隣接する無効パターン領域２の面積が３０ｍｍ2 を超える場合のみ、無効パターン領域２にレジストパターンを形成することが望ましく、それによって、露光回数をより少なくすることができる。
【００２３】
この場合、さらに、無効パターン領域２の一部にのみレジストパターンを形成することが望ましく、それによって、露光回数を必要最小限にすることができ、スループットが更に向上する。
例えば、図において無効チップ５と無効チップ６とスクライブライン３を介して隣接する有効チップ４に注目すると、無効チップ５と無効チップ６との合計の面積が３０ｍｍ2 を超える場合、無効チップ５と無効チップ６の一方を露光するだけで良い。
【００２４】
この様な配線幅の増大の現象は、各種の材料による配線に共通して見られる現象であるが、エッチング工程後にウェット処理工程における配線の腐食の問題はＡｌ配線或いはＣｕを添加したＡｌ等のＡｌを主成分とするＡｌ系配線において顕著である。
【００２５】
【発明の実施の形態】
ここで、図２を参照して、本発明の実施の形態の配線パターンの形成工程を説明する。
図２（ａ）参照
図２（ａ）は、本発明の実施の形態の配線パターンの形成工程における露光領域を説明するための要部平面図であり、ウェハ１１の全面にレジスト層を塗布したのち、ウェハ１１の有効チップ領域１２に位置する有効チップ１５〜１７に対して必要とするパターンを形成するために１ショット毎の露光を行う。
【００２６】
この時、ウェハ１１の周辺部の無効チップ領域１３に対しても、各有効チップ１５〜１７とスクライブライン１４を介して隣接する無効チップ１７〜２２の面積が３０ｍｍ2 を超える場合に、有効チップ１５〜１７に対するレチクルと同じレチクルを用いて露光を行う。
【００２７】
例えば、図において、Ｂ−Ｂ′を結ぶ一点鎖線に沿ったチップ列の端部の無効チップ２１の面積は３０ｍｍ2 以下であるので露光は行わない。
また、図において、Ａ−Ａ′を結ぶ一点鎖線に沿ったチップ列の端部の無効チップ２０の面積は３０ｍｍ2 を超えるので露光を行う。
【００２８】
なお、無効チップ２０の面積が３０ｍｍ2 以下の場合にも、図において、Ｃ−Ｃ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ１７に着目すると、この有効チップ１７は、無効チップ２２と無効チップ２０と２つの無効チップと隣接することになり、この無効チップ２２と無効チップ２０の総和の面積が３０ｍｍ2 を超えた場合には、Ｃ−Ｃ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ１７における配線幅の増大及び腐食の発生を防止するために露光を行う必要がある。
【００２９】
この場合、無効チップ２２と無効チップ２０の両方を露光しても良いが、どちらか一方を露光するだけで良く、面積の大きな無効チップ２０の方を露光することが望ましい。
この様に、一方の無効チップのみを露光することによって、露光回数を必要最低限に抑えることができる。
【００３０】
図２（ｂ）参照
図２（ｂ）は、図２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図であり、無効チップ２０においても、露光工程で形成されたレジストパターン３４をマスクとしてドライエッチングを行うことによってＡｌ層３２をパターニングすることによってＡｌ配線３５が形成され、隣接する有効チップ１６において、Ａｌ配線３５の側壁に側壁付着物がほとんど付着せず、付着したとしてもアッシング工程において容易に除去される。
【００３１】
図２（ｃ）参照
図２（ｃ）は、図２（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った概略的断面図であり、無効チップ２１においては、露光が行われず、ベタレジスト層３３が残存した状態であるが、このベタレジスト層３３の面積が３０ｍｍ2 以下であるので、隣接する有効チップ１７において、Ａｌ配線３５の側壁に側壁付着物が付着したとしても、アッシング工程後において上述の障害は発生する程度に残存することがない。
【００３２】
図３参照
図３は、無効チップ領域における未露光部面積とＡｌ配線腐食発生率の関係を示したものであり、未露光部面積を減少させていくことで、Ａｌ配線腐食が抑制されていくことが理解される。
具体的には、未露光部面積を３０ｍｍ2 以下にすればＡｌ配線腐食が抑制されることがわかる。
【００３３】
このように、本発明においては、周辺部の有効チップに隣接する未露光部面積を３０ｍｍ2 以下にしているので、Ａｌ配線の配線幅の増大及びその後のウエット処理工程における腐食の発生を再現性良く防止することができる。
【００３４】
また、無効チップ領域を全面露光する上記特許文献１に記載された発明と比べて露光する無効チップの数を大幅に減らすことができるので、露光時間が短縮されスループットが向上する。
【００３５】
以上、本発明の実施の形態を説明したが、本発明は実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態において、エッチング対象をＡｌ配線としているが、Ａｌ配線に限られるものではなく、Ｃｕを添加したＡｌ等のＡｌ系配線にも適用されるものである。
【００３６】
さらには、反応生成物の付着は、Ａｌ配線或いはＡｌ系配線に限られるものではないので、各種の導電材料を用いた配線にも適用されるものである。
【００３７】
また、本発明の実施の形態においては、周辺部の有効チップに隣接する未露光部面積を３０ｍｍ2 以下としているが、３０ｍｍ2 は将来的には絶対的な数値ではなく、側壁付着物の量を支配するエッチングガス等の条件が代わった場合には変化する可能性がある。
【００３８】
したがって、この場合も未露光部面積とエッチング後のＡｌ配線幅の相関を考慮することにより、エッチング後のＡｌ配線幅を均一にすることが可能となる未露光部面積を実験に基づいて算出し、ウェハ周辺部への追加露光回数を最小限に止めれば良い。
【００３９】
或いは、未露光部面積とウェット処理後のＡｌ配線の腐食発生頻度の相関を考慮することにより、ウェット処理後のＡｌ配線の腐食の発生を防止することが可能となる未露光部面積を実験に基づいて算出し、ウェハ周辺部への追加露光回数を最小限に止めれば良い。
【００４０】
また、上記の実施の形態においては、無効チップ領域を有効チップの露光パターンで露光しているが、必ずしも同じ露光パターンである必要はなく、異なった露光パターンを用いても良いものである。
【００４１】
また、上記の実施の形態においては、無効チップを露光する場合、有効チップと同じピッチでステージを移動させて露光しているが、有効チップに対して、何方か１方向だけ１／２ピッチずらして露光しても良いものであり、それによって、隣接する２つの無効チップを同時に露光することができ、それによって、露光回数をさらに低減することができる。
【００４２】
例えば、上記の図２にいて、無効チップ２１，２２が共に３０ｍｍ2 を超えている場合、両方を露光する必要があるが、図において１／２ピッチずらして露光することにより、２つの無効チップを同時に露光することができ、無効チップ２１，２２の夫々における未露光面積を３０ｍｍ2 以下にすることができる。
【００４３】
また、上記の実施の形態においては、半導体装置の製造工程として説明しているが、本発明は、半導体装置の製造工程に限られるものではなく、微細パターンの配線、特に、Ａｌ或いはＡｌ系配線を形成する各種のデバイスに適用されるものである。
【００４４】
例えば、アクティブマトリクス型液晶表示装置の配線パターン、強誘電体デバイスの配線パターンの形成工程、インターポーザ等の多層配線基板の配線パターンの形成工程、或いは、ＧＭＲ素子等の磁気デバイスの配線のパターニング工程等にも適用されるものである。
【００４５】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） ウェハ周辺部の無効パターン領域２にレジストパターンを部分的に形成することを特徴とする配線パターンの形成方法。
（付記２） 上記ウェハ周辺部の無効パターン領域２の未露光部分の面積を、隣接する有効パターン領域１における配線が腐食しないように小さくすることを特徴とする付記１記載の配線パターンの形成方法。
（付記３） 上記ウェハ周辺部の無効パターン領域２の未露光部分のそれぞれの面積を、隣接する有効パターン領域１における配線の寸法異常が生じないように小さくすることを特徴とする付記１記載の配線パターンの形成方法。
（付記４） 上記有効パターン領域２とスクライブライン３を介して隣接する上記無効パターン領域２における未露光領域の面積を３０ｍｍ2 以下とすることを特徴とする付記１乃至３のいずれか１に記載の配線パターンの形成方法。
（付記５） 上記歩留りに寄与する各有効チップ４とスクライブライン３を介して隣接する上記各歩留りに寄与しない領域２の面積が３０ｍｍ2 を超える場合のみ、前記歩留りに寄与しない領域２にレジストパターンを形成することを特徴とする付記１乃至３のいずれか１に記載の配線パターンの形成方法。
（付記６） 上記歩留りに寄与しない領域２の一部にのみレジストパターンを形成することを特徴とする付記５記載の配線パターンの形成方法。
（付記７） 上記配線パターンが、Ａｌ配線或いは少なくともＡｌを主成分とするＡｌ系配線のいずれかからなることを特徴とする付記１乃至６のいずれか１に記載の配線パターンの形成方法。
【００４６】
【発明の効果】
以上で説明したように、本発明によれば、ウェハ周辺部の無効チップ領域を必要最小限だけ露光しているので、露光時間を大幅に増加させることなく、Ａｌ等の配線腐食の発生なく、ウェハ面内において、配線幅が均一な配線パターンを形成することができ、ひいては、半導体装置等の製造歩留まりの向上や配線の信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の露光領域の説明図である。
【図３】配線腐食発生率のレジスト面積依存性の説明図である。
【図４】従来の配線パターン形成工程における露光領域の説明図である。
【図５】従来の配線パターン形成工程における問題点の説明図である。
【符号の説明】
１ 有効パターン領域
２ 無効パターン領域
３ スクライブライン
４ 有効チップ
５ 無効チップ
６ 無効チップ
１１ ウェハ
１２ 有効チップ領域
１３ 無効チップ領域
１４ スクラインブライン
１５〜１７ 有効チップ
１８〜２２ 無効チップ
３１ 層間絶縁膜
３２ Ａｌ層
３３ ベタレジスト層
３４ レジストパターン
３５ Ａｌ配線
４１ ウェハ
４２ 有効チップ領域
４３ 無効チップ領域
４４ スクラインブライン
４５〜４７ 有効チップ
４８〜５２ 無効チップ
６１ 層間絶縁膜
６２ Ａｌ層
６３ ベタレジスト層
６４ レジストパターン
６５ Ａｌ配線
６６ 側壁付着物
【発明の属する技術分野】
本発明は配線パターンの形成方法に関するものであり、特に、ウェハ周辺部における配線幅の増大や腐食発生を防止するためのレジストパターンの被覆状態に特徴のある配線パターンの形成方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置の製造工程において、Ａｌ配線等を形成する場合、レジストパターンをマスクとしてドライエッチングによってＡｌ層をパターニングしていた。
【０００３】
この場合、ステッパを用いて１チップ毎露光することになるが、一般的な方法として、ウェハ周辺部において、チップ全体を形成できないために歩留まりに寄与しない領域は、露光時間を減らすために未露光としている。
【０００４】
近年、微細化の進展に伴って、レジストとしてポジ型レジストを用いてＡｌ配線を形成しているので、図４を参照して説明する。
図４（ａ）参照
図４（ａ）は、従来の配線パターンの形成工程における露光領域を説明するための要部平面図であり、ウェハ４１の全面にレジスト層を塗布したのち、ウェハ４１の有効チップ領域４２に位置する有効チップ４５〜４７に対して必要とするパターンを形成するために１ショット毎の露光を行い、ウェハ４１の周辺部の無効チップ領域４３に対しては露光を行わない。
【０００５】
この時、レジストとしてポジ型レジストを用いているので、レジストを現像した場合、無効チップ領域４３上のレジストは未露光であるため現像剤によって除去されず、ベタレジスト層６３として残存することになる。
【０００６】
図４（ｂ）参照
図４（ｂ）は、図４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図であり、有効チップ４６，４７においては、露光工程で形成されたレジストパターン６４をマスクとしてドライエッチングを行うことによってＡｌ層６２をパターニングすることによってＡｌ配線６５を形成する。
【０００７】
しかし、この様な配線パターンの形成工程において、ウェハ４１の周辺部における未露光領域近傍の有効チップ領域４２で、ドライエッチング後のＡｌ配線６５の腐食発生、また、配線幅が太くなるという問題があった。
特に、未露光領域とスクライブライン４４を挟んで隣接する有効チップで顕著になるので、この事情を図５を参照して説明する。
【０００８】
図５（ａ）及び（ｂ）参照
図５（ａ）は、図４（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った概略的断面図であり、また、図５（ｂ）は、図４（ａ）におけるＣ−Ｃ′を結ぶ一点鎖線に沿った概略的断面図である。
図に示すように、未露光領域である無効チップ５２（５２）に隣接する有効チップ４７（４６）において、Ａｌ配線６５の配線幅が増大する。
なお、Ｂ−Ｂ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ４７については、後述するように、図４（ａ）において右側に隣接する無効チップ５０上に残存するベタレジスト層６３の影響によるものである。
【０００９】
この現象は、従来においては、レジストパターンの粗密に依存してエッチング速度が変化するローディング効果として知られており、この様なローディング効果による配線幅の増大を防止するために、ウェハの周辺部の無効チップ領域も露光することが提案されている。
【００１０】
その場合、微細エッチングパターンの剥がれを防止するために、無効チップ領域に対する露光パターンを有効チップ領域に対する露光パターンと異なったパターンを用いることも提案されている（例えば、特許文献１参照）。
【００１１】
【特許文献１】
特開平５−３０４０７２号公報
【００１２】
【発明が解決しようとする課題】
しかし、無効チップ領域を露光すると露光時間が増大し、スループットが低下するという従来の問題が発生し、また、無効チップ領域を有効チップ領域に対する露光パターンと異なったパターンで露光する場合には、無効チップ用の異なったレチクルを用意する必要があり、これもコスト増加の原因となる。
【００１３】
また、未露光領域に隣接する有効チップにおいては、単にローディング効果による配線幅の増大以外に、配線の腐食が発生するという問題もある。
【００１４】
そこで、本発明者は、鋭意検討の結果、単なるローディング効果とは異なったモデルを検討した。
即ち、図５（ａ）及び（ｂ）に示すように、エッチング中にＡｌ配線６５の側壁にレジストとの反応生成物による側壁付着物６６の付着が起き、レジスト面積が増加すると、側壁付着物６６の付着も増大し、エッチング後のドライアッシング工程においてもこの側壁付着物６６が完全に除去されないためとの結論に至った。
【００１５】
また、Ａｌ配線の腐食は、側壁付着物６６が完全に除去されない状態でウェット処理工程に入った場合、ウェット処理工程で側壁付着物６６を構成する反応生成物とＡｌが反応し、水溶液中に溶解するためとの結論に至った。
【００１６】
したがって、本発明は、エッチング工程における配線幅の増大と、エッチング工程後のウエット処理工程における配線の腐食を防止することを目的とする。
【００１７】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記目的を達成するため、本発明は、配線パターンの形成方法において、ウェハ周辺部の無効パターン領域２にレジストパターンを部分的に形成することを特徴とする。
【００１８】
この様に、ウェハ周辺部の無効パターン領域２にもレジストパターンを部分的に形成することにより、エッチング工程における配線幅の増大と、エッチング工程後のウエット処理工程における配線の腐食を防止することができ、且つ、ウェハ周辺部の無効パターン領域２に対する露光は必要最低限行うだけであるので、露光時間を全面露光の場合に比べて大幅に短縮することができる。
なお、無効パターン領域２とは、製品チップとなる有効チップ４に必要な面積の取れない無効チップ５，６のみが存在する領域を意味する。
【００１９】
この場合、ウェハ周辺部の無効パターン領域２の未露光部分の面積を、隣接する有効パターン領域１における配線が腐食しないように小さくする必要がある。
【００２０】
或いは、ウェハ周辺部の無効パターン領域２の未露光部分のそれぞれの面積を、隣接する有効パターン領域１における配線の寸法異常が生じないように小さくする必要がある。
なお、「配線の寸法異常が生じない範囲」とは、配線を形成するエッチングマスクを除去するアッシング工程において、配線の側壁付着物が、ウエット処理工程における配線の腐食が発生しない程度に除去される状態を意味する。
【００２１】
より、具体的には、有効パターン領域１における各有効チップ４とスクライブライン３を介して隣接する無効パターン領域２における未露光領域の面積を、後述するように３０ｍｍ2 以下とすることが望ましい。
【００２２】
この場合、歩留りに寄与する各有効チップ４とスクライブライン３を介して隣接する無効パターン領域２の面積が３０ｍｍ2 を超える場合のみ、無効パターン領域２にレジストパターンを形成することが望ましく、それによって、露光回数をより少なくすることができる。
【００２３】
この場合、さらに、無効パターン領域２の一部にのみレジストパターンを形成することが望ましく、それによって、露光回数を必要最小限にすることができ、スループットが更に向上する。
例えば、図において無効チップ５と無効チップ６とスクライブライン３を介して隣接する有効チップ４に注目すると、無効チップ５と無効チップ６との合計の面積が３０ｍｍ2 を超える場合、無効チップ５と無効チップ６の一方を露光するだけで良い。
【００２４】
この様な配線幅の増大の現象は、各種の材料による配線に共通して見られる現象であるが、エッチング工程後にウェット処理工程における配線の腐食の問題はＡｌ配線或いはＣｕを添加したＡｌ等のＡｌを主成分とするＡｌ系配線において顕著である。
【００２５】
【発明の実施の形態】
ここで、図２を参照して、本発明の実施の形態の配線パターンの形成工程を説明する。
図２（ａ）参照
図２（ａ）は、本発明の実施の形態の配線パターンの形成工程における露光領域を説明するための要部平面図であり、ウェハ１１の全面にレジスト層を塗布したのち、ウェハ１１の有効チップ領域１２に位置する有効チップ１５〜１７に対して必要とするパターンを形成するために１ショット毎の露光を行う。
【００２６】
この時、ウェハ１１の周辺部の無効チップ領域１３に対しても、各有効チップ１５〜１７とスクライブライン１４を介して隣接する無効チップ１７〜２２の面積が３０ｍｍ2 を超える場合に、有効チップ１５〜１７に対するレチクルと同じレチクルを用いて露光を行う。
【００２７】
例えば、図において、Ｂ−Ｂ′を結ぶ一点鎖線に沿ったチップ列の端部の無効チップ２１の面積は３０ｍｍ2 以下であるので露光は行わない。
また、図において、Ａ−Ａ′を結ぶ一点鎖線に沿ったチップ列の端部の無効チップ２０の面積は３０ｍｍ2 を超えるので露光を行う。
【００２８】
なお、無効チップ２０の面積が３０ｍｍ2 以下の場合にも、図において、Ｃ−Ｃ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ１７に着目すると、この有効チップ１７は、無効チップ２２と無効チップ２０と２つの無効チップと隣接することになり、この無効チップ２２と無効チップ２０の総和の面積が３０ｍｍ2 を超えた場合には、Ｃ−Ｃ′を結ぶ一点鎖線に沿ったチップ列の端部の有効チップ１７における配線幅の増大及び腐食の発生を防止するために露光を行う必要がある。
【００２９】
この場合、無効チップ２２と無効チップ２０の両方を露光しても良いが、どちらか一方を露光するだけで良く、面積の大きな無効チップ２０の方を露光することが望ましい。
この様に、一方の無効チップのみを露光することによって、露光回数を必要最低限に抑えることができる。
【００３０】
図２（ｂ）参照
図２（ｂ）は、図２（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図であり、無効チップ２０においても、露光工程で形成されたレジストパターン３４をマスクとしてドライエッチングを行うことによってＡｌ層３２をパターニングすることによってＡｌ配線３５が形成され、隣接する有効チップ１６において、Ａｌ配線３５の側壁に側壁付着物がほとんど付着せず、付着したとしてもアッシング工程において容易に除去される。
【００３１】
図２（ｃ）参照
図２（ｃ）は、図２（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った概略的断面図であり、無効チップ２１においては、露光が行われず、ベタレジスト層３３が残存した状態であるが、このベタレジスト層３３の面積が３０ｍｍ2 以下であるので、隣接する有効チップ１７において、Ａｌ配線３５の側壁に側壁付着物が付着したとしても、アッシング工程後において上述の障害は発生する程度に残存することがない。
【００３２】
図３参照
図３は、無効チップ領域における未露光部面積とＡｌ配線腐食発生率の関係を示したものであり、未露光部面積を減少させていくことで、Ａｌ配線腐食が抑制されていくことが理解される。
具体的には、未露光部面積を３０ｍｍ2 以下にすればＡｌ配線腐食が抑制されることがわかる。
【００３３】
このように、本発明においては、周辺部の有効チップに隣接する未露光部面積を３０ｍｍ2 以下にしているので、Ａｌ配線の配線幅の増大及びその後のウエット処理工程における腐食の発生を再現性良く防止することができる。
【００３４】
また、無効チップ領域を全面露光する上記特許文献１に記載された発明と比べて露光する無効チップの数を大幅に減らすことができるので、露光時間が短縮されスループットが向上する。
【００３５】
以上、本発明の実施の形態を説明したが、本発明は実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態において、エッチング対象をＡｌ配線としているが、Ａｌ配線に限られるものではなく、Ｃｕを添加したＡｌ等のＡｌ系配線にも適用されるものである。
【００３６】
さらには、反応生成物の付着は、Ａｌ配線或いはＡｌ系配線に限られるものではないので、各種の導電材料を用いた配線にも適用されるものである。
【００３７】
また、本発明の実施の形態においては、周辺部の有効チップに隣接する未露光部面積を３０ｍｍ2 以下としているが、３０ｍｍ2 は将来的には絶対的な数値ではなく、側壁付着物の量を支配するエッチングガス等の条件が代わった場合には変化する可能性がある。
【００３８】
したがって、この場合も未露光部面積とエッチング後のＡｌ配線幅の相関を考慮することにより、エッチング後のＡｌ配線幅を均一にすることが可能となる未露光部面積を実験に基づいて算出し、ウェハ周辺部への追加露光回数を最小限に止めれば良い。
【００３９】
或いは、未露光部面積とウェット処理後のＡｌ配線の腐食発生頻度の相関を考慮することにより、ウェット処理後のＡｌ配線の腐食の発生を防止することが可能となる未露光部面積を実験に基づいて算出し、ウェハ周辺部への追加露光回数を最小限に止めれば良い。
【００４０】
また、上記の実施の形態においては、無効チップ領域を有効チップの露光パターンで露光しているが、必ずしも同じ露光パターンである必要はなく、異なった露光パターンを用いても良いものである。
【００４１】
また、上記の実施の形態においては、無効チップを露光する場合、有効チップと同じピッチでステージを移動させて露光しているが、有効チップに対して、何方か１方向だけ１／２ピッチずらして露光しても良いものであり、それによって、隣接する２つの無効チップを同時に露光することができ、それによって、露光回数をさらに低減することができる。
【００４２】
例えば、上記の図２にいて、無効チップ２１，２２が共に３０ｍｍ2 を超えている場合、両方を露光する必要があるが、図において１／２ピッチずらして露光することにより、２つの無効チップを同時に露光することができ、無効チップ２１，２２の夫々における未露光面積を３０ｍｍ2 以下にすることができる。
【００４３】
また、上記の実施の形態においては、半導体装置の製造工程として説明しているが、本発明は、半導体装置の製造工程に限られるものではなく、微細パターンの配線、特に、Ａｌ或いはＡｌ系配線を形成する各種のデバイスに適用されるものである。
【００４４】
例えば、アクティブマトリクス型液晶表示装置の配線パターン、強誘電体デバイスの配線パターンの形成工程、インターポーザ等の多層配線基板の配線パターンの形成工程、或いは、ＧＭＲ素子等の磁気デバイスの配線のパターニング工程等にも適用されるものである。
【００４５】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） ウェハ周辺部の無効パターン領域２にレジストパターンを部分的に形成することを特徴とする配線パターンの形成方法。
（付記２） 上記ウェハ周辺部の無効パターン領域２の未露光部分の面積を、隣接する有効パターン領域１における配線が腐食しないように小さくすることを特徴とする付記１記載の配線パターンの形成方法。
（付記３） 上記ウェハ周辺部の無効パターン領域２の未露光部分のそれぞれの面積を、隣接する有効パターン領域１における配線の寸法異常が生じないように小さくすることを特徴とする付記１記載の配線パターンの形成方法。
（付記４） 上記有効パターン領域２とスクライブライン３を介して隣接する上記無効パターン領域２における未露光領域の面積を３０ｍｍ2 以下とすることを特徴とする付記１乃至３のいずれか１に記載の配線パターンの形成方法。
（付記５） 上記歩留りに寄与する各有効チップ４とスクライブライン３を介して隣接する上記各歩留りに寄与しない領域２の面積が３０ｍｍ2 を超える場合のみ、前記歩留りに寄与しない領域２にレジストパターンを形成することを特徴とする付記１乃至３のいずれか１に記載の配線パターンの形成方法。
（付記６） 上記歩留りに寄与しない領域２の一部にのみレジストパターンを形成することを特徴とする付記５記載の配線パターンの形成方法。
（付記７） 上記配線パターンが、Ａｌ配線或いは少なくともＡｌを主成分とするＡｌ系配線のいずれかからなることを特徴とする付記１乃至６のいずれか１に記載の配線パターンの形成方法。
【００４６】
【発明の効果】
以上で説明したように、本発明によれば、ウェハ周辺部の無効チップ領域を必要最小限だけ露光しているので、露光時間を大幅に増加させることなく、Ａｌ等の配線腐食の発生なく、ウェハ面内において、配線幅が均一な配線パターンを形成することができ、ひいては、半導体装置等の製造歩留まりの向上や配線の信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の露光領域の説明図である。
【図３】配線腐食発生率のレジスト面積依存性の説明図である。
【図４】従来の配線パターン形成工程における露光領域の説明図である。
【図５】従来の配線パターン形成工程における問題点の説明図である。
【符号の説明】
１ 有効パターン領域
２ 無効パターン領域
３ スクライブライン
４ 有効チップ
５ 無効チップ
６ 無効チップ
１１ ウェハ
１２ 有効チップ領域
１３ 無効チップ領域
１４ スクラインブライン
１５〜１７ 有効チップ
１８〜２２ 無効チップ
３１ 層間絶縁膜
３２ Ａｌ層
３３ ベタレジスト層
３４ レジストパターン
３５ Ａｌ配線
４１ ウェハ
４２ 有効チップ領域
４３ 無効チップ領域
４４ スクラインブライン
４５〜４７ 有効チップ
４８〜５２ 無効チップ
６１ 層間絶縁膜
６２ Ａｌ層
６３ ベタレジスト層
６４ レジストパターン
６５ Ａｌ配線
６６ 側壁付着物
Claims (5)
- ウェハ周辺部の無効パターン領域にレジストパターンを部分的に形成することを特徴とする配線パターンの形成方法。
- 上記ウェハ周辺部の無効パターン領域の未露光部分の面積を、隣接する有効パターン領域における配線が腐食しないように小さくすることを特徴とする請求項１記載の配線パターンの形成方法。
- 上記ウェハ周辺部の無効パターン領域の未露光部分の面積を、隣接する有効パターン領域における配線の寸法異常が生じないように小さくすることを特徴とする請求項１記載の配線パターンの形成方法。
- 上記有効パターン領域とスクライブラインを介して隣接する上記無効パターン領域における未露光領域の面積を３０ｍｍ2 以下とすることを特徴とする請求項１乃至３のいずれか１項に記載の配線パターンの形成方法。
- 上記配線パターンが、Ａｌ配線或いは少なくともＡｌを主成分とするＡｌ系配線のいずれかからなることを特徴とする請求項１乃至４のいずれか１項に記載の配線パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375909A JP2004207553A (ja) | 2002-12-26 | 2002-12-26 | 配線パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375909A JP2004207553A (ja) | 2002-12-26 | 2002-12-26 | 配線パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207553A true JP2004207553A (ja) | 2004-07-22 |
Family
ID=32813498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375909A Pending JP2004207553A (ja) | 2002-12-26 | 2002-12-26 | 配線パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240456B2 (en) | 2011-07-15 | 2016-01-19 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
| JP2022010277A (ja) * | 2017-03-07 | 2022-01-14 | 長江存儲科技有限責任公司 | 半導体構造および半導体構造の形成方法 |
-
2002
- 2002-12-26 JP JP2002375909A patent/JP2004207553A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240456B2 (en) | 2011-07-15 | 2016-01-19 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
| JP2022010277A (ja) * | 2017-03-07 | 2022-01-14 | 長江存儲科技有限責任公司 | 半導体構造および半導体構造の形成方法 |
| US11903195B2 (en) | 2017-03-07 | 2024-02-13 | Yangtze Memory Technologies Co., Ltd. | Openings layout of three-dimensional memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010506385A (ja) | 等方性エッチングを用いた微細パターン形成方法 | |
| KR100287130B1 (ko) | 포토레지스트막 및 그의 패턴형성방법 | |
| US20050183960A1 (en) | Polymer film metalization | |
| JP2004207553A (ja) | 配線パターンの形成方法 | |
| JP3957178B2 (ja) | パターン化薄膜形成方法 | |
| JPH08227873A (ja) | 半導体装置の製造方法 | |
| JP4562716B2 (ja) | 半導体デバイス製造におけるフォトリソグラフィ法 | |
| JP3027967B2 (ja) | フォトレジストパターンの形成方法 | |
| US20120220129A1 (en) | Method for forming mask for forming contact holes of semiconductor device | |
| JP3421268B2 (ja) | パターン形成法 | |
| KR100576835B1 (ko) | 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH10153867A (ja) | パターン形成方法および装置ならびに半導体集積回路の製造方法、フォトマスクの製造方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JP2001345540A (ja) | 回路配線の形成法 | |
| JPH03188628A (ja) | パターン形成方法 | |
| JPS58145126A (ja) | 半導体装置の製造方法 | |
| JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
| JPH0845811A (ja) | パターン形成方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| CN117790420A (zh) | 半导体结构及其制备方法 | |
| JP3248502B2 (ja) | レジストパターン剥離方法 | |
| JP2003332212A (ja) | マスクパターン形成方法および半導体装置の製造方法 | |
| JPH01297648A (ja) | 半導体装置の製造方法 | |
| JPH0281048A (ja) | パターン形成方法及びその材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |