CN117790420A - 半导体结构及其制备方法 - Google Patents

Abstract

该发明公开了一种半导体结构及其制备方法，所述制备方法包括：提供基底，基底上形成有金属层；于金属层上形成初始掩膜层，初始掩膜层包括核心区域和外围区域，外围区域包括第一区域和第二区域图形化第一区域的图案以形成具有第一间距的第一图案；图形化第二区域的图案以形成具有第二间距的第二图案，第一间距的宽度大于第二间距的宽度，第一图案、第二图案和核心区域的图案共同形成金属掩膜图案；以金属掩膜图案为掩膜图形化金属层。所述制备方法能够实现对不同区域线距线宽分别相对独立控制，以提高半导体结构的性能。

Description

半导体结构及其制备方法

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体结构及其制备方法。

背景技术

现有的半导体存储器中，高集成度是很多重要的技术因素中的一个，一个半导体芯片的电路布局包括核心区域、外围区域等，在半导体存储器的制备时，例如半导体存储器的金属层(M0)的刻蚀形成过程中，各区域的图形密度不同，但不同区域的金属层的掩膜图案同步刻蚀，导致不同图形区域的图形刻蚀线距一致，从而导致不同区域的线距以及线宽等无法单独控制，容易产生断裂和短路的风险。

发明内容

本发明的目的在于提供一种半导体结构及其制备方法，所述制备方法能够实现对不同区域如核心区域、第一区域和第二区域的线距线宽分别相对独立控制，以提高半导体结构的性能，降低不同区域金属层短路和断裂的风险。

根据本发明实施例的半导体结构的制备方法包括：提供基底，所述基底上形成有金属层；于所述金属层上形成初始掩膜层，所述初始掩膜层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域；图形化所述第一区域的图案以形成具有第一间距的第一图案；图形化所述第二区域的图案以形成具有第二间距的第二图案，所述第一间距的宽度大于所述第二间距的宽度，所述第一图案、所述第二图案和所述核心区域的图案共同形成金属掩膜图案；以所述金属掩膜图案为掩膜图形化所述金属层。

根据本发明的一些实施例，所述第一区域的图形密度小于所述第二区域的图形密度。

根据本发明的一些实施例，图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤包括：于所述核心区域和所述第二区域上形成遮挡层，并暴露所述第一区域；刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案，所述第一初始间距的宽度小于所述第一间距的宽度；在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，同时刻蚀所述第一初始图案以形成具有第一间距的第一图案。

根据本发明的一些实施例，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，去除位于所述第二区域表面的遮挡层，暴露所述第一区域和所述第二区域。

根据本发明的一些实施例，所述遮挡层可形成为光刻胶层，形成所述金属掩膜图案的步骤包括：于所述初始掩膜层表面形成所述光刻胶层；图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤中，控制所述光刻胶层的曝光显影，以暴露所述第一区域，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案；

在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，控制所述核心区域和所述第二区域表面的部分所述光刻胶层的曝光显影，以暴露所述第二区域，并刻蚀所述第一区域和第二区域。

根据本发明的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，同时控制所述第二区域表面的所述光刻胶层部分显影，以使所述第二区域的图案表面残留部分所述光刻胶层以遮挡所述第二区域的图案。

根据本发明的一些实施例，所述第二区域的图案表面残留部分所述光刻胶层的厚度为0-20nm。

根据本发明的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，所述第一区域的曝光剂量大于显影阈值，所述第二区域的曝光剂量小于所述显影阈值。

根据本发明的一些实施例，所述显影阈值为光强阈值。

根据本发明的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，控制曝光显影的时间和温度以使得所述第一区域完全显影，所述第二区域部分显影以在其表面残留部分所述光刻胶层。

根据本发明的一些实施例，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第二区域的图案，采用的刻蚀气体的流量小于100sccm，刻蚀功率为200W～300W。

根据本发明的一些实施例，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案的步骤中，刻蚀速率不小于1nm/10s，刻蚀时间为70s；在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第一初始图案和所述第二区域的图案，刻蚀速率不小于1nm/10s，刻蚀时间为40s-60s。

根据本发明的一些实施例，所述第一间距的宽度为24nm～26nm，所述第二间距的宽度为15nm～22nm。

根据本发明的一些实施例，所述半导体结构的制备方法还包括：于所述金属层的表面依次形成非晶碳层和氮氧化硅层，所述初始掩膜层形成在所述氮氧化硅层表面。

本发明还提出了一种半导体结构。

根据本发明实施例的半导体结构包括：基底，所述基底上形成有金属层，所述金属层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域，所述第一区域具有第一间距的第一金属图案，所述第二区域具有第二间距的第二金属图案，所述第一间距的宽度大于所述第二间距的宽度。

根据本发明的一些实施例，所述第一区域的图形密度小于所述第二区域的图形密度。

根据本发明实施例的半导体结构及其制备方法，可对不同区域如核心区域、第一区域、第二区域的线距分别相对独立控制，以满足不同区域的金属层的线宽线距的需求，也能够降低半导体结构进行老化测试时发生短路和断裂的风险，提高半导体结构的性能。

附图说明

图1为根据本发明实施例的半导体结构的制备方法的流程示意图；

图2-图7为根据本发明实施例的半导体结构的制备方法的各步骤对应的剖视图。

附图标记：

100半导体结构；

1：基底，11金属层，12：非晶碳层，13：氮氧化硅层；

2：初始掩膜层，21：第一间距，22：第一图案，23：第二间距，24：第二图案，25：第一初始间距，26：第一初始图案；

D10：第一间距的宽度，D20：第二间距的宽度，D30：第一初始间距的宽度，D1：初始金属层内第一区域的图案的线距尺寸，D2：初始金属层内第二区域的图案的线距尺寸；

3：光刻胶层；

A：核心区域，P1：第一区域，P2：第二区域。

具体实施方式

以下结合附图和具体实施方式对本发明提出的一种半导体结构100及其制备方法作进一步详细说明。

下面参考附图描述根据本发明实施例的半导体结构100及制备方法。

结合图1-图7所示，根据本发明实施例的半导体结构100的制备方法可以包括：步骤S1：提供基底1，基底1上形成有金属层11；步骤S2：于金属层11上形成初始掩膜层2，初始掩膜层2包括核心区域A和外围区域，外围区域包括第一区域P1和第二区域P2；步骤S3：图形化第一区域P1的图案以形成具有第一间距21的第一图案22；步骤S4：图形化第二区域P2的图案以形成具有第二间距23的第二图案24，第一间距21的宽度大于第二间距23的宽度，第一图案22、第二图案24和核心区域A的图案共同形成金属掩膜图案；步骤S5：以金属掩膜图案为掩膜图形化金属层11。

下面结合图2-图7描述根据本发明实施例的半导体结构100的制备方法，图2-图7为根据本发明实施例的半导体结构100的制备方法的各步骤对应的剖视图。

如图2所示，步骤S1：提供基底1，基底1上形成有金属层11，金属层11可用于形成金属互联结构，例如金属层11可以为第零层金属层或者第一层金属层等。在本发明的一些示例中，基底1可以为半导体衬底，金属层11为零层金属层，在本发明的另一些示例中，基底1也可以包括衬底以及衬底上的器件结构，金属层11可形成为与器件结构连接的第一层金属层或其它层金属层(例如第二层金属层)等。在本发明实施例中以基底1为半导体衬底，金属层11为零层金属层为例进行说明，其中衬底可以是但不限于硅衬底，本具体实施方式以基底1为半导体衬底为硅衬底为例进行说明。在其他实施例中，衬底还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。

如图2所示，步骤S2：金属层11上形成初始掩膜层2，初始掩膜层2包括核心区域A和外围区域，外围区域包括第一区域P1和第二区域P2，其中第一区域P1的图形密度小于第二区域P2的图形密度。在此步骤中，第一区域P1的图案的线距可以为D1，第二区域P2的图案的线距可以为D2。

具体地，可采用化学气相沉积法、物理气相沉积法和原子层沉积法中的至少一种在金属层11上沉积形成掩膜层，然后通过初步多次光刻工艺对掩膜层进行图形化刻蚀以形成初始掩膜层2，例如可沿第一方向和第二方向分别对掩膜层进行光刻，第一方向和和第二方向具有一定夹角，以使掩膜层形成具有多个掩膜柱结构的初始掩膜层2，然后再对初始掩膜层2进行光刻。

初始掩膜层2可以包括核心区域A(Array)和外围区域(Periphery)，核心区域A用于形成器件结构，外围区域环绕核心区域A用于形成电路结构等，其中外围区域可以包括第一区域P1和第二区域P2，第一区域P1可以为字线控制区域(SWC)，第二区域P2可以包括字线驱动区域(SWD)和放大器区域(S/A)。如图2所示，第一区域P1的图形密度小于第二区域P2的图形密度，第一区域P1的图案的线宽大于第二区域P2的图案的线宽。

如图3-图6所示，刻蚀初始掩膜层2以形成金属掩膜图案，金属掩膜图案可作为光刻金属层11的掩膜以刻蚀金属层11。

发明人研究发现，初始掩膜层2具有不同区域(例如核心区域A、第一区域P1、第二区域P2)，不同区域作用功能不同、图形密度不同，在对初始掩膜层2进行光刻时，若不同区域进行同步刻蚀，则使得刻蚀速率以及不同区域图案被刻蚀的线距基本相同，而不同区域由于线宽、功能、密度等不同需要具有不同的线距以满足不同的需求，而不同区域同步刻蚀则使得线距无法分别单独控制，这样以此为掩膜图形化金属层11后，金属层11容易出现短路以及断裂的风险，例如，同步刻蚀后，第一区域P1的线距较小，在进行老化测试时，第一区域P1的供电电压与第二区域P2的供电电压容易存在较大的压差，该压差在老化测试的条件下，会导致第一区域P1的部分金属层11出现断裂风险，并且不同区域在进行同步刻蚀时，在增大第一区域P1的图案线距的同时，也会同时造成第二区域P2和核心区域A的图案线距增加，容易导致第二区域P2的金属层11的线距较大而线宽减小，最终导致第二区域P2的金属层11断裂。

如图3-图6所示，根据本发明实施例的形成金属掩膜图案的步骤可以包括：

步骤S3：图形化第一区域P1的图案以形成具有第一间距21的第一图案22；

步骤S4：图形化第二区域P2的图案以形成具有第二间距23的第二图案24，第一间距21的宽度大于第二间距23的宽度，第一图案22、第二图案24和核心区域A的图案共同形成金属掩膜图案。

具体地，可对第一区域P1的图案进行光刻以在第一区域P1形成第一图案22，第一图案22的线距可形成为第一间距21，可对第二区域P2的图案进行光刻以在第二区域P2形成第二图案24，其中第二图案24的线距可形成为第二间距23，第一间距21的尺寸大于第二间距23，从而不需要对第一区域P1和第二区域P2进行同步刻蚀，可对第一区域P1和第二区域P2的图案的线距进行分别控制，能够满足第一区域P1和第二区域P2的对图案线距的要求。第一图案22、第二图案24和核心区域A的图案可共同构成金属掩膜图案，然后如图7所示，步骤S5：可以金属掩膜图案为掩膜图形化金属层11，从而能够实现对刻蚀后的金属层11对应第一区域P1和第二区域P2的线距分别单独控制，进而在进行老化测试时能够降低短路和断裂的风险。

在本发明的一些实施例中，可对第一区域P1的图案进行光刻以形成具有第一间距21的第一图案22，然后对第二区域P2的图案进行光刻以形成具有第二间距23的第二图案24。在本发明的另一些实施例中，由于第一间距21的尺寸大于第二间距23的尺寸，可对第一区域P1的图案进行一次光刻以增大第一区域P1的图案的线距，然后在对第二区域P2的图案进行光刻时可同时刻蚀第一区域P1图案，以再次增大第一区域P1的图案的线距，从而形成具有第一间距21的第一图案22。

在本发明的一些示例中，图形化第一区域P1的图案以形成具有第一间距21的第一图案22的步骤可以包括：于核心区域A和第二区域P2上形成遮挡层，并暴露第一区域P1；刻蚀第一区域P1的图案以形成具有第一初始间距25的第一初始图案26，第一初始间距25的宽度D30小于第一间距21的宽度D10；在图形化第二区域P2的图案以形成具有第二间距23的第二图案24的步骤中，同时刻蚀第一初始图案26以形成具有第一间距21的第一图案22。

具体地，在核心区域A和第二区域P2表面形成遮挡层，遮挡层覆盖核心区域A和第二区域P2的表面以将核心区域A的图案和第二区域P2的图案遮挡住，使得第一区域P1暴露出来，然后对第一区域P1的图案进行单独刻蚀，可实现对第一区域P1的图案线距线宽的控制，此时刻蚀第一区域P1的图案可形成第一初始图案26，刻蚀后的第一初始图案26的线距增大形成为第一初始间距25，第一初始间距25的尺寸D30小于第一间距21的尺寸D10。

然后可对第二区域P2的图案进行刻蚀，具体而言，可去除位于第二区域P2上的部分遮挡层以将第二区域P2暴露出来，此时第二区域P2的图案和第一区域P1的第一初始图案26均暴露出来，在对第二区域P2的图案刻蚀的同时可对第一初始图案26进行刻蚀，从而可在第二区域P2形成具有第二间距23的第二图案24，并在第一区域P1形成具有第一间距21的第二图案24，因此，相比单独刻蚀第一区域P1的图案以直接形成第一图案22，在刻蚀第二区域P2的图案时不需要遮挡第一区域P1的图案，也不需要在刻蚀去除遮挡，从而能够简化步骤，使得工艺简单且能够实现对第一区域P1和第二区域P2的图案的线距线宽进行分别单独控制。

如图3-图6所示，在对初始掩膜层2进行刻蚀之前，第一区域P1的图案的线距可以为D1，第二区域P2的图案的线距可以为D2，第一初始图案26的第一初始间距的宽度可以为D30，第一图案22的第一间距的宽度可以为D10，第二图案24的第二间距的宽度可以为D20，D1、D2、D10、D20和D30的关系满足：D1＜D30＜D10，D2＜D20。

在本发明的一些具体示例中，遮挡层可为光刻胶材料，当然可以理解的是，遮挡层也可以形成为其它材料，只要能够起到遮挡作用，在刻蚀后能够去除即可。

如图3所示，本发明具体实施方式中以遮挡层为光刻胶层3进行说明，形成金属掩膜图案的步骤可以包括：

于初始掩膜层2表面形成光刻胶层3；

图形化第一区域P1的图案以形成具有第一间距21的第一图案22的步骤中，控制光刻胶层3的曝光显影，以暴露第一区域P1，刻蚀第一区域P1的图案以形成具有第一初始间距25的第一初始图案26；

在图形化第二区域P2的图案以形成具有第二间距23的第二图案24的步骤中，控制核心区域A和第二区域P2表面的部分光刻胶层3的曝光显影，以暴露第二区域P2，并刻蚀第一区域P1和第二区域P2。

具体地，可在初始掩膜层2表面形成光刻胶层3，光刻胶层3位于初始掩膜层2表面并填充初始掩膜层2，然后可采用光罩对光刻胶层3进行曝光显影以将图案转移至光刻胶层3上，在此步骤中，如图3-图4所示，可控制对光刻胶层3曝光显影工艺以定义出第一区域P1和第二区域P2，并在光刻胶层3形成暴露第一区域P1的图案，以使得第一区域P1暴露出来，而第二区域P2和核心区域A表面未曝光而不暴露出来，从而可对第一区域P1的图案进行刻蚀以形成具有第一初始间距25的第一初始图案26。然后如图5-图6所示，再对对应第二区域P2的光刻胶层3进行曝光显影，以将第二区域P2暴露出来，从而可对第二区域P2和第一区域P1进行刻蚀，这样通过在光刻工艺中对光刻胶层3的曝光显影的控制，可实现对第一区域P1和第二区域P2刻蚀的单独控制。

在本发明的一些示例中，在控制光刻胶层3的曝光显影，以暴露第一区域P1的步骤中，同时控制第二区域P2表面的光刻胶层3部分显影，以使第二区域P2的图案表面残留部分光刻胶层3覆盖第二区域P2的图案。

具体而言，光刻胶层3可以为正性光刻胶，在光刻第一区域P1的图案的步骤中，例如在采用光罩对位于第一区域P1上的光刻胶层3进行曝光显影的工艺中，可对第一区域P1表面的光刻胶层3进行完全曝光显影，并对第二区域P2进行部分曝光显影以去除第二区域P2表面的部分光刻胶层3，从而不仅可将第一区域P1完全暴露出来，并可减小第二区域P2上的光刻胶层3的厚度，这样后续对第二区域P2的图案进行光刻时也能够减小光刻时间，提高刻蚀速率，同时在对第一区域P1进行刻蚀时，第二区域P2上的光刻胶层3也能够遮挡第一区域P1的图案。在一些实施例中，第二区域P2的图案表面残留的部分光刻胶层3的厚度为0-20nm，例如，第二区域P2的图案表面残留的部分光刻胶层3的厚度为5nm、10nm或15nm。

进一步地，在对第一区域P1的图案进行光刻时，可通过优化光罩的设计、控制光刻胶层3的厚度以及曝光显影时的光照条件等进行优化搭配以使得核心区域A不显影、第二区域P2部分显影，而第一区域P1完全显影。

在本发明的一些实施例中，在控制光刻胶层3的曝光显影，以暴露第一区域P1的步骤中，第一区域P1的曝光剂量大于显影阈值，从而使得第一区域P1能够完全曝光，第二区域P2的曝光剂量小于显影阈值，由此，使得第二区域P2的光刻胶层3的底部未能完全曝光，在第二区域P2上残留部分光刻胶层3，以在刻蚀第一区域P1的图案能够时能够遮挡第二区域P2的图案。

在一些实施例中，显影阈值可以为光强阈值，通过控制光照强度以控制第一区域P1和第二区域P2的光刻胶层3的曝光显影，具体地，在图形化第一区域P1的图案对光刻胶层3进行曝光显影时，第一区域P1的光照强度在光强阈值之上，以使第一区域P1能够完全曝光，而第二区域P2的曝光强度较低，例如第二区域P2的光强强度小于第一区域P1的光强且小于光强阈值，从而使得第二区域P2未能完全曝光，这样在显影后第二区域P2的光刻胶层3未完全溶解，在第二区域P2存在部分残留光刻胶层3。

进一步地，在控制光刻胶层3的曝光显影，以暴露第一区域P1的步骤中，可控制曝光显影的时间和温度以使得第一区域P1完全显影，第二区域P2部分显影以在其表面残留部分光刻胶层3，由此通过控制曝光显影的时间和温度，可控制显影效果，以使得第一区域P1完全曝光而第二区域P2部分曝光。具体地，在曝光反应后可进入显影步骤中的烘干处理，显影过程中被曝光和未曝光的光刻胶都会与显影液发生反应，通过改变显影温度、显影液成分以及显影方式，可加快曝光与未曝光部分光刻胶的溶解速率，由此通过控制曝光显影使得的温度或时间可控制光刻胶的溶解速率，进而控制第一区域P1和第二区域P2的光刻胶层3的溶解量，以实现第一区域P1的完全曝光和第二区域P2表面具有部分光刻胶残留。

在本发明的一些实施例中，在图形化第二区域P2的图案以形成具有第二间距23的第二图案24的步骤中，可采用湿法刻蚀或干法刻蚀刻蚀第二区域P2的图案以形成第二图案24，在采用干法刻蚀时，刻蚀气体的流量小于100sccm，刻蚀功率为200W～300W，这样通过采用小流量的刻蚀气体且刻蚀速率相对减小，从而能够去除第二区域P2的光刻胶层3，并减薄核心区域A上的光刻胶层3。

在本发明的一些实施例中，刻蚀第一区域P1的图案以形成具有第一初始间距25的第一初始图案26的步骤中，可采用湿法刻蚀对第一区域P1的图案进行蚀刻，其中刻蚀速率不小于1nm/10s，需要说明的是，这里的刻蚀速率即第一区域P1的图案刻蚀时线距增大的速率，刻蚀时间可以为70s，可选地，初始掩膜层2可以为氧化硅层，具体可采用200:1稀释的氢氟酸(DHF)刻蚀第一区域P1的图案；在图形化第二区域P2的图案以形成具有第二间距23的第二图案24的步骤中，可采用刻蚀工艺刻蚀第一初始图案26和第二区域P2的图案，其中刻蚀速率不小于1nm/10s，刻蚀时间为40s-60s，需要说明的是，这里刻蚀速率指的是在此刻蚀步骤中第二区域P2的图案刻蚀时线距增大的速率，此步骤中也可采用200:1稀释的氢氟酸(DHF)刻蚀第二区域P2的图案和第一区域P1的图案。

在本发明的一些实施例中，第一间距21的宽度D10可以为24nm～26nm，第二间距23的宽度D20可以为15nm～22nm，具体地，在刻蚀初始掩膜层2以形成金属掩膜图案之前，第二区域P2的图案的线距D2可以为0-15nm，第一区域P1的图案的线距D1可以为0-13nm，第一区域P1的图形密度较小，刻蚀后导致第一区域P1的线距较小，在刻蚀初始掩膜层2以形成金属掩膜图案之后，第一区域P1形成有第一间距21的第一图案22，第二区域P2形成有第二间距23的第二图案24，第一间距21的宽度即第一区域P1的第一图案22的线距尺寸，第二间距23的宽度即第二区域P2的第二图案24的线距尺寸，第二间距23可以为15nm～22nm，第一间距21可以为24nm～26nm。

在本发明的一些实施例中，半导体结构100的制备方法还可以包括：于金属层11的表面依次形成非晶碳层12和氮氧化硅层13，初始掩膜层2形成在氮氧化硅层13表面，具体地，可在金属层11表面沉积形成非晶碳层12(ACL)，然后可在非晶碳层12上形成氮氧化硅层13，初始掩膜层2形成在氮氧化硅层13上，初始掩膜层2可以为氧化硅层，在刻蚀初始掩膜层2形成金属掩膜图案后，可对非晶碳层12和氮氧化硅层13进行刻蚀，以将金属掩膜图案的图形转移至非晶碳层12和氮氧化硅层13上，然后可去除金属掩膜图案，并以刻蚀后的非晶碳层12和氮氧化硅层13为掩膜刻蚀金属层11，以将金属掩膜图案的图形转移至金属层11。

本发明还提出了一种半导体结构100，半导体结构100可采用上述实施例的半导体结构100的制备方法形成。

如图所示，根据本发明实施例的半导体结构100可以包括基底1，基底1上形成有金属层11，金属层11包括核心区域A和外围区域，外围区域包括第一区域P1和第二区域P2，第一区域P1具有第一间距21的第一金属图案，第二区域P2具有第二间距23的第二金属图案，第一间距21的宽度大于第二间距23的宽度。

在本发明的一些实施例中，第一区域P1的图形密度小于第二区域P2的图形密度。

由此根据本发明实施例的半导体结构100及其制备方法，可对不同区域如核心区域A、第一区域P1、第二区域P2的线距分别相对独立控制，以满足不同区域的金属层2的线宽线距的需求，也能够降低半导体结构100进行老化测试时发生短路和断裂的风险，提高半导体结构100的性能。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种半导体结构的制备方法，其特征在于，包括：

提供基底，所述基底上形成有金属层；

于所述金属层上形成初始掩膜层，所述初始掩膜层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域；

图形化所述第一区域的图案以形成具有第一间距的第一图案；

图形化所述第二区域的图案以形成具有第二间距的第二图案，所述第一间距的宽度大于所述第二间距的宽度，所述第一图案、所述第二图案和所述核心区域的图案共同形成金属掩膜图案；

以所述金属掩膜图案为掩膜图形化所述金属层。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一区域的图形密度小于所述第二区域的图形密度。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤包括：

于所述核心区域和所述第二区域上形成遮挡层，并暴露所述第一区域；

刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案，所述第一初始间距的宽度小于所述第一间距的宽度；

在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，同时刻蚀所述第一初始图案以形成具有第一间距的第一图案。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，去除位于所述第二区域表面的遮挡层，暴露所述第一区域和所述第二区域。

5.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述遮挡层可形成为光刻胶层，形成所述金属掩膜图案的步骤包括：

于所述初始掩膜层表面形成所述光刻胶层；

图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤中，控制所述光刻胶层的曝光显影，以暴露所述第一区域，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案；

在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，控制所述核心区域和所述第二区域表面的部分所述光刻胶层的曝光显影，以暴露所述第二区域，并刻蚀所述第一区域和第二区域。

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，同时控制所述第二区域表面的所述光刻胶层部分显影，以使所述第二区域的图案表面残留部分所述光刻胶层以遮挡所述第二区域的图案。

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二区域的图案表面残留部分所述光刻胶层的厚度为0-20nm。

8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，所述第一区域的曝光剂量大于显影阈值，所述第二区域的曝光剂量小于所述显影阈值。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述显影阈值为光强阈值。

10.根据权利要求6所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，控制曝光显影的时间和温度以使得所述第一区域完全显影，所述第二区域部分显影以在其表面残留部分所述光刻胶层。

11.根据权利要求1所述的半导体结构的制备方法，其特征在于，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第二区域的图案，采用的刻蚀气体的流量小于100sccm，刻蚀功率为200W～300W。

12.根据权利要求3所述的半导体结构的制备方法，其特征在于，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案的步骤中，刻蚀速率不小于1nm/10s，刻蚀时间为70s；在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第一初始图案和所述第二区域的图案，刻蚀速率不小于1nm/10s，刻蚀时间为40s-60s。

13.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一间距的宽度为24nm～26nm，所述第二间距的宽度为15nm～22nm。

14.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：

于所述金属层的表面依次形成非晶碳层和氮氧化硅层，所述初始掩膜层形成在所述氮氧化硅层表面。

15.一种半导体结构，其特征在于，包括：

基底，所述基底上形成有金属层，所述金属层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域，所述第一区域具有第一间距的第一金属图案，所述第二区域具有第二间距的第二金属图案，所述第一间距的宽度大于所述第二间距的宽度。

16.根据权利要求15所述的半导体结构，其特征在于，所述第一区域的图形密度小于所述第二区域的图形密度。