JP2011054844A - 半導体ウェーハ及び半導体装置 - Google Patents
半導体ウェーハ及び半導体装置 Download PDFInfo
- Publication number
- JP2011054844A JP2011054844A JP2009203967A JP2009203967A JP2011054844A JP 2011054844 A JP2011054844 A JP 2011054844A JP 2009203967 A JP2009203967 A JP 2009203967A JP 2009203967 A JP2009203967 A JP 2009203967A JP 2011054844 A JP2011054844 A JP 2011054844A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- separation groove
- separation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】半導体ウェーハの強度低下を抑制し、製造性の良い半導体ウェーハ及び半導体装置を提供する。
【解決手段】複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記分離溝の底に形成される傾斜領域とを備える。
【選択図】図1
【解決手段】複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記分離溝の底に形成される傾斜領域とを備える。
【選択図】図1
Description
本発明は、半導体装置及び半導体ウェーハに関するものである。特に、DMOSFETの半導体リレー(SSR)の半導体装置及び半導体ウェーハに関するものである。
図4は、従来の半導体ウェーハ示す構成図である。図4(a)は上面図であり、図4(b)は図4(a)のA−A’における断面図である。
図4(a)、図4(b)の従来例において、チップ101’はウェーハ上に規則的に複数個配置される。分離溝102’は、一方のチップ101’と他方のチップ101’との間に配置され、格子状に形成される。
分離溝1は、底に端部103を備える。端部103はほぼ直角に形成される。分離溝102’は、エッチングによって形成される。
小町他著「MEMSプロセスを用いた半導体リレー用3000V級MOSFETスイッチ」横河技報、Vol.52 No.4(2008)
しかしながら、図4の従来例は、折り曲げるような外力に対して、強度が低いという課題がある。ほぼ直角に形成された端部6が切れ目になる。
また、半導体ウェーハの厚みを厚くすると強度が高くなるが、厚い半導体ウェーハは製造性が悪いという課題がある。薄い半導体ウェーハと厚い半導体ウェーハとは共用できず、製造装置の利用効率が低下する。
本発明の目的は、以上説明した課題を解決するものであり、半導体ウェーハの強度低下を抑制し、製造性の良い半導体ウェーハ及び半導体装置を提供することにある。
このような目的を達成する本発明は、次の通りである。
(1)複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記分離溝の底に形成される傾斜領域とを備えることを特徴とする半導体ウェーハ。
(2)前記分離溝が格子状に形成され、前記傾斜領域が曲面に形成され、前記分離溝どうしの交点の角部が丸められることを特徴とする(1)に記載の半導体ウェーハ。
(3)複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記基板の他方の面から前記基板の側面にかけて形成されるダイシング機構と、前記分離溝と前記ダイシング機構との接続部に形成される傾斜領域とを備える
ことを特徴とする半導体装置。
(4)一つのドリフト層と、前記ドリフト層の一方の面に形成される複数のベース層と、前記ベース層に接続される第1の電極と、前記ドリフト層の他方の面に形成される第2の電極と、前記ドリフト層の側面に形成される低濃度層と、前記低濃度層を覆う絶縁層と、前記低濃度層と前記ダイシング機構との間に形成される分離層とを備え、前記傾斜領域が、前記分離層の傾斜部分と、前記絶縁層の傾斜部分とを備え、縦型DMOSFETであることを特徴とする(3)に記載の半導体装置。
(1)複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記分離溝の底に形成される傾斜領域とを備えることを特徴とする半導体ウェーハ。
(2)前記分離溝が格子状に形成され、前記傾斜領域が曲面に形成され、前記分離溝どうしの交点の角部が丸められることを特徴とする(1)に記載の半導体ウェーハ。
(3)複数の層に形成される基板と、前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、前記基板の他方の面から前記基板の側面にかけて形成されるダイシング機構と、前記分離溝と前記ダイシング機構との接続部に形成される傾斜領域とを備える
ことを特徴とする半導体装置。
(4)一つのドリフト層と、前記ドリフト層の一方の面に形成される複数のベース層と、前記ベース層に接続される第1の電極と、前記ドリフト層の他方の面に形成される第2の電極と、前記ドリフト層の側面に形成される低濃度層と、前記低濃度層を覆う絶縁層と、前記低濃度層と前記ダイシング機構との間に形成される分離層とを備え、前記傾斜領域が、前記分離層の傾斜部分と、前記絶縁層の傾斜部分とを備え、縦型DMOSFETであることを特徴とする(3)に記載の半導体装置。
本発明によれば以下のような効果がある。
本発明によれば、半導体ウェーハの応力の集中が緩和され、強度低下が抑制される。本発明によれば、製造性の良い半導体ウェーハ及び半導体装置を提供できる。
本発明によれば、半導体ウェーハの応力の集中が緩和され、強度低下が抑制される。本発明によれば、製造性の良い半導体ウェーハ及び半導体装置を提供できる。
以下に図1に基づいて本発明を詳細に説明する。図1は、本発明の一実施例を示す構成図である。
図1は、本発明の一実施例を示す構成図である。図1(a)は上面図であり、図4(b)は図1(a)の断面図である。
図1(a)、図1(b)の従来例において、チップ(半導体装置)101はウェーハ上に規則的に複数個配置される。分離溝102は、一方のチップ101と他方のチップ101との間に配置され、格子状に形成される。
分離溝102は、底に端部104を備える。端部103は傾斜領域104を備える。傾斜領域104は曲面に形成される。傾斜領域104は一定の大きさ以上の曲率半径を備える。傾斜領域104は、分離溝102の底の角を丸める構成である。
分離溝102はエッチングによって形成される。詳しくは、ICP−RIE装置を用いたドライエッチングプロセスを使用し、エッチングプロセスと保護プロセスとの繰り返しによって垂直に基板ウェーハを掘り進めた後、分離溝102の底部でプロセス条件を整えて形成する。例えば、深堀の分離溝102は370umの深さに形成する。分離溝102の底部のウェーハの厚さは255umである。なお、6インチのシリコンウェーハの標準厚さは625umである。
チップ101は、隅部105を備える。隅部105は丸く形成される。隅部105は分離溝102どうしの交点の角部に対応する。
傾斜領域104は、分離溝102の底部の応力を分散する作用がある。図1の実施例の強度の低下を抑制する効果がある。標準厚みの低コストのウェーハで、深堀の分離溝102を形成できる効果がある。
丸められたチップ101の隅部105も、応力の集中を緩和する作用がある。
以下に図2に基づいて本発明を詳細に説明する。図2は、本発明の他の実施例を示す構成図である。図1の実施例と同等の構成には同一符号を付し、説明を省略する。
図2の実施例の分離溝102は、分離溝102の底全体を曲面にする構成106を備える。なお、分離溝の底全体を半円筒状にする構成であってもよい。本発明は、分離溝の底の角を丸める構成であってもよい。
図2の実施例の構成は、図1の実施例の構成と同様に、応力を分散し、強度の低下を抑制する効果がある。
以下に図3に基づいて本発明を詳細に説明する。図3は、本発明の他の実施例を示す構成図である。図3の実施例は、図1の実施例の分離溝102をダイシングして得られるチップ(半導体装置)である。
図3の実施例の特徴は、傾斜領域24、26を備える点にある。
図3の実施例の構成を説明する。図3はn型シリコンで形成される縦型DMOSFETの縦断面の構成を示す。構成要素のうち、「n」は電子を多数キャリアとする要素であり、「p」は正孔を多数キャリアとする要素であり、「+」は比較的高不純物濃度の要素であり、「−」は比較的低不純物濃度の要素である。n−ドリフト層1の不純物濃度が薄く、n−ドリフト層1の厚みが厚い場合、半導体装置の耐圧が高くなる。
n−ドリフト層1の一方の面にpベース層(ベース層)2が形成される。pベース層2の導電型は、n−ドリフト層1の導電型の逆導電型で形成される。一つのn−ドリフト層1に対して、複数(3つ以上)のpベース層2が規則的に配置され形成される。また、pベース層2内に高不純物濃度のp+層3と高不純物濃度のn+層4とが形成される。
ゲート電極7は酸化膜6に覆われる。複数のゲート電極7、酸化膜6が、n−ドリフト層1、pベース層2、n+層4に対峙するように配置され形成される。ゲート電極7、酸化膜6は、pベース層2に対応して、規則的に配置される。
ソース電極(第1の電極)8は、ゲート電極7、酸化膜6、pベース層2、p+層3、n+層4を覆うように形成される。ソース電極8は、p+層3を介してpベース層2に接続される。
n−ドリフト層1の他方の面にn+層5の一方の面が貼り合わせられる。ドレイン電極(第2の電極)9はn+層5の他方の面に形成される。n−ドリフト層1の他方の面は、n+層5を介して、ドレイン電極9に接続される。
分離溝13は、n−ドリフト層1の一方の面からn−ドリフト層1の側面、n+層5の側面にかけて形成される。ダイシング機構21は、n+層5の側面、n−ドリフト層1の他方の面からn−ドリフト層1の側面にかけて形成される。
p−層(低濃度層)11は、n−ドリフト層1の側面に形成される。p−層11の導電型は、n−ドリフト層1の導電型の逆導電型で形成される。
酸化膜(絶縁層)16は、p−層11を覆う。酸化膜16は傾斜部分26を備える。
n層(分離層)14は、p−層11とダイシング機構21との間に形成される。n層14の導電型は、n−ドリフト層1の導電型の同導電型で形成される。n層14は、傾斜部分24を備える。
また、p−層11は、n−ドリフト層1とpベース層2と酸化膜16とn層14とで囲まれる。pベース層2には、p−層11に接するものと、p−層11に接しないものとがある。p−層11に接するpベース層2は、半導体装置の外側に配置される。p−層11に接しないpベース層2は、半導体装置の内側に配置され、一方のゲート電極と他方のゲート電力との間に配置される。傾斜部分26と傾斜部分24とからなる傾斜領域は、分離溝13とダイシング機構21との接続部に形成される。
このような、図3の実施例の動作を説明する。図3の実施例がゲート電極7に印加されるゲート電圧により、オン状態になると、n−ドリフト層1は導電し、ドレイン電極9からソース電極8へ縦方向に電流が流れる。n−ドリフト層1とpベース層2とゲート電極7及び酸化膜6との接合部分にチャネルが形成される。
図3の実施例がゲート電極7に印加されるゲート電圧により、オフ状態になると、n−ドリフト層1には、pベース層2との接合から空乏層が拡張する。また、オフ状態になると、p−層11が空乏となる。
図3の実施例は、傾斜部分26と傾斜部分24とを備えることにより、分離溝13とダイシング機構21との接続部に生ずる応力が小さく、その製造工程において、安定となる。
また、本発明は、上述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。本発明は、3次元構造を有する半導体デバイスに適用できる。本発明は、シリコンに限定せず、シリコン以外の半導体であってもよい。
1 n−ドリフト層(基板)
2 pベース層
3 p+層
4 n+層
5 n+層
6 酸化膜
7 ゲート電極
8 ソース電極(第1の電極)
9 ドレイン電極(第2の電極)
11 p−層(低濃度層)
13、101 分離溝
14 n層(分離層)
16 酸化膜(絶縁層)
21 ダイシング機構
24 分離層の傾斜部分
26 酸化膜(絶縁層)の傾斜部分
102 チップ(半導体装置)
103 端部
104 傾斜領域
105 隅部
106 分離溝102の底全体を曲面にする構成
2 pベース層
3 p+層
4 n+層
5 n+層
6 酸化膜
7 ゲート電極
8 ソース電極(第1の電極)
9 ドレイン電極(第2の電極)
11 p−層(低濃度層)
13、101 分離溝
14 n層(分離層)
16 酸化膜(絶縁層)
21 ダイシング機構
24 分離層の傾斜部分
26 酸化膜(絶縁層)の傾斜部分
102 チップ(半導体装置)
103 端部
104 傾斜領域
105 隅部
106 分離溝102の底全体を曲面にする構成
Claims (4)
- 複数の層に形成される基板と、
前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、
前記分離溝の底に形成される傾斜領域とを備える
ことを特徴とする半導体ウェーハ。 - 前記分離溝が格子状に形成され、
前記傾斜領域が曲面に形成され、
前記分離溝どうしの交点の角部が丸められる
ことを特徴とする請求項1に記載の半導体ウェーハ。 - 複数の層に形成される基板と、
前記基板の一方の面から前記基板の側面にかけて形成される分離溝と、
前記基板の他方の面から前記基板の側面にかけて形成されるダイシング機構と、
前記分離溝と前記ダイシング機構との接続部に形成される傾斜領域とを備える
ことを特徴とする半導体装置。 - 一つのドリフト層と、
前記ドリフト層の一方の面に形成される複数のベース層と、
前記ベース層に接続される第1の電極と、
前記ドリフト層の他方の面に形成される第2の電極と、
前記ドリフト層の側面に形成される低濃度層と、
前記低濃度層を覆う絶縁層と、
前記低濃度層と前記ダイシング機構との間に形成される分離層とを備え、
前記傾斜領域が、前記分離層の傾斜部分と、前記絶縁層の傾斜部分とを備え、
縦型DMOSFETである
ことを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203967A JP2011054844A (ja) | 2009-09-03 | 2009-09-03 | 半導体ウェーハ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203967A JP2011054844A (ja) | 2009-09-03 | 2009-09-03 | 半導体ウェーハ及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011054844A true JP2011054844A (ja) | 2011-03-17 |
Family
ID=43943541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203967A Pending JP2011054844A (ja) | 2009-09-03 | 2009-09-03 | 半導体ウェーハ及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011054844A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013011548A1 (ja) * | 2011-07-15 | 2013-01-24 | 富士電機株式会社 | 半導体装置の製造方法 |
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
-
2009
- 2009-09-03 JP JP2009203967A patent/JP2011054844A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013011548A1 (ja) * | 2011-07-15 | 2013-01-24 | 富士電機株式会社 | 半導体装置の製造方法 |
JPWO2013011548A1 (ja) * | 2011-07-15 | 2015-02-23 | 富士電機株式会社 | 半導体装置の製造方法 |
US9240456B2 (en) | 2011-07-15 | 2016-01-19 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
CN111430229B (zh) * | 2020-04-28 | 2023-12-01 | 长江存储科技有限责任公司 | 切割方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5196980B2 (ja) | 半導体装置 | |
WO2017099096A1 (ja) | 半導体装置 | |
JP4289123B2 (ja) | 半導体装置 | |
JP5701913B2 (ja) | 半導体装置 | |
JP4185507B2 (ja) | ディープ・トレンチ・スーパースイッチング装置 | |
JP2008182054A (ja) | 半導体装置 | |
JP2011171552A (ja) | 半導体装置およびその製造方法 | |
JP2007027266A (ja) | 半導体素子及びその製造方法 | |
US9299788B2 (en) | Multi-gate VDMOS transistor | |
JP6193163B2 (ja) | 絶縁ゲート型半導体装置 | |
JP2011096967A (ja) | 半導体装置 | |
JP2008227236A (ja) | 半導体装置 | |
JP6399228B2 (ja) | 半導体装置 | |
JP2019087646A (ja) | 半導体装置 | |
JP2010258385A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4631268B2 (ja) | 半導体装置 | |
JP5694285B2 (ja) | 半導体装置 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP2012043955A (ja) | 半導体装置及びその製造方法 | |
JP2006186108A (ja) | 半導体装置 | |
JP5957171B2 (ja) | 半導体装置及びその製造方法 | |
JP2008103530A (ja) | 半導体装置 | |
JP2023162328A (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
JP2011054844A (ja) | 半導体ウェーハ及び半導体装置 | |
JP2011018764A (ja) | 半導体装置 |