JP2015198179A - 発光素子の製造方法 - Google Patents
発光素子の製造方法 Download PDFInfo
- Publication number
- JP2015198179A JP2015198179A JP2014075932A JP2014075932A JP2015198179A JP 2015198179 A JP2015198179 A JP 2015198179A JP 2014075932 A JP2014075932 A JP 2014075932A JP 2014075932 A JP2014075932 A JP 2014075932A JP 2015198179 A JP2015198179 A JP 2015198179A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- substrate
- electrode
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
Abstract
【課題】チップ化の際に半導体層にクラック等のダメージを与えず、簡便、容易にレーザリフト法を行う発光素子の製造方法を提供することを目的とする。【解決手段】基板上に第１半導体層と複数の第２半導体層とを有する半導体積層体を準備し、隣接する前記第２半導体層間の前記第１半導体層に、前記基板の表面に至る溝部を、前記第２半導体層のそれぞれの周縁部を囲むように形成し、前記半導体積層体から離間する離間半導体層を形成し、前記溝部及び前記離間半導体層を一体的に被覆する第１保護膜を形成し、前記第１保護膜上に樹脂の支持部材を設け、前記基板裏面側からレーザ光照射により、前記半導体積層体及び前記離間半導体層から前記基板を分離し、前記支持部材側からブレードを用いて前記離間半導体層を切断して複数の発光素子を個片化することを含む発光素子の製造方法。【選択図】図１Ｂ
Description
本発明は、発光素子の製造方法に関する。
従来から、半導体層とは異質のサファイア等からなる半導体成長用の基板上に半導体層を積層し、これらの積層体を用いて発光素子が製造されている。
近年、発光素子の種々の形態での利用に伴い、必要な輝度等の特性及び信頼性を確保しながら、より一層の小型化及び薄型化が求められている。
そのために、基板を除去する方法としてレーザリフトオフ法が用いられることがある（例えば、特許文献１）。
近年、発光素子の種々の形態での利用に伴い、必要な輝度等の特性及び信頼性を確保しながら、より一層の小型化及び薄型化が求められている。
そのために、基板を除去する方法としてレーザリフトオフ法が用いられることがある（例えば、特許文献１）。
レーザリフト法は、基板側からレーザ光を照射し、基板と半導体層の界面付近の半導体層にレーザ光のエネルギーを吸収させて分解し、その分解によって生じる、基板と半導体層等との間の微小な隙間を利用して、上述した異質の基板を半導体層から分離する方法である。
このようなレーザリフトオフ法を実行するためには、通常、半導体の積層体と、その上に形成される電極及び／又は保護膜等とを一体的に樹脂等によって支持又は固定した後、基板にレーザ光を照射する方法が採用されている。
このようなレーザリフトオフ法を実行するためには、通常、半導体の積層体と、その上に形成される電極及び／又は保護膜等とを一体的に樹脂等によって支持又は固定した後、基板にレーザ光を照射する方法が採用されている。
一般に、基板上に半導体の積層体を形成して発光素子を製造する場合、上述した基板の分離後にチップごとに分割するためには、基板の分離前に、縦横方向に分割予定ラインが設定され、そのラインに沿った周辺領域における半導体積層体が厚み方向に、一部又は全部が除去される。
そして、上述したような半導体積層体等の支持又は固定のために樹脂を用いることから、チップごとの分割は、ダイヤモンドブレード等の機械切削具を用いて行われる。
そして、上述したような半導体積層体等の支持又は固定のために樹脂を用いることから、チップごとの分割は、ダイヤモンドブレード等の機械切削具を用いて行われる。
しかし、ライン周辺の半導体積層体の厚み方向の一部のみ除去する場合には、機械切削具による分割によって、残存した半導体積層体にクラックが発生し、そのクラックに起因して、発光素子を構成する領域の半導体積層体にもクラックを生じさせることがある。
一方、ライン周辺の半導体積層体の厚み方向の全部を除去すると、基板上面に保護膜又は樹脂が存在している状態となるため、レーザリフトオフ法を行う際に、レーザ光がこの部位に反応しないことになる。よって、この部位では、半導体層の分解及び隙間の発生が起こらず、基板が保護膜又は樹脂と接着した状態となるため、基板の分離が困難になるという問題がある。また、分割予定ラインに沿う周辺部は厚み方向のほぼ全てに樹脂が配置されることとなるため、機械切削具による樹脂などのバリが発生しやすいという問題もある。このようなバリが発生すると、半導体積層体において発生した光をバリが遮ることによって配光に影響がでるおそれがある。
本発明は上記課題に鑑みなされたものであり、バリの発生を防いで容易にレーザリフトオフ法を実行することができる発光素子の製造方法を提供することを目的とする。
本発明は、以下の発明を含む。
基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を前記第２半導体層のそれぞれの周縁部を囲むように形成して前記溝部に挟まれる離間半導体層を前記半導体積層体から離間させ、
前記溝部及び前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて前記離間半導体層を切断して複数の発光素子へ個片化することを含む発光素子の製造方法、及び
基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を、前記第２半導体層のそれぞれの周縁部を囲むように複数形成して前記溝部に挟まれ、前記半導体積層体から離間する離間半導体層を複数形成し、
複数の前記溝部及び複数の前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて複数の前記離間半導体層のうちいずれかを切断して複数の発光素子へ個片化することを含む発光素子の製造方法。
基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を前記第２半導体層のそれぞれの周縁部を囲むように形成して前記溝部に挟まれる離間半導体層を前記半導体積層体から離間させ、
前記溝部及び前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて前記離間半導体層を切断して複数の発光素子へ個片化することを含む発光素子の製造方法、及び
基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を、前記第２半導体層のそれぞれの周縁部を囲むように複数形成して前記溝部に挟まれ、前記半導体積層体から離間する離間半導体層を複数形成し、
複数の前記溝部及び複数の前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて複数の前記離間半導体層のうちいずれかを切断して複数の発光素子へ個片化することを含む発光素子の製造方法。
本発明によれば、レーザリフト法を実行することによって、小型／薄膜化され、かつ信頼性の高い発光素子を容易に製造することができる。
以下、本発明に係る発光素子の製造方法を実施するための形態を詳細に、図面を参照しながら説明する。各図面が示す部材の大きさ、厚み、位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称又は符号は、原則として同一又は同質の部材を示しており、詳細説明を適宜省略する。
発光素子及びその部材において、第１主面及びそれに対応する面を「上面」と、第２主面及びそれに対応する面を「下面」と称することがある。
発光素子及びその部材において、第１主面及びそれに対応する面を「上面」と、第２主面及びそれに対応する面を「下面」と称することがある。
本発明の発光素子の製造方法は、概して、
（Ａ）基板の第１主面上に形成された半導体積層体を準備し、
（Ｂ）離間半導体層を形成し、
（Ｃ）第１保護膜を形成し、
（Ｄ）支持部材を形成し、
（Ｅ）半導体積層体から基板を分離し、
（Ｆ）離間半導体層を切断する工程を含む。
あるいは、
（Ａ）基板の第１主面上に形成された半導体積層体を準備し、
（Ｂ’）離間半導体層を複数形成し、
（Ｃ’）第１保護膜を形成し、
（Ｄ）支持部材を形成し、
（Ｅ）半導体積層体から基板を分離し、
（Ｆ’）複数の離間半導体層のうちいずれかを切断する工程を含む。
（Ａ）基板の第１主面上に形成された半導体積層体を準備し、
（Ｂ）離間半導体層を形成し、
（Ｃ）第１保護膜を形成し、
（Ｄ）支持部材を形成し、
（Ｅ）半導体積層体から基板を分離し、
（Ｆ）離間半導体層を切断する工程を含む。
あるいは、
（Ａ）基板の第１主面上に形成された半導体積層体を準備し、
（Ｂ’）離間半導体層を複数形成し、
（Ｃ’）第１保護膜を形成し、
（Ｄ）支持部材を形成し、
（Ｅ）半導体積層体から基板を分離し、
（Ｆ’）複数の離間半導体層のうちいずれかを切断する工程を含む。
また、これらの工程の間、中又は後に、さらに
（Ｇ）光反射性電極を形成し、
（Ｈ）第２半導体層と電気的に接続された第２電極を形成し、
（Ｉ）第１半導体層と電気的に接続された第１電極を形成し、
（Ｊ）第２保護膜を形成し、
（Ｋ）第２外部電極を形成し、
（Ｌ）第１外部電極を形成し、
（Ｍ）透光性部材を形成する工程等を任意に実行してもよい。
（Ｇ）光反射性電極を形成し、
（Ｈ）第２半導体層と電気的に接続された第２電極を形成し、
（Ｉ）第１半導体層と電気的に接続された第１電極を形成し、
（Ｊ）第２保護膜を形成し、
（Ｋ）第２外部電極を形成し、
（Ｌ）第１外部電極を形成し、
（Ｍ）透光性部材を形成する工程等を任意に実行してもよい。
（Ａ）半導体積層体の準備
基板の第１主面上に形成された半導体積層体を準備する。
半導体積層体は、１単位の発光素子を構成し得る半導体層積層体の複数が一体的に積層された集合体である。なかでも、半導体積層体は、第１半導体層と、この第１半導体層の一部の領域上に配置された複数の第２半導体層とを有することが好ましく、特に、第１半導体層と、発光層と、第２半導体層とがこの順に基板の上面に積層されて構成されるものが好ましい。ここで、第１とはｎ型、第２とはｐ型であってもよいし、その逆でもよい。
基板の第１主面上に形成された半導体積層体を準備する。
半導体積層体は、１単位の発光素子を構成し得る半導体層積層体の複数が一体的に積層された集合体である。なかでも、半導体積層体は、第１半導体層と、この第１半導体層の一部の領域上に配置された複数の第２半導体層とを有することが好ましく、特に、第１半導体層と、発光層と、第２半導体層とがこの順に基板の上面に積層されて構成されるものが好ましい。ここで、第１とはｎ型、第２とはｐ型であってもよいし、その逆でもよい。
第１半導体層、発光層、第２半導体層の種類、材料は特に限定されるものではなく、例えばＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化ガリウム系の半導体材料が好適に用いられる。これらの第１半導体層、発光層及び第２半導体層はいずれも、単層であってもよいし、２層以上の多層又は超格子等の積層構造を含んでいてもよい。
また、第１半導体層、発光層及び第２半導体層ならびに半導体積層体の厚みは、特に限定されず、意図する特性、使用する材料等によって適宜調整することができる。
また、第１半導体層、発光層及び第２半導体層ならびに半導体積層体の厚みは、特に限定されず、意図する特性、使用する材料等によって適宜調整することができる。
半導体積層体は、通常、基板上に積層される。基板の材料としては、後述するように半導体積層体から基板を分離する際、レーザリフトオフ法で用いられるレーザ光を透過できる材料であれば良く、例えば、サファイア（Ａｌ２Ｏ３）、スピネル（ＭｇＡ１2Ｏ4）、炭化ケイ素（ＳｉＣ）、ＺｎＳ、ＺｎＯ、ＧａＡｓ等の透光性基板が挙げられる。
半導体積層体は、後述するように、第１半導体層上及び第２半導体層上に、それぞれ第１電極及び第２電極を形成するために又は１単位の発光素子ごとに分割するために、第２半導体層及び発光層が配置しない領域を有している。この領域では、第１半導体層が露出した領域となっている。この領域は、第１半導体層の厚み方向の一部を除去していてもよい。以下、第１半導体層が露出した領域を露出領域ということがある。
露出領域は、例えば、第２半導体層が、平面視で四角形を形成するように配置することが好ましい。ただし、加工の精度等から、その角の角度が±５度程度変動することは許容される。この場合、第２半導体層を、基板の上面に、行列方向に配列するように形成することがより好ましい。そのため、第１半導体層の露出領域は、基板の上面に、格子状に形成することが好ましい。
（光反射性電極の形成）
第１半導体層及び／又は第２半導体層の上面に、光反射性電極を形成することが好ましい。ここで光反射性とは、発光層から出射される光を、８０％以上、８５％以上、９０％以上、９５％以上反射させる性質を意味する。
第１半導体層及び／又は第２半導体層の上面に、光反射性電極を形成することが好ましい。ここで光反射性とは、発光層から出射される光を、８０％以上、８５％以上、９０％以上、９５％以上反射させる性質を意味する。
光反射性電極としては、半導体層に電気的に接続することができる材料であれば特に限定されず、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、モリブデン（Ｍｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）等の金属又はこれらを含む合金、例えばＡｌとＣｕとの合金（ＡＣ）、ＡｌとＳｉとＣｕとの合金（ＡＳＣ）等が挙げられる。これら電極材料は、単層であってもよいし、積層構造でもよい。
光反射性電極は、積層構造の場合、各層は、同一の形状であってもよいし、上層の少なくとも１層が、下層の少なくとも１層を被覆することが好ましい。ここでの被覆とは、上面及び側面等の露出面の全面を覆うことを意味する。特に、下層において銀又は銀合金が用いられている場合には、その上層において、銀又は銀合金による下層の全面を被覆することが好ましい。これによって、銀のマイグレーションを効果的に防止することができる。
光反射性電極は、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション（ＩＶＤ）法、スパッタリング法、プラズマ蒸着法、化学的気相成長（ＣＶＤ）法等の公知の方法によって形成することができる。また、光反射性電極を所望の形状にパターニングする場合には、フォトリソグラフィ及びドライエッチング又はウェットエッチング工程、リフトオフ法等の公知の方法を利用することができる。
光反射性電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
光反射性電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
光反射性電極の大きさ及び形状は、特に限定されるものではなく、通常、電流をそれぞれ半導体層の面内全体に均一に供給するために、半導体積層体の各半導体層の上面と同じ又はそれよりも若干小さい大きさ、半導体積層体の各半導体層の上面と同様の形状又は相似形状とすることが好ましい。
光反射性電極は、半導体積層体における第１半導体層又は第２半導体層の一方のみに形成してもよいが、効率的に光を取り出すために、露出面積がより大きな第２半導体層に形成することが好ましい。
（Ｂ）及び（Ｂ’）離間半導体層の形成
隣接する第２半導体層間における第１半導体層に、基板の上面に至る溝部を形成し、離間半導体層を形成する。溝部は、各第２半導体層の周縁部の少なくとも一部、好ましくは全部を囲むように形成することが好ましい。このような溝部を形成することにより、溝部に挟まれ、半導体積層体から離間する離間半導体層を形成する。離間半導体層を、隣接する第２半導体層間、つまり、分割予定ライン周辺に設けることで、レーザリフトオフ法によって基板を半導体積層体から剥離する際、基板との間で離間半導体層の分解および隙間の発生が起こる。そのため、分割予定ライン周辺の半導体積層体の全てを除去した場合と比べて、基板の剥離を容易に行うことができる。
ここで、隣接する第２半導体層間とは、１単位の発光素子を構成するための第２半導体層の領域同士が隣接することを意味し、それらが離間した形態のみならず、２単位の発光素子を構成するために、隣接しかつ連結されたままの第２半導体層をも包含する。従って、溝部は、基板に到達したものであれば、第１半導体層と発光層と第２半導体層が積層された半導体積層体の厚み方向の全てにわたっていてもよい。これらの場合、離間される離間半導体層は、発光には直接寄与しないため、第１半導体層と発光層と第２半導体層の全てを備えていてもよいし、第１半導体層と発光層とを備えていてもよいし、第１半導体層のみを備えていてもよい。
隣接する第２半導体層間における第１半導体層に、基板の上面に至る溝部を形成し、離間半導体層を形成する。溝部は、各第２半導体層の周縁部の少なくとも一部、好ましくは全部を囲むように形成することが好ましい。このような溝部を形成することにより、溝部に挟まれ、半導体積層体から離間する離間半導体層を形成する。離間半導体層を、隣接する第２半導体層間、つまり、分割予定ライン周辺に設けることで、レーザリフトオフ法によって基板を半導体積層体から剥離する際、基板との間で離間半導体層の分解および隙間の発生が起こる。そのため、分割予定ライン周辺の半導体積層体の全てを除去した場合と比べて、基板の剥離を容易に行うことができる。
ここで、隣接する第２半導体層間とは、１単位の発光素子を構成するための第２半導体層の領域同士が隣接することを意味し、それらが離間した形態のみならず、２単位の発光素子を構成するために、隣接しかつ連結されたままの第２半導体層をも包含する。従って、溝部は、基板に到達したものであれば、第１半導体層と発光層と第２半導体層が積層された半導体積層体の厚み方向の全てにわたっていてもよい。これらの場合、離間される離間半導体層は、発光には直接寄与しないため、第１半導体層と発光層と第２半導体層の全てを備えていてもよいし、第１半導体層と発光層とを備えていてもよいし、第１半導体層のみを備えていてもよい。
なかでも、先の工程において、発光素子ごとに分割するための第１半導体層の露出領域が形成されており、これによって、互いに離間して隣接する第２半導体層の間、つまり、露出領域に、溝部を形成することが好ましい。この場合、離間半導体層は、第１半導体層のみを備えることになる。これによって、溝部を、簡便に精度よく形成することができる。
第１溝の深さは、基板の上面に至るものであれば、基板内におよんでいてもよい。
このような溝部は、通常、フォトリソグラフィ及びエッチング工程によって形成することができる。また、レーザーアブレーション法等の公知の方法を利用してもよい。
溝部は、隣接する第２半導体層間に、第２半導体層のそれぞれの周縁部を囲むように、２以上配置していればよい。
溝部の幅は、２つの溝によって挟まれる島状の半導体層が、発光素子を構成する半導体積層体から離間させることができる幅以上であればよい。具体的には、０μｍより大きく３５μｍ程度以下が挙げられ、１０μ以上１５μｍ以下がより好ましい。これにより、基板が保護膜と接する面積を極力小さくすることができるため、レーザリフトオフ法による基板の剥離を容易に行うことが可能となる。
第１溝の深さは、基板の上面に至るものであれば、基板内におよんでいてもよい。
このような溝部は、通常、フォトリソグラフィ及びエッチング工程によって形成することができる。また、レーザーアブレーション法等の公知の方法を利用してもよい。
溝部は、隣接する第２半導体層間に、第２半導体層のそれぞれの周縁部を囲むように、２以上配置していればよい。
溝部の幅は、２つの溝によって挟まれる島状の半導体層が、発光素子を構成する半導体積層体から離間させることができる幅以上であればよい。具体的には、０μｍより大きく３５μｍ程度以下が挙げられ、１０μ以上１５μｍ以下がより好ましい。これにより、基板が保護膜と接する面積を極力小さくすることができるため、レーザリフトオフ法による基板の剥離を容易に行うことが可能となる。
離間半導体層は、１単位の発光素子を構成するための半導体積層体に隣接して、つまり、この半導体積層体の両側（行方向及び列方向の一方）に配置されていればよいし、さらに別の両側（行方向及び列方向の他方）に配置されていることが好ましい。
島状半導体層の幅及び長さは、特に限定されるものではなく、隣接する２つの溝部の配置によって、適宜調整することができる。
島状半導体層の幅及び長さは、特に限定されるものではなく、隣接する２つの溝部の配置によって、適宜調整することができる。
また、隣接する第２半導体層間に溝部を複数形成し、離間半導体層を複数設けてもよい。例えば、第２半導体層のそれぞれの周縁部を囲う溝部の外側を囲むようにさらなる溝部を形成することで、複数の離間半導体層を形成することができる。
（Ｃ）及び（Ｃ’）第１保護膜の形成
先の工程で形成した溝部及び離間半導体層を一体的に被覆する第１保護膜を形成する。
先の工程で溝部及び離間半導体層を形成した場合には、溝部及び溝部の全ての溝内に第１保護膜を埋込み、離間半導体層及び離間半導体層の少なくとも一部を被覆する第１保護膜を一体的に形成することが好ましい。
第１保護膜は、その一部が半導体積層体において露出した第１半導体層の一部を被覆していることが好ましい。
先の工程で形成した溝部及び離間半導体層を一体的に被覆する第１保護膜を形成する。
先の工程で溝部及び離間半導体層を形成した場合には、溝部及び溝部の全ての溝内に第１保護膜を埋込み、離間半導体層及び離間半導体層の少なくとも一部を被覆する第１保護膜を一体的に形成することが好ましい。
第１保護膜は、その一部が半導体積層体において露出した第１半導体層の一部を被覆していることが好ましい。
第１保護膜の形成と同時に、第１半導体層から第２半導体層を被覆する第２保護膜を形成することが好ましい。
ここで同時とは、保護膜の材料を、基板上全面に、例えば、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション（ＩＶＤ）法等、スパッタリング法、ＥＣＲスパッタリング法、プラズマ蒸着法、化学的気相成長（ＣＶＤ）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、ＥＢ法、ＡＬＤ法等の公知の方法によって成膜し、続いて、例えば、フォトリソグラフィ及びドライエッチング又はウェットエッチング工程等の公知の方法によって第１保護膜と第２保護膜とに分離してパターニングすることによって形成することを意味する。
ここで同時とは、保護膜の材料を、基板上全面に、例えば、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション（ＩＶＤ）法等、スパッタリング法、ＥＣＲスパッタリング法、プラズマ蒸着法、化学的気相成長（ＣＶＤ）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、ＥＢ法、ＡＬＤ法等の公知の方法によって成膜し、続いて、例えば、フォトリソグラフィ及びドライエッチング又はウェットエッチング工程等の公知の方法によって第１保護膜と第２保護膜とに分離してパターニングすることによって形成することを意味する。
第１保護膜と第２保護膜とは、発光素子を構成する半導体積層体の上、好ましくは、この半導体積層体の外周部分で離間させることが好ましい。言い換えると、第１保護膜の端部と第２保護膜の端部とは、いずれも、１つの発光素子を構成する半導体積層体の外周部分で互いに離間して配置していることが好ましい。特に、第２保護膜は、第１半導体層上で第１保護膜と分離していることが好ましい。第２保護膜が第１保護膜と離間していることで、第２保護膜第１保護膜と第２保護膜とが互いに離間した部分において、第１半導体層と第１電極を電気的に接続することができる。
第１保護膜及び第２保護膜は、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の元素を含む酸化物、窒化物又は酸窒化物によって単層又は積層構造で形成することができる。例えば、酸化シリコン、酸化ニオブ、酸化チタン、酸化アルミニウム、酸化ジルコニウム及び酸化タンタルからなる群から選択される少なくとも１種によって形成することができる。特に、第１保護膜を、Ｎｂ２Ｏ５／ＳｉＯ２、ＴｉＯ２／ＳｉＯ２等の２層構造とすることが好ましい。Ｎｂ２Ｏ５、ＴｉＯ２がレーザリフトオフ法によって用いられるレーザ光に反応しやすく、半導体積層体から基板をさらに剥離しやすくなるからである。
第１保護膜及び第２保護膜は、２種以上の誘電体を複数層積層させた多層構造膜からなるＤＢＲ（distributed Bragg reflector：分布ブラッグ反射）型構造として形成してもよいし、２種以上の誘電体の複数層と金属反射層とを積層させた多層構造膜としてもよい。金属反射層としては、例えば、Ａｌ、Ａｇ等の反射率の高い金属又は合金によって、単層又は積層構造の層として形成することができる。Ａｌを単独で用いる場合、高出力の発光素子を得ることができる。また、Ａｌ合金としては、Ａｌを主成分（５０atom%以上を含有する）としたＣｕ、Ａｇ、Ｐｔ、Ｓｉ等との合金が挙げられる。なかでも、ＡｌとＣｕとの合金（ＡＣ）、ＡｌとＳｉとＣｕとの合金（ＡＳＣ）を用いる場合、Ａｌのマイグレーションを抑制することができ、高信頼性の発光素子を得ることができる。
金属反射層をＡｌ、Ａｇ等で形成する場合、その上には、Ａｌ、Ａｇの腐食防止の効果等を有する絶縁又は導電材料を積層させることが好ましい。このような積層構造としては、例えば、Ａｌ合金／Ｔｉ等の２層構造、Ａｌ合金／ＳｉＯ２／Ｔｉ等の３層構造等が挙げられる。金属反射層の厚みは、特に限定されるものではなく、例えば、１００ｎｍ〜５μｍ程度が挙げられる。
第１保護膜及び第２保護膜の厚みは特に限定されるものではなく、例えば、０．１μｍ〜２０μｍ程度が好ましく、０．５μｍ〜１０μｍ程度がより好ましい。
第２保護膜は、開口を有することが好ましい。
開口は、第２保護膜を厚み方向に貫く貫通孔であり、第２半導体層の一部領域上に配置することが好ましい。この開口は、光反射性電極上以外のところに形成してもよいが、第２半導体層の領域上であって、上述した光反射性電極の上に配置されていることがより好ましい。これによって、後述する第２電極を光反射性電極と接続することができる。
開口の形状は、例えば、平面形状を円形、楕円形、多角形等とすることができ、その大きさ、数、レイアウト等は適宜設定することができる。例えば、１つのみ、複数例で及び／又は複数行で、あるいは複数列及び複数行で規則的に又はランダムに配置することができる。
開口は、第２保護膜を厚み方向に貫く貫通孔であり、第２半導体層の一部領域上に配置することが好ましい。この開口は、光反射性電極上以外のところに形成してもよいが、第２半導体層の領域上であって、上述した光反射性電極の上に配置されていることがより好ましい。これによって、後述する第２電極を光反射性電極と接続することができる。
開口の形状は、例えば、平面形状を円形、楕円形、多角形等とすることができ、その大きさ、数、レイアウト等は適宜設定することができる。例えば、１つのみ、複数例で及び／又は複数行で、あるいは複数列及び複数行で規則的に又はランダムに配置することができる。
（第１電極及び第２電極の形成）
第１電極及び第２電極を、第１半導体層及び第２半導体層上にそれぞれ電気的に接続するように形成する。先の工程で、光反射性電極が形成されている場合には、光反射性電極を介して第１半導体層及び第２半導体層上にそれぞれ電気的に接続するように形成してもよい。
第１電極及び第２電極としては、特に限定されず、例えば、半導体積層体（つまり、発光層）からの光を効率良く取り出すことができるように、光反射性電極として例示した材料から適宜選択することができる。また、亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも１種の元素を含む導電性酸化物(例えば、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ、Ｉｎ2Ｏ3及びＳｎＯ2等）等を用いてもよい。これら電極材料は、単層であってもよいし、積層構造でもよい。
第１電極及び第２電極を、第１半導体層及び第２半導体層上にそれぞれ電気的に接続するように形成する。先の工程で、光反射性電極が形成されている場合には、光反射性電極を介して第１半導体層及び第２半導体層上にそれぞれ電気的に接続するように形成してもよい。
第１電極及び第２電極としては、特に限定されず、例えば、半導体積層体（つまり、発光層）からの光を効率良く取り出すことができるように、光反射性電極として例示した材料から適宜選択することができる。また、亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも１種の元素を含む導電性酸化物(例えば、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ、Ｉｎ2Ｏ3及びＳｎＯ2等）等を用いてもよい。これら電極材料は、単層であってもよいし、積層構造でもよい。
第１電極及び第２電極は、上述した光反射性電極で例示した方法と同様の方法によって形成することができる。
第１電極及び第２電極の厚み、大きさ及び形状は、意図する特性等によって適宜調整することができる。
特に、第２電極は、第２半導体層の上のみ、なかでも、光反射性電極の上のみに形成することが好ましい。つまり、上述したように、第２保護膜は、第２半導体層上に配置する第２半導体層、特に、光反射性電極の一部を露出する開口を有する。従って、この開口を介して光反射性電極と接続された第２電極を形成する。
第１電極は、第１半導体層の上、特に、第１保護膜と第２保護膜とが離間する第１半導体層の上に形成することが好ましい。また、第１保護膜及び／又は第２保護膜の上に配置するように形成してもよい。さらに、第２半導体層の上にも配置するように、第２保護膜を介して配置されていることがより好ましい。
第１電極及び第２電極の厚み、大きさ及び形状は、意図する特性等によって適宜調整することができる。
特に、第２電極は、第２半導体層の上のみ、なかでも、光反射性電極の上のみに形成することが好ましい。つまり、上述したように、第２保護膜は、第２半導体層上に配置する第２半導体層、特に、光反射性電極の一部を露出する開口を有する。従って、この開口を介して光反射性電極と接続された第２電極を形成する。
第１電極は、第１半導体層の上、特に、第１保護膜と第２保護膜とが離間する第１半導体層の上に形成することが好ましい。また、第１保護膜及び／又は第２保護膜の上に配置するように形成してもよい。さらに、第２半導体層の上にも配置するように、第２保護膜を介して配置されていることがより好ましい。
（第１外部電極及び第２外部電極層の形成）
第１外部電極及び第２外部電極とは、外部からの電力の供給のために発光素子以外の端子又は電極等と接続するための電極を指し、パッド状、ワイヤ状、バンプ状及びこれらの組み合わせなどの種々の形態の電極を含む。
第１外部電極及び第２外部電極とは、外部からの電力の供給のために発光素子以外の端子又は電極等と接続するための電極を指し、パッド状、ワイヤ状、バンプ状及びこれらの組み合わせなどの種々の形態の電極を含む。
これら第１外部電極及び第２外部電極は、同時に形成することが好ましい。
ここで同時とは、第１外部電極及び第２外部電極を構成するワイヤを順次、第１電極及び第２電極にワイヤボンドする方法のほか、外部電極の材料を、基板上全面に形成し、公知の方法によってパターニングする方法、例えば、第１外部電極及び／又は第２外部電極を形成する領域に開口を有するレジスト層を予め形成し、その上に、外部電極の材料を、基板上全面に形成し、リフトオフ法を利用して、外部電極材料をパターニングする方法等が挙げられる。
ここで同時とは、第１外部電極及び第２外部電極を構成するワイヤを順次、第１電極及び第２電極にワイヤボンドする方法のほか、外部電極の材料を、基板上全面に形成し、公知の方法によってパターニングする方法、例えば、第１外部電極及び／又は第２外部電極を形成する領域に開口を有するレジスト層を予め形成し、その上に、外部電極の材料を、基板上全面に形成し、リフトオフ法を利用して、外部電極材料をパターニングする方法等が挙げられる。
第１外部電極及び第２外部電極は、第１電極及び第２電極として例示した材料から適宜選択して形成することができる。直径１０〜７０μｍ程度の金、銅、白金、アルミニウム等の金属及びそれらの合金を用いた導電性ワイヤ、例えば、ＩＴＯなどの導電性酸化物、白金族元素の金属、Ｎｉ／Ａｕ、Ｔｉ／Ｒｈ／Ｔｉ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕ、Ｃｏ／Ａｕ、Ｒｈ／Ｉｒ、Ｐｔ／Ｐｄ等からなる多層膜等によって形成することができる。ワイヤを用いる場合は、第１電極間、第２電極間又は第１電極及び第２電極間で、それぞれループを形成するようにボンディングすることが好ましい。
第１外部電極及び第２外部電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。第１外部電極及び第２外部電極がワイヤを含む場合には、ワイヤの高さは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
第１外部電極及び第２外部電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。第１外部電極及び第２外部電極がワイヤを含む場合には、ワイヤの高さは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
（Ｄ）支持部材の形成、
第１保護膜の上、つまり、第１保護膜の基板とは反対の面側に、支持部材を形成する。支持部材は、樹脂からなる。樹脂としては、例えば、ポリカーボネート樹脂、ポリフェニレンサルファイド（ＰＰＳ）、液晶ポリマー（ＬＣＰ）、ＡＢＳ樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ＰＢＴ樹脂等の樹脂を用いることができる。これら樹脂には、着色剤、遮光材、光拡散材等の添加材を含有していてもよい。これら添加材としては、ＴｉＯ２、ＳｉＯ２、Ｃｒ2Ｏ3、ＭｎＯ2、Ｆｅ2Ｏ3、カーボンブラック等が挙げられる。
第１保護膜の上、つまり、第１保護膜の基板とは反対の面側に、支持部材を形成する。支持部材は、樹脂からなる。樹脂としては、例えば、ポリカーボネート樹脂、ポリフェニレンサルファイド（ＰＰＳ）、液晶ポリマー（ＬＣＰ）、ＡＢＳ樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ＰＢＴ樹脂等の樹脂を用いることができる。これら樹脂には、着色剤、遮光材、光拡散材等の添加材を含有していてもよい。これら添加材としては、ＴｉＯ２、ＳｉＯ２、Ｃｒ2Ｏ3、ＭｎＯ2、Ｆｅ2Ｏ3、カーボンブラック等が挙げられる。
このような樹脂からなる支持部材は、モールド法、ポッティング法、印刷法等、種々の方法により形成することができる。
支持部材は、第１外部電極及び第２外部電極を露出させるように形成することが好ましい。この場合、上述した方法により支持部材を形成した後、支持部材の表面を研磨又は切削して、第１外部電極及び第２外部電極の上面を露出させる加工を行ってもよいし、第１外部電極及び第２外部電極を露出させたまま、支持部材を塗布等する方法等を採用してもよい。
支持部材は、第１外部電極及び第２外部電極を露出させるように形成することが好ましい。この場合、上述した方法により支持部材を形成した後、支持部材の表面を研磨又は切削して、第１外部電極及び第２外部電極の上面を露出させる加工を行ってもよいし、第１外部電極及び第２外部電極を露出させたまま、支持部材を塗布等する方法等を採用してもよい。
特に、第１外部電極及び第２外部電極の一部にワイヤを用いる場合、ワイヤを第１電極及び第２電極にボンディングした後、ワイヤの表面を露出させて支持部材を形成することが好ましい。また、その露出したワイヤに、上述した電極材料の単層又は積層構造膜を接続するように、支持部材上に、電極パターンを配置することが好ましい。従って、これらワイヤ及び電極パターンによって、それぞれ第１外部電極及び第２外部電極を形成してもよい。電極パターンは、それぞれ、１単位の発光素子を構成し得る半導体層積層体が配置された領域内に配置されることが好ましい。
支持部材の厚みは、特に限定されるものではなく、少なくとも半導体積層体と、第１及び第２電極とを完全に被覆できる厚みとすることが好ましい。
（Ｅ）基板の分離
基板の第２主面（下面）側からレーザ光（例えば、ＫｒＦエキシマレーザ、ＹＡＧレーザなど）を照射して、半導体積層体及び離間半導体層から基板を分離する。基板を分離する方法は、公知のレーザリフトオフ法を利用することができる。例えば、特開２００７−３００１３４号公報に記載の方法、特開２０１２−１５１５０号公報に記載のレーザリフトオフ装置、市販のレーザリフトオフ装置（UX4-LEDsLLO150、ウシオ電機製）等を利用することができる。
基板の第２主面（下面）側からレーザ光（例えば、ＫｒＦエキシマレーザ、ＹＡＧレーザなど）を照射して、半導体積層体及び離間半導体層から基板を分離する。基板を分離する方法は、公知のレーザリフトオフ法を利用することができる。例えば、特開２００７−３００１３４号公報に記載の方法、特開２０１２−１５１５０号公報に記載のレーザリフトオフ装置、市販のレーザリフトオフ装置（UX4-LEDsLLO150、ウシオ電機製）等を利用することができる。
（透光性部材の形成）
半導体積層体から基板を分離した後、その基板が存在していた面に、透光性部材を形成することが好ましい。
透光性部材は、発光層から出射される光の８０％以上を透過するもの、さらには９０％以上を透過するものが好ましい。透光性部材は、例えば、シリコーン樹脂組成物、変性シリコーン樹脂組成物、エポキシ樹脂組成物、変性エポキシ樹脂組成物、アクリル樹脂組成物等、シリコーン樹脂、エポキシ樹脂、ユリア樹脂、フッ素樹脂及びこれらの樹脂を少なくとも１種以上含むハイブリッド樹脂等の樹脂等によって形成することができる。透光性部材には、当該分野で公知の蛍光体、光散乱材、無機フィラー等を含有していてもよい。
半導体積層体から基板を分離した後、その基板が存在していた面に、透光性部材を形成することが好ましい。
透光性部材は、発光層から出射される光の８０％以上を透過するもの、さらには９０％以上を透過するものが好ましい。透光性部材は、例えば、シリコーン樹脂組成物、変性シリコーン樹脂組成物、エポキシ樹脂組成物、変性エポキシ樹脂組成物、アクリル樹脂組成物等、シリコーン樹脂、エポキシ樹脂、ユリア樹脂、フッ素樹脂及びこれらの樹脂を少なくとも１種以上含むハイブリッド樹脂等の樹脂等によって形成することができる。透光性部材には、当該分野で公知の蛍光体、光散乱材、無機フィラー等を含有していてもよい。
蛍光体は、当該分野で公知のものを使用することができる。例えば、発光素子として青色発光する窒化ガリウム系発光素子を用いる場合、青色光を吸収して黄色〜緑色系発光するＹＡＧ系、ＬＡＧ系、緑色発光するＳｉＡｌＯＮ系（βサイアロン）、赤色発光するＳＣＡＳＮ、ＣＡＳＮ系の蛍光体の単独又は組み合わせが挙げられる。
透光性部材は、単層でもよいし、積層構造でもよく、蛍光体、光散乱材、無機フィラー等の２種以上を組み合わせて配置してもよい。
透光性部材は、単層でもよいし、積層構造でもよく、蛍光体、光散乱材、無機フィラー等の２種以上を組み合わせて配置してもよい。
透光性部材の厚みは、用いる材料、含有する蛍光体、光散乱材、無機フィラー等の量、意図する特性等によって適宜調整することができる。
（Ｆ）及び（Ｆ’）半導体積層体の切断
支持部材側から、ブレードを用いて離間半導体層を切断する。これによって、複数の発光素子を個片化することができる。
ブレードは、従来から当該分野で使用されているもののいずれをも使用することができる。ブレードによる切断の使用条件等も、適宜調整することができる。
支持部材側から、ブレードを用いて離間半導体層を切断する。これによって、複数の発光素子を個片化することができる。
ブレードは、従来から当該分野で使用されているもののいずれをも使用することができる。ブレードによる切断の使用条件等も、適宜調整することができる。
離間半導体層を複数形成した場合には、離間半導体層のうちいずれを切断してもよく、全てを切断してもよい。これによって、複数の発光素子へ個片化することができる。
このような一連の工程によって、半導体積層体を１単位の発光素子ごとに分割するために形成される分割予定ラインに沿った周辺領域（露出領域）において、第１半導体層を配置することができるために、レーザリフトオフ法を行う際に、レーザ光がこの部位を透過することがない。従って、この部位では、半導体層の分解及び隙間が十分に生じ、基板の分離を確実に行うことが可能となる。
また、機械切削具による分割を行う場合であっても、半導体積層体と離間した離間半導体層を切断することにより、発光素子を構成する領域の半導体積層体にクラックが生じるのを効果的に防止することができる。その結果、発光素子としての信頼性を確保することができる。
さらに、分割予定ラインに沿う周辺領域では、厚み方向の全てに樹脂が配置されているのではなく基板が分離された側の表面に離間半導体層が存在する。よって、機械切削具による樹脂のバリを効果的に防止することができる。
また、機械切削具による分割を行う場合であっても、半導体積層体と離間した離間半導体層を切断することにより、発光素子を構成する領域の半導体積層体にクラックが生じるのを効果的に防止することができる。その結果、発光素子としての信頼性を確保することができる。
さらに、分割予定ラインに沿う周辺領域では、厚み方向の全てに樹脂が配置されているのではなく基板が分離された側の表面に離間半導体層が存在する。よって、機械切削具による樹脂のバリを効果的に防止することができる。
以下に本発明の発光素子の製造方法の実施形態を、図面を参照しながら具体的に説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。
＜実施の形態１＞
この実施の形態で製造される発光素子１０は、図１Ａから図１Ｄに示すように、主に、半導体積層体１１と、離間半導体層１２と、光反射性電極１３と、第１保護膜１４と、第２保護膜１５と、第１電極１６と、第２電極１７と、支持部材１８と、第１外部電極１９と、第２外部電極２０と、透光性部材２１とを備えて、平面視が略長方形の形状で構成されている。
なお、図１Ａは４単位の発光素子１０を示すものであり、図１Ｂは図１ＡのＡ−Ａ’線断面図における１単位の発光素子の電極構造のみを、図１Ｃは図１ＡのＢ−Ｂ’線断面図における１単位の発光素子の電極構造のみを詳細に示す拡大図である。
＜実施の形態１＞
この実施の形態で製造される発光素子１０は、図１Ａから図１Ｄに示すように、主に、半導体積層体１１と、離間半導体層１２と、光反射性電極１３と、第１保護膜１４と、第２保護膜１５と、第１電極１６と、第２電極１７と、支持部材１８と、第１外部電極１９と、第２外部電極２０と、透光性部材２１とを備えて、平面視が略長方形の形状で構成されている。
なお、図１Ａは４単位の発光素子１０を示すものであり、図１Ｂは図１ＡのＡ−Ａ’線断面図における１単位の発光素子の電極構造のみを、図１Ｃは図１ＡのＢ−Ｂ’線断面図における１単位の発光素子の電極構造のみを詳細に示す拡大図である。
半導体積層体１１は、図１Ｄに示すように、第１半導体層３（例えば、ｎ層）、発光層２９及び第２半導体層４（例えば、ｐ層）がこの順に積層されている。第１半導体層３は、半導体積層体１１の外周部分で第２半導体層４及び発光層２９から露出している。
離間半導体層１２は、第１半導体層からなり、半導体積層体１１と溝部２２によって離間されている。つまり、離間半導体層１２は、第２半導体層のそれぞれの周縁部を囲むように、溝部２２に挟まれて配置されている。溝部２２は、半導体積層体１１の外周の全部を取り囲んで配置されており、幅が１０μｍ〜１５μｍ程度である。
離間半導体層１２は、第１半導体層からなり、半導体積層体１１と溝部２２によって離間されている。つまり、離間半導体層１２は、第２半導体層のそれぞれの周縁部を囲むように、溝部２２に挟まれて配置されている。溝部２２は、半導体積層体１１の外周の全部を取り囲んで配置されており、幅が１０μｍ〜１５μｍ程度である。
第２半導体層４上面の略全面には、光反射性電極１３が形成されている。光反射性電極１３は、図１Ｄに示すように、第２半導体層４側からＡｇ（膜厚０．１μｍ程度）膜１３ａ、Ｎｉ（膜厚０．３μｍ程度）膜１３ｂ、Ｔｉ（膜厚０．１μｍ程度）膜１３ｃ及びＲｕ（膜厚０．１μｍ程度）膜１３ｄが同一形状で積層され、これら積層膜の上面及び側面の全てを被覆するようにＡｌＣｕ（膜厚２μｍ程度）膜１３ｅが積層されてなる。
第１保護膜１４は、溝部２２及び離間半導体層１３の全部と、半導体積層体１１の一部とを一体的に被覆している。第１保護膜１４は、例えば、ＳｉＯ２（膜厚１μｍ程度）によって形成されている。
第２保護膜１５は、第１保護膜１４と、第１半導体層３の上で１０μｍ程度離間して、第１半導体層３上から第２半導体層上にわたって配置されている。第２保護膜１５は、第２半導体層４上の一部領域において開口２３を有する。
第２保護膜１５は、第１保護膜１４と、第１半導体層３の上で１０μｍ程度離間して、第１半導体層３上から第２半導体層上にわたって配置されている。第２保護膜１５は、第２半導体層４上の一部領域において開口２３を有する。
第１電極１６は、第１保護膜１４と第２保護膜１５とが離間して露出した第１半導体層３と電気的に接続されている。第１電極１６は、離間半導体層１２、溝部２２、第１半導体層３及び第２半導体層４の上にわたって配置されている。
第２電極１７は、第２保護膜１５の第２半導体層上の一部領域上における開口２３内に形成されており、第２半導体層４と電気的に接続されている。
第１電極１６は、図１Ｄに示すように、半導体層側から、ＡＳＣ（膜厚０．３μｍ程度）膜１６ａ、Ｔｉ（膜厚０．３μｍ程度）膜１６ｂ、Ｐｔ（膜厚０．１μｍ程度）膜１６ｃ及びＡｕ（膜厚０．５μｍ程度）膜１６ｄが積層されてなる。第２電極１７も、これらと同一の積層構造を有する。
第２電極１７は、第２保護膜１５の第２半導体層上の一部領域上における開口２３内に形成されており、第２半導体層４と電気的に接続されている。
第１電極１６は、図１Ｄに示すように、半導体層側から、ＡＳＣ（膜厚０．３μｍ程度）膜１６ａ、Ｔｉ（膜厚０．３μｍ程度）膜１６ｂ、Ｐｔ（膜厚０．１μｍ程度）膜１６ｃ及びＡｕ（膜厚０．５μｍ程度）膜１６ｄが積層されてなる。第２電極１７も、これらと同一の積層構造を有する。
支持部材１８は、カーボンブラックを１重量％程度含有するエポキシ樹脂によって形成されている。支持部材１８は、半導体積層体１１と、離間半導体層１２と、溝部２２と、第１保護膜１４及び第２保護膜１５上の第１電極１６及び第２電極１７と、第２保護膜１５に形成された開口２３内の一部と、第１外部電極１９及び第２外部電極２０の一部とを一体的に被覆している。また、その上面は比較的平坦であり、第１外部電極１９及び第２外部電極２０の他の一部を載置している。
図１Ｄに示すように、第１外部電極１９は、第２半導体層上方に配置された第１電極１６とボンディングされたワイヤ１９ａと、ワイヤ１９ａの端部に接続され、上述した支持部材の上面に配置する電極パターンとによって構成されている。
第２外部電極２０は、第２保護膜１５に形成された開口２３内で第２半導体層と接続された第２電極１７とボンディングされたワイヤ２０ａと、ワイヤ２０ａの端部に接続され、上述した支持部材１８の上面に配置する電極パターンとによって構成されている。
第２外部電極２０は、第２保護膜１５に形成された開口２３内で第２半導体層と接続された第２電極１７とボンディングされたワイヤ２０ａと、ワイヤ２０ａの端部に接続され、上述した支持部材１８の上面に配置する電極パターンとによって構成されている。
ワイヤ１９ａ、２０ａは、直径３５μｍ程度の金線からなる。電極パターンは、支持部材１８側からＮｉ（膜厚０．２μｍ程度）膜１９ｂ、２０ｂ及びＡｕ（膜厚１μｍ程度）膜１９ｃ、２０ｃの積層構造によって形成されている。第１外部電極１９及び第２外部電極２０を構成する電極パターンは、互いに同じ平面積であり、例えば、それぞれ、発光素子の平面積の２０％程度の平面積を有する。
透光性部材２１は、半導体積層体１１の支持部材１８とは反対側の面上に配置している。透光性部材２１は、蛍光体を７０重量％程度で含有するシリコーン樹脂によって、厚み２０μｍ程度で形成されている。
このような構成を有する発光素子は、以下の方法によって製造することができる。
図２Ａ（ａ）に示すように、表面に凹凸を有するサファイアウェハからなる基板２上に、例えば、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）からなる第１半導体層３、発光層２９及び第２半導体層４を積層して半導体積層体１１を形成する。
次いで、半導体積層体１１の第２半導体層上に、Ａｇ、Ｎｉ、Ｔｉ及びＲｕからなる積層膜を成膜し、フォトリソグラフィ及びエッチング工程によって、所定の形状にそれぞれパターニングする。続いて、これらパターニングした積層膜上にＡｌＣｕからなる単層膜を成膜し、それぞれパターニングして、積層膜の上面及び側面の全てを被覆する単層膜を形成し、第２半導体層と電気的に接続され、互いに離間した複数の光反射性電極１３を形成する。
図２Ａ（ａ）に示すように、表面に凹凸を有するサファイアウェハからなる基板２上に、例えば、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）からなる第１半導体層３、発光層２９及び第２半導体層４を積層して半導体積層体１１を形成する。
次いで、半導体積層体１１の第２半導体層上に、Ａｇ、Ｎｉ、Ｔｉ及びＲｕからなる積層膜を成膜し、フォトリソグラフィ及びエッチング工程によって、所定の形状にそれぞれパターニングする。続いて、これらパターニングした積層膜上にＡｌＣｕからなる単層膜を成膜し、それぞれパターニングして、積層膜の上面及び側面の全てを被覆する単層膜を形成し、第２半導体層と電気的に接続され、互いに離間した複数の光反射性電極１３を形成する。
図２Ａ（ｂ）に示すように、光反射性電極１３の外周を取り囲むように第２半導体層４の一部を残して、第２半導体層４及び発光層２９を厚み方向にエッチングして、第１半導体層３の表面を露出させる。
図２Ａ（ｃ）に示すように、複数の第２半導体層４のうちの互いに隣接する第２半導体層４間であって、露出した第１半導体層３内に、基板２表面に至る溝部２２を形成する。溝部２２は、第２半導体層４のそれぞれの周縁部を囲むように形成する。これによって、溝部２２に挟まれ、半導体積層体１１から離間する離間半導体層１２を形成することができる。つまり、隣接する第２半導体層４間に、溝部２２が２本形成される。なお、図２Ａ（ｃ）以降においては、第１半導体層３、活性層２９、第２半導体層４の境界の記載を省略している。
図２Ａ（ｄ）に示すように、その後、ＳｉＯ２を成膜し、所望の形状にパターニングすることにより、離間半導体層１２、溝部２２及び第１半導体層３の一部を被覆する第１保護膜１４と、第１半導体層３上から第２半導体層４上の光反射性電極１３上にわたり、光反射性電極１３上で開口２３を有する第２保護膜１５を形成する。
図２Ａ（ｅ）に示すように、得られたウェハ上に、保護膜側からＡＳＣ、Ｔｉ、Ｐｔ及びＡｕからなる積層膜を成膜し、フォトリソグラフィ及びエッチング工程によって、所定の形状にそれぞれパターニングする。これによって、第１半導体層３の上、特に、第１保護膜１４と第２保護膜１５とが離間する第１半導体層３の上に接続される第１電極１６を形成する。同時に、この第１電極１６は、離間半導体層１１及び溝部２２上の第１保護膜１４上から、第２半導体層４上の第２保護膜１５の上に配置する。第２保護膜１５の開口２３内、つまり、第２半導体層４の光反射性電極１３の上のみに配置され、開口２３を介して光反射性電極１３と接続される第２電極１７を形成する。
図２Ａ（ｆ）に示すように、第１電極１６及び第２電極１７を互いにワイヤＷで接続するように、ワイヤボンディングする。
図２Ａ（ｇ）に示すように、得られたウェハ上に、ワイヤボンディングしたワイヤＷ、第１電極１６及び第２電極１７、半導体積層体１１を被覆するように、支持部材１８を形成する。支持部材１８は、例えば、ワイヤＷのトップまで埋設するように形成する。
図２Ａ（ｈ）に示すように、その後、第１電極１６及び第２電極１７上でワイヤＷの断面を露出するように、支持部材１８を切削する。切断されたワイヤＷのうち、第１電極１６と接続されたものがワイヤ１９ａ、第２電極１７と接続されたものがワイヤ２０ａとなる。この際、支持部材１８の上面は略平坦に切削される。
図２Ａ（ｉ）に示すように、得られた支持部材１８の上面に、支持部材１８側から、Ｎｉ及びＡｕからなる積層膜を成膜し、フォトリソグラフィ及びエッチング工程によって、所定の形状にそれぞれパターニングする。これによって、第１電極１６と接続されたワイヤ１９ａに接続される電極パターン１９ｄと、第２電極１７と接続されたワイヤ２０ａに接続される電極パターン２０ｄとを形成する。
図２Ａ（ｇ）に示すように、得られたウェハ上に、ワイヤボンディングしたワイヤＷ、第１電極１６及び第２電極１７、半導体積層体１１を被覆するように、支持部材１８を形成する。支持部材１８は、例えば、ワイヤＷのトップまで埋設するように形成する。
図２Ａ（ｈ）に示すように、その後、第１電極１６及び第２電極１７上でワイヤＷの断面を露出するように、支持部材１８を切削する。切断されたワイヤＷのうち、第１電極１６と接続されたものがワイヤ１９ａ、第２電極１７と接続されたものがワイヤ２０ａとなる。この際、支持部材１８の上面は略平坦に切削される。
図２Ａ（ｉ）に示すように、得られた支持部材１８の上面に、支持部材１８側から、Ｎｉ及びＡｕからなる積層膜を成膜し、フォトリソグラフィ及びエッチング工程によって、所定の形状にそれぞれパターニングする。これによって、第１電極１６と接続されたワイヤ１９ａに接続される電極パターン１９ｄと、第２電極１７と接続されたワイヤ２０ａに接続される電極パターン２０ｄとを形成する。
その後、図２Ａ（ｊ）に示すように、基板２の裏面側（半導体積層体１１が配置しているのと反対側）からレーザ光を照射し、半導体積層体１１及び離間半導体層１２から基板２を分離する。ここでのレーザ光の照射は、例えば、ＹＡＧレーザを用いて、半導体層で分解反応を生じさせる程度の出力、例えば、１ｋＷ程度の出力で行った。
続いて、図２Ａ（ｋ）に示すように、基板２を分離した面に、蛍光体を含有する透光性部材２１を形成する。
その後、図２Ａ（ｌ）に示すように、支持部材１８側から、ブレード２４を用いて離間半導体層１２を切断し、複数の発光素子１０を個片化する。
その後、図２Ａ（ｌ）に示すように、支持部材１８側から、ブレード２４を用いて離間半導体層１２を切断し、複数の発光素子１０を個片化する。
このような一連の工程によって、半導体積層体を１単位の発光素子ごとに分割する部位に第１半導体層を離間半導体層として配置することができる。これによって、レーザリフトオフ法を行う際に、レーザ光がこの部位を透過することができず、半導体層の分解及び隙間が十分に生じ、基板の分離を確実に行うことができる。
また、ブレードによる分割を行う際に、ブレードが、離間半導体層と、半導体積層体上を被覆する第２保護膜と分離した第１保護膜とを切断するため、半導体積層体へのクラックを効果的に防止することができる。その結果、発光素子を構成する領域の半導体積層体へのクラックを生じさせることを阻止することができる。
さらに、ブレードによる切断の際に、厚み方向の全てに樹脂が配置されず、離間半導体層が配置されるために、ブレードの押引に起因する樹脂のバリを効果的に防止することができる。
また、ブレードによる分割を行う際に、ブレードが、離間半導体層と、半導体積層体上を被覆する第２保護膜と分離した第１保護膜とを切断するため、半導体積層体へのクラックを効果的に防止することができる。その結果、発光素子を構成する領域の半導体積層体へのクラックを生じさせることを阻止することができる。
さらに、ブレードによる切断の際に、厚み方向の全てに樹脂が配置されず、離間半導体層が配置されるために、ブレードの押引に起因する樹脂のバリを効果的に防止することができる。
＜実施の形態２＞
この実施の形態で製造される１単位の発光素子２０は、図３Ａから図３Ｃに示すように、隣接する離間半導体層１２の間に、溝部２６が２本配置し、言い換えると、第１溝部２２の外側において、第１溝部２２の周縁部を囲むように第２溝部２６が配置し、第１離間半導体層１２から離間する第２離間半導体層２７が配置されている以外、発光素子１０と同様の構成を有する。
第２溝部２６の幅及び深さは、第１溝部２２と同様である。
このような発光素子は、実質的に実施の形態１で説明した製造方法によって製造することができる。なお、半導体積層体１１の形成する工程、および、第１半導体層３を露出させる工程（すなわち、図３Ａ（ａ）と図３Ａ（ｂ）にあたる工程）については、実施の形態１と同様であるため、図示を省略する。
例えば、実施の形態１における図２Ａ（ｃ）に代えて図３Ａ（ｃ）に示すように、複数の第２半導体層４のうちの互いに隣接する第２半導体層４間であって、露出した第１半導体層３内に、基板２表面に至る第１溝部２２を形成する。その後、隣接する第１溝部２２の間に第２溝部２６を２本形成する。これによって、第２溝部２６に挟まれ、第１島状半導体層１２から離間する第２島状半導体層２７を形成することができる。
この実施の形態で製造される１単位の発光素子２０は、図３Ａから図３Ｃに示すように、隣接する離間半導体層１２の間に、溝部２６が２本配置し、言い換えると、第１溝部２２の外側において、第１溝部２２の周縁部を囲むように第２溝部２６が配置し、第１離間半導体層１２から離間する第２離間半導体層２７が配置されている以外、発光素子１０と同様の構成を有する。
第２溝部２６の幅及び深さは、第１溝部２２と同様である。
このような発光素子は、実質的に実施の形態１で説明した製造方法によって製造することができる。なお、半導体積層体１１の形成する工程、および、第１半導体層３を露出させる工程（すなわち、図３Ａ（ａ）と図３Ａ（ｂ）にあたる工程）については、実施の形態１と同様であるため、図示を省略する。
例えば、実施の形態１における図２Ａ（ｃ）に代えて図３Ａ（ｃ）に示すように、複数の第２半導体層４のうちの互いに隣接する第２半導体層４間であって、露出した第１半導体層３内に、基板２表面に至る第１溝部２２を形成する。その後、隣接する第１溝部２２の間に第２溝部２６を２本形成する。これによって、第２溝部２６に挟まれ、第１島状半導体層１２から離間する第２島状半導体層２７を形成することができる。
その後、図２Ａ（ｄ）に代えて図３Ａ（ｄ）に示すように、ＳｉＯ２を成膜し、所望の形状にパターニングすることにより、第１離間半導体層１２、第２離間半導体層２７、第１溝部２２、第２溝部２６及び第１半導体層３の一部を被覆する第１保護膜２８と、第１半導体層３上から第２半導体層４上の光反射性電極１３上にわたり、光反射性電極１３上で開口２３を有する第２保護膜１５を形成する。
その後は、図３Ａ（ｅ）〜３Ｃ（ｋ）に示すように、実施の形態１と同様に支持部材を設け、基板を分離する。
続いて、図３Ｃ（ｌ）に示すように、支持部材１８側から、ブレード２４を用いて離間半導体層２７を切断し、複数の発光素子を個片化する。この際、離間半導体層２７は、離間半導体層１２よりも半導体積層体１１から離れているため、離間半導体層２７を切断することで、半導体積層体１１にクラック等のダメージを与える可能性をより低くすることができる。
続いて、図３Ｃ（ｌ）に示すように、支持部材１８側から、ブレード２４を用いて離間半導体層２７を切断し、複数の発光素子を個片化する。この際、離間半導体層２７は、離間半導体層１２よりも半導体積層体１１から離れているため、離間半導体層２７を切断することで、半導体積層体１１にクラック等のダメージを与える可能性をより低くすることができる。
このような一連の工程によって、実施の形態１と同様の効果に加え、より信頼性の高い発光素子の製造を可能とすることができる。
本発明に係る発光素子の製造方法は、各種発光装置、特に、照明用光源、ＬＥＤディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に好適に利用することができる。
２ 基板
３ 第１半導体層
４ 第２半導体層
１０ 発光素子
１１ 半導体積層体
１２ 離間半導体層（第１離間半導体層）
１３ 光反射性電極
１３ａ Ａｇ膜
１３ｂ Ｎｉ膜
１３ｃ Ｔｉ膜
１３ｄ Ｐｔ膜
１３ｅ ＡｌＣｕ膜
１４、２８ 第１保護膜
１５ 第２保護膜
１６ 第１電極
１６ａ ＡＳＣ膜
１６ｂ Ｔｉ膜
１６ｃ Ｐｔ膜
１６ｄ Ａｕ膜
１７ 第２電極
１８ 支持部材
１９ 第１外部電極
１９ａ、２０ａ、Ｗ ワイヤ
１９ｂ、２０ｂ Ｎｉ膜
１９ｃ、２０ｃ Ａｕ膜
２０ 第２外部電極
２１ 透光性部材
２２ 溝部（第１溝部）
２３ 開口
２４ ブレード
２６ 溝部（第２溝部）
２７ 離間半導体層（第２離間半導体層）
２９ 発光層
３ 第１半導体層
４ 第２半導体層
１０ 発光素子
１１ 半導体積層体
１２ 離間半導体層（第１離間半導体層）
１３ 光反射性電極
１３ａ Ａｇ膜
１３ｂ Ｎｉ膜
１３ｃ Ｔｉ膜
１３ｄ Ｐｔ膜
１３ｅ ＡｌＣｕ膜
１４、２８ 第１保護膜
１５ 第２保護膜
１６ 第１電極
１６ａ ＡＳＣ膜
１６ｂ Ｔｉ膜
１６ｃ Ｐｔ膜
１６ｄ Ａｕ膜
１７ 第２電極
１８ 支持部材
１９ 第１外部電極
１９ａ、２０ａ、Ｗ ワイヤ
１９ｂ、２０ｂ Ｎｉ膜
１９ｃ、２０ｃ Ａｕ膜
２０ 第２外部電極
２１ 透光性部材
２２ 溝部（第１溝部）
２３ 開口
２４ ブレード
２６ 溝部（第２溝部）
２７ 離間半導体層（第２離間半導体層）
２９ 発光層
Claims (7)
- 基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を、前記第２半導体層のそれぞれの周縁部を囲むように形成して前記溝部に挟まれ、前記半導体積層体から離間する離間半導体層を形成し、
前記溝部及び前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて前記離間半導体層を切断して複数の発光素子へ個片化することを含むことを特徴とする発光素子の製造方法。 - 前記溝部の幅は、３５μｍより小さい請求項１に記載の発光素子の製造方法。
- 基板の第１主面上に、第１半導体層と、前記第１半導体層の一部の領域上に配置する複数の第２半導体層とを有する半導体積層体を準備し、
隣接する前記第２半導体層間における前記第１半導体層に、前記基板の第１主面に至る溝部を、前記第２半導体層のそれぞれの周縁部を囲むように複数形成して前記溝部に挟まれ、前記半導体積層体から離間する離間半導体層を複数形成し、
複数の前記溝部及び複数の前記離間半導体層を一体的に被覆する第１保護膜を形成し、
前記第１保護膜の前記基板と反対の面側に、樹脂からなる支持部材を設け、
前記基板の前記第１主面と反対側の第２主面側からレーザ光を照射して、前記半導体積層体及び前記離間半導体層から前記基板を分離し、
前記支持部材側から、ブレードを用いて複数の前記離間半導体層のうちいずれかを切断して複数の発光素子へ個片化することを含むことを特徴とする発光素子の製造方法。 - 複数の前記離間半導体層のうち、前記半導体積層体から最も離れた前記離間半導体層を切断する請求項３に記載の発光素子の製造方法。
- 該第１保護膜と前記第１半導体層上で分離し、前記第１半導体層上から第２半導体層上を覆い、前記第２半導体層上の一部に開口を有する第２保護膜を形成し、
前記第１保護膜と前記第２保護膜とが分離して露出する前記第１半導体層と電気的に接続され、かつ前記第２保護膜上に延在する第１電極と、前記開口を介して前記第２半導体層と電気的に接続された第２電極とを形成し、
前記第１電極及び前記第２電極にそれぞれ接続された第１外部電極及び第２外部電極を形成し、
前記第１外部電極及び第２外部電極を露出させる前記支持部材を形成する請求項１〜４のいずれか１つに記載の発光素子の製造方法。 - 前記離間半導体層を形成後、前記第２半導体層に接続される光反射性電極を形成し、
その後、前記光反射性電極を覆うように前記第２保護膜を形成し、
前記第２保護膜における前記開口を介して前記光反射性電極と接続された前記第２電極を形成する請求項５に記載の発光素子の製造方法。 - 前記第２半導体層を、平面視が四角形で、かつ前記基板の第１主面上に行列方向に複数配列させる請求項１〜６のいずれか１つに記載の発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014075932A JP6387656B2 (ja) | 2014-04-02 | 2014-04-02 | 発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014075932A JP6387656B2 (ja) | 2014-04-02 | 2014-04-02 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015198179A true JP2015198179A (ja) | 2015-11-09 |
| JP6387656B2 JP6387656B2 (ja) | 2018-09-12 |
Family
ID=54547703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014075932A Active JP6387656B2 (ja) | 2014-04-02 | 2014-04-02 | 発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6387656B2 (ja) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217942A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体ウエハのスクライブ法 |
| JPH03283637A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Ltd | 半導体装置 |
| JPH04251960A (ja) * | 1991-01-09 | 1992-09-08 | Fujitsu Ltd | 半導体ウエハおよび半導体装置の製造方法 |
| JPH06275713A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | 半導体ウエハおよび半導体チップならびにダイシング方法 |
| JPH06338563A (ja) * | 1993-05-31 | 1994-12-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH1098212A (ja) * | 1996-09-20 | 1998-04-14 | Toyoda Gosei Co Ltd | ３族窒化物半導体発光素子の基板分離方法 |
| JP2002261050A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2004193382A (ja) * | 2002-12-12 | 2004-07-08 | Toshiba Corp | 半導体ウェーハ及びその製造方法、半導体チップ |
| JP2005012206A (ja) * | 2003-05-29 | 2005-01-13 | Mitsubishi Cable Ind Ltd | 窒化物系半導体素子およびその製造方法 |
| JP2007150009A (ja) * | 2005-11-29 | 2007-06-14 | Fuji Xerox Co Ltd | 面発光型半導体レーザ装置およびその製造方法 |
| US20100055873A1 (en) * | 2008-07-08 | 2010-03-04 | Liang-Jyi Yan | Led-laser lift-off method |
| JP2011071272A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2011187679A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2011254033A (ja) * | 2010-06-04 | 2011-12-15 | Toshiba Corp | 半導体発光装置 |
| JP2011258671A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
-
2014
- 2014-04-02 JP JP2014075932A patent/JP6387656B2/ja active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217942A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | 半導体ウエハのスクライブ法 |
| JPH03283637A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Ltd | 半導体装置 |
| JPH04251960A (ja) * | 1991-01-09 | 1992-09-08 | Fujitsu Ltd | 半導体ウエハおよび半導体装置の製造方法 |
| JPH06275713A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | 半導体ウエハおよび半導体チップならびにダイシング方法 |
| JPH06338563A (ja) * | 1993-05-31 | 1994-12-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH1098212A (ja) * | 1996-09-20 | 1998-04-14 | Toyoda Gosei Co Ltd | ３族窒化物半導体発光素子の基板分離方法 |
| JP2002261050A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2004193382A (ja) * | 2002-12-12 | 2004-07-08 | Toshiba Corp | 半導体ウェーハ及びその製造方法、半導体チップ |
| JP2005012206A (ja) * | 2003-05-29 | 2005-01-13 | Mitsubishi Cable Ind Ltd | 窒化物系半導体素子およびその製造方法 |
| JP2007150009A (ja) * | 2005-11-29 | 2007-06-14 | Fuji Xerox Co Ltd | 面発光型半導体レーザ装置およびその製造方法 |
| US20100055873A1 (en) * | 2008-07-08 | 2010-03-04 | Liang-Jyi Yan | Led-laser lift-off method |
| JP2011071272A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2011187679A (ja) * | 2010-03-09 | 2011-09-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2011254033A (ja) * | 2010-06-04 | 2011-12-15 | Toshiba Corp | 半導体発光装置 |
| JP2011258671A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 半導体発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6387656B2 (ja) | 2018-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6947996B2 (ja) | 発光素子の製造方法 | |
| TWI502769B (zh) | 晶圓級發光二極體結構、發光二極體晶片及其製造方法 | |
| JP6160726B2 (ja) | 発光装置 | |
| JP5376467B2 (ja) | 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法 | |
| KR102276207B1 (ko) | 반도체 발광 소자 및 반도체 발광 장치 | |
| JP5832956B2 (ja) | 半導体発光装置 | |
| TWI429108B (zh) | 半導體發光裝置 | |
| JP2018182347A (ja) | 発光装置の製造方法 | |
| TWI667813B (zh) | 氮化物半導體晶圓及其製造方法、及氮化物半導體紫外線發光元件及裝置 | |
| WO2003044872A1 (en) | Compound semiconductor light emitting device and its manufacturing method | |
| JP6384202B2 (ja) | 発光装置の製造方法 | |
| JP2009295611A (ja) | 半導体発光素子及びその製造方法 | |
| US11469350B2 (en) | Ultrathin solid state dies and methods of manufacturing the same | |
| JP6256235B2 (ja) | 半導体発光素子の製造方法 | |
| JP2012169332A (ja) | 半導体発光装置及びその製造方法 | |
| TWI493758B (zh) | 半導體發光裝置及發光模組 | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| JP5185344B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP2008153362A (ja) | 半導体発光素子の製造方法、半導体発光素子及び発光装置 | |
| TWI466327B (zh) | 晶圓級發光二極體結構之製造方法 | |
| EP2930749A1 (en) | Light-emitting device and method of producing the same | |
| JP6387656B2 (ja) | 発光素子の製造方法 | |
| JP5885435B2 (ja) | 発光素子、発光素子の製造方法および発光素子パッケージ | |
| JP2004363572A (ja) | 半導体発光素子および発光ダイオード | |
| US8803179B2 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6387656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |