JP5341087B2 - 半導体デバイスの応力緩和 - Google Patents

Description

本開示は概して半導体デバイスに関し、特に半導体デバイスの応力緩和に関する。

製造過程において、かつ適用形態環境においては、応力が半導体デバイスに発生する。応力は、例えばモールド封止材が、半導体デバイスの他の層の材料特性と異なる材料特性を持つので発生し得る。クラックが半導体デバイス内で始まり、そして進行して応力が緩和される。クラックは剥離または割れとしても認識される。剥離によって電気故障または機能喪失が起こり得る。

半導体デバイスの性能を向上させるために、低誘電率材料が層間誘電体（ＩＬＤ）層に使用される。しかしながら、低誘電率材料は剥離する傾向が強い。従って、剥離は、特に低誘電率材料がＩＬＤ層に使用される場合に最小にする、または防止する必要がある。

クラック阻止構造を使用してチップ角部近傍の剥離を防止するか、または剥離が能動回路領域に入り込むのを防止することができる。１つの実施形態では、クラック阻止構造は、曲線−直線状の、または（複数の角部を有する）多角形状のクラック阻止パターンを含む。１つの実施形態では、クラック阻止パターンは複数の金属構造を含み、これらの金属構造はビアを含み、そしてチップの高応力問題領域の半導体デバイスの全ての金属層（すなわち、最上金属層から下方の第１金属層までの金属層）に形成される。１つの実施形態では、これらの金属構造を段パターンまたは階段パターンに積層して、クラックが能動回路領域を迂回して進行するようにする。１つの実施形態では、クラック阻止構造を設けることにより、応力集中を低減し、そしてｘ−ｙ平面における剥離を阻止する。これらの金属構造が階段状に形成される場合、これらの構造は望ましくは、剥離がｚ平面で進行するように進行を誘導することができ、この場合、ｚ平面は半導体デバイスの基板に直交する。

１つの実施形態による被加工部材を示す上面図。 別の実施形態による被加工部材を示す上面図。 別の実施形態による被加工部材を示す上面図。 図３の一部分を示す断面図。

本発明は例を通して示され、そして添付の図によって制限されることがなく、これらの図では、同様の参照記号は同様の構成要素を指す。これらの図における構成要素は、図が簡略になり、かつ分かり易くなるように示され、そして必ずしも寸法通りには描かれていない。

クラックは通常、チップの角部またはコーナーの近傍から始まり、能動回路領域に入り込むように進行し、そして素子の機能を破壊する。歩留まりを上げるためには、応力を緩和するこれらのクラックの開始、及び進行を防止することが望ましい。クラック阻止構造を使用してチップ角部近傍の剥離を防止するか、または剥離が能動回路領域に入り込むのを防止することができる。１つの実施形態では、クラック阻止構造は、曲線−直線状の、または（複数の角部を有する）多角形状のクラック阻止パターンを含む。１つの実施形態では、クラック阻止パターンは複数の金属構造を含み、これらの金属構造はビアを含み、そしてチップの高応力問題領域の半導体デバイスの全ての金属層（すなわち、最上金属層から下方の第１金属層までの金属層）に形成される。１つの実施形態では、これらの金属構造を段パターンまたは階段パターンに積層して、クラックが能動回路領域を迂回して進行するようにする。１つの実施形態では、クラック阻止構造を設けることにより、応力集中を低減し、そしてｘ−ｙ平面における剥離を阻止する。これらの金属構造が階段状に形成される場合、これらの構造は望ましくは、剥離がｚ平面で進行するように進行を誘導することができ、この場合、ｚ平面は半導体デバイスの基板に直交する。

図１は、１つの実施形態による被加工部材または（半導体）ウェハ１０の上面図を示している。４つのチップ、すなわち、第１チップ１２、第２チップ１３、第３チップ１４、及び第４チップ１５がウェハ１０上に示され、そして各チップは周辺部を含む。当業者であれば、いずれの数のチップもウェハ１０上に設けることができることが理解できる。チップ１２〜１５は互いからスクライブ領域２４及び切削領域４０により分離される。切削領域４０は、ダイシングソーまたは他のデバイスを使用してチップ１２〜１５を互いから後続の処理において切り離して個片化する際に利用される領域である。

スクライブ領域は切削領域を含むことができる。従って、スクライブ領域は図示のようなスクライブ領域２４として定義することができ、そして切削領域４０は、スクライブ領域２４内のいずれの場所とすることもできる。しかしながら、理解を容易にするために、スクライブ領域２４をここでは、切削領域４０から明確に区分しているので、スクライブ領域２４は切削領域４０を含まない。

第１チップ１２は活性領域１６及びスクライブ領域２４を含む。活性領域１６は、当業者に公知の能動回路（図示せず）を含む。これとは異なり、スクライブ領域２４は能動回路を含まない。従って、スクライブ領域内のいずれの回路またはパターンもチップの電気的機能に直接利用されるということはなく、かつ電気テストに利用されない、または他の使用に供されない。例えば、第１チップ１２がマイクロプロセッサである場合、マイクロプロセッサ機能に使用される回路のいずれの部分もスクライブ領域２４には設けられない。１つの実施形態では、クラックストップ２２は活性領域１６をスクライブ領域２４から区分する。１つの実施形態では、活性領域１６はエッジシール２０を含む。別の実施形態では、エッジシール２０は活性領域の一部であり、かつ活性領域１６を少なくとも部分的に取り囲む。１つの実施形態では、クラックストップ２２は活性領域１６を少なくとも部分的に取り囲む。１つの実施形態では、エッジシール２０は湿気／クラックバリアであり、そしてクラックストップ２２はクラックバリアである。しかしながら、エッジシール２０及びクラックストップ２２はクラックを、特に低誘電率材料がＩＬＤ層に使用される場合のクラックを十分に停止させることができない。

第１チップ１２はコーナー領域３及び非コーナー領域を含む。コーナー領域は、スクライブ領域２４のうち、第１チップ１２のコーナーの近傍の部分である。図１に示す実施形態では、コーナー領域３の一部分は、クラックストップ２２により画成される。別の実施形態では、クラックストップ２２はコーナー領域３の境界を画成しない。１つの実施形態では、第１チップ１２は正方形または矩形であるので、本実施形態の第１チップ１２は４つのコーナー領域３を有するが、コーナー領域３が１つだけ図示されている。ほとんどのチップが正方形または矩形であるので、４つのコーナー領域を有することになるが、１つのチップはいずれの数のコーナー領域も有することができる。チップのうち、コーナー領域（群）ではない部分が非コーナー領域（群）である。

第２チップ１３は活性領域３２及びスクライブ領域２４を含む。活性領域３２は、当業者に公知の能動回路（図示せず）を含む。これとは異なり、スクライブ領域２４は能動回路を含まない。１つの実施形態では、クラックストップ３６は活性領域３２をスクライブ領域２４から区分する。１つの実施形態では、活性領域３２はエッジシール３４を含む。別の実施形態では、エッジシール３４は活性領域の一部であり、かつ活性領域３２を少なくとも部分的に取り囲む。１つの実施形態では、クラックストップ３６は活性領域３２を少なくとも部分的に取り囲む。

第２チップはコーナー領域５及び非コーナー領域を含む。コーナー領域５はコーナー領域３と同等である。従って、コーナー領域５はスクライブ領域２４の一部分である。同様に、クラックストップ３６はコーナー領域５の境界を画成することができる。第２チップ１３のうち、コーナー領域５ではない部分が非コーナー領域（群）である。

第３チップ１４は活性領域４２及びスクライブ領域２４を含む。活性領域４２は、当業者に公知の能動回路（図示せず）を含む。これとは異なり、スクライブ領域２４は能動回路を含まない。１つの実施形態では、クラックストップ４８は活性領域４２をスクライブ領域２４から区分する。１つの実施形態では、活性領域４２はエッジシール４６を含む。別の実施形態では、エッジシール４６は活性領域の一部ではなく、かつ活性領域４２を少なくとも部分的に取り囲む。１つの実施形態では、クラックストップ４８は活性領域４２を少なくとも部分的に取り囲む。第３チップ１４はコーナー領域（群）９及び非コーナー領域（群）を含む。コーナー領域９はコーナー領域３及び５と同等である。

第４チップ１５は活性領域５０及びスクライブ領域２４を含む。活性領域５０は、当業者に公知の能動回路（図示せず）を含む。これとは異なり、スクライブ領域２４は能動回路を含まない。１つの実施形態では、クラックストップ５６は活性領域５０をスクライブ領域２４から区分する。１つの実施形態では、活性領域５０はエッジシール５４を含む。別の実施形態では、エッジシール５４は活性領域の一部ではなく、かつ活性領域５０を少なくとも部分的に取り囲む。１つの実施形態では、クラックストップ５６は活性領域５０を少なくとも部分的に取り囲む。第４チップ１５はコーナー領域（群）７及び非コーナー領域（群）を含む。コーナー領域７はコーナー領域３，５，及び９と同等である。

図１に示す実施形態では、クラックストップ２２，３６，４８，及び５６、及びエッジシール２０，３４，４６，及び５４は、チップ１２〜１５のコーナーを、チップ１２〜１５の辺に対して約４５度の角度で横切る。しかしながら、クラックストップ２２，３６，４８，及び５６、及びエッジシール２０，３４，４６，及び５４は、チップ１２〜１５の辺に平行とすることができ、かつ約９０度の角度を持つことができる。クラックストップ２２，３６，４８，及び５６、及びエッジシール２０，３４，４６，及び５４の他のいずれの形状も可能である。更に、クラックストップ２２，３６，４８，及び５６、またはエッジシール２０，３４，４６，及び５４は設けなくてもよい。

図１に示す実施形態では、クラック阻止構造またはクラック緩和構造２６は、スクライブ領域群２４及び切削領域４０をブリッジする。従って、４つのチップ１２〜１５はクラック阻止構造２６の少なくとも一部を含む。図１に示すクラック阻止構造２６の一部分は切削領域４０内に設けられるので、クラック阻止構造２６の一部分は、切削領域４０に沿ってチップ１２〜１５に個片化すると破壊される。

図１に示すように、クラック阻止構造２６は、チップ１２〜１５のコーナー領域３，５，７，及び９に設けられる。図示しないが、クラック阻止構造２６は、チップ１２〜１５のコーナー領域群のうちの１つよりも多いコーナー領域（例えば、これらのコーナー領域の全て）に設けることができる。図示の実施形態では、非コーナー領域にはクラック阻止構造２６を設けない。別の表現をすると、各チップ１２〜１５の少なくとも１つのコーナー領域３，５，７，及び９のみが、当該コーナー領域の一部分とすることができるクラック阻止構造２６を含む。上に説明したように、クラック阻止構造２６は複数の部分に、チップ１２〜１５に個片化した後に分割される。これらの部分は、単なるクラック阻止構造の一部分ではなく、クラック阻止構造と表記することができる。

クラック阻止構造２６はクラック阻止パターン２８，２９，及び３０を含む。１つの実施形態では、クラック阻止パターン２８，２９，及び３０は金属パターンまたは金属構造である。１つの実施形態では、クラック阻止パターン２８，２９，及び３０は、上から眺めたときに同心円状である。１つの実施形態では、各クラック阻止パターンは、（複数の角部を有する）多角形である。図示の実施形態では、各クラック阻止パターンは、８個の角部を有する多角形である；しかしながら、多角形はいずれの数の角部も有することができる。クラック阻止構造２６を形成するクラック阻止パターン２８〜３０の各クラック阻止パターンは、互いに同じ数の角部を持たなくてもよい、または互いに同じ形状を持たなくてもよい。例えば、１つのクラック阻止パターンは８個の角部を有することができ、そして別のクラック阻止パターンは１２個の角部を有することができる。３つのクラック阻止パターン２８〜３０が示されるが、クラック阻止構造２６はいずれの数のクラック阻止パターンも含むことができる。

図２は、ウェハ１０上のクラック阻止パターンの別の実施形態を示している。当業者であれば、異なる図において同じ要素番号が付された構成要素は同等であることが理解できる。第１チップ１２は、クラック阻止パターン６０，６２，及び６４を有するクラック阻止構造１００を含む。第２チップ１３は、クラック阻止パターン７０，７２，及び７４を有するクラック阻止構造１０２を含む。第３チップ１４は、クラック阻止パターン８０，８２，及び８４を有するクラック阻止構造１０６を含む。第４チップ１５は、クラック阻止パターン９０，９２，及び９４を有するクラック阻止構造１０４を含む。図１のクラック阻止構造２６と同様に、クラック阻止構造１００，１０２，１０４，及び１０６は多角形である。図１のクラック阻止構造２６とは異なり、クラック阻止構造１００，１０２，１０４，及び１０６のいずれの部分も切削領域４０内には設けられない。従って、本実施形態では、例えばダイシングソーを使用してチップ１２〜１５に個片化する場合、ダイシングソーによってクラック阻止構造の一部分が破壊されることがない、または貫通切断されることがない。クラック阻止構造を切削領域４０に設けないことにより、チップの切断がより容易になり、そして個片化中に起こり得るＩＬＤ層の剥離の危険が低くなる。

図３は、ウェハ１０上のクラック阻止パターンの更に別の実施形態を示している。第１チップ１２は、クラック阻止パターン１１８，１２０，及び１２２を有するクラック阻止構造１１０を含む。第２チップ１３は、クラック阻止パターン１２４，１２６，及び１２８を有するクラック阻止構造１１２を含む。第３チップ１４は、クラック阻止パターン１３０，１３２，及び１３４を有するクラック阻止構造１１６を含む。第４チップ１５は、クラック阻止パターン１３６，１３８，及び１４０を有するクラック阻止構造１１４を含む。図２のクラック阻止構造１００，１０２，１０４，及び１０６と同様に、クラック阻止構造１１０，１１２，１１４，及び１１６は切削領域４０内には設けられない。しかしながら、１つの実施形態では、クラック阻止構造１１０，１１２，１１４，及び１１６が切削領域４０内に延在し、そして連続クラック阻止パターンを形成する。クラック阻止構造１１０，１１２，１１４，及び１１６は、図１及び２のクラック阻止構造２６，１００，１０２，１０４，及び１０６とは、クラック阻止構造１１０，１１２，１１４，及び１１６が同心円であるので異なる。１つの実施形態では、クラック阻止パターン２８，２９，及び３０は、円形、長円形、楕円形、半月形などのような曲線−直線形状であるか、またはこれらの形状の一部分である。別の実施形態では、１つのクラック阻止パターンを多角形とし、そして別のクラック阻止パターンを曲線−直線形状とすることができる。

クラック阻止構造は、クラックの開始または進行をほぼ、または完全に停止させるので、剥離は活性領域の種々の層の間では（特に、低誘電率材料と金属層との間では）起こらない。チップに応力が発生する場合、１つの実施形態では、剥離はチップのコーナーで発生し、そしてチップの中心に向かって放射状に進行する（従って、本実施形態では、いずれのクラックもチップのコーナーで始まり、そしてチップの中心に向かって進行する）。従って、剥離を走査型音響顕微鏡を使用して観測する場合、当該剥離は、円の一部分として現われ、この場合、円の中心はチップのコーナーに、またはコーナーの近傍に位置する。クラック阻止パターンは応力伝播分布と同様の形状を有することが望ましい。従って、１つの実施形態では、クラック阻止パターンは同心円である。クラック阻止パターンが曲線−直線形状である場合、クラック阻止パターンの形状は、応力伝播分布に最もよく一致する。従って、曲線−直線形状は、応力を他の形状よりも更に均一に分布させるので、剥離を減らすことができる。更に、クラック阻止パターンの表面積は、これらのクラック阻止パターンが曲線−直線形状である場合に、これらのクラック阻止パターンが多角形に形成される場合よりも大きくなる。表面積のこの増加によって、クラック阻止構造を通り過ぎてチップの活性領域内に達するどのようなクラックまたは剥離の進行も阻止する確率が高くなる。しかしながら、処理に限界があり、かつ処理が困難であることに起因して、同じ形状にすることが望ましい場合でも、クラック阻止パターンを応力伝播分布と同じ形状にすることができない可能性がある。例えば、クラック阻止パターンは、曲線形状を形成する処理に限界があるので、円ではなく多角形としてもよい。

上に説明したように、クラック阻止構造は、曲線−直線形状または多角形に形成される同心円状クラック阻止パターンを含むことができる。図１〜３に示す実施形態では、クラック阻止パターンは、切削領域に位置する、更に詳細には、切削領域を形成する複数の直線の交点の中心に位置する共通中心の周りを同心円状に延在する。別の実施形態では、クラック阻止パターンは、切削領域内の異なる位置に在る共通中心の周りを同心円状に延在させることができるか、またはチップのコーナーに在る共通中心の周りを同心円状に延在させることができる。更に、クラック阻止パターンは、チップのコーナー領域に位置する共通中心の周りを同心円状に延在させることができる。例えば、共通中心は、スクライブ領域に位置させることができる。別の表現をすると、クラック阻止パターンは、チップのコーナーに位置するか、またはコーナーの近傍に（例えば、切削領域またはスクライブ領域に）位置する共通中心の周りを同心円状に延在させることができる。

図４は、チップ１２の活性領域１６内の１つの位置から、本実施形態では第１チップ１２のコーナーである１つの角部までの切断線に沿って切断したときの断面を示している。図４に示すように、ウェハ１０は、第１チップ１２のうち、基板１４４を含む部分を含む。図が分かり難くなることがないようにするために、トランジスタのような当業者には公知の回路及び構成要素は図４には示していない。金属パターンまたは金属構造が基板１４４の上に形成される。金属パターン１４８，１５０，１５２，１５４，及び１５６は第１層間誘電体層１４６内に形成され、第１層間誘電体層１４６は、低誘電率材料のようないずれかの適切な誘電体材料とすることができる。金属パターン１６０，１６２，１６４，１６６，及び１６８は第２層間誘電体層１５８内に形成され、第２層間誘電体層１５８は、低誘電率材料のようないずれかの適切な誘電体材料とすることができる。金属パターン１７２，１７４，１７６，１７８，１８０，及び１８２は第３層間誘電体層１７０内に形成され、第３層間誘電体層１７０は、低誘電率材料のようないずれかの適切な誘電体材料とすることができる。金属パターン１８６，１８８，１９０，１９２，１９４，及び１９６は第４層間誘電体層１８４内に形成され、第４層間誘電体層１８４は、低誘電率材料のようないずれかの適切な誘電体材料とすることができる。図示の実施形態における各金属構造は、ビアを導電配線の下に含む。１つの実施形態では、金属構造は、等しい寸法を持つ２つの層とすることができる（例えば、金属配線がビアの代わりに、各金属構造の下部層として形成される）。

第１チップ１２内には、活性領域１６と、そしてクラック阻止構造１１０を含むスクライブ領域２４と、が設けられる。活性領域１６は、能動回路１４２と、エッジシール２０と、そしてクラックストップ２２と、を含む。能動回路１４２は、基板１４４の上に位置する第１金属パターン１４８と；第１金属パターン１４８の上に位置する第２金属パターン１６０と；第２金属パターン１６０の上に位置する第３金属パターン１７２と；そして第３金属パターン１７２の上に位置する第４金属パターン１８６と、を含む。エッジシール２０は、基板１４４の上に位置する第１金属パターン１５０と；第１金属パターン１５０の上に位置する第２金属パターン１６２と；第２金属パターン１６２の上に位置する第３金属パターン１７４と；そして第３金属パターン１７４の上に位置する第４金属パターン１８８と、を含む。クラックストップ２２は、基板１４４の上に位置する第１金属パターン１５２と；第１金属パターン１５２の上に位置する第２金属パターン１６４と；第２金属パターン１６４の上に位置する第３金属パターン１７６と；そして第３金属パターン１７６の上に位置する第４金属パターン１９０と、を含む。

クラック阻止構造１１０は、第１クラック阻止パターン１１８と、第２クラック阻止パターン１２０と、そして第３クラック阻止パターン１２２と、を含む。第１クラック阻止パターン１１８は、基板１４４の上に位置する第１金属パターン１５４と；第１金属パターン１５４の上に位置する第２金属パターン１６６と；第２金属パターン１６６の上に位置する第３金属パターン１７８と；そして第３金属パターン１７８の上に位置する第４金属パターン１９２と、を含む。第１クラック阻止パターン１１８を階段状に形成する（すなわち、金属パターンが階段状になる）ことにより、各金属構造が角部に、または図示の実施形態におけるチップ１２のコーナーに、いずれの被覆構造よりも近くなる。第１クラック阻止パターンを階段状に形成する場合、当該第１クラック阻止パターンによってクラック２００を、各層を這い上がるように進行させることができ、そして図４に示すように、クラック２００がチップ１２の活性領域１６に入り込むのを防止することができる。クラック２００が図４に示すように進行する場合、チップ１２のうち、チップ１２の右側に位置する部分が割れてチップ１２から離れる。この割れによって、応力が緩和されるので、クラックの形成を防止することができる。

第１金属パターン１５４は、コーナーとすることができるチップ１２の角部から第１距離２０２に位置する。金属パターンと、ここで使用される別の位置との間の距離は、金属パターンのうち、当該位置に最も近い角部（すなわち、外側角部）からの距離である。第２金属パターン１６６は、角部から第２距離２０４に位置する。第２距離２０４は第１距離２０２よりも長い。第３金属パターン１７８は、角部から第３距離２０６に位置する。第３距離２０６は第２距離２０４よりも長い。第４金属パターン１９２は、角部から第４距離２０８に位置する。第４距離２０８は第３距離２０６よりも長い。図示のように、第１クラック阻止パターン１１８は４つの金属パターンを有する；しかしながら、第１クラック阻止パターン１１８は、１つ以上のように、いずれの数の金属パターンも有することができる。更に、図示の実施形態では、各金属パターンは、下地金属パターンよりも少ないビアを有する。例えば、第１金属パターン１５４は５つのビアを図示のように有し、第２金属パターン１６６は４つのビアを有し、第３金属パターン１７８は３つのビアを有し、そして第４金属パターン１９２は２つのビアを有する。各層のビアの数は変えることができ；図４のビアの数は例示のための数である。しかしながら、ビアの数が少なくなると、半導体デバイスがこの領域において剥離を起こし易くなる。

第２クラック阻止パターン１２０は、第２誘電体１５８の上に位置する第１金属パターン１８０と、そして第１金属パターン１８０の上に位置する第２金属パターン１９４と、を含む。第１金属パターン１８０は、角部から第５距離２１０に位置する。第５距離２１０は、距離２０２，２０４，２０６，及び２０８よりも短い。第２金属パターン１９４は、角部から第６距離２１２に位置する。第６距離２１２は、距離２０２，２０４，２０６，及び２０８よりも短い。図示の実施形態では、第６距離２１２は第５距離２１０にほぼ等しい。しかしながら、第６距離２１２は第５距離２１０よりも長くするか、または短くすることができる。１つの実施形態では、第２クラック阻止パターン１２０を階段状に形成して、第６距離２１２が第５距離２１０よりも長くなるようにする。図示のように、第２クラック阻止パターン１２０は２つの金属パターンを有する；しかしながら、第２クラック阻止パターン１２０は、１つ以上のように、いずれの数の金属パターンも有することができる。

第３クラック阻止パターン１２２は、基板１４４の上に位置する第１金属パターン１５６と；第１金属パターン１５６の上に形成される第２金属パターン１６８と；第２金属パターン１６８の上に位置する第３金属パターン１８２と；そして第３金属パターン１８２の上に位置する第４金属パターン１９６と、を含む。第１金属パターン１５６は、角部から第７距離２１４に位置する。第２金属パターン１６８は、角部から第８距離２１６に位置する。第３金属パターン１８２は、角部から第９距離２１８に位置する。第４金属パターン１９６は、角部から第１０距離２２０に位置する。距離２１４，２１６，２１８，及び２２０は、距離２０２，２０４，２０６，２０８，２１０，及び２１２よりも短い。図示の実施形態では、距離２１４，２１６，２１８，及び２２０はほぼ等しい。しかしながら、距離２１４，２１６，２１８，及び２２０は異ならせてもよい。例えば、第３クラック阻止パターン１２２は階段状に形成することができる。図示のように、第３クラック阻止パターン１２２は４つの金属パターンを有する；しかしながら、第３クラック阻止パターン１２２は、１つ以上のように、いずれの数の金属パターンも有することができる。

幾つかの実施形態では、第２クラック阻止パターン１２０、第３クラック阻止パターン１２２、または両方のクラック阻止パターンを設けない。他の実施形態では、更に別のクラック阻止パターンを設ける。１つの実施形態では、クラック阻止構造はチップの辺に沿って延在し、かつチップのコーナーに、またはコーナーの近傍に設けることもできる。更に、階段パターンではなく、異なるクラック阻止金属パターンを曲線形状に、クラック阻止パターンを断面として見た場合に形成することができる。曲線形状によって、クラックが能動回路領域に入り込むことがないようにクラックを誘導する。

これまでの説明から、特に低誘電率材料をＩＬＤ層に使用する場合に剥離を最小にするか、または剥離を防止するために使用される構造、及びこのような構造を形成する方法が提供されてきたことを理解されたい。１つの実施形態では、クラック阻止構造は、曲線−直線形状または多角形状を含み、これらの形状は、チップの少なくとも１つのコーナーに位置するか、またはコーナーの近傍に位置する共通中心の周りに同心円状に縁取り形成される。１つの実施形態では、クラック阻止パターンは、チップの少なくとも１つのコーナーに位置するか、またはコーナーの近傍に位置する共通中心の周りに同心円状に配置される。１つの実施形態では、チップはコーナー領域、及び非コーナー領域を含み、非コーナー領域には、クラック阻止構造を設けず、そしてこれらのコーナー領域のうちの少なくとも１つのコーナー領域がクラック阻止構造を含む。１つの実施形態では、クラック阻止構造は、階段パターンを形成して、クラックまたは剥離をチップの下側部分からチップの上側部分に誘導する金属パターンを含む。

本発明について特定の実施形態を参照しながら本明細書において記載してきたが、種々の変形及び変更を、以下の請求項に示される本発明の範囲から逸脱しない限り加え得る。例えば、図４の金属パターンは金属以外の材料により作製することができる。また、切削領域４０は設けなくてもよい。説明したクラック阻止構造は、個片化がダイシングソーを用いて行なわれることがない場合でもチップ上で使用することができる。従って、明細書及び図は、制限的な意味ではなく例示として捉えられるべきであり、そして全てのこのような変形は、本発明の範囲に包含されるべきであると考えられる。特定の実施形態に関して本明細書に記載されるいかなる効果、利点、または技術的問題に対する解決法も、いずれかの請求項、または請求項の全ての、必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。

特に断らない限り、「ｆｉｒｓｔ」及び「ｓｅｃｏｎｄ」のような用語は、このような用語によって記述される構成要素群を任意に区別するために使用される。従って、これらの用語は、必ずしもこのような構成要素群の時間的な優先度、または他の優先度を指すために使用されるのではない。更に、本明細書において使用する「ａ」または「ａｎ」という用語は、「ｏｎｅ」、または「ｍｏｒｅ ｔｈａｎ ｏｎｅ」として定義される。また、請求項群における「ａｔ ｌｅａｓｔ ｏｎｅ」及び「ｏｎｅ ｏｒ ｍｏｒｅ」のような前置き語句の使用は、別の請求要素の前に不定冠詞「ａ」または「ａｎ」を配置することによって、このような不定冠詞の付いた請求要素を含む特定の請求項が必ず、同じ請求項が前置き語句「ｏｎｅ ｏｒ ｍｏｒｅ」または「ａｔ ｌｅａｓｔ ｏｎｅ」、及び「ａ」または「ａｎ」のような不定冠詞を含む場合においても、このような要素を一つのみ含む発明に制限されてしまうことを意味するものとして解釈されてはならない。同じ解釈が定冠詞の使用に関しても当てはまる。更に、記述及び請求項において用いられているとすると、「ｆｒｏｎｔ」、「ｂａｃｋ」、「ｔｏｐ」、「ｂｏｔｔｏｍ」、「ｏｖｅｒ」、「ｕｎｄｅｒ」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。このように使用するこれらの用語は適切な状況の下では入れ替え可能であるので、本明細書に記載される本発明の実施形態が、例えば例示の配置以外の他の配置で、または本明細書に記載される配置以外の配置で動作することができることを理解されたい。

Claims (5)

1. 活性領域およびチップ角部を有するチップと、
   前記チップは、スクライブ領域をクラックストップの外側にさらに備え、前記クラックストップは前記活性領域を少なくとも部分的に取り囲むことと、
   前記チップは、クラック阻止構造をさらに備え、前記クラック阻止構造の少なくとも一部分が前記チップの前記スクライブ領域に形成されることとを備えた半導体デバイスにおいて、前記チップは、
   基板と、
   前記基板を被覆し、かつ金属を含有する第１層と、
   前記第１層を被覆し、かつ金属を含有する第２層と、
   前記第２層を被覆し、かつ金属を含有する第３層とを備え、
   前記クラック阻止構造は、
   前記第１層に形成され、かつ前記チップ角部から第１距離に位置する第１外側角部を有する第１部分と、
   前記第２層に形成され、かつ前記チップ角部から、前記第１距離よりも長い第２距離に位置する第２外側角部を有する第２部分と、
   前記第３層に形成され、かつ前記チップ角部から、前記第２距離よりも長い第３距離に位置する第３外側角部を有する第３部分とを備え、
   前記クラック阻止構造は前記スクライブ領域の第１の端縁から第２の端縁に延びるとともに、前記スクライブ領域の前記第１の端縁と第２の端縁の交点から離隔していることを特徴とする、半導体デバイス。
2. エッジシールをさらに備え、前記エッジシールは前記活性領域を少なくとも部分的に取り囲む、請求項１に記載の半導体デバイス。
3. 前記チップは、コーナー領域群と非コーナー領域とをさらに備え、前記非コーナー領域には、前記クラック阻止構造が配設されず、これらのコーナー領域のうちの少なくとも１つのコーナー領域は前記クラック阻止構造を備える、請求項１に記載の半導体デバイス。
4. 前記クラック阻止構造は、前記第１層に形成される第４部分をさらに備え、前記第４部分は、前記チップ角部から第４距離に位置する第４外側角部を有し、前記第１距離は前記第４距離よりも長い、請求項１に記載の半導体デバイス。
5. 前記クラック阻止構造は、
   前記第２層に形成され、かつ前記チップ角部から第５距離に位置する第５外側角部を有する第５部分であって、前記第２距離が前記第５距離よりも長い、前記第５部分と、
   前記第３層に形成され、かつ前記チップ角部から第６距離に位置する第６外側角部を有する第６部分であって、前記第３距離が前記第６距離よりも長い、前記第６部分とをさらに備える、請求項１に記載の半導体デバイス。

Images