CN111180329A - 钝化结构以及制造包括钝化结构的半导体器件的方法 - Google Patents

钝化结构以及制造包括钝化结构的半导体器件的方法 Download PDF

Info

Publication number
CN111180329A
CN111180329A CN201910706839.XA CN201910706839A CN111180329A CN 111180329 A CN111180329 A CN 111180329A CN 201910706839 A CN201910706839 A CN 201910706839A CN 111180329 A CN111180329 A CN 111180329A
Authority
CN
China
Prior art keywords
passivation
pattern
scribe lane
passivation pattern
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910706839.XA
Other languages
English (en)
Inventor
吴柱永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111180329A publication Critical patent/CN111180329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

一种钝化结构可以包括：第一钝化图案，在半导体基板上设置的半导体芯片的上表面上；以及第二钝化图案，布置在半导体基板的与半导体芯片相邻的划线道上。第二钝化图案与第一钝化图案间隔开，以在第二钝化图案和第一钝化图案之间形成裂缝阻止凹槽。

Description

钝化结构以及制造包括钝化结构的半导体器件的方法
相关申请的相交引用
本申请要求于2018年11月13日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2018-0138820的优先权，该申请的全部内容通过引用合并于此。
技术领域
示例实施例涉及一种钝化结构以及制造包括钝化结构的半导体器件的方法。更具体地，示例实施例涉及一种用于保护半导体基板上的半导体芯片的钝化结构以及制造包括钝化结构的半导体器件的方法。
背景技术
通常，钝化层可以保护半导体基板上的多个半导体芯片。为了通过半导体芯片形成半导体封装，可以沿着划线道锯切半导体基板。
切割工艺可以使用刀片或激光。使用刀片的切割工艺可以包括使用刀片锯切划线道上的钝化层和划线道。使用激光的切割工艺可以包括：将管芯附接膜附接到钝化层，将激光照射到钝化层和划线道以形成切割线，沿着切割线拉制管芯附接膜以分离半导体芯片，以及使用磨削器部分地去除半导体基板的下表面。
根据相关技术，当使用刀片锯切半导体基板时，通过刀片在钝化层中产生的裂缝可能通过半导体芯片上的钝化层扩散到半导体芯片，这是因为钝化层在划线道上的部分和钝化层在半导体芯片上的部分可能彼此连接。裂缝可能会损坏半导体芯片。因此，当将使用刀片的切割工艺应用于半导体基板时，可能无法在划线道上形成钝化层来防止裂缝扩散。
当在划线道上形成了钝化层的条件下使用激光锯切半导体基板时，尽管半导体芯片可以通过管芯附接膜彼此连接，但是半导体芯片的位置可能彼此相邻。因此，半导体芯片可能在磨削工艺中彼此碰撞，并且半导体芯片可能被损坏。因此，当将使用激光的切割工艺应用于半导体基板时，可以在划线道上形成钝化层以防止半导体芯片的损坏。
结果，根据钝化层的结构，仅可以将使用刀片的切割工艺和使用激光的锯切工艺中的一个工艺应用于半导体基板。
发明内容
示例实施例提供了一种钝化结构，可以向所述钝化结构应用使用刀片和激光的切割工艺。
示例实施例还提供了一种制造包括上述钝化结构的半导体器件的方法。
根据一些实施例，本发明涉及一种钝化结构，包括：第一钝化图案，在半导体基板上设置的半导体芯片的上表面上；以及第二钝化图案，布置在所述半导体基板的与所述半导体芯片相邻的划线道上。所述第二钝化图案与所述第一钝化图案间隔开，以在所述第二钝化图案和所述第一钝化图案之间形成裂缝阻止凹槽。
根据一些实施例，本发明涉及一种钝化结构，包括：多个第一钝化图案，所述第一钝化图案中的每个第一钝化图案布置在半导体基板上设置的多个半导体芯片中的相应半导体芯片的上表面上；以及第二钝化图案，布置在所述半导体基板的划线道上，以用于将所述半导体芯片分隔开，其中，所述第二钝化图案可以与每个第一钝化图案间隔开，以在所述第二钝化图案和所述第一钝化图案中的每个第一钝化图案之间形成裂缝阻止凹槽。
根据一些实施例，本公开涉及一种制造半导体器件的方法，包括：设置具有划线道的半导体基板；在所述半导体基板的上表面上形成多个半导体芯片；形成多个第一钝化图案，所述第一钝化图案中的每个第一钝化图案布置在所述多个半导体芯片中的相应半导体芯片的上表面上；以及形成被布置在所述划线道的上表面上的第二钝化图案，其中，所述第二钝化图案可以与每个第一钝化图案间隔开，以在所述第二钝化图案和所述第一钝化图案之间形成裂缝阻止凹槽。
根据一些实施例，本公开涉及一种制造半导体器件的方法，所述方法包括：形成多个第一钝化图案，所述第一钝化图案中的每个第一钝化图案布置在半导体基板上设置的多个半导体芯片中的相应半导体芯片的上表面上；在所述半导体基板的划线道上形成第二钝化图案，以用于将所述半导体芯片分隔开，所述第二钝化图案与每个第一钝化图案间隔开；以及沿着所述划线道切割所述半导体基板，以提供切割的半导体芯片。
附图说明
根据结合附图的以下详细描述，将更清楚地理解示例性实施例。图1至图15表示本文所述的非限制性示例实施例。
图1是示出了根据示例实施例的半导体器件的平面图；
图2是沿图1的线II-II’截取的截面图；
图3是示出了根据示例实施例的半导体器件的平面图；
图4是沿图3的线IV-IV’截取的截面图；
图5是示出了根据示例实施例的半导体器件的平面图；
图6是沿图5的线VI-VI’截取的截面图；
图7至图9是示出了根据示例实施例的使用刀片切割半导体基板的方法的截面图；以及
图10至图15是示出了根据示例实施例的使用激光切割半导体基板的方法的截面图。
具体实施方式
在下文中，将参考附图详细说明示例实施例。
半导体器件
图1是示出了根据示例实施例的半导体器件的平面图，图2是沿图1的线II-II’截取的部分截面图。例如，在图2中未示出图1中所示的最左侧半导体芯片120的更左侧和最右侧半导体芯片120的更右侧的特征。
参考图1和图2，该示例实施例的半导体器件可以包括半导体基板110、多个半导体芯片120和钝化结构130。
除非上下文另有说明，否则应当理解，对“未切割芯片”的提及是指尚未被分离(例如，从晶片分离)以形成单独的半导体芯片的半导体器件，对“切割芯片”的提及是指已经被分离(例如，从晶片分离)以形成单独的半导体芯片的半导体器件。如本文所使用的，对“芯片”或“半导体芯片”本身的提及(即，没有“切割”等修饰词)将被理解为是指尚未从晶片切割以形成单独的半导体芯片的在晶片的一部分中实现的半导体器件。
半导体芯片120可以形成在半导体基板110的上表面上。半导体芯片120可以被半导体基板110的划线道112分隔开。划线道112可以包括：划线道112中的沿第一方向纵向延伸的第一子集、以及划线道112中的沿与第一方向垂直的第二方向纵向延伸的第二子集。划线道112的第一子集和第二子集可以彼此相交，从而形成网格图案。因此，划线道112可以被配置为围绕半导体芯片120中的每个半导体芯片120。
在示例实施例中，半导体芯片120中的每个半导体芯片120可以具有矩形横截面形状。因此，半导体芯片120中的每个半导体芯片120可以具有四个侧表面。半导体芯片120可以被布置为在纵向方向和横向方向上以一致间隙彼此间隔开。因此，用于将半导体芯片120分隔开的划线道112可以具有十字形状。例如，划线道112可以具有矩形框形状，其被配置为围绕半导体芯片120中的每个半导体芯片120。在一些实施例中，相邻半导体芯片120之间的划线道112可以具有一致宽度。例如，划线道112可以对应于相邻半导体芯片120之间的一致间隙。
钝化结构130可以包括多个第一钝化图案132和第二钝化图案134。钝化结构130可以包括光敏聚酰亚胺(PSPI)。
第一钝化图案132中的每个第一钝化图案132可以布置在半导体芯片120的上表面上。第一钝化图案132可以具有与半导体芯片120的上表面的尺寸基本相同的尺寸。在示例实施例中，因为当在平面图中观察时，半导体芯片120可以具有矩形形状，所以当在平面图中观察时，第一钝化图案132中的每个第一钝化图案132也可以具有矩形形状。当在横截面中观察时，半导体芯片120中的每个半导体芯片120可以具有矩形形状，并且第一钝化图案132中的每个第一钝化图案132可以具有梯形形状，其中第一钝化图案132的底表面的宽度对应于可以在其上设置第一钝化图案132的半导体芯片120的宽度。可以根据半导体芯片120的形状来改变第一钝化图案132的形状。
第二钝化图案134可以形成在划线道112的上表面上。第二钝化图案134可以具有与第一钝化图案132的上表面基本上共面的上表面。例如，第一钝化图案132和第二钝化图案134可以具有相同的厚度。备选地，第二钝化图案134的上表面可以位于与第一钝化图案132的上表面可以所在的平面不同的平面上。
第二钝化图案134可以与第一钝化图案132间隔开。例如，第二钝化图案134可以具有与第一钝化图案132的内侧表面间隔开的外侧表面。因此，可以在第一钝化图案132和第二钝化图案134之间形成裂缝阻止凹槽136。裂缝阻止凹槽136可以起到将第一钝化图案132与第二钝化图案134彼此分离的作用。此外，由于裂缝阻止凹槽136，第二钝化图案134可以具有小于划线道112的宽度的宽度。
在示例实施例中，因为划线道112可以具有被配置为围绕半导体芯片120的矩形框形状，所以第二钝化图案134也可以具有矩形框形状。例如，第二钝化图案134可以包括一起围绕半导体芯片120中的每个半导体芯片120的线性段。在一些实施例中，当第二钝化图案134具有矩形框形状时，第二钝化图案134的围绕给定半导体芯片120的部分可以包括四个线性段，这四个线性段连接在一起并围绕矩形半导体芯片120的四个侧表面。因此，第一钝化图案132和第二钝化图案134之间的裂缝阻止凹槽136也可以具有矩形框形状。例如，裂缝阻止凹槽136可以围绕半导体芯片120中的每个半导体芯片120，并且可以设置在第一钝化图案132和围绕半导体芯片120的第二钝化图案134的分段之间。
在示例实施例中，裂缝阻止凹槽136可以具有上部宽度和与上部宽度不同的下部宽度。裂缝阻止凹槽136的上部宽度可以比裂缝阻止凹槽136的下部宽度更宽或更窄。例如，关于半导体基板110的顶表面，第一钝化图案132的内侧表面133可以朝向半导体芯片120的中心部分在向上方向上具有逐渐倾斜的形状。相反，第二钝化图案134的外侧表面可以具有竖直形状(例如，外侧表面可以垂直于半导体基板110的顶表面)。在这种情况下，裂缝阻止凹槽136的上部宽度可以从下部宽度逐渐增加。作为备选示例，关于半导体基板110的顶表面，第一钝化图案132的内侧表面133可以朝向半导体芯片120的边缘部分在向上方向上具有逐渐倾斜的形状。相反，第二钝化图案134的外侧表面可以具有竖直形状(例如，外侧表面可以垂直于半导体基板110的顶表面)。在这种情况下，裂缝阻止凹槽136的上部宽度可以逐渐减小至下部宽度。
此外，第二钝化图案134的外侧表面可以具有其他形状以及竖直形状。例如，第二钝化图案134的外侧表面可以相对于半导体基板110的顶表面具有倾斜形状，并且该倾斜形状可以向外或向内倾斜。例如，用于限定裂缝阻止凹槽136的第一钝化图案132的内侧表面和第二钝化图案134的外侧表面可以不限于特定形状。
当可以使用刀片切割划线道112和第二钝化图案134时，可能在第二钝化图案134中产生裂缝。第二钝化图案134中的裂缝可以不延伸通过裂缝阻止凹槽136。因此，裂缝可以不扩散到第一钝化图案132中。因此，裂缝可以不扩散到第一钝化图案132下方的半导体芯片120中。
当在管芯附接膜可以附接到第一钝化图案132和第二钝化图案134的上表面的条件下可以使用激光切割划线道112和第二钝化图案134时，附接到管芯附接膜的第二钝化图案134可以保留在划线道112上。因此，在可以磨削半导体基板110的下表面以部分地去除半导体基板110的下表面的工艺期间，划线道134上的剩余的第二钝化图案134可以防止半导体芯片120(特别是半导体芯片120的角部)彼此碰撞。
因此，通过使用刀片和激光的切割工艺中的任何一种锯切半导体基板110，以防止半导体芯片120的损坏。例如，可以通过锯切、激光切割或其他方法来执行切割工艺。
图3是示出了根据示例实施例的半导体器件的平面图，图4是沿图3的线IV-IV’截取的部分截面图。例如，在图4中未示出图3中所示的最左侧半导体芯片120的更左侧和最右侧半导体芯片120的更右侧的特征。
除了第一钝化图案和裂缝阻止凹槽之外，该示例实施例的半导体器件可以包括与图1和图2中的半导体器件的元件相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，可以在本文中省略关于相同元件的任何进一步的图示和/或讨论。
参考图3和图4，第一钝化图案132a可以具有基本平行于第二钝化图案134的外侧表面的内侧表面133a。在这种情况下，裂缝阻止凹槽136a可以在竖直方向上具有相同的宽度。例如，裂缝阻止凹槽136a的宽度可以从裂缝阻止凹槽136a的底部区域到顶部区域基本一致。然而，如上所述，用于限定裂缝阻止凹槽136a的第一钝化图案132a的内侧表面133a和第二钝化图案134的外侧表面可以不限于特定形状。
图5是示出了根据示例实施例的半导体器件的平面图，图6是沿图5的线VI-VI’截取的部分截面图。
除了还包括测试元件组之外，该示例实施例的半导体器件可以包括与图1和图2中的半导体器件的元件相同的元件。因此，相同的附图标记可以指代相同的元件，并且为了简洁起见，在本文中可以省略关于相同元件的任何进一步的图示和/或讨论。
参考图5和图6，可以在划线道112的上表面上布置测试元件组(TEG)140。TEG 140可以用于测试半导体芯片120的电特性。因此，TEG 140可以与半导体芯片120电连接。
TEG 140可以包括多个测试焊盘142和多个测试线144。测试焊盘142可以通过测试线144彼此连接。测试焊盘142可以包括铝。测试线144可以包括铜。
第二钝化图案134可以覆盖TEG 140。因此，测试焊盘142和测试线144可以不被暴露出来，使得测试焊盘142和测试线144可以不与空气接触。因此，可以抑制对测试焊盘142和测试线144的腐蚀。具体地，因为测试线144可以被第二钝化图案134覆盖，所以可以抑制对包括铜的测试线144的腐蚀。
切割半导体基板的方法
图7至图9是示出了根据示例实施例的使用刀片切割半导体基板的方法的部分截面图。在图7至图9中，可以不示出最左侧半导体芯片120的更左侧和最右侧半导体芯片120的更右侧的特征。图7至图9的部分横截面可以对应于沿图1的线I-I’截取的视图。
参考图7，可以在半导体基板110的上表面上形成钝化层138。具体地，可以在半导体芯片120的上表面和划线道112的上表面上形成钝化层138。在一些实施例中，划线道112可以包括半导体基板110的区域，在该区域中可以不形成电路(例如，不形成晶体管)和/或可以不形成作为未切割的半导体芯片120的集成电路的一部分并且可以不与未切割的半导体芯片120的集成电路交换信号的电路(例如，不形成晶体管)。
参考图8，可以图案化钝化层138以形成第一钝化图案132和第二钝化图案134。具体地，可以蚀刻钝化层138，直到可以暴露出划线道112的上表面以形成第一钝化图案132和第二钝化图案134为止。可以通过蚀刻工艺在第一钝化图案132中的每个第一钝化图案132与第二钝化图案134之间形成裂缝阻止凹槽136。
第一钝化图案132中的每个第一钝化图案132可以布置在半导体芯片120的上表面上。第二钝化图案134可以布置在划线道112的上表面上。可以参考图1和图2说明第一钝化图案132和第二钝化图案134以及裂缝阻止凹槽136的形状和功能。因此，为了简洁起见，可以省略关于第一钝化图案132和第二钝化图案134以及裂缝阻止凹槽136的形状和功能的任何进一步说明。
备选地，图3和图4中的第一钝化图案132a和裂缝阻止凹槽136a可以形成在半导体芯片120的上表面上。此外，图5和图6中的TEG 140可以形成在划线道112的上表面上。TEG140可以由第二钝化图案134覆盖。
参考图9，刀片150可以定位在第二钝化图案134上方。在一些实施例中，刀片150可以在第二钝化图案134的中线上方居中。刀片150可以切割第二钝化图案134和划线道112。
在使用刀片150切割钝化图案134和划线道112期间，可能在第二钝化图案134和/或划线道112中产生裂缝。裂缝阻止凹槽136可以阻止裂缝的扩散。因此，裂缝可以不扩散到第一钝化图案132中。因此，裂缝也可以不扩散到第一钝化图案132下方的半导体芯片120中。
同样地，参考图3和图4的实施例，阻止凹槽136a可以阻止裂缝的扩散，并且裂缝可以不扩散到第一钝化图案132a中。因此，裂缝也可以不扩散到第一钝化图案132a下方的半导体芯片120中。
图10至图15是示出了根据示例实施例的使用激光切割半导体基板的方法的截面图。
参考图10，钝化层138可以形成在半导体基板110的上表面上。具体地，钝化层138可以形成在半导体芯片120的上表面和划线道112的上表面上。
参考图11，可以图案化钝化层138以形成第一钝化图案132和第二钝化图案134。具体地，可以蚀刻钝化层138，直到可以暴露出划线道112的上表面以形成第一钝化图案132和第二钝化图案134为止。可以通过蚀刻工艺在第一钝化图案132中的每个第一钝化图案132与第二钝化图案134之间形成裂缝阻止凹槽136。
第一钝化图案132中的每个第一钝化图案132可以布置在半导体芯片120的上表面上。第二钝化图案134可以布置在划线道112的上表面上。可以参考图1和图2说明第一钝化图案132和第二钝化图案134以及裂缝阻止凹槽136的形状和功能。因此，为了简洁起见，可以在本文中省略关于第一钝化图案132和第二钝化图案134以及裂缝阻止凹槽136的形状和功能的任何进一步说明。
备选地，图3和图4中的第一钝化图案132a和裂缝阻止凹槽136a可以形成在半导体芯片120的上表面上。此外，图5和图6中的TEG 140可以形成在划线道112的上表面上。TEG140可以由第二钝化图案134覆盖。
参照图12，管芯附接膜160可以附接到第一钝化图案132和第二钝化图案134的上表面。管芯附接膜160可以包括柔性膜。
参照图13，位于半导体基板110下方的激光照射器170可以将激光照射到划线道112。激光可以入射到划线道112和第二钝化图案134。相反，激光可以不入射到管芯附接膜160。
参照图14，可以通过激光的照射在划线道112和第二钝化图案134中形成切割线172。相反，因为激光可以不入射到管芯附接膜160，所以可以不在管芯附接膜160中形成切割线。划线道112和第二钝化图案134可以沿着切割线172被分割。因此，半导体芯片120也可以沿切割线172被分割。
然而，因为半导体芯片120可以经由第一钝化图案132彼此连接，所以半导体芯片120可以不完全分离。因为管芯附接膜160可以包括柔性材料，所以半导体芯片120可以略微移动。半导体芯片120可以在每个方向上移动。因此，半导体芯片120的角部可能进入划线道112，使得半导体芯片120的角部的位置可能彼此相邻。半导体芯片120的角部可能彼此碰撞而产生对半导体芯片120的损坏。
然而，因为分离的第二钝化图案134可以附接到管芯附接膜160，所以分离的第二钝化图案134可以保留在划线道112中。因此，分离的第二钝化图案134可以防止划线道112中半导体芯片120之间的接触。因此，半导体芯片120的角部可以不相互碰撞，从而防止对半导体芯片120的损坏。
参照图15，可以部分地去除半导体基板110的下表面以减小半导体芯片120中的每个半导体芯片120的厚度。可以通过磨削工艺去除半导体基板110的下表面。
在磨削工艺期间，还可能产生半导体芯片的碰撞。然而，如上所述，分离的第二钝化图案134可以抑制划线道112中半导体芯片120之间的接触，以防止对半导体芯片120的损坏。
根据示例实施例，半导体芯片上的第一钝化图案可以与划线道上的第二钝化图案分离。当可以使用刀片锯切半导体基板时，由刀片在第二钝化图案中产生的裂缝可以不扩散到第一钝化图案中。因此，裂缝可以不扩散到第一钝化图案下方的半导体芯片中。此外，当可以使用激光锯切半导体基板时，第二钝化图案可以保留在划线道上。因此，划线道上的剩余的第二钝化图案可以防止半导体芯片在磨削工艺中彼此碰撞。因此，使用刀片和激光的切割工艺可以应用于半导体基板而不会损坏半导体芯片。
前述内容是对示例实施例的说明，而不应被解释为对其的限制。尽管已经描述了一些示例性实施例，但是本领域技术人员将容易理解，在不实质上脱离本发明的新颖教导和优点的前提下，可以在示例性实施例中进行多种修改。因此，所有这种修改旨在被包括在如在权利要求中限定的本发明的范围内。在权利要求中，装置加功能条款旨在涵盖本文中描述为执行所述功能的结构，并且不仅包括结构等同物还包括等同结构。因此，将理解的是，前述内容是对各种示例实施例的说明，而不应被解释成限于所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (25)

1.一种钝化结构，包括：
第一钝化图案，在半导体基板上设置的半导体芯片的上表面上；以及
第二钝化图案，布置在所述半导体基板的与所述半导体芯片相邻的划线道上，
其中，所述第二钝化图案与所述第一钝化图案间隔开，以在所述第二钝化图案和所述第一钝化图案之间形成裂缝阻止凹槽。
2.根据权利要求1所述的钝化结构，其中，所述划线道沿着所述第二钝化图案延伸。
3.根据权利要求1所述的钝化结构，其中，所述半导体芯片具有四个侧面，并且所述划线道沿着所述四个侧面延伸。
4.根据权利要求1所述的钝化结构，其中，所述划线道的宽度大于所述第二钝化图案的宽度。
5.根据权利要求1所述的钝化结构，其中，所述第一钝化图案和所述第二钝化图案包括光敏聚酰亚胺PSPI。
6.根据权利要求1所述的钝化结构，其中，所述裂缝阻止凹槽具有下部宽度和大于所述下部宽度的上部宽度。
7.根据权利要求1所述的钝化结构，其中，所述裂缝阻止凹槽具有基本一致的宽度。
8.一种钝化结构，包括：
多个第一钝化图案，所述第一钝化图案中的每个第一钝化图案布置在半导体基板上设置的多个半导体芯片中的相应半导体芯片的上表面上；以及
第二钝化图案，布置在所述半导体基板的划线道上，以用于将所述半导体芯片分隔开，
其中，所述第二钝化图案与每个第一钝化图案间隔开，以在所述第二钝化图案和每个第一钝化图案之间形成裂缝阻止凹槽。
9.根据权利要求8所述的钝化结构，其中，所述第二钝化图案在每个划线道上的宽度小于所述划线道的宽度。
10.根据权利要求8所述的钝化结构，其中，所述划线道被配置为围绕所述多个半导体芯片中的每个半导体芯片，并且所述第二钝化图案沿着所述划线道延伸。
11.根据权利要求10所述的钝化结构，其中，所述半导体芯片中的每个半导体芯片具有矩形形状，并且所述第二钝化图案沿着所述划线道延伸并且被配置为围绕每个矩形半导体芯片的四个侧表面。
12.根据权利要求8所述的钝化结构，其中，所述裂缝阻止凹槽具有下部宽度和大于所述下部宽度的上部宽度。
13.根据权利要求12所述的钝化结构，其中，所述上部宽度从所述下部宽度逐渐增加。
14.根据权利要求8所述的钝化结构，其中，所述裂缝阻止凹槽具有一致的宽度。
15.根据权利要求8所述的钝化结构，其中，所述第一钝化图案和所述第二钝化图案包括光敏聚酰亚胺PSPI。
16.一种制造半导体器件的方法，包括：
设置具有划线道的半导体基板；
在所述半导体基板的上表面上形成多个半导体芯片；
形成多个第一钝化图案，所述第一钝化图案中的每个第一钝化图案布置在所述多个半导体芯片中的相应半导体芯片的上表面上；以及
形成被布置在所述划线道的上表面上的第二钝化图案，
其中，所述第二钝化图案与每个第一钝化图案间隔开，以在所述第二钝化图案和所述第一钝化图案之间形成裂缝阻止凹槽。
17.根据权利要求16所述的方法，还包括：设置至少一个测试元件组(TEG)，所述TEG布置在所述划线道中的至少一个划线道的上表面上并且被所述第二钝化图案覆盖。
18.根据权利要求17所述的方法，其中，所述TEG包括：
至少两个测试焊盘，布置在所述划线道中的至少一个划线道的上表面上；以及
测试线，连接在所述至少两个测试焊盘之间。
19.根据权利要求18所述的方法，其中，所述测试线包括铜。
20.根据权利要求16所述的方法，其中，对于布置有所述第二钝化图案的每个划线道，所述第二钝化图案的宽度小于所述划线道的宽度。
21.根据权利要求16所述的方法，其中，所述划线道被配置为围绕所述多个半导体芯片中的每个半导体芯片，并且所述第二钝化图案沿着所述划线道延伸。
22.根据权利要求21所述的方法，其中，所述半导体芯片中的每个半导体芯片具有矩形形状，并且所述第二钝化图案沿着所述划线道延伸并且被配置为围绕每个矩形半导体芯片的四个侧表面。
23.根据权利要求16所述的方法，其中，所述裂缝阻止凹槽具有下部宽度和大于所述下部宽度的上部宽度。
24.根据权利要求23所述的方法，其中，所述上部宽度从所述下部宽度逐渐增加。
25.根据权利要求16所述的方法，其中，所述裂缝阻止凹槽具有一致的宽度。
CN201910706839.XA 2018-11-13 2019-07-31 钝化结构以及制造包括钝化结构的半导体器件的方法 Pending CN111180329A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0138820 2018-11-13
KR1020180138820A KR102568537B1 (ko) 2018-11-13 2018-11-13 패시베이션 구조물, 이를 포함하는 반도체 장치 및 이를 포함하는 반도체 기판의 소잉 방법

Publications (1)

Publication Number Publication Date
CN111180329A true CN111180329A (zh) 2020-05-19

Family

ID=70549964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910706839.XA Pending CN111180329A (zh) 2018-11-13 2019-07-31 钝化结构以及制造包括钝化结构的半导体器件的方法

Country Status (3)

Country Link
US (1) US11037850B2 (zh)
KR (1) KR102568537B1 (zh)
CN (1) CN111180329A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
KR20070078589A (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 스크라이브 레인에 부분적으로 폴리머막이 형성된 웨이퍼
US20130241049A1 (en) * 2012-03-13 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Guard Rings for Wafer-Level-Packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632111B2 (ja) 1995-06-13 2005-03-23 日本プレシジョン・サーキッツ株式会社 半導体装置
JP3872031B2 (ja) 2003-03-28 2007-01-24 シャープ株式会社 半導体装置の製造方法
KR20050028085A (ko) 2003-09-17 2005-03-22 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2006108489A (ja) 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
KR100763224B1 (ko) * 2006-02-08 2007-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8373254B2 (en) * 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
KR101534682B1 (ko) 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
JP2012156258A (ja) 2011-01-25 2012-08-16 Toshiba Corp 半導体チップの製造方法および半導体装置
KR20130083149A (ko) 2012-01-12 2013-07-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US8994148B2 (en) * 2013-02-19 2015-03-31 Infineon Technologies Ag Device bond pads over process control monitor structures in a semiconductor die
TWI571642B (zh) * 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
KR20070078589A (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 스크라이브 레인에 부분적으로 폴리머막이 형성된 웨이퍼
US20130241049A1 (en) * 2012-03-13 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus of Guard Rings for Wafer-Level-Packaging

Also Published As

Publication number Publication date
KR102568537B1 (ko) 2023-08-21
US11037850B2 (en) 2021-06-15
KR20200055306A (ko) 2020-05-21
US20200152539A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
KR100276854B1 (ko) 반도체 장치 및 그 형성 방법
US7087452B2 (en) Edge arrangements for integrated circuit chips
JP5341087B2 (ja) 半導体デバイスの応力緩和
US7741196B2 (en) Semiconductor wafer with improved crack protection
US6890836B2 (en) Scribe street width reduction by deep trench and shallow saw cut
US20080203538A1 (en) Semiconductor wafer with division guide pattern
US20060220183A1 (en) Semiconductor wafer having multiple semiconductor elements and method for dicing the same
US20120286397A1 (en) Die Seal for Integrated Circuit Device
KR101764024B1 (ko) 웨이퍼 구조물 및 웨이퍼 다이싱 방법
US20080220220A1 (en) Semiconductor die having increased usable area
US20060073676A1 (en) Pre-process before cutting a wafer and method of cutting a wafer
US12062626B2 (en) Semiconductor substrate and method of sawing the same
CN111180329A (zh) 钝化结构以及制造包括钝化结构的半导体器件的方法
US20040235272A1 (en) Scribe street width reduction by deep trench and shallow saw cut
CN111092051A (zh) 半导体封装及制造半导体封装的方法
US9892989B1 (en) Wafer-level chip scale package with side protection
US12009319B2 (en) Integrated circuit with metal stop ring outside the scribe seal
KR20200061928A (ko) 반도체 장치 및 그의 소잉 방법
US20050266661A1 (en) Semiconductor wafer with ditched scribe street
US8241960B2 (en) Semiconductor device manufacturing equipment and semiconductor device manufacturing method
US10818550B2 (en) Methods for singulation and packaging
JP2012064715A (ja) 半導体ウエファ、半導体回路、及び半導体回路製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
CN118553722A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination