CN115513129A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN115513129A
CN115513129A CN202210672008.7A CN202210672008A CN115513129A CN 115513129 A CN115513129 A CN 115513129A CN 202210672008 A CN202210672008 A CN 202210672008A CN 115513129 A CN115513129 A CN 115513129A
Authority
CN
China
Prior art keywords
metal layer
wafer
streets
cutting
cutting tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210672008.7A
Other languages
English (en)
Inventor
久保敦嗣
山田千悟
山本直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN115513129A publication Critical patent/CN115513129A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0616—Grinders for cutting-off using a tool turning around the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Automation & Control Theory (AREA)

Abstract

本发明提供晶片的加工方法。在利用切削刀具沿着配设有金属层的间隔道进行切削而将晶片分割时，防止绝缘层彼此的剥离、金属层与绝缘层的层间剥离、金属层的毛刺的产生。该晶片在由交叉的多条间隔道(13)划分的各区域内分别形成有器件(11)，并且在至少一部分的该间隔道上层叠有绝缘层(17a、17b)和金属层(18)，该晶片的加工方法具有：去除步骤，将具有金属层(18)的沿间隔道(13)的宽度方向(Y轴方向)的宽度(18w)以上的刃厚(51w)的切削刀具(51a)的前端定位于到达金属层(18)的下端的深度，利用切削刀具沿着间隔道(13)进行切削，将金属层(18)去除；以及分割步骤，在实施了去除步骤之后，沿着间隔道(13)对晶片(10)进行分割。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，该晶片在由交叉的多条间隔道划分的各区域内分别形成有器件，并且在至少一部分的该间隔道上层叠有绝缘层和金属层。
背景技术
通常半导体器件由功能层构成，该功能层形成于由半导体材料形成的晶片的正面。该功能层包含：由金属形成的布线层；以及配设于布线层间的绝缘层(层间绝缘膜)。作为绝缘层的材料，使用被称为所谓的Low-k材料的低介电常数材料。
作为Low-k材料，已知有SiO2、SiOC、SiLK等无机物系材料、聚酰亚胺系、聚对二甲苯系、聚四氟乙烯系等作为聚合物的有机物系材料、以及含甲基的聚硅氧烷等多孔二氧化硅材料。
形成有布线层的器件部分形成于由呈格子状设定的间隔道划分的各区域内，绝缘层在相邻的器件间按照跨越间隔道的方式层叠而存在。当利用切削刀具切削该绝缘层时，绝缘层呈云母状剥离，该剥离会影响到器件内的绝缘层，引起器件内的布线层与绝缘层的层间剥离。
该层间剥离也被称为分层(Delamination)，在专利文献1中公开了如下的方法：鉴于该剥离的问题，在通过激光加工装置形成了激光加工槽之后，利用切削刀具对激光加工槽进行切削。
专利文献1：日本特开2006-190779号公报
但是，通常专利文献1所公开的激光加工装置昂贵，希望通过切削装置一边防止分层的产生一边进行加工。
另外，在间隔道上存在构成TEG(Test Element Group，测试元件组)的金属层的情况下，当利用激光加工装置实施烧蚀加工时，包含金属的碎屑会附着于晶片的正面上，确认到该包含金属的碎屑随着时间推移而肥大化的现象。
当肥大化的包含金属的碎屑与器件或安装基板的端子接触时，有引起芯片的布线或电极的短路的风险。因此，即使在专利文献1那样的使用激光加工装置的方法中也会存在该风险。
另外，作为金属层，有TEG、器件制造时的对准图案用标记、作为研磨时的碟形坑对策而埋入的金属构造体等各种金属层。这些金属层有在晶片的正面露出的金属层，也有埋设于晶片内的金属层，需要考虑这些所有形态的金属层。
另一方面，在设想了基于切削装置的切削的情况下，在间隔道上存在金属层时，会出现金属层与绝缘层的层间剥离、产生金属层的毛刺的现象。当产生毛刺时，存在于间隔道的绝缘层被推起而影响到存在于器件内的绝缘层，担心引起器件内的布线层与绝缘层的层间剥离。
发明内容
本发明鉴于以上的问题，提出了新的技术，在利用切削刀具沿着配设有金属层的间隔道进行切削而将晶片分割时，能够防止绝缘层彼此的剥离、金属层与绝缘层的层间剥离以及金属层的毛刺的产生。
本发明要解决的课题如上所述，接着对用于解决该课题的手段进行说明。
根据本发明的一个方式，提供晶片的加工方法，该晶片在由交叉的多条间隔道划分的各区域内分别形成有器件，并且在至少一部分的该间隔道上层叠有绝缘层和金属层，其中，该晶片的加工方法具有如下的步骤：去除步骤，将切削刀具的前端定位于到达该金属层的下端的深度，利用该切削刀具沿着该间隔道进行切削由此将该金属层去除，其中，该切削刀具具有该金属层的沿该间隔道的宽度方向的宽度以上的刃厚；以及分割步骤，在实施了该去除步骤之后，沿着该间隔道将该晶片分割。
另外，根据本发明的一个方式，该晶片的加工方法具有如下的刀具形状确认步骤：在对多个晶片实施了该去除步骤之后，确认该切削刀具的前端形状。
另外，根据本发明的一个方式，在该分割步骤中，利用比该切削刀具薄的第2切削刀具沿着该间隔道进行切削，将该晶片分割。
另外，根据本发明的一个方式，该晶片的加工方法还具有如下的金属层确认步骤：在该去除步骤之前，确认配设有该金属层的间隔道、该金属层在该间隔道的宽度方向上的位置和宽度以及该金属层在该间隔道的厚度方向上的位置和厚度，仅对配置有该金属层的部位实施该去除步骤。
作为本发明的效果，起到以下所示的效果。
即，根据本发明的一个方式，将去除金属层的切削刀具的刃厚设定得比金属层的宽度大，因此能够包含金属层与绝缘层的边界部分在内而将金属层整体无遗漏地去除。通过将容易产生层间剥离的金属层与绝缘层的边界部分去除，能够抑制间隔道内的绝缘层的层间剥离，进而能够抑制存在于器件内的绝缘层与布线层之间的层间剥离(分层)的产生。另外，还能够防止金属层的毛刺、由金属层所致的绝缘层的推起等的产生。
另外，根据本发明的一个方式，去除步骤仅对所有的间隔道中的配置有金属层的部位进行，由此能够缩短整体的加工时间。
另外，根据本发明的一个方式，能够防止未将金属层完全去除而形成残留部。
附图说明
图1是示出通过本发明的加工方法进行加工的晶片的一个实施方式的图。
图2是将晶片的剖面和间隔道的部分放大而示出的图。
图3是示出切削装置的一个实施方式的图。
图4是示出本发明的加工方法的一个实施方式的流程的流程图。
图5是示出基于切削刀具的切削加工的图。
图6是说明去除步骤的图。
图7是说明分割步骤的图。
图8的(A)是说明切削刀具的磨损的图，图8的(B)是说明通过磨损后的切削刀具形成的槽的剖面的图。
标号说明
10：晶片；10a：正面；11：器件；13：间隔道；14：功能层；17a：绝缘层；17b：绝缘层；18：金属层；50：切削装置；51：切削单元；51a：切削刀具；52：切削单元；52a：切削刀具；55：基台；56：柱；57：移动机构；58：移动机构；60：保持工作台；61a：保持面；63：夹具；64：防水罩；67：修整板；68：副卡盘工作台；T：带；U：晶片单元。
具体实施方式
以下，参照附图详细说明本发明的实施方式。
图1是示出通过本发明的加工方法进行加工的晶片10的一个实施方式的图。
在晶片10的正面10a上，在由交叉的多条间隔道13划分的区域内分别形成有器件11、11。间隔道13在相互垂直的第1方向F1、第2方向F2上延伸，按照呈格子状配置的方式进行设定。
作为晶片10的材料，考虑硅、玻璃、蓝宝石、SiC等，对此没有特别限定。
图2是将晶片的剖面和间隔道的部分放大而示出的图。
在晶片10的正面10a上层叠有功能层14。在间隔道13、13之间形成有器件11，在该器件11的部位，层叠有由金属形成的多个布线层和配设于布线层之间的绝缘层而构成集成电路。
绝缘层由Low-k材料(低介电常数材料)形成，也被称为Low-k膜。作为Low-k材料，有SiO2、SiOC、SiLK等无机物系材料、聚酰亚胺系、聚对二甲苯系、聚四氟乙烯系等作为聚合物的有机物系材料、以及含甲基的聚硅氧烷等多孔二氧化硅材料。
在间隔道13的部位，层叠有多个绝缘层17a、17b…。该绝缘层17a、17b…与存在于器件11部分的绝缘层连续。
在间隔道13的部位，在层叠的多个绝缘层17a、17b之间配设有金属层18。该金属层18例如是TEG、器件制造时的对准图案用标记、作为研磨时的碟形坑对策而埋入的金属构造体等。
金属层18有如图2的例子那样埋设于层叠的多个绝缘层17a、17b之间的多个部位的金属层，也有在晶片的正面(间隔道13的正面)露出的金属层。
金属层18除了配设于一部分的间隔道13的情况以外，还有配设于所有的间隔道13的情况。另外，金属层18除了配设于间隔道13相交叉的部位的情况以外，还有配设于夹着间隔道13而相邻的器件11、11之间的部位的情况。
图3是示出在晶片10的切削加工中使用的切削装置的一例的图。
切削装置50具有两个切削单元51、52，构成为双轴划片机。
在切削装置50的基台55上配设有保持工作台60。保持工作台60构成为通过未图示的移动机构在作为加工进给方向的X轴方向上往复移动。另外，保持工作台60构成为通过未图示的旋转机构在水平面内旋转。
向保持工作台60依次提供晶片10粘贴于带T而得的晶片单元U，在保持工作台60的保持面61a中，晶片10隔着带T而被吸引保持。
在基台55上竖立设置有门型形状的柱56，在柱56上设置有将第1切削单元51和第2切削单元52分别支承为能够在Y轴方向和Z轴方向上移动的移动机构57、58。在各切削单元51、52中设置有通过未图示的电动机进行旋转驱动的切削刀具51a、52a。
在保持工作台60的周围配设有多个夹具63和防水罩64。在防水罩64的上表面设置有使修整板67的上表面露出而进行保持的副卡盘工作台68。防水罩64与保持工作台60一起在X轴方向上移动，伴随该防水罩64的移动，副卡盘工作台68也在X轴方向上移动。
接着，对本发明的晶片的加工方法的实施例进行说明。
图4是示出本发明的加工方法的一个实施方式的流程的流程图。以下，依次对各步骤进行说明。
＜金属层确认步骤＞
如图2所示，该步骤中，确认配设有金属层的间隔道13、金属层18在间隔道13的宽度方向(Y轴方向)上的位置和宽度18w以及金属层18在间隔道13的厚度方向(Z轴方向)上的位置和厚度18h。
在能够获得包含晶片上的金属层18的配置位置、金属层18的尺寸等信息的晶片10的设计信息的情况下，根据该设计信息而确定存在金属层18的间隔道13、该间隔道13内的金属层18在间隔道的宽度方向(Y轴方向)上的位置和宽度18w(尺寸)以及该金属层18在间隔道的厚度方向(Z轴方向)上的位置和厚度。这些信息存储于控制器100(图3)，在控制器100中，根据这些信息，确定之后的去除步骤中的加工部位和加工条件。另外，还可以根据设计信息等由操作者输入加工条件(用于将金属层完全去除的切削刀具在间隔道内的Y轴方向的位置、切入深度等)，并存储于控制器。
在无法获得包含晶片中的金属层18的配置位置、金属层18的尺寸等信息的晶片10的设计信息的情况下，例如预先利用切削刀具将形成有相同的图案的晶片切削，确定存在金属层18的间隔道13、该间隔道13内的金属层18在间隔道的宽度方向(Y轴方向)上的位置和宽度18w(尺寸)以及该金属层18在间隔道的厚度方向(Z轴方向)上的位置和厚度，并存储于控制器100。在控制器100中，根据这些信息，确定之后的去除步骤中的加工部位和加工条件。另外，还可以根据所确定的这些信息由操作者输入加工条件(用于将金属层完全去除的切削刀具在间隔道内的Y轴方向的位置、切入深度等)，并存储于控制器。
＜去除步骤＞
如图5和图6所示，该步骤中，将具有金属层18的沿间隔道13的宽度方向(Y轴方向)的宽度18w以上的刃厚51w的切削刀具51a的前端定位于到达金属层18的下端的深度，利用切削刀具51a沿着间隔道13进行切削，由此将金属层18去除。
由此，在间隔道13上，在与切削刀具51a的刃厚51w对应的范围内，将绝缘层17a、17b和金属层18去除。切削刀具51a的刃厚51w设定得比金属层18的宽度18w大，因此包含金属层18与绝缘层17a、17b的边界部分在内，将金属层18整体无遗漏地去除。
这里，通过将容易产生层间剥离的金属层18与绝缘层17a、17b的边界部分去除，能够抑制间隔道13内的绝缘层17a、17b的层间剥离，进而能够抑制存在于器件11内的绝缘层与布线层之间的层间剥离(分层)的产生。另外，也能够防止金属层18的毛刺、由金属层18所致的绝缘层的推起等的产生。
另外，如图6所示，切削刀具51a的刃厚51w可以按照能够将存在于晶片10的所有金属层18去除的方式设定得比晶片10内宽度最宽的金属层18的宽度18w大。
或者，在如图3所示的切削装置50的结构那样具有两个切削单元51、52而切削单元51、52具有刃厚不同的切削刀具51a、52a的结构中，也可以根据作为去除对象的金属层18的宽度18w(图6)区分使用两个切削单元51、52，由此将所有的金属层18去除。
另外，如图6所示，优选切削刀具51a的前端在深度方向(Z轴方向)上设定成比金属层18的下端靠下侧，并且在功能层14的范围内进行切入。即，切削刀具51a不切入至晶片10。
据此，能够可靠地去除金属层18，并且能够减小切入时施加至切削刀具51a的负荷。并且，能够加快晶片10的加工进给速度，进而能够缩短去除步骤所需的时间。
另外，该去除步骤仅对所有间隔道中的配置有金属层18的间隔道或各间隔道中的配置有金属层的部位进行，由此能够缩短整体的加工时间。另外，也可以预先通过切削刀具51a对所有的间隔道进行切削，在所有的间隔道形成共通的浅槽19(图7)。
＜分割步骤＞
如图7所示，该步骤中，在实施了去除步骤之后，沿着间隔道13对晶片10进行分割。
图7的例子是利用刃厚比去除步骤中使用的切削刀具51a(图6)薄的切削刀具52a进行全切割的例子，在图3所示的双轴型划片机中，进行如下的所谓阶梯式切割：在利用切削单元51进行去除步骤而形成了浅槽19之后，通过另一方的切削单元52进行全切割。
另外，关于该阶梯式切割，除了对各间隔道13依次进行去除步骤和分割步骤以外，还可以在对所有的间隔道13实施了去除步骤之后实施分割步骤。
如图7所示，在通过切削刀具52a进行切削时，由于金属层18(图6)被完全去除，因此能够不进行基于切削刀具52a的金属层18(图6)的切削而沿着间隔道将剩余的绝缘层17c和晶片10切削。
另外，关于分割步骤，除了如图7所示那样利用切削刀具52a以全切割的方式进行以外，还可以在通过激光加工装置沿着间隔道形成了改质层之后进行扩展而进行分割或者通过激光烧蚀加工进行分割。
＜刀具形状确认步骤＞
如图8的(A)所示，该步骤中，在规定的时机确认切削刀具51a的前端形状(刃尖形状)。
在去除步骤中，需要将金属层18(图6)完全去除，但如图8的(A)所示，当重复去除步骤时，切削刀具51a的刃尖发生磨损，前端的边缘消失，形成U字状的前端剖面形状。在该情况下，如图8的(B)所示，例如在对其他晶片10进行去除步骤时，会形成槽的底面成为U字状的槽，无法将金属层18完全去除而会形成残留部18a。
因此，例如在对预先设定的多个晶片进行了去除步骤之后等的规定的时机确认切削刀具51a的前端形状，并适当地采取所需的对策。由此，能够防止无法将金属层18完全去除而形成残留部18a。另外，所谓的“规定的时机”除了对预先设定的张数的晶片进行了去除步骤之后以外，还可以考虑一个晶片的加工中或一个晶片的加工后等。
所需的对策例如是：按照能够去除金属层18的方式加深切入深度(Z轴方向的高度调整)、通过平直修整而使刃尖平直、更换切削刀具、等等。平直修整通过对图3所示的修整板67的上表面进行切削而使刃尖平坦化来进行。
关于切削刀具51a的前端形状的确认，例如，首先在晶片的外周缘使旋转的切削刀具从晶片的上方下降而切入至晶片，由此形成两端转印有切削刀具的前端形状的切削痕。或者，利用定位于规定的高度的切削刀具对晶片的外周缘进行切削，并且在切削中途使切削刀具退避而形成一端侧转印有切削刀具的前端形状的切削痕。通过对所形成的切削痕进行图像解析而能够进行确认。
或者，可以在去除步骤的实施中，在切削刀具到达晶片的未形成器件的外周剩余区域时，使切削刀具向晶片的上方退避，对所形成的切削痕进行图像解析。
除此以外，也可以利用图3所示的副卡盘工作台68对试验片进行保持，在试验片上形成切削痕并对切削痕进行图像解析来进行确认，或者，通过直接拍摄晶片的剖面而进行图像解析来进行确认。
如上所述，根据本发明，将去除金属层18的切削刀具51a的刃厚51w设定得比金属层18的宽度18w大，因此能够包含金属层18与绝缘层17a、17b的边界部分在内而将金属层18整体无遗漏地去除。通过将容易产生层间剥离的金属层18与绝缘层17a、17b的边界部分去除，能够抑制间隔道13内的绝缘层17a、17b的层间剥离，进而能够抑制存在于器件11内的绝缘层与布线层之间的层间剥离(分层)的产生。另外，还能够防止金属层18的毛刺、由金属层18所致的绝缘层的推起等的产生。

Claims (4)

1.一种晶片的加工方法，该晶片在由交叉的多条间隔道划分的各区域内分别形成有器件，并且在至少一部分的该间隔道上层叠有绝缘层和金属层，其中，
该晶片的加工方法具有如下的步骤：
去除步骤，将切削刀具的前端定位于到达该金属层的下端的深度，利用该切削刀具沿着该间隔道进行切削由此将该金属层去除，其中，该切削刀具具有该金属层的沿该间隔道的宽度方向的宽度以上的刃厚；以及
分割步骤，在实施了该去除步骤之后，沿着该间隔道将该晶片分割。
2.根据权利要求1所述的晶片的加工方法，其特征在于，
该晶片的加工方法具有如下的刀具形状确认步骤：在对多个晶片实施了该去除步骤之后，确认该切削刀具的前端形状。
3.根据权利要求1或2所述的晶片的加工方法，其特征在于，
在该分割步骤中，
利用比该切削刀具薄的第2切削刀具沿着该间隔道进行切削，将该晶片分割。
4.根据权利要求1至3中的任意一项所述的晶片的加工方法，其特征在于，
该晶片的加工方法还具有如下的金属层确认步骤：在该去除步骤之前，确认配设有该金属层的间隔道、该金属层在该间隔道的宽度方向上的位置和宽度以及该金属层在该间隔道的厚度方向上的位置和厚度，
仅对配置有该金属层的部位实施该去除步骤。
CN202210672008.7A 2021-06-22 2022-06-15 晶片的加工方法 Pending CN115513129A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021103055A JP2023002054A (ja) 2021-06-22 2021-06-22 ウェーハの加工方法
JP2021-103055 2021-06-22

Publications (1)

Publication Number Publication Date
CN115513129A true CN115513129A (zh) 2022-12-23

Family

ID=84500911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210672008.7A Pending CN115513129A (zh) 2021-06-22 2022-06-15 晶片的加工方法

Country Status (4)

Country Link
JP (1) JP2023002054A (zh)
KR (1) KR20220170353A (zh)
CN (1) CN115513129A (zh)
TW (1) TW202301448A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694845B2 (ja) 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
JP2023002054A (ja) 2023-01-10
KR20220170353A (ko) 2022-12-29
TW202301448A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
KR20150127538A (ko) 웨이퍼 가공 방법
US7952167B2 (en) Scribe line layout design
US20050035100A1 (en) Method of dividing a plate-like workpiece
US20050282360A1 (en) Semiconductor wafer and manufacturing process for semiconductor device
KR100563484B1 (ko) 절삭방법
CN106340490B (zh) 晶片的加工方法
CN104779204A (zh) 晶片的加工方法
JP4354769B2 (ja) ウェーハの研磨方法
CN107634032B (zh) 晶片及晶片制造方法
KR20180066864A (ko) 웨이퍼의 가공 방법
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
KR102629098B1 (ko) 웨이퍼의 가공 방법
JP5453123B2 (ja) 切削方法
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
CN115513129A (zh) 晶片的加工方法
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
JPH06275583A (ja) 面取り半導体チップ及びその面取り加工方法
JP4675559B2 (ja) 積層ウェーハの加工方法
TWI745547B (zh) 被加工物的加工方法
KR102527032B1 (ko) 금속이 노출된 기판의 가공 방법
JP6935131B2 (ja) 板状の被加工物の切断方法
TW201513193A (zh) 封裝基板之分割方法
JP2022097925A (ja) ウェーハの加工方法
CN117594529A (zh) 晶片的加工方法
JP4288570B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination