JP2023002054A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2023002054A
JP2023002054A JP2021103055A JP2021103055A JP2023002054A JP 2023002054 A JP2023002054 A JP 2023002054A JP 2021103055 A JP2021103055 A JP 2021103055A JP 2021103055 A JP2021103055 A JP 2021103055A JP 2023002054 A JP2023002054 A JP 2023002054A
Authority
JP
Japan
Prior art keywords
metal layer
wafer
streets
cutting blade
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021103055A
Other languages
English (en)
Inventor
敦嗣 久保
Atsushi Kubo
千悟 山田
Sengo Yamada
直子 山本
Naoko Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2021103055A priority Critical patent/JP2023002054A/ja
Priority to KR1020220070333A priority patent/KR20220170353A/ko
Priority to CN202210672008.7A priority patent/CN115513129A/zh
Priority to TW111122629A priority patent/TW202301448A/zh
Publication of JP2023002054A publication Critical patent/JP2023002054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0616—Grinders for cutting-off using a tool turning around the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Automation & Control Theory (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

【課題】 金属層が配設されるストリートに沿って切削ブレードで切削してウェーハを分割する際に、絶縁層同士の剥離、金属層と絶縁層との層間剥離、金属層のバリの発生を防止可能とする新規な技術を提案する。【解決手段】交差する複数のストリート１３で区画された各領域にそれぞれデバイス１１が形成されるとともに、少なくとも一部の該ストリート１３に絶縁層１７ａ，１７ｂと金属層１８が積層されたウェーハの加工方法であって、ストリート１３の幅方向（Ｙ軸方向）における金属層１８の幅１８ｗ以上の刃厚５１ｗを有する切削ブレード５１ａの先端を金属層１８の下端に至る深さに位置づけ、切削ブレード５１ａでストリート１３に沿って切削することで金属層１８を除去する除去ステップと、該除去ステップを実施した後、該ウェーハ１０を該ストリート１３に沿って分割する分割ステップと、を備えたウェーハの加工方法とする。【選択図】図６

Description

本発明は、交差する複数のストリートで区画された各領域にそれぞれデバイスが形成されるとともに、少なくとも一部の該ストリートに絶縁層と金属層が積層されたウェーハの加工方法に関する。
通常半導体デバイスは、半導体材料からなるウェーハの表面に形成された機能層で構成される。この機能層は、金属からなる配線層と、配線層間に配設される絶縁層（層間絶縁膜）とを含む。絶縁層の材料としては、いわゆるＬｏｗ－ｋ材料といわれる低誘電率材料が用いられている。
Ｌｏｗ－ｋ材料としては、ＳｉＯ２，ＳｉＯＣ，ＳｉＬＫ等の無機物系材料、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマーである有機物系材料、及びメチル含有ポリシロキサン等のポーラスシリカ材料、が知られている。
配線層が形成されるデバイス部分は、格子状に設定されるストリートによって区画された各領域に形成され、隣り合うデバイス間でストリートを跨ぐように絶縁層が積層して存在する。この絶縁層を切削ブレードで切削すると、絶縁層が雲母状に剥離し、この剥離がデバイス内の絶縁層にまで影響し、デバイス内の配線層と絶縁層との層間剥離を引き起こすことになる。
この層間剥離はデラミネーションとも呼ばれ、特許文献１では、この剥離の問題に鑑み、レーザ加工装置によりレーザ加工溝を形成した後、レーザ加工溝を切削ブレードで切削する方法について開示をしている。
特開２００６－１９０７７９号公報
しかし、一般に特許文献１に開示されるようなレーザ加工装置は高価であり、切削装置によってデラミネーションの発生を防ぎながら加工したいという要望がある。
また、ストリートにＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を構成する金属層がある場合には、レーザ加工装置でアブレーション加工を施すと、金属を含むデブリがウェーハの表面に付着し、経時的にこの金属を含むデブリが肥大化する現象が確認されている。
肥大化した金属を含むデブリがデバイスや実装基板の端子と接触すると、チップの配線や電極の短絡を引き起こすリスクがある。従って、特許文献１のようなレーザ加工装置を用いた方法でもこのリスクは存在してしまう。
なお、金属層としては、ＴＥＧ、デバイス製造時におけるアライメントパターン用マーク、研磨時のディッシング対策として埋め込まれる金属構造体など、様々なものがある。これらの金属層は、ウェーハ表面に露出しているものもあればウェーハ内に埋設されているものもあり、これらあらゆる形態の金属層を考慮する必要がある。
他方、切削装置による切削を想定した場合に、ストリートに金属層がある場合には、金属層と絶縁層との層間剥離や、金属層のバリが生じる現象が現れる。バリが生じると、ストリートにある絶縁層が押し上げられてデバイス内にある絶縁層にまで影響し、デバイス内の配線層と絶縁層との層間剥離を引き起こすことが懸念される。
本発明は、以上の問題に鑑み、金属層が配設されるストリートに沿って切削ブレードで切削してウェーハを分割する際に、絶縁層同士の剥離、金属層と絶縁層との層間剥離、金属層のバリの発生を防止可能とする新規な技術を提案するものである。
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
本発明の一態様によれば、交差する複数のストリートで区画された各領域にそれぞれデバイスが形成されるとともに、少なくとも一部の該ストリートに絶縁層と金属層が積層されたウェーハの加工方法であって、該ストリートの幅方向における該金属層の幅以上の刃厚を有する切削ブレードの先端を該金属層の下端に至る深さに位置づけ、該切削ブレードで該ストリートに沿って切削することで該金属層を除去する除去ステップと、該除去ステップを実施した後、該ウェーハを該ストリートに沿って分割する分割ステップと、を備えたウェーハの加工方法とする。
また、本発明の一態様によれば、複数のウェーハに対して該除去ステップを実施した後、該切削ブレードの先端形状を確認するブレード形状確認ステップを備える、こととする。
また、本発明の一態様によれば、該分割ステップでは、該切削ブレードよりも薄い第２切削ブレードで該ストリートに沿って切削し該ウェーハを分割する、こととする。
また、本発明の一態様によれば、該除去ステップの前に、該金属層が配設されるストリート、該ストリートの幅方向の該金属層の位置と幅、該ストリートの厚み方向の該金属層の位置と厚み、を確認する金属層確認ステップを更に備え、該金属層が配置される箇所のみについて除去ステップを実施する、こととする。
本発明の効果として、以下に示すような効果を奏する。
即ち、本発明の一態様によれば、金属層を除去する切削ブレードの刃厚は、金属層の幅よりも大きく設定されるため、金属層と絶縁層の境界部分も含め、金属層の全体を余すことなく除去することができる。層間剥離が生じ易い金属層と絶縁層の境界部分が除去されることで、ストリート内の絶縁層の層間剥離が抑えられ、ひいては、デバイス内に存在する絶縁層と配線層の間の層間剥離（デラミネーション）の発生を抑えることができる。さらに、金属層のバリや、金属層による絶縁層の押し上げなどの発生も防ぐことができる。
また、本発明の一態様によれば、除去ステップは、全てのストリートのうちの金属層が配置される箇所のみについて行うこととすることで、全体の加工時間を短縮することができる。
また、本発明の一態様によれば、金属層が完全に除去されずに残存部が形成されることを防ぐことができる。
本発明に係る加工方法により加工されるウェーハの一実施形態について示す図。 ウェーハの断面とストリートの部分を拡大して示す図。 切削装置の一実施形態について示す図。 本発明に係る加工方法の一実施形態のフローを示すフローチャート。 切削ブレードによる切削加工について示す図。 除去ステップについて説明する図。 分割ステップについて説明する図。 （Ａ）は、切削ブレードの摩耗について説明する図。（Ｂ）は、摩耗した切削ブレードにより形成される溝の断面について説明する図。
以下、本発明の実施形態について添付図面を参照して詳細に説明する。
図１は、本発明に係る加工方法により加工されるウェーハ１０の一実施形態について示す図である。
ウェーハ１０の表面１０ａには、交差する複数のストリート１３により区画された領域に、それぞれデバイス１１，１１が形成されている。ストリート１３は、互いに直交する第１方向Ｆ１、第２方向Ｆ２に伸長し、格子状に配置されるように設定されている。
ウェーハ１０の素材としては、シリコン、ガラス、サファイア、ＳｉＣ等が考えられ、特に限定されるものではない。
図２は、ウェーハの断面とストリートの部分を拡大して示す図である。
ウェーハ１０の表面１０ａには、機能層１４が積層される。ストリート１３，１３の間には、デバイス１１が形成されており、このデバイス１１の箇所においては、金属からなる複数の配線層と、配線層の間に配設された絶縁層と、が積層され集積回路が構成される。
絶縁層は、Ｌｏｗ－ｋ材料（低誘電率材料）から構成され、Ｌｏｗ－ｋ膜とも称される。Ｌｏｗ－ｋ材料としては、ＳｉＯ２，ＳｉＯＣ，ＳｉＬＫ等の無機物系材料、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマーである有機物系材料、及びメチル含有ポリシロキサン等のポーラスシリカ材料である。
ストリート１３の箇所において、複数の絶縁層１７ａ，１７ｂ・・・が積層される。この絶縁層１７ａ，１７・・・ｂは、デバイス１１部分に存在する絶縁層と連続するものである。
ストリート１３の箇所において、積層される複数の絶縁層１７ａ，１７ｂの間に金属層１８が配設される。この金属層１８は、例えば、ＴＥＧ、デバイス製造時におけるアライメントパターン用マーク、研磨時のディッシング対策として埋め込まれる金属構造体等である。
金属層１８は、図２の例のように、積層される複数の絶縁層１７ａ，１７ｂの間の複数箇所に埋設されるものもあれば、ウェーハ表面（ストリート１３の表面）に露出するものもある。
金属層１８は、一部のストリート１３に配設される場合の他、全てのストリート１３に配設される場合もある。また、金属層１８は、ストリート１３が交差する箇所に配設される場合の他、ストリート１３を挟んで隣り合うデバイス１１，１１の間の箇所に配設される場合もある。
図３は、ウェーハ１０の切削加工に用いる切削装置の一例について示す図である。
切削装置５０は、２つの切削ユニット５１，５２を有し、デュアルダイサーとして構成される。
切削装置５０の基台５５には保持テーブル６０が配設される。保持テーブル６０は、図示せぬ移動機構により加工送り方向であるＸ軸方向に往復移動するように構成される。また、図示せぬ回転機構により、水平面内で回転するように構成される。
保持テーブル６０には、ウェーハ１０がテープＴに貼着されたウェーハユニットＵが順次供給され、保持テーブル６０の保持面６１ａにおいて、ウェーハ１０がテープＴを介して吸引保持される。
基台５５上には門型形状のコラム５６が立設されており、コラム５６には、第１切削ユニット５１及び第二切削ユニット５２をそれぞれＹ軸方向及びＺ軸方向に移動可能に支持する移動機構５７，５８が設けられる。各切削ユニット５１，５２には、図示せぬモータにより回転駆動される切削ブレード５１ａ，５２ａが設けられる。
保持テーブル６０の周囲には、複数のクランプ６３や、ウォーターカバー６４が配設されている。ウォーターカバー６４の上面には、ドレスボード６７の上面を露出させて保持するサブチャックテーブル６８が設けられている。ウォーターカバー６４は保持テーブル６０とともにＸ軸方向に移動し、このウォーターカバー６４の移動に伴ってサブチャックテーブル６８もＸ軸方向に移動する。
次に、本発明にかかるウェーハの加工方法の実施例について説明する。
図４は、本発明に係る加工方法の一実施形態のフローを示すフローチャートである。以下順に各ステップについて説明する。
＜金属層確認ステップ＞
図２に示すように、
金属層が配設されるストリート１３、及び、
ストリート１３の幅方向（Ｙ軸方向）の金属層１８の位置と幅１８ｗ、
ストリート１３の厚み方向（Ｚ軸方向）の金属層１８の位置と厚み１８ｈ、
を確認するステップである。
ウェーハにおける金属層１８の配置位置や金属層１８のサイズ等の情報を含むウェーハ１０の設計情報が入手可能な場合は、この設計情報に基づいて金属層１８が存在するストリート１３、当該ストリート１３内における金属層１８のストリートの幅方向（Ｙ軸方向）の位置と幅１８ｗ（サイズ）、ストリートの厚み方向（Ｚ軸方向）の位置と厚み、が特定される。これらの情報は、コントローラ１００（図３）に記憶され、コントローラ１００では、これらの情報に基づいて後の除去ステップでの加工箇所、及び、加工条件を決定する。この他、設計情報などに基づいて、オペレータが加工条件（金属層を完全に除去するためのストリート内の切削ブレードのＹ軸方向の位置や、切込み深さなど）を入力し、コントローラに記憶させることとしてもよい。
ウェーハにおける金属層１８の配置位置や金属層１８のサイズ等の情報を含むウェーハ１０の設計情報が入手できない場合には、例えば、予め同じパターンが形成されるウェーハを切削ブレードで切削し、金属層１８が存在するストリート１３、当該ストリート１３内における金属層１８のストリートの幅方向（Ｙ軸方向）の位置と幅１８ｗ（サイズ）、ストリートの厚み方向（Ｚ軸方向）の位置と厚み、を特定し、コントローラ１００に記憶することとする。コントローラ１００では、これらの情報に基づいて後の除去ステップでの加工箇所、及び、加工条件を決定する。この他、特定したこれらの情報に基づいて、オペレータが加工条件（金属層を完全に除去するためのストリート内の切削ブレードのＹ軸方向の位置や、切込み深さなど）を入力し、コントローラに記憶させることとしてもよい。
＜除去ステップ＞
図５及び図６に示すように、ストリート１３の幅方向（Ｙ軸方向）における金属層１８の幅１８ｗ以上の刃厚５１ｗを有する切削ブレード５１ａの先端を金属層１８の下端に至る深さに位置づけ、切削ブレード５１ａでストリート１３に沿って切削することで金属層１８を除去するステップである。
これにより、ストリート１３において、切削ブレード５１ａの刃厚５１ｗに対応する範囲において、絶縁層１７ａ，１７ｂと金属層１８が除去される。切削ブレード５１ａの刃厚５１ｗは、金属層１８の幅１８ｗよりも大きく設定されるため、金属層１８と絶縁層１７ａ，１７ｂの境界部分も含め、金属層１８の全体が余すことなく除去される。
ここで、層間剥離が生じ易い金属層１８と絶縁層１７ａ，１７ｂの境界部分が除去されることで、ストリート１３内の絶縁層１７ａ，１７ｂの層間剥離が抑えられ、ひいては、デバイス１１内に存在する絶縁層と配線層の間の層間剥離（デラミネーション）の発生を抑えることができる。さらに、金属層１８のバリや、金属層１８による絶縁層の押し上げなどの発生も防ぐことができる。
また、図６に示すように、切削ブレード５１ａの刃厚５１ｗは、ウェーハ１０に存在する全ての金属層１８を除去できるように、ウェーハ１０内で最も幅の広い金属層１８の幅１８ｗよりも、大きく設定することとしてもよい。
あるいは、図３に示す切削装置５０の構成のように、刃厚の異なる切削ブレード５１ａ，５２ａを備えた２つの切削ユニット５１，５２を有する構成において、除去対象となる金属層１８の幅１８ｗ（図６）に応じて、２つの切削ユニット５１，５２を使い分けることで、全ての金属層１８を除去することとしてもよい。
また、図６に示すように、切削ブレード５１ａの先端は、深さ方向（Ｚ軸方向）において、金属層１８の下端よりも下側となるように設定されつつも、機能層１４の範囲内で切り込むことが好ましい。つまり、ウェーハ１０まで切り込まないこととするものである。
これによれば、金属層１８を確実に除去することが可能となるとともに、切り込みの際に切削ブレード５１ａにかかる負荷を小さくすることができる。そして、ウェーハ１０の加工送り速度を早くすることが可能となり、ひいては、除去ステップに要する時間を短縮化することができる。
また、この除去ステップは、全てのストリートのうちの金属層１８が配置されるストリートのみ、あるいは、各ストリートの中で金属層が配置される個所のみ、について行うこととすることで、全体の加工時間を短縮することができる。なお、全てのストリートについて、切削ブレード５１ａにより切削を行うことにより、全てのストリートに共通の浅溝１９（図７）を形成しておくこととしてもよい。
＜分割ステップ＞
図７に示すように、除去ステップを実施した後、ウェーハ１０をストリート１３に沿って分割するステップである。
図７の例は、除去ステップで使用される切削ブレード５１ａ（図６）より刃厚の薄い切削ブレード５２ａでフルカットする例であり、図３に示すデュアルダイサーにおいて、切削ユニット５１にて除去ステップを行って浅溝１９を形成した後に、もう一方の切削ユニット５２によりフルカットを行う、いわゆるステップカットを行うものである。
なお、このステップカットにおいては、各ストリート１３について、除去ステップと分割ステップが順次行われるものとする他、全てのストリート１３について除去ステップを実施した後に、分割ステップが実施されることとしてもよい。
図７に示すように、切削ブレード５２ａにより切削される際には、金属層１８（図６）は完全に除去されているため、切削ブレード５２ａによる金属層１８（図６）の切削を行うことなく、ストリートに沿って残された絶縁層１７ｃや、ウェーハ１０を切削することができる。
なお、分割ステップは、図７に示すように切削ブレード５２ａによるフルカットにて行うこととする他、レーザ加工装置によりストリートに沿って改質層を形成した後にエキスパンドして分割することや、レーザアブレーション加工により分割することとしてもよい。
＜ブレード形状確認ステップ＞
図８（Ａ）に示すように、所定のタイミングで、切削ブレード５１ａの先端形状（刃先形状）を確認するステップである。
除去ステップでは、金属層１８（図６）を完全に除去する必要があるが、図８（Ａ）に示すように、除去ステップを重ねると切削ブレード５１ａの刃先が摩耗して先端のエッジがなくなり、Ｕ字状の先端断面形状を形成することになる。この場合、図８（Ｂ）に示すように、例えば、別のウェーハ１０について除去ステップを行った際には溝の底面がＵ字状となる溝が形成されてしまい、金属層１８が完全に除去されずに残存部１８ａが形成されてしまうことになる。
そこで、例えば、予め設定された枚数のウェーハについて除去ステップを行った後などの所定のタイミングで切削ブレード５１ａの先端形状を確認し、適宜、必要な対応を取ることとするものである。これにより、金属層１８が完全に除去されずに残存部１８ａが形成されることを防ぐことができる。なお、所定のタイミングとは、予め設定された枚数のウェーハについて除去ステップを行った後の他、一つのウェーハの加工中や、一つのウェーハの加工後、なども考えられる。
必要な対応としては、例えば、金属層１８を除去できるように切り込み深さを深くする（Ｚ軸方向の高さ調整）、フラットドレスにより刃先をフラットにする、切削ブレードを交換する、などである。フラットドレスは、図３に示すドレスボード６７の上面を切削することで、刃先を平坦化することにより行われる。
切削ブレード５１ａの先端形状の確認は、例えば、まず、ウェーハの外周縁でウェーハの上方から回転する切削ブレードを下降させてウェーハに切り込むことで、切削ブレードの先端形状が両端に転写された切削痕を形成する。または、所定高さに位置づけた切削ブレードでウェーハの外周縁を切削するとともに、切削途中で切削ブレードを退避させて一端側に切削ブレードの先端形状が転写された切削痕を形成する。形成された切削痕を画像解析することで確認することができる。
または、除去ステップの実施中に、切削ブレードがウェーハのデバイスが形成されていない外周余剰領域に達した際に、切削ブレードをウェーハの上方に退避させ、形成された切削痕を画像解析してもよい。
この他にも、図３に示すサブチャックテーブル６８で試験片を保持し、試験片に切削痕を形成して切削痕を画像解析することで確認することや、ウェーハの断面を直接撮像して画像解析することで確認することとしてもよい。
以上のように、本発明によれば、金属層１８を除去する切削ブレード５１ａの刃厚５１ｗは、金属層１８の幅１８ｗよりも大きく設定されるため、金属層１８と絶縁層１７ａ，１７ｂの境界部分も含め、金属層１８の全体を余すことなく除去することができる。層間剥離が生じ易い金属層１８と絶縁層１７ａ，１７ｂの境界部分が除去されることで、ストリート１３内の絶縁層１７ａ，１７ｂの層間剥離が抑えられ、ひいては、デバイス１１内に存在する絶縁層と配線層の間の層間剥離（デラミネーション）の発生を抑えることができる。さらに、金属層１８のバリや、金属層１８による絶縁層の押し上げなどの発生も防ぐことができる。
１０ ウェーハ
１０ａ 表面
１１ デバイス
１３ ストリート
１４ 機能層
１７ａ 絶縁層
１７ｂ 絶縁層
１８ 金属層
５０ 切削装置
５１ 切削ユニット
５１ａ 切削ブレード
５２ 切削ユニット
５２ａ 切削ブレード
５５ 基台
５６ コラム
５７ 移動機構
５８ 移動機構
６０ 保持テーブル
６１ａ 保持面
６３ クランプ
６４ ウォーターカバー
６７ ドレスボード
６８ サブチャックテーブル
Ｔ テープ
Ｕ ウェーハユニット

Claims (4)

  1. 交差する複数のストリートで区画された各領域にそれぞれデバイスが形成されるとともに、少なくとも一部の該ストリートに絶縁層と金属層が積層されたウェーハの加工方法であって、
    該ストリートの幅方向における該金属層の幅以上の刃厚を有する切削ブレードの先端を該金属層の下端に至る深さに位置づけ、該切削ブレードで該ストリートに沿って切削することで該金属層を除去する除去ステップと、
    該除去ステップを実施した後、該ウェーハを該ストリートに沿って分割する分割ステップと、を備えたウェーハの加工方法。
  2. 複数のウェーハに対して該除去ステップを実施した後、該切削ブレードの先端形状を確認するブレード形状確認ステップを備える、
    ことを特徴とする請求項１に記載のウェーハの加工方法。
  3. 該分割ステップでは、
    該切削ブレードよりも薄い第２切削ブレードで該ストリートに沿って切削し該ウェーハを分割する、ことを特徴とする請求項１又は請求項２に記載のウェーハの加工方法。
  4. 該除去ステップの前に、
    該金属層が配設されるストリート、
    該ストリートの幅方向の該金属層の位置と幅、
    該ストリートの厚み方向の該金属層の位置と厚み、
    を確認する金属層確認ステップを更に備え、
    該金属層が配置される箇所のみについて除去ステップを実施する、
    ことを特徴とする請求項１乃至請求項３のいずれか一項に記載のウェーハの加工方法。
JP2021103055A 2021-06-22 2021-06-22 ウェーハの加工方法 Pending JP2023002054A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021103055A JP2023002054A (ja) 2021-06-22 2021-06-22 ウェーハの加工方法
KR1020220070333A KR20220170353A (ko) 2021-06-22 2022-06-09 웨이퍼의 가공 방법
CN202210672008.7A CN115513129A (zh) 2021-06-22 2022-06-15 晶片的加工方法
TW111122629A TW202301448A (zh) 2021-06-22 2022-06-17 晶圓的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021103055A JP2023002054A (ja) 2021-06-22 2021-06-22 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2023002054A true JP2023002054A (ja) 2023-01-10

Family

ID=84500911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021103055A Pending JP2023002054A (ja) 2021-06-22 2021-06-22 ウェーハの加工方法

Country Status (4)

Country Link
JP (1) JP2023002054A (ja)
KR (1) KR20220170353A (ja)
CN (1) CN115513129A (ja)
TW (1) TW202301448A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694845B2 (ja) 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
KR20220170353A (ko) 2022-12-29
TW202301448A (zh) 2023-01-01
CN115513129A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
KR102251260B1 (ko) 웨이퍼 가공 방법
US7952167B2 (en) Scribe line layout design
US20060292830A1 (en) Chip dicing
JP2011018906A (ja) ダイシングされた集積回路における破壊の抑制
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
CN107634032B (zh) 晶片及晶片制造方法
KR20180118656A (ko) 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
KR20180066864A (ko) 웨이퍼의 가공 방법
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP5271610B2 (ja) 半導体装置の製造方法
JP2004193382A (ja) 半導体ウェーハ及びその製造方法、半導体チップ
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
US20080153265A1 (en) Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
JP2023002054A (ja) ウェーハの加工方法
JP2006108489A (ja) 半導体装置の製造方法
CN104062855B (zh) 半导体装置的制造方法以及在该方法中使用的曝光掩模
JP4675559B2 (ja) 積層ウェーハの加工方法
US7439161B2 (en) Semiconductor device and method for manufacturing the same
TWI745547B (zh) 被加工物的加工方法
CN109979879B (zh) 半导体芯片制造方法
JP2012164872A (ja) 半導体装置の製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP2019149409A (ja) Ｌｏｗ−ｋ膜付きウエハの分断方法
JP4288570B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240423