CN104062855B - 半导体装置的制造方法以及在该方法中使用的曝光掩模 - Google Patents

半导体装置的制造方法以及在该方法中使用的曝光掩模 Download PDF

Info

Publication number
CN104062855B
CN104062855B CN201410091573.XA CN201410091573A CN104062855B CN 104062855 B CN104062855 B CN 104062855B CN 201410091573 A CN201410091573 A CN 201410091573A CN 104062855 B CN104062855 B CN 104062855B
Authority
CN
China
Prior art keywords
chip
line pattern
scribe line
mask
surface protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410091573.XA
Other languages
English (en)
Other versions
CN104062855A (zh
Inventor
西村武义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104062855A publication Critical patent/CN104062855A/zh
Application granted granted Critical
Publication of CN104062855B publication Critical patent/CN104062855B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种能够减小裂纹的产生概率且降低制造成本的半导体装置的制造方法以及在该方法中使用的曝光掩模。本发明通过在表面保护膜（3）的划线图案（200a）中，从最外周的划线（200b）的交叉部分（200c）朝向外周而形成突出部分（200d），从而减小在芯片形成部分（21）产生的裂纹的产生概率，实现制造成本的降低。

Description

半导体装置的制造方法以及在该方法中使用的曝光掩模
技术领域
本发明涉及具有用切割刀来切割晶片的工序的半导体装置的制造方法以及在该方法中使用的曝光掩模。
背景技术
作为半导体装置的制造工序，有用切割刀沿着形成于表面保护膜的划线来切割晶片的工序。在该工序中，在晶片的外周部常常会切割未形成划线的部分。以下说明该晶片的切割工序。
图16是用于形成划线的中间掩模51的主要部分的俯视图。中间掩模51是缩小曝光掩模，具有多个芯片形成部分52。在图16中示出形成4个芯片形成部分52的情况。该芯片形成部分52被划线图案53分离。划线图案53由包围芯片形成部分52的划线54和分离相互邻接的芯片形成部分52的网格状的划线54构成。
图17是用于形成划线的等倍曝光掩模57的主要部分的俯视图。该等倍曝光掩模57是以一次曝光而使晶片1的整个区域曝光且能够对形成于未图示的晶片58上的金属膜以及表面保护膜等进行图形化的掩模。
如此，在图16的中间掩模51以及图17的等倍曝光掩模57等的现有的曝光掩模中，从最外周的划线54的交叉部分55朝向外周未形成划线的突出部分56（虚线）。
图18是使用中间掩模51对晶片1上的抗蚀剂61进行了曝光时的划线图案62的俯视图。
曝光时使晶片1在前后左右逐步移动，每次晶片1停止时重复对晶片1的抗蚀剂61进行曝光。通过这时的一次曝光使中间掩模51的图案在抗蚀剂61被缩小曝光，中间掩模51的划线图案被转印到该抗蚀剂61，重复进行曝光，由此在晶片1上的抗蚀剂形成划线图案62。这里，将一次曝光称作单曝光，将由该单曝光而形成在抗蚀剂61的图案称作单曝光图案63。在大直径的晶片1上曝光次数为数十次左右，由于在晶片整面形成芯片，因此若使曝光区域缩小，则曝光次数达到数百次。
例如，在使用了中间掩模51的情况下，抗蚀剂61的划线图案62以相互邻接的单曝光图案63在最外周的划线64重合的方式曝光而形成。使用该抗蚀剂61的划线图案62蚀刻表面保护膜71而在未图示的表面保护膜71形成划线图案72（未图示）。由粗虚线包围的区域表示单曝光图案63的区域，在图18中由粗虚线示出形成在抗蚀剂61的2个单曝光图案63，示出在构成该单曝光图案63的最外周的划线64重合的状态。由于芯片形成部分74的数量增加，因此单曝光图案63形成为在外周部从晶片1部分地超出。在图18中，单曝光图案63在上方、右侧以及左侧下方超出晶片1。
另外，图18的圆形记号66表示沿着在表面保护膜71形成的划线73切割晶片1时容易发生裂纹（包括崩角）的部分。另外，箭头E表示切割方向。这里，崩角是指由于切割而从切割端面至芯片内部产生的崩碎和/或裂纹等的缺陷。
图19是使用等倍曝光掩模9对晶片1上的抗蚀剂61进行了曝光时的划线图案62的俯视图。划线64形成为不从晶片1超出。该情况下图19的圆形记号66也表示切割晶片1时容易发生裂纹（包括崩角）的部分。另外，箭头E表示切割方向。
图20是从箭头G的方向观察形成在图18或者图19的抗蚀剂61的划线图案62的F部的主要部分立体图。划线64由抗蚀剂61的侧壁夹持而形成。在划线64露出有表面保护膜71。
图21是使用图18或者图19的抗蚀剂61的划线图案62而形成的表面保护膜71的划线图案72的主要部分立体图。划线73被表面保护膜71的侧壁夹持。该表面保护膜71的侧壁71a与芯片形成部分74的端部74a距离10μm左右。另外，最外周的划线73的外侧的表面保护膜71下方常常形成有与在芯片形成部分74形成的金属膜75相同的金属膜。晶片1的表面（硅面）从划线73露出。
另外，由虚线表示的切割刀76在从里侧朝向面前的箭头H的方向上沿着划线73行进。该表面保护膜71通常由聚酰亚胺等形成，基底有铝、硅等的金属膜75。
图22是表示使用切割刀76沿着划线73切割晶片1的情况的主要部分立体图。在图22中示出沿着划线73由切割刀76来进行的晶片1的切割为朝向从划线73的左侧向右侧的箭头78的方向使旋转79的切割刀76行进的情况。形成有与沿左右延伸的划线73正交的划线73（一部分由虚线示出），沿着该正交的划线73从里侧朝向面前侧切割晶片1而形成芯片。
在该切割时，在使用如所述图18所示的抗蚀剂掩模而形成了的图21的表面保护膜71的划线图案72中，存在以下问题。即，常常在位于与图18的圆形记号66对应的交叉部分80的附近的芯片形成部分74（与最外周的划线73相邻的芯片形成部分）产生裂纹77而成为不合格品。如前所述，切割刀76从左侧切入朝向右侧一边旋转一边行进。另外，从里侧朝向面前侧行进。产生裂纹77的部分是与最外周的划线73的交叉部分80相邻而配置的芯片形成部分74。
接着，说明在切割晶片1时产生裂纹77的机理。
图23是推测说明切割时产生裂纹77的机理的图。图23（a）是开始切割表面保护膜71（包括金属膜200）的图。图23（b）是切割刀76的前端部到达划线73的时刻的图。图23（c）是切割刀76沿着划线73行进的图。图23是表示最外周的划线73的交叉部分80附近的图，划线73交叉为T字型。
从图23（a）到图23（b）时，切割刀76的前端部与表面保护膜71（也包括基底的金属膜200）接触，一边切开表面保护膜71一边行进。这时，如图24所示，在一边切割表面保护膜71（也包括基底的金属膜200）一边行进的切割刀76产生微小的振动81。该振动81被传导到表面保护膜71和位于该表面保护膜71（也包括基底的金属膜200）下方的晶片1，从而应力被施加于表面保护膜71（也包括基底的金属膜200）和晶片1。该应力变大时在晶片1产生裂纹77（包括崩角）。
从图23（b）到图23（c）时，由所述应力而导致在晶片1产生的裂纹77继续延伸。从图23（b）的时刻开始，切割刀76的前端部不与表面保护膜71接触，因此所述应力随着切割刀76沿着划线73行进而减小。即，随着从切割刀76与表面保护膜71接触的部分离开，所述应力变小，裂纹77的延伸变弱。
该切割刀76与表面保护膜71接触而产生的所述应力在从划线73的端部73a前进100μm左右的部分几乎消失（在该部分的裂纹77的产生概率为0.1％左右的数量级）。因此，划线73的宽度W被设定为100μm左右。
图25是表示未形成划线73而使切割刀76在晶片1的外周部的表面保护膜71和基底的金属膜75行进来切割晶片1的状态的主要部分的截面图。由于在用切割刀76切割的部分具有表面保护膜71和金属膜75，切割刀76与该表面保护膜71以及金属膜75接触，从而在切割刀76产生微小的振动81。由因该振动81而产生的应力在晶片1产生裂纹77，该裂纹77延伸至芯片形成部分74。
另外，在专利文献1的例如图1中，记载了使曝光膜延伸至主芯片的端部的中间掩模。
另外，在专利文献2中，记载了为了在晶片的外周部的划线不保留有多余的图案而使用划线用的专用中间掩模的方法。
另外，在专利文献3中，记载了利用负性抗蚀剂使导电膜不保留在最外周的区域的方法。
现有技术文献
专利文献
专利文献1：日本特开平2-135343号公报
专利文献2：日本特开平1-260451号公报
专利文献3：日本特开2002-216281号公报
发明内容
技术问题
如前所述，即使在切割刀76沿着划线73行进100μm以上的部分，也以某种概率产生裂纹。因此，近年来，强烈要求实现使该裂纹77（也包括崩角）的产生概率比现有情况降低，提高合格率，实现成本的降低。尤其是，在车载用元件中，需要使不合格率极度低至ppm以下的数量级。作为上述问题的对策，考虑以下方案。
图26是表示使用中间掩模51而曝光至晶片1的外周的情况的图。如此，通过在外周部的整个区域形成划线73，从而能够使得切割刀76不接触表面保护膜71和/或基底的金属膜75而切割晶片1。因此，能够使裂纹77的产生概率极度降低。
但是，增加曝光次数（曝光数）会导致曝光装置的能力的降低，处理时间增长，从而制造成本增大。
另外，如图26所示，在将划线73形成至晶片1的外周部的情况下，将包含通过外观检查不能去除的图案缺损的芯片（原本就不合格的芯片）判定为合格而装配的概率变大，对半导体装置的可靠性产生担忧。
另外，在使用上述的现有的中间掩模51或者等倍曝光掩模57而在表面保护膜形成划线图案72的情况下，也有可能在切割晶片1时将裂纹77（包括崩角）导入位于外周部的芯片形成部分74。因此，需要进行外观检查。但是，几乎不可能由该外观检查而完美地将不合格芯片去除。因此，事先不对预想到产生不合格芯片的晶片1的外周部的芯片形成部分进行外观检查而将位于该部分的芯片全部视为不合格。但是，在该方法中，有可能将合格芯片作为不合格芯片排除，因此可导致合格率降低，制造成本增加。
技术方案
本发明的目的在于解决上述问题，而提供一种能够使裂纹的产生概率减小，降低制造成本的半导体制造方法以及在该方法中使用的曝光掩模。
为了实现上述目的，在方案1的描绘有划线图案的曝光掩模中，所述划线图案具有突出部，所述突出部延伸至比位于该划线图案的最外周的两根划线交叉的部分更靠外周侧的位置。
另外，在方案1所记载的发明中，优选为所述突出部的长度为100μm乘以掩模的倍率而得的值以上的曝光掩模。
另外，在方案1或2所记载的发明中，优选为所述突出部的长度为500μm乘以掩模的倍率而得的值以下的曝光掩模。
另外，在方案1至3任一项所记载的发明中，优选为所述曝光掩模是中间掩模或者等倍曝光掩模。
另外，在方案5的具有沿着划线由切割刀切割半导体晶片的工序的半导体装置的制造方法中，包括：转印工序，使用描绘有划线图案的曝光掩模将所述划线图案转印到涂敷在表面保护膜的表面层上的抗蚀剂，所述表面保护膜覆盖在所述半导体晶片上；显影工序，通过显影选择性地去除所述划线图案部的抗蚀剂；蚀刻工序，将所述抗蚀剂作为掩模，选择性地蚀刻去除了所述抗蚀剂的划线图案部的表面保护膜而形成划线；和切割工序，使用切割刀沿着所述划线切割该划线的内部，使所述半导体晶片芯片化，其中，所述曝光掩模具有一个或者多个芯片图案，被描绘在所述曝光掩模的划线图案具有突出部，所述突出部延伸至比位于该划线图案的最外周的两根划线交叉的部分更靠外周侧的位置，通过所述转印工序而使所述突出部被转印到所述划线图案的所述半导体晶片上的最外周部的所述抗蚀剂，通过所述显影工序选择性地去除具有所述突出部的划线图案部的抗蚀剂，通过所述蚀刻工序选择性地蚀刻具有所述突出部的划线图案部下方的所述表面保护膜，由此形成在所述突出部下方的所述表面保护膜形成有突出去除部的划线，通过所述切割工序沿着所述划线的突出去除部切割该突出去除部的内侧的所述半导体晶片。
另外，在方案5所记载的半导体装置的制造方法中，优选为所述突出去除部的长度为100μm以上。
另外，在方案5或6所记载的半导体装置的制造方法中，所述突出去除部的长度为500μm以下。
另外，在方案5至7任一项所记载的半导体装置的制造方法中，优选为所述表面保护膜为聚酰亚胺。
另外，在方案5至8任一项所记载的半导体装置的制造方法中，优选为在所述表面保护膜的基底有金属膜。
另外，在方案5至9任一项所记载的半导体装置的制造方法中使用的所述曝光掩模优选为中间掩模或者等倍曝光掩模。
发明的效果
在本发明中，在表面保护膜的划线图案中，通过在最外周的划线的交叉部分朝向外周形成突出部分，从而能够使得在芯片形成部分产生裂纹的产生概率减小，充分降低不合格率，另外也能够实现制造成本的降低。
附图说明
图1是本发明的一实施例的半导体装置的主要部分的制造工序图。
图2是接着图1的本发明的一实施例的半导体装置的主要部分的制造工序图。
图3是接着图2的本发明的一实施例的半导体装置的主要部分的制造工序图。
图4是接着图3的本发明的一实施例的半导体装置的主要部分的制造工序图。
图5是接着图4的本发明的一实施例的半导体装置的主要部分的制造工序图。
图6是接着图5的本发明的一实施例的半导体装置的主要部分的制造工序图。
图7是接着图6的本发明的一实施例的半导体装置的主要部分的制造工序图。
图8是接着图7的本发明的一实施例的半导体装置的主要部分的制造工序图。
图9是图1的正面元件结构120的说明图，（a）在是晶片端部附近形成的正面元件结构120的主要部分截面图，（b）是晶片1的主要部分俯视图。
图10是在图3的工序中使用的曝光掩模的主要部分的俯视图，图10（a）是中间掩模8的主要部分俯视图，图10（b）是等倍曝光掩模9的主要部分俯视图。
图11是在图4的工序中对晶片1上的抗蚀剂4形成了抗蚀剂划线图案10的图，（a）是主要部分俯视图、（b）是从（a）的A部的箭头B方向观察的主要部分立体图。
图12是在图5的工序中对晶片1上的表面保护膜3形成了保护膜划线图案17的图，（a）是主要部分俯视图，（b）是从（a）的C部的箭头D方向观察的主要部分立体图。
图13是在图6的工序中，沿着划线14（箭头G的方向）由切割刀19切割晶片1的主要部分立体图。
图14示出中间掩模8的划线图案，（a）是突出部分的长度L3短的情况的图，（b）是突出部分的长度L3长的情况的图。
图15是在等倍曝光掩模9的划线图案中突出部分的长度L3延伸到晶片1的外周端的情况的图。
图16是用于形成划线的现有的中间掩模51的主要部分俯视图。
图17是用于形成划线的现有的等倍曝光掩模57的主要部分俯视图。
图18是使用中间掩模51来曝光晶片1上的抗蚀剂61时的划线图案62的俯视图。
图19是使用等倍曝光掩模57来曝光晶片1上的抗蚀剂61时的划线图案62的俯视图。
图20是从箭头G的方向观察形成在图18或者图19的抗蚀剂61的划线图案62的F部的主要部分立体图。
图21是使用图18或者图19的抗蚀剂61的划线图案62而形成的表面保护膜71的划线图案72的主要部分立体图。
图22是示出使用切割刀76，沿着划线73切割晶片1的情况的主要部分立体图。
图23是推测说明切割时产生裂纹77的机理的图。（a）是开始切割表面保护膜71的图。（b）是切割刀76的前端部到达划线73的时刻的图。（c）是切割刀76沿着划线73行进的图。
图24是表示由切割刀切割表面保护膜71的情况的图。
图25是表示未形成划线73而使切割刀76在晶片1的外周部的表面保护膜71和基底的金属膜75行进，来切割晶片1的状态的主要部分截面图。
图26是表示使用中间掩模51，使晶片1移动，曝光至晶片1的外周的情况的图。
符号说明
1、58 晶片
1a 背面
3、71 表面保护膜
4、61 抗蚀剂
5、11、14、14a、14b、14c、54、64、73、200b 划线
6、12、15、55、80、200c 交叉部分
7、13、16、56、200d 突出部分
8、51 中间掩模
9、57 等倍曝光掩模
10、10a 抗蚀剂划线图案
17 保护膜划线图案
10b 曝光部分
14a 外侧端部
18 片材
19、76 切割刀
20 芯片
20a 合格芯片
20b 不合格芯片
21、52、74 芯片形成部分
22 切割部分
25 端部
53、62、72、200a 划线图案
63 单曝光图案
71a 侧壁
73a、74a 端部
75、200 金属膜
77 裂纹
79 旋转
81 振动
111 扩散层
112 背面电极
120 正面元件结构
具体实施方式
（实施方式1）
说明作为本发明的实施方式1的半导体装置的制造方法。
图1～图8是本发明的一实施例的半导体装置的制造方法，是按照工序的顺序示出主要部分制造工序图。该制造工序图是沿图9（b）的X2-X2线截断的截面图。作为半导体装置，为二极管、BJT（双极晶体管）、MOSFET（MOS型场效应晶体管）、IGBT（绝缘栅型双极晶体管）、晶闸管、IC（集成电路）等。
在图1的工序中，为了在晶片1形成多个元件（芯片），如图9所示，在晶片1的正面侧的芯片形成部分21形成各种扩散层。进一步地，形成电极等的金属膜、绝缘膜（层间绝缘膜105和/或栅绝缘膜103以及未图示的场效氧化膜等）以及表面保护膜3而形成正面元件结构120。另外，在晶片1的背面侧形成扩散层111和背面电极112。但是，在该工序中，在形成电极等的金属膜200形成划线200b，而在由聚酰亚胺等形成的表面保护膜3还未形成保护膜划线图案17。
在该表面保护膜3的内部形成未图示金属膜200、绝缘膜等。另外，图9所示的金属膜200（例如，材质为铝、硅）为数μm的厚度。在形成于金属膜200的划线图案200a形成有从最外周的划线200b的交叉部分200c朝向外周的突出部分200d（长度为L0）。突出部分200d的长度L0比后述的长度L3长10μm左右。另外，划线200b的宽度W0比后述的宽度W宽10μm左右（也有相同的情况）。另外，在图1的符号中，符号21是芯片形成部分。
图9是说明图1的正面元件结构120的图，图9（a）是在晶片端部附近形成的正面元件结构120的主要部分截面图，图9（b）是晶片1的主要部分俯视图。图9（a）是沿图9（b）的X2-X2线截断的主要部分截面图。另外，在图9（b）中，用直线表示划线。在此，图9（a）-9（b）中的符号是IGBT(绝缘栅型双极晶体管)的情况。符号101为阱区、符号102为发射区、符号103为栅绝缘膜、符号104为栅电极、符号105为层间绝缘膜、符号106为发射电极、符号107为截断区域、符号108为截断电极、符号3为表面保护膜、符号120为正面元件结构、符号111为扩散层（集电极层）、符号112为背面电极（集电极电极）、符号21为芯片形成部分。发射电极106、截断电极108由上述的金属膜200形成。另外，图9（a）中的点标记113表示阱区101持续存在。
接着，在图2的工序中，在表面保护膜3上覆盖抗蚀剂4。
接着，在图3的工序中，为了在抗蚀剂4形成抗蚀剂划线图案10而使用曝光掩模进行曝光，将抗蚀剂划线图案10转印到抗蚀剂4（曝光部分10b）。曝光掩模是中间掩模8或者等倍曝光掩模9。另外，在曝光掩模描绘划线图案，该划线图案具有从图10的最外周的划线5的交叉部分6朝向外周延伸的突出部分7。
接着，在图4的工序中，使曝光了的抗蚀剂4显影，选择性地去除抗蚀剂4，以使具有朝向图11所示的最外周的划线11的交叉部分12的外周的突出部分13的抗蚀剂划线图案10的一部分开口。由此，在抗蚀剂4形成抗蚀剂划线图案10。
接着，在图5的工序中，将选择性地去除该抗蚀剂划线图案10的抗蚀剂4作为掩模，选择性地蚀刻表面保护膜3。由此，在具有朝向最外周的划线14的交叉部分15的外周而延伸的突出部分16的保护膜划线图案17上，使图12所示的表面保护膜3开口。接着，去除抗蚀剂4。在该表面保护膜3进行了开口的保护膜划线图案17形成为比图9（b）所示的基底的金属膜200的划线图案200a稍微小一些（例如、金属膜200（截断电极108）和表面保护膜3的间隔小至10μm左右程度）。因此，划线14成为被表面保护膜3的侧壁夹持的状态。另外，表面保护膜3的划线14的宽度W为100μm左右。
接着，在图6的工序中，将晶片1的背面1a粘贴于具有粘着性的树脂片材18。接着，沿着划线14，在露出于划线14的内部的晶片1的正面由切割刀19切割晶片1而使芯片20单独成片。被切割而单独成片了的晶片1的各单独片的侧面为芯片20的侧面，成为切割部分22。在图6中，左侧的划线14a表示切割后的状态，中央的划线14b表示正在切割的状态，右侧的划线14c表示还没切割的状态。
接着，在图7的工序中，在处于粘贴于片材18的状态下的芯片20通过外观检查来检查是否有裂纹（包括崩角）和/或图案缺损，从而判断芯片20是否合格（合格芯片20a、不合格芯片20b）。
接着，在图8的工序中，将合格芯片20a从片材18分离，在进行了焊接等的装配之后，测定其特性，装配成为符合规格的芯片，从而完成半导体装置。在图8中示出分离了合格芯片20a的状态。
（实施方式2）
说明根据本发明的实施方式2的曝光掩模。
图10是在图3的工序中使用的曝光掩模的主要部分俯视图，图10（a）是中间掩模8的主要部分俯视图，图10（b）是等倍曝光掩模9的主要部分俯视图。在图10（a）以及图10（b）的曝光掩模描绘有划线的图案（划线图案），在划线的内部描绘有元件的图案。这里，通常元件的结构与划线图案分别进行，省略由附图来记述元件的图案。
在图10（a）中，描绘于曝光掩模的划线图案具有突出部分7，该突出部分从最外周的划线的交叉部分6朝向外周延伸划线。该曝光掩模安装于曝光机（步进电机等），通过步进重复（曝光的反复）而曝光未图示抗蚀剂4。由此，抗蚀剂划线图案10被转印到抗蚀剂4。其结果为，在抗蚀剂4的抗蚀剂划线图案10a形成突出部分7，该突出部分7通过从位于晶片的最外周侧的、划线5的交叉部分6朝向外周延伸划线而突出。
在图10（b）中，形成有从等倍曝光掩模9的抗蚀剂划线图案10a的最外周的划线5的交叉部分6朝向外周延长划线5的突出部分7。根据曝光而将图案等倍地转印形成于抗蚀剂4，而形成抗蚀剂4的抗蚀剂划线图案10。
中间掩模8的曝光、转印的倍率有2倍、5倍这样的值。由此，使描绘在中间掩模8（即，曝光掩模）的突出部分7的长度为晶片上的期望的长度乘以中间掩模的倍率而得的长度即可。
在中间掩模8以及等倍曝光掩模9的任一种曝光掩模中，都设置了从最外周的划线5的交叉部分6朝向外周延伸的突出部分7。使在曝光掩模上的突出部分7的长度L1’为在晶片上的突出部分7的长度L1乘以曝光掩模的倍率α的长度。即，L1’＝αL1，α为2、5等。以下，尤其是在没有事先说明的情况下，使突出部分7的长度为晶片上的长度L1。使该突出部分7的长度L1为100μm以上即可。优选地，使该突出部分7的长度L1为100μm以上500μm以下即可。后述详细说明该突出部分7的长度L1。
图11是在图4的工序中对晶片1上的抗蚀剂4形成了抗蚀剂划线图案10的图，图11（a）是主要部分俯视图、图11（b）是从图11（a）的Ａ部分的箭头B方向观察的主要部分立体图。在使用中间掩模8以及等倍曝光掩模9的情况下，在最外周的划线11的交叉部分12形成朝向外周的突出部分13。当该突出部分13的长度为L2时，几乎没有由于曝光而造成的长度的误差，因此视为与长度L1相同。使该长度L2为100μm以上即可。优选地，为100μm以上500μm以下。
在此，在通过显影而去除曝光于抗蚀剂4的抗蚀剂划线图案10的情况下，该长度L2为不引起边缘腐蚀的情况的长度。边缘腐蚀是指例如与曝光掩模上的划线图案的端部相比，表面保护膜3的端部后退到划线的内侧，是指其后退量的长度。在此，在进行了曝光的抗蚀剂4的显影中，可以认为不产生该边缘腐蚀。另外，划线11的宽度W1也是突出部分13的宽度。
图12是在图5的工序中对晶片1上的表面保护膜3形成了保护膜划线图案17的图，图12（a）是主要部分俯视图，图12（b）是从图12（a）的C部分的箭头D方向观察的主要部分立体图。在形成于表面保护膜3（也包括基底的金属膜200）的保护膜划线图案17中，从最外周的划线14的交叉部分15朝向外周形成有突出部分16。使该突出部分16的长度为L3。
在将形成了抗蚀剂划线图案10的抗蚀剂4作为掩模来选择性地蚀刻表面保护膜3的情况下，表面保护膜3的端部被边缘腐蚀。因此，进行了蚀刻的表面保护膜3的开口宽度W2与抗蚀剂划线图案10的开口宽度W1相比，是表面保护膜3的一侧的边缘腐蚀量D的2倍大。
在由保形成护膜划线图案17的蚀刻引起边缘腐蚀的情况下，设定长度L1以及L1’，以使表面保护膜3的保护膜划线图案17的突出部分16的长度L3成为上述的范围。即，L1＝L3＋D。使该L3为100μm以上即可。优选为100μm以上500μm以下。
另外，在芯片形成部分21形成包括图9（a）的金属膜200的正面元件结构120。
图13是在图6的工序中沿着划线14（箭头G的方向）由切割刀19切割晶片1的主要部分立体图。
切割刀19的前端部位于划线14上。朝向划线14的交叉部分15的外周设置有L3的长度的突出部分16。由此，在表面保护膜3以及表面保护膜3的基底的晶片等，能够降低在大范围传导的裂纹产生概率。用于切割晶片1的切割刀19的直径例如为3cm～6cm左右。
如前所述，通过设置突出部分16，能够使从切割刀19与表面保护膜3（包括基底的铝、硅的金属膜）接触的部分到芯片形成部分21的距离Ｐ增大。由此，能够抑制裂纹的产生和其向芯片形成部分21的传导。
当划线14的宽度W为100μm时，表面保护膜的厚度为10μm左右，金属膜的厚度为数μm左右。使突出部分16的长度L3（从最外周的划线14的外侧端部14a开始的长度）为100μm～500μm。由此，晶片1的厚度在100μm～300μm左右的范围内，能够使裂纹的产生概率大幅度降低（推定为ppm的量级）。长度L3不足100μm时难以使裂纹的产生概率降低至ppm量级。另外，虽然使长度L3越大，裂纹的产生概率越小，从而优选，但是发生如下的缺陷。
中间掩模8的情况下，如图14所示，当突出部分的长度L3过大时，集中了芯片形成部分21的有效区域Q减小。因此，需要使芯片20的大小变小，难以形成大尺寸的芯片。在形成小尺寸的芯片且在1次曝光纳入的芯片数量变少的情况下，曝光次数增加。另外，当使芯片20的大小相同时，曝光掩模的突出部分7的长度L1的部位J成为无效区域（虽然在图14（b）仅示出一个部位J，但周围整个区域都是无效区域）。因此，需要减少在中间掩模8配置的芯片数，增加在晶片1曝光的曝光次数。因此，中间掩模8的情况下，使突出部分7的长度L1为500μm以下即可。
另一方面，等倍曝光掩模9的情况下，没有像由中间掩模8产生的限制，因此可以使突出部分7的长度L1为500μm以上，极端的情况下，如图15所示，也可以使突出部分7延伸至晶片1的端部25附近。
如前所述，通过在表面保护膜3的保护膜划线图案17设置突出部分16，从而能够使得切割晶片1时裂纹的产生概率减小，能够降低半导体装置的制造成本。
需要说明的是，对裂纹的产生概率影响最大的是保护膜划线图案17的突出部分16的长度L3，若表面保护膜3和/或金属膜200的膜厚在通常形成的范围内，则影响很小。

Claims (8)

1.一种曝光掩模，其描绘有划线图案，其特征在于，
所述划线图案具有突出部，所述突出部延伸至比位于该划线图案的最外周的两根划线交叉的部分更靠外周侧的位置，
所述突出部的长度为100μm乘以掩模的倍率而得的值以上。
2.如权利要求1所述的曝光掩模，其特征在于，
所述突出部的长度为500μm乘以掩模的倍率而得的值以下。
3.如权利要求1或2所述的曝光掩模，其特征在于，
所述曝光掩模是中间掩模或者等倍曝光掩模。
4.一种半导体装置的制造方法，具有沿着划线由切割刀切割半导体晶片的工序，其特征在于，包括：
转印工序，使用描绘有划线图案的曝光掩模将所述划线图案转印到涂敷在表面保护膜的表面层上的抗蚀剂，所述表面保护膜覆盖在所述半导体晶片上；
显影工序，通过显影选择性地去除所述划线图案部的抗蚀剂；
蚀刻工序，将所述抗蚀剂作为掩模，选择性地蚀刻去除了所述抗蚀剂的划线图案部的表面保护膜而形成划线；和
切割工序，使用切割刀沿着所述划线切割该划线的内部，使所述半导体晶片芯片化，
其中，
所述曝光掩模具有一个或者多个芯片图案，
被描绘在所述曝光掩模的划线图案具有突出部，所述突出部延伸至比位于该划线图案的最外周的两根划线交叉的部分更靠外周侧的位置，
通过所述转印工序而使所述突出部被转印到所述划线图案的所述半导体晶片上的最外周部的所述抗蚀剂，
通过所述显影工序选择性地去除具有所述突出部的划线图案部的抗蚀剂，
通过所述蚀刻工序选择性地蚀刻具有所述突出部的划线图案部下方的所述表面保护膜，由此形成在所述突出部下方的所述表面保护膜形成有突出去除部的划线，
通过所述切割工序沿着所述划线的突出去除部切割该突出去除部的内侧的所述半导体晶片，
所述突出去除部的长度为100μm以上。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
所述突出去除部的长度为500μm以下。
6.如权利要求4或5所述的半导体装置的制造方法，其特征在于，
所述表面保护膜为聚酰亚胺。
7.如权利要求4或5所述的半导体装置的制造方法，其特征在于，
在所述表面保护膜的基底有金属膜。
8.如权利要求4或5所述的半导体装置的制造方法，其特征在于，
所述曝光掩模为中间掩模或者等倍曝光掩模。
CN201410091573.XA 2013-03-19 2014-03-13 半导体装置的制造方法以及在该方法中使用的曝光掩模 Expired - Fee Related CN104062855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-055980 2013-03-19
JP2013055980A JP6248401B2 (ja) 2013-03-19 2013-03-19 半導体装置の製造方法およびそれに用いられる露光マスク

Publications (2)

Publication Number Publication Date
CN104062855A CN104062855A (zh) 2014-09-24
CN104062855B true CN104062855B (zh) 2017-09-19

Family

ID=51550633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410091573.XA Expired - Fee Related CN104062855B (zh) 2013-03-19 2014-03-13 半导体装置的制造方法以及在该方法中使用的曝光掩模

Country Status (3)

Country Link
US (1) US9601440B2 (zh)
JP (1) JP6248401B2 (zh)
CN (1) CN104062855B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149743A1 (ja) * 2016-03-04 2017-09-08 新電元工業株式会社 ワイドギャップ型半導体装置
JP7443097B2 (ja) * 2020-03-09 2024-03-05 キオクシア株式会社 半導体ウェハおよび半導体チップ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1572738A (zh) * 2003-06-05 2005-02-02 三星钻石工业股份有限公司 脆性材料基板的划线方法及其装置
CN101022081A (zh) * 2006-02-08 2007-08-22 精工电子有限公司 制造半导体器件的方法
CN102668132A (zh) * 2009-06-10 2012-09-12 克里公司 发光二极管(led)晶圆的前端划线以及结果器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07117744B2 (ja) 1988-04-12 1995-12-18 富士通株式会社 ダイシングラインの形成方法
US4849313A (en) * 1988-04-28 1989-07-18 Vlsi Technology, Inc. Method for making a reticle mask
JPH0812416B2 (ja) 1988-11-16 1996-02-07 富士通株式会社 マスク
JPH0480762A (ja) * 1990-07-23 1992-03-13 Canon Inc 位置検出装置及びその検出方法
JPH04192329A (ja) * 1990-11-24 1992-07-10 Fuji Electric Co Ltd 半導体装置用ウエハの処理方法
KR100225761B1 (ko) * 1996-06-04 1999-10-15 윤종용 레티클 마스크 설계 방법
JP2944573B2 (ja) 1997-06-05 1999-09-06 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP2000133778A (ja) 1998-10-27 2000-05-12 Seiko Instruments Inc Ｌｃｄコントローラｉｃ用フューズトリミング回路
JP2001250799A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体ウェハおよび半導体装置
JP2001320019A (ja) 2000-05-08 2001-11-16 Seiko Instruments Inc 半導体装置の製造方法
JP2002100761A (ja) 2000-09-21 2002-04-05 Mitsubishi Electric Corp シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
JP2002246281A (ja) 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
JP2003110029A (ja) 2001-06-27 2003-04-11 Fuji Electric Co Ltd 半導体装置、そのトリミング方法およびデータ記憶回路
JP2004146487A (ja) 2002-10-23 2004-05-20 Renesas Technology Corp 半導体装置の製造方法
JP4288573B2 (ja) * 2003-06-09 2009-07-01 富士電機ホールディングス株式会社 半導体ウェハのチップ化方法
JP4741822B2 (ja) 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
JP4617150B2 (ja) * 2004-12-09 2011-01-19 キヤノン株式会社 ウエハのダイシング方法
JP2006294903A (ja) 2005-04-12 2006-10-26 Nec Electronics Corp ヒューズトリミング回路
JP2007027324A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
US7755207B2 (en) * 2005-07-27 2010-07-13 Ricoh Company, Ltd. Wafer, reticle, and exposure method using the wafer and reticle
JP2008103433A (ja) * 2006-10-18 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5139689B2 (ja) 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
JP2013007619A (ja) 2011-06-23 2013-01-10 Seiko Instruments Inc ロジック回路及び電圧検出回路
JP5821490B2 (ja) * 2011-10-04 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1572738A (zh) * 2003-06-05 2005-02-02 三星钻石工业股份有限公司 脆性材料基板的划线方法及其装置
CN101022081A (zh) * 2006-02-08 2007-08-22 精工电子有限公司 制造半导体器件的方法
CN102668132A (zh) * 2009-06-10 2012-09-12 克里公司 发光二极管(led)晶圆的前端划线以及结果器件

Also Published As

Publication number Publication date
CN104062855A (zh) 2014-09-24
US9601440B2 (en) 2017-03-21
JP2014183141A (ja) 2014-09-29
US20140287568A1 (en) 2014-09-25
JP6248401B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
CN106469683B (zh) 用于具有栅极间隔件保护层的半导体器件的方法和结构
IT201900006736A1 (it) Procedimenti di fabbricazione di package
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
TW201517153A (zh) 從晶圓背側及前側切割晶圓
CN104637877B (zh) 半导体芯片的制造方法、半导体芯片及半导体装置
CN104062855B (zh) 半导体装置的制造方法以及在该方法中使用的曝光掩模
TWI663521B (zh) 提供積體電路佈局的方法
JP2008028243A (ja) 半導体装置
WO2020258866A1 (zh) 晶圆及其制作方法、半导体器件
JP2015106693A (ja) 半導体ウェハ及び半導体装置の製造方法
JP2007311750A (ja) 半導体素子の形成方法
WO2020258865A1 (zh) 晶圆及其制作方法、半导体器件
JP2005191567A (ja) 半導体素子のコンタクト形成方法
US10566495B2 (en) Method for producing light-emitting device
JP4911883B2 (ja) 光電変換素子の製造方法
CN106158726B (zh) 半导体器件的制造方法
TW201340367A (zh) 發光二極體製造方法
JP6254765B2 (ja) メサ型半導体素子及びその製造方法
JP2004311552A (ja) 半導体装置およびその製造方法
US20210366725A1 (en) Memory, substrate structure of the memory, and method for preparing the substrate structure of the memory
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
TWI625993B (zh) 線路板結構的製造方法
US20190252518A1 (en) 1-1 fin forced stack inverter and method of forming fin forced stack inverter
JP2022142485A (ja) 炭化珪素半導体装置およびその製造方法
JPS58132947A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170919

Termination date: 20200313

CF01 Termination of patent right due to non-payment of annual fee