JPH04192329A - 半導体装置用ウエハの処理方法 - Google Patents

半導体装置用ウエハの処理方法

Info

Publication number
JPH04192329A
JPH04192329A JP2318702A JP31870290A JPH04192329A JP H04192329 A JPH04192329 A JP H04192329A JP 2318702 A JP2318702 A JP 2318702A JP 31870290 A JP31870290 A JP 31870290A JP H04192329 A JPH04192329 A JP H04192329A
Authority
JP
Japan
Prior art keywords
wafer
pattern
film
peripheral
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2318702A
Other languages
English (en)
Inventor
Hisao Takeda
久雄 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2318702A priority Critical patent/JPH04192329A/ja
Publication of JPH04192329A publication Critical patent/JPH04192329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は集積回路装置等の種々の半導体装置が作り込ま
れるウェハの処理方法、より具体的にはその表面側を治
具に固定した状態で裏面を研削した後に各半導体装置チ
ップに単離されるウェハに対する処理方法に関する。
〔従来の技術] 周知のように、ウェハ内に作り込まれた半導体装置はス
クライビングにより各チップに単離された後にパッケー
ジ内に収納されないしはそのままの形で実装されるが、
いずれの場合でもボンディング等により外部の導体やリ
ードと接続する必要があり、この接続を自動ボンダー等
を用いて確実にかつ高速で行なうにはチップの厚みはあ
まり大でな(、ふつうは300〜400n以下であるこ
とが望ましい、一方、半導体装置の製造費中で大きなウ
ェイトを占めるウェハプロセスのコストを低減するには
、よく知られているように口径のできるだけ大きなウェ
ハを用いるのが有効である。ところが、口径が大きくな
るとウェハが非常に曲がりやすくなって取り扱いが困難
になるので、これに適度な剛性を持たせるために口径に
ほぼ比例してウニへの厚みを増す必要があり、チップの
経済的な量産に適する4インチ径以上のウェハではその
厚みが500μを越えてしまう。
このため、バンブ電極を介して外部と接続するいわゆる
フリップチップを除いては、ウエノ\プロセスを終了し
たウェハの裏面を研削してその厚みを減らした上でスク
ライブしてチップに単離することが多い、以下、第5図
を参照してこのウェハの裏面研削の要領を簡単に説明す
る。
第5図に示すように、裏面研削にはウエノX10をその
表面11側でしっかり固定して置く必要があるので、こ
の表面11を例えばフォトレジスト膜40の塗布により
充分保護した上で、ウェハ10を裏向けにした姿勢で治
具50に吸引させて固定する。この治具50は例えば図
示のように治具本体51と、それに嵌め込まれた多孔質
材料からなる吸引バッド52と、その下側に付けられた
排気路53と、排気管54を備え、吸引材バッド52上
に置かれたウェハlOを排気管54を排気系と接続する
ことにより吸引固定できるようになっている。ウェハプ
ロセス終了後のウェハlOにはかなりの反りがあるのが
ふつうであるが、治具50に吸引させることによりほぼ
完全に平坦化できる。
このようにして治具50上に固定されたウェハ10の裏
面12に対する研削は例えば超硬材料からなる複数個の
刃61を備える回転式のカッタ60に適宜な送りを掛け
ることによって行なう、裏面研削後のウェハ10は、そ
の表面11からフォトレジスト膜40を除去し、かつ純
水洗浄後にスクライブすることにより所望の厚みのチッ
プに単離される。
〔発明が解決しようとする81題) ところが従来のウェハ10では、その裏面を研削する際
に周縁部に割れや欠けが発生しやすい問題がある。以下
、この梯子を第6図〜第8図を参照して説明する。
第6図は裏面研削中のウェハ10の周縁部を拡大して示
すもので、前述の問題はウェハ10の周縁部が治具50
の上面から数μ以下のごく僅かであるが図のように浮き
やすい点に原因があり、このためカッタ60により研削
中の周縁部にモーメント力Mが加わってクラックCが発
生しやすい、ウエノX10の周縁部は本来のチップとし
ては使用しない部分ではあるが、クラックCが一部入る
とすぐチップ用部分に伝播したり欠けに発展してチップ
不良を発生させる。ウェハ10の周縁部と治具50との
間に隙間Gが出やすいのは、表面11に付ける積層膜2
0の厚みが不均一で表面に凹凸が出るためであり、さら
にはこの積層膜20を構成する第8図に詳細を示す各種
の膜をフォトエツチングするパターンと関連している。
第7図はウェハ10の上に積層膜中の一つの膜のフォト
プロセス用フォトマスク30を重ね合わせた状態を示す
、従来のフォトマスク30は図のように多数個のチップ
用のパターン31を方形に配列したもので、円形のウェ
ハ10中のチップには使えない部分を除いて、ウェハ1
0上にその大部分の面積をチップパターン31で埋める
よう重ね合わされる。
第8図に第7図中の例えば小円Aで囲んだ部分に対応す
るウェハ10の拡大断面を示す。
第8図のウェハlOはMO5集積回路装置用で、その半
導体部分ではP形の半導体基板1上にn形のエピタキシ
ャル層2を成長させ、これにMOSトランジスタのP形
のウェル3とp形のウェル接続層4とn形のソース・ド
レイン層5が拡散されている。ウェハ10の表面11に
付けられた積N11920は例えばフィールド酸化11
1111.ゲート酸化膜22゜ゲートや抵抗用の多結晶
シリコンwA23.その上を覆う燐シリケートガラスの
層間絶縁膜24.アルミの配線膜25.最上層の窒化シ
リコンの保護111I26等からなる0図かられかるよ
うに、積層膜20の表面に凹凸が出るためウェハ10の
周縁部では他の部分よりも低くなり、第6図のようにそ
の上をフォトレジスト膜40で覆っても治具50の上に
置いた時に隙間Gができやすく、裏面12を研削する時
に上述のようにクランクCが発生しやすい。
本発明の目的はかかる問題を解決して、ウェハの表面に
付ける積層膜の凹凸を減少させて、裏面研削時にウェハ
の周縁部に割れや欠けが発生することがないよう、処理
ないしはウェハプロセスを容易に行なえるようにするこ
とにある。
[課題を解決するための手段〕 この目的は本発明によれば、冒頭記載のように表面側を
治具に固定した状態で裏面を研削した後に各半導体装置
チップに単離すべきウェハを処理するに当たって、ウェ
ハの表面上に積層膜構造を形成するウェハプロセス工程
用のフォトマスクをチップ用のパターンとウェハ周縁用
のパターンを合成したパターンに形成し、このフォトマ
スクによるパターンで積層膜構造中の各膜をエツチング
する際その周縁パターンに対応する部分をウニA上に残
すことによって達成される。
なお、ウェハの裏面研削に際してその周縁部における割
れや欠けの発生を防止する上では、上記の構成にいうフ
ォトマスクの周縁パターンの幅を21以上とするのが有
利である。
積層膜中のエツチング時にフォトマスクの周縁パターン
によりウェハ上に残すべき膜としては、例えば前述のフ
ィールド酸化膜、多結晶シリコン膜、眉間絶縁膜、配線
膜、保護膜等をこれに含ませることができる。
また本発明方法を実施したウェハのスクライブ作業を容
5にする上では、周縁パターンにチップパターン部分か
ら連続的に延長されたスクライブゾーン用パターンを含
ませて置き、エツチング時にウェハの周縁部上に残す膜
からこのスクライブゾーン用パターンに対応する部分を
除去するのが望ましい。
〔作用〕
本発明は、ウェハの表面に付ける膜用のフォトマスクの
パターンを従来のチップパターンのほか前項の構成にい
う周縁パターンと複合化して形成し、各膜のフォトエツ
チング時に周縁パターンに対応する膜部分を残して行く
ことにより、ウェハの周縁部にチップパターン部分と同
程度の厚みの積層膜を形成してその表面の凹凸をウェハ
の全面に亘り平均化し、裏面研削のためウェハを治具に
乗せたときにその周縁部と治具の間に隙間ができないよ
うにするものである。
上述のフォトマスクの作成には複数個のチップパターン
とごく簡単な周縁パターンとを単に合成するだけでよく
、かつウェハの周縁部に積層膜を形成するためにフォト
エツチング回数を増す必要もないから、本発明によりウ
ェハを従来と同工程を経て処理するだけで、裏面研削時
のその周縁の浮き上がりをなくして割れや欠けの発生の
おそれを格段に減少させることができる。
〔実施例〕
以下、第1図〜第4図を参照しながら本発明の詳細な説
明する0本発明方法により処理されたウェハに対する裏
面研削は第5図の要領でなされるものとし、これらの図
の第6図〜第8図と同じ部分には同じ符号が付されてい
る。
第1図はウェハ10の上に本発明の半導体装置用ウェハ
の処理方法に用いるフォトマスク30を重ね合わせた状
態を第7図と同じ要領で示す0図示のようにフォトマス
ク30はチップパターン31と周縁パターン32からな
り、チップパターン31は多数個が二次元配列されるの
は第7図と同じであるが1、本発明の場合はその集合の
外輪郭31aがウェハ10がもつ円形の内側に納まるよ
うに配列され、その外側が図ではハツチングで示した周
縁パターン32とされる。このフォトマスク30はもち
ろん第2図に示す積層l1120用の各膜のフォトエツ
チング工程ごとに必要である。
各工程用チップパターン31はまず拡大パターンでいわ
ゆるレチクルの形にして、フォトマスク30の作成時に
レンズにより縮小された微細パターンでフォトマスク3
0用のガラス感光板上に順次位置をずらせながら外輪郭
31a内に焼き付けられる。
周縁パターン32は、後述のように工程ごとにごく僅か
ずつ輻を異ならせるのが望ましいが、チップパターン3
1に比べずっと簡単なパターンでよく、感光板上に直接
に焼き付けることでよい、かかるチップパターン31と
周縁パターン32は、各フォトプロセスに際しフォトマ
スク30を図のように位置合わせした状態でウェハ10
上のフォトレジスト膜に焼き付けられる。
第2図にかかる周縁パターン32を備えるフォトマスク
30を用いて処理されたウェハ10の前に説明した第8
図に対応する断面で示す0図かられかるように、第8図
と異なる点はうエバ10の周縁部で積層膜20が厚く形
成されることであって、図示の例では積層膜20を構成
するフィールド酸化膜21と多結晶シリコン膜23と層
間絶縁膜24とアルミWA25と保護膜26が順次積み
重ねられ、全体ではチップパターンによって形成される
部分中の最大厚みと同じ4〜5p程度の厚みとされる。
従って、このウェハ10を第3図に示すように治具50
に吸引固定した時に周縁部が治具50の上面と接触して
安定に支持されるので、裏面の研削時に掛かる機械力に
よって割れや欠けが発生するおそれをほぼ皆無にするこ
とができる。
このようにウェハ10の周縁部を治具50上に安定に支
持するには、第2図に示す積層膜20のウェハ周縁部の
肉厚部の幅Wを経験上から2mm一程度以上にするのが
よい。さらに、この積層膜20の肉厚部中のアルミ膜2
5の幅を下側の多結晶シリコン膜23より多少狭いめと
し、後者を眉間絶縁膜24により前者を保護膜26によ
ってそれぞれ覆うようにするのが望ましい。
第4図にフォトマスク30のパターンが第1図と若干異
なる実施例を示す、この実施例ではウェハ10をチップ
に単離する際のスクライブ作業を容5にするため、チッ
プパターン31の相互間に設けるスクライブゾーン用の
パターン33が図示のように周縁パターン32に連続し
て延長される。ただし、このスクライブゾーン用パター
ン33の幅はふつう数I角のチップパターン31よりず
っと小さいが、図示の都合上かなり誇張して示されてい
る。この実施例では、積層膜20中の冬服のエツチング
時に周縁パターン32によりウェハ10の周縁部に形成
される積層膜20の肉厚部からこのスクライブゾーン用
パターン33に対応する部分が除去される。これにより
、ウェハ10をカッタ等でスクライブする際に積層膜の
肉厚部を切る必要がなくなるので、前の実施例よりスク
ライブ作業が容易になり、かつカッタの傷みもずっと少
なくなる。なお、この際に積層膜20の肉厚部からエツ
チングされるスクライブゾーン用パターン33の幅はご
く僅かなので、裏面研削時にウェハ10の周縁部を支持
する機能が失われることはない。
以上説明した実施例かられかるように、本発明はかかる
実施例に限らず種々の態様で実施をすることができる。
〔発明の効果〕
以上のとおり本発明では、表面側を治具に固定した状態
で裏面を研削した後に半導体装置チップに単離すべきウ
ェハの処理方法として、ウェハの表面に積層膜構造を形
成するウェハプロセス工程用フォトマスクをチップパタ
ーンと周縁パターンの合成パターンに形成し、積層膜構
造を構成する冬服をこのフォトマスクのパターンでエツ
チングする際に周縁パターンに対応する膜部分をウェハ
周縁部上に残すようにしたので、ウェハの周縁部にチッ
プパターン部分と同程度の厚みの積層膜を形成して表面
の凹凸をウェハの全面に亘り平均化することができ、ウ
ェハを研削用治具に乗せたときその周縁部と治具の間に
隙間ができなくなり、裏面研削時にウェハの周縁部に割
れや欠けが発生、するおそれをほぼ皆無にすることがで
きる。
本発明に用いるフォトマスクはチップパターンと簡単な
周縁パターンを単に合成するだけで容易に作成でき、本
発明の実施のためウェハプロセス工程数を増す必要もな
い。
このように、本発明はチップへの単離前に裏面研削を要
するウェハ処理に適用して従来と変わらないコストで不
良品の発生を防止し、半導体装置の製造歩留まりを向上
する顕著な効果を奏し得るものである。
【図面の簡単な説明】
第1図から第5図までが本発明に関し、第1図は本発明
の半導体装置用ウェハの処理方法に用いるフォトマスク
をウェハ上に重ね合わせた状態の上面図、第2図は本発
明方法によって処理されたウェハの周縁部の拡大断面図
、第3図はウェハを治具に固定して裏面を研削中の状態
を示す要部の拡大断面図、第4図は本発明方法に用いる
第1図と異なるパターンのフォトマスクをウェハに重ね
合わせた状態の上面図、第5図はウェハに対する裏面研
削の要部を示すウェハと治具等の断面図である。第6図
以降は従来技術に関し、第6図は従来方法で処理された
ウェハを治具に固定して裏面を研削中の状態を示す要部
拡大断面図、第7図は従来方法に用いるフォトマスクを
ウェハ上に重ね合わせた状態の上面図、第8図は従来方
法で処理されたウェハの周縁部の拡大断面図である。こ
れらの図において。 1:ウェハの半導体基板、2:エピタキシャル層、3:
トランジスタ用ウェル、4:ウェル接続層、5:ソース
・ドレイン層、10:ウェハ、11;ウェハの表面、1
2:ウェハの表面、20:積層膜、21:フィールド酸
化膜、22:ゲート酸化膜、23;多結晶シリコン膜、
24:層間絶縁膜、25:接続用アルミ膜、26:保護
膜、30:フォトマスク、31;チップパターン、31
a:チップパターンの集合の外輪郭、32:周縁パター
ン、33ニスクライブゾーンパターン、40:フォトレ
ジスト膜、50:裏面研削用治具、51:治具本体、5
2;吸引パッド、53;排気路、54:排気管、60:
研削用カッタ、61;カッタの刃、C:クラック、G:
ウェハ周縁と治具の間の隙間、M:裏面研削時にチップ
周縁に掛かる機械的モーメント力、W:ウェハ周縁の積
層膜の肉厚部の幅、である。 51 図 第 2 図 第 3 口 第 4に 第 5 口

Claims (1)

  1. 【特許請求の範囲】 1)表面側を治具に固定した状態で裏面を研削した後に
    各半導体装置チップに単離すべきウェハに対する処理方
    法であって、ウェハの表面上に積層膜構造を形成するウ
    ェハプロセス工程に用いるフォトマスクをチップ用のパ
    ターンとウェハ周縁用のパターンを合成したパターンに
    形成し、このフォトマスクによるパターンで積層膜構造
    を構成する膜をエッチングする際にその周縁パターンに
    対応する部分をウェハ上に残すようにしたことを特徴と
    する半導体装置用ウェハの処理方法。 2)請求項1に記載の方法において、周縁パターンの幅
    が2mm以上とされることを特徴とする半導体装置用ウ
    ェハの処理方法。 3)請求項1に記載の方法において、周縁パターンがチ
    ップ用パターンに連続したスクライブゾーン用のパター
    ンを含み、スクライブゾーンパターンに対応する膜部分
    をエッチング時に除去するようにしたことを特徴とする
    半導体装置用ウェハの処理方法。
JP2318702A 1990-11-24 1990-11-24 半導体装置用ウエハの処理方法 Pending JPH04192329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2318702A JPH04192329A (ja) 1990-11-24 1990-11-24 半導体装置用ウエハの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318702A JPH04192329A (ja) 1990-11-24 1990-11-24 半導体装置用ウエハの処理方法

Publications (1)

Publication Number Publication Date
JPH04192329A true JPH04192329A (ja) 1992-07-10

Family

ID=18102048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318702A Pending JPH04192329A (ja) 1990-11-24 1990-11-24 半導体装置用ウエハの処理方法

Country Status (1)

Country Link
JP (1) JPH04192329A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183141A (ja) * 2013-03-19 2014-09-29 Fuji Electric Co Ltd 半導体装置の製造方法およびそれに用いられる露光マスク

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183141A (ja) * 2013-03-19 2014-09-29 Fuji Electric Co Ltd 半導体装置の製造方法およびそれに用いられる露光マスク
US9601440B2 (en) 2013-03-19 2017-03-21 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device and exposure mask used in the same method

Similar Documents

Publication Publication Date Title
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
US8058151B2 (en) Methods of die sawing
US8502389B2 (en) CMOS image sensor and method for forming the same
JPH03204954A (ja) 半導体装置の製造方法
US7994613B2 (en) Semiconductor device and method for manufacturing the same
KR20010090574A (ko) 스크라이브 라인 상에 뱅크를 구비하는 반도체 웨이퍼
JPH08293476A (ja) 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2004146487A (ja) 半導体装置の製造方法
US7498236B2 (en) Silicon wafer thinning end point method
JP4180512B2 (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
JP4147187B2 (ja) 透過性基板上のカラー画像センサの製造方法
JP2891264B2 (ja) 半導体装置の製造方法
JPH04192329A (ja) 半導体装置用ウエハの処理方法
JP4733347B2 (ja) パッドとパッドがはんだ付けされた支持基板を有するカラー画像センサの製造方法
JPH02308551A (ja) 半導体ウェーハ
JPS58137228A (ja) 半導体装置の製造方法
JPS62112348A (ja) 半導体装置の製造方法
JPH097975A (ja) 半導体装置およびその製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JPS629914A (ja) 半導体素子の分離方法
JPH09260309A (ja) ウエハのスクライブライン構造
KR100221688B1 (ko) 반도체 장치 및 그의 제조 방법
JP4443092B2 (ja) 半導体装置および製造方法
JP3066609B2 (ja) 半導体ウエハ
JP2003258049A (ja) 半導体装置の製造方法