JP2014183141A - 半導体装置の製造方法およびそれに用いられる露光マスク - Google Patents
半導体装置の製造方法およびそれに用いられる露光マスク Download PDFInfo
- Publication number
- JP2014183141A JP2014183141A JP2013055980A JP2013055980A JP2014183141A JP 2014183141 A JP2014183141 A JP 2014183141A JP 2013055980 A JP2013055980 A JP 2013055980A JP 2013055980 A JP2013055980 A JP 2013055980A JP 2014183141 A JP2014183141 A JP 2014183141A
- Authority
- JP
- Japan
- Prior art keywords
- scribe
- exposure mask
- pattern
- resist
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】表面保護膜3のスクライブパターン200aにおいて、最外周のスクライブ200bの交差部分200cに外周に向かって突出箇所200dを形成することで、チップ形成箇所21に発生するクラックの発生確率を小さくして製造コストの低減を図る。
【選択図】 図9
Description
露光時にはウェハ1を前後、左右にステップ的に移動させて、ウェハ1が停止する度にウェハ1のレジスト61に露光を繰り返す。このときの1回の露光でレジスト61にレチクル51のパターンが縮小露光され、そのレジスト61にレチクル51のスクライブパターンが転写され、露光を繰り返すことでウェハ1上のレジストにスクライブパターン62が形成される。ここでは1回の露光をワンショットと称し、このワンショットで
レジスト61に形成されるパターンをワンショットパターン63と称す。大きな直径のウェハ1ではショット数は数十回程になり、ウェハ全面にチップ形成するためショットエリアを小さくするとショット数は数百回に達する。
図23は、切断時にクラック77が発生するメカニズムを推定して説明した図である。同図(a)は表面保護膜71(金属膜200含む)の切断を開始した図である。同図(b)はダイシングブレード76の先端部がスクライブ73に達した時点の図である。同図(c)はダイシングブレード76がスクライブ73に沿って進行している図である。図23は、最外周のスクライブ73の交差部分80付近を示す図であり、スクライブ73はT字型に交差している。
また、特許文献2には、ウェハの外周部のスクライブラインに不要パターンを残さないように、スクライブライン用の専用レチクルをしようすることが記載されている。
また、図26のようにウェハ1の外周部までスクライブ73を形成する場合には、外観検査では除去できないパターン欠損を含むチップ(本来不良チップ)が良品と判定され組み立てられる確率が大きくなり、半導体装置の信頼性に不安が残る。
記載の発明において、前記露光マスクが、レチクルもしくは等倍露光マスクであるとよい。
また、特許請求の範囲の請求項7記載の発明によれば、請求項5または6に記載の発明において、前記突出除去部の長さが500μm以下であるとよい。
に記載の発明において、前記表面保護膜がポリイミドであるとよい。
また、特許請求の範囲の請求項9記載の発明によれば、請求項5〜8のいずれか一項に
に記載の発明において、前記表面保護膜の下地に金属膜があるとよい。
本発明の実施の形態1である半導体装置の製造方法について説明する。
図1〜図8は、この発明の一実施例に係る半導体装置の製造方法であり、工程順に示した要部製造工程図である。この製造工程は、図9のX2−X2線で切断した断面図である。半導体装置としてはダイオード、BJT(バイポーラトランジスタ)、MOSFET(MOS型電界効果トランジスタ)、IGBT(絶縁ゲート型バイポーラトランジスタ)、サイリスタ、IC(集積回路)などである。
つぎに、図3の工程において、露光マスクを用いてレジスト4にレジストスクライブパターン10を形成するために露光し、レジストスクライブパターン10をレジスト4に転写する(露光箇所10b)。露光マスクは、レチクル8または等倍露光マスク9である。また、露光マスクには、図10の最外周のスクライブ5の交差部分6から外周に向かって延在した突出箇所7を有するスクライブパターンを描画している。
(実施の形態2)
本発明の実施の形態2である露光マスクについて説明する。
図13は、図6の工程で、スクライブ14に沿って(矢印Gの方向)ダイシングブレード19でウェハ1を切断している要部斜視図である。
1a 裏面
3,71 表面保護膜
4,61 レジスト
5,11,14,14a,14b,14c,54,64,73,200b スクライブ
6,12,15,55,80,200c 交差部分
7,13,16,56,200d 突出箇所
8,51 レチクル
9,57 等倍露光マスク
10,10a レジストスクライブパターン
17 保護膜スクライブパターン
10b 露光箇所
14a 外側端部
18 シート
19,76 ダイシングブレード
20 チップ
20a 良品チップ
20b 不良チップ
21,52,74 チップ形成箇所
22 切断箇所
25 端部
53,62,72,200a スクライブパターン
63 ワンショットパターン
71a 側壁
73a,74a 端部
75,200 金属膜
77 クラック
79 回転
81 振動
111 拡散層
112 裏面電極
120 表面素子構造
Claims (10)
- スクライブパターンが描画された露光マスクにおいて、
前記スクライブパターンは、該スクライブパターンの最外周にある2本の前記スクライブパターンが交差する部分のさらに外周側に延在する突出部を有することを特徴とする露光マスク。 - 前記突出部の長さが100μmにマスクの倍率を掛けた値以上であることを特徴とする請求項1に記載の露光マスク。
- 前記突出部の長さが500μmにマスクの倍率を掛けた値以下であることを特徴とする請求項1または2に記載の露光マスク。
- 前記露光マスクが、レチクルもしくは等倍露光マスクであることを特徴とする請求項1〜3に記載の露光マスク。
- スクライブに沿ってダイシングブレードで半導体ウェハを切断する工程を有する半導体装置の製造方法において、
前記半導体ウェハ上を被覆している表面保護膜の表層に塗布したレジストに、スクライブパターンが描画された露光マスクを用いて前記スクライブパターンを転写する転写工程と、
現像により前記スクライブパターン部のレジストを選択的に除去する現像工程と、
前記レジストをマスクとして、前記レジストが除去されたスクライブパターン部の表面保護膜を選択的にエッチングしてスクライブを形成するエッチング工程と、
ダイシングブレードを用いて前記スクライブに沿って該スクライブの内部を切断し、前記半導体ウェハをチップ化する切断工程を含み、
前記露光マスクが単数もしくは複数のチップパターンを有し、
前記露光マスクに描画されたスクライブパターンは、該スクライブパターンの最外周にある2本の前記スクライブパターンが交差する部分のさらに外周側に延在する突出部を有し、
前記転写工程により前記スクライブパターンの前記半導体ウェハ上の最外周部の前記レジストに前記突出部が転写され、
前記突出部を有するスクライブパターン部のレジストが前記現像工程により選択的に除去され、
前記突出部を有するスクライブパターン部下の前記表面保護膜が前記エッチング工程により選択的にエッチングされることにより、前記突出部下に突出除去部が形成されたスクライブが形成され、
前記切断工程により前記スクライブの突出除去部に沿って該突出除去部の内側の前記半導体ウェハを切断することを特徴とする半導体装置の製造方法。 - 前記突出除去部の長さが100μm以上であることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記突出除去部の長さが500μm以下であることを特徴とする請求項5または6に記載の半導体装置の製造方法。
- 前記表面保護膜がポリイミドであることを特徴とする請求項5〜7のいずれか一項に記載の半導体装置の製造方法。
- 前記表面保護膜の下地に金属膜があることを特徴とする請求項5〜8のいずれか一項に記載の半導体装置の製造方法。
- 前記請求項5〜9のいずれか一項に記載の半導体装置の製造方法で用いられる前記露光マスクが、レチクルもしくは等倍露光マスクであることを特徴とする露光マスク。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055980A JP6248401B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置の製造方法およびそれに用いられる露光マスク |
CN201410091573.XA CN104062855B (zh) | 2013-03-19 | 2014-03-13 | 半导体装置的制造方法以及在该方法中使用的曝光掩模 |
US14/219,661 US9601440B2 (en) | 2013-03-19 | 2014-03-19 | Method for manufacturing semiconductor device and exposure mask used in the same method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055980A JP6248401B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置の製造方法およびそれに用いられる露光マスク |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183141A true JP2014183141A (ja) | 2014-09-29 |
JP6248401B2 JP6248401B2 (ja) | 2017-12-20 |
Family
ID=51550633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013055980A Expired - Fee Related JP6248401B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置の製造方法およびそれに用いられる露光マスク |
Country Status (3)
Country | Link |
---|---|
US (1) | US9601440B2 (ja) |
JP (1) | JP6248401B2 (ja) |
CN (1) | CN104062855B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017149743A1 (ja) * | 2016-03-04 | 2017-09-08 | 新電元工業株式会社 | ワイドギャップ型半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443097B2 (ja) * | 2020-03-09 | 2024-03-05 | キオクシア株式会社 | 半導体ウェハおよび半導体チップ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849313A (en) * | 1988-04-28 | 1989-07-18 | Vlsi Technology, Inc. | Method for making a reticle mask |
JPH04192329A (ja) * | 1990-11-24 | 1992-07-10 | Fuji Electric Co Ltd | 半導体装置用ウエハの処理方法 |
JP2004363517A (ja) * | 2003-06-09 | 2004-12-24 | Fuji Electric Holdings Co Ltd | 半導体ウェハのチップ化方法 |
JP2006165359A (ja) * | 2004-12-09 | 2006-06-22 | Canon Inc | ウエハのダイシング方法および液体吐出ヘッド |
JP2007027324A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008103433A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07117744B2 (ja) | 1988-04-12 | 1995-12-18 | 富士通株式会社 | ダイシングラインの形成方法 |
JPH0812416B2 (ja) | 1988-11-16 | 1996-02-07 | 富士通株式会社 | マスク |
JPH0480762A (ja) * | 1990-07-23 | 1992-03-13 | Canon Inc | 位置検出装置及びその検出方法 |
KR100225761B1 (ko) * | 1996-06-04 | 1999-10-15 | 윤종용 | 레티클 마스크 설계 방법 |
JP2944573B2 (ja) | 1997-06-05 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP2000133778A (ja) | 1998-10-27 | 2000-05-12 | Seiko Instruments Inc | Lcdコントローラic用フューズトリミング回路 |
JP2001250799A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体ウェハおよび半導体装置 |
JP2001320019A (ja) | 2000-05-08 | 2001-11-16 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2002100761A (ja) | 2000-09-21 | 2002-04-05 | Mitsubishi Electric Corp | シリコンmosfet高周波半導体デバイスおよびその製造方法 |
JP2002246281A (ja) | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ |
JP2003110029A (ja) | 2001-06-27 | 2003-04-11 | Fuji Electric Co Ltd | 半導体装置、そのトリミング方法およびデータ記憶回路 |
JP2004146487A (ja) | 2002-10-23 | 2004-05-20 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4256724B2 (ja) * | 2003-06-05 | 2009-04-22 | 三星ダイヤモンド工業株式会社 | 脆性材料基板のスクライブ方法及びその装置 |
JP4741822B2 (ja) | 2004-09-02 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2006140294A (ja) * | 2004-11-11 | 2006-06-01 | Fujitsu Ltd | 半導体基板、半導体装置の製造方法及び半導体装置の試験方法 |
JP2006294903A (ja) | 2005-04-12 | 2006-10-26 | Nec Electronics Corp | ヒューズトリミング回路 |
US7755207B2 (en) * | 2005-07-27 | 2010-07-13 | Ricoh Company, Ltd. | Wafer, reticle, and exposure method using the wafer and reticle |
JP2007214268A (ja) * | 2006-02-08 | 2007-08-23 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP5139689B2 (ja) | 2007-02-07 | 2013-02-06 | セイコーインスツル株式会社 | 半導体装置とその製造方法 |
US8216867B2 (en) * | 2009-06-10 | 2012-07-10 | Cree, Inc. | Front end scribing of light emitting diode (LED) wafers and resulting devices |
JP2013007619A (ja) | 2011-06-23 | 2013-01-10 | Seiko Instruments Inc | ロジック回路及び電圧検出回路 |
JP5821490B2 (ja) * | 2011-10-04 | 2015-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-03-19 JP JP2013055980A patent/JP6248401B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-13 CN CN201410091573.XA patent/CN104062855B/zh not_active Expired - Fee Related
- 2014-03-19 US US14/219,661 patent/US9601440B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849313A (en) * | 1988-04-28 | 1989-07-18 | Vlsi Technology, Inc. | Method for making a reticle mask |
JPH04192329A (ja) * | 1990-11-24 | 1992-07-10 | Fuji Electric Co Ltd | 半導体装置用ウエハの処理方法 |
JP2004363517A (ja) * | 2003-06-09 | 2004-12-24 | Fuji Electric Holdings Co Ltd | 半導体ウェハのチップ化方法 |
JP2006165359A (ja) * | 2004-12-09 | 2006-06-22 | Canon Inc | ウエハのダイシング方法および液体吐出ヘッド |
JP2007027324A (ja) * | 2005-07-14 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008103433A (ja) * | 2006-10-18 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017149743A1 (ja) * | 2016-03-04 | 2017-09-08 | 新電元工業株式会社 | ワイドギャップ型半導体装置 |
JP6200107B1 (ja) * | 2016-03-04 | 2017-09-20 | 新電元工業株式会社 | ワイドギャップ型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6248401B2 (ja) | 2017-12-20 |
US9601440B2 (en) | 2017-03-21 |
US20140287568A1 (en) | 2014-09-25 |
CN104062855B (zh) | 2017-09-19 |
CN104062855A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8809120B2 (en) | Method of dicing a wafer | |
TWI655684B (zh) | 從晶圓背側及前側切割晶圓 | |
US7888236B2 (en) | Semiconductor device and fabrication methods thereof | |
US20080277659A1 (en) | Test structure for semiconductor chip | |
US8692357B2 (en) | Semiconductor wafer and processing method therefor | |
US20110156219A1 (en) | Semiconductor device | |
JP4338650B2 (ja) | 半導体チップの製造方法 | |
US7839006B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008028243A (ja) | 半導体装置 | |
TWI381485B (zh) | Semiconductor device manufacturing method and semiconductor device | |
JP6248401B2 (ja) | 半導体装置の製造方法およびそれに用いられる露光マスク | |
KR20020066937A (ko) | 반도체 장치의 제조 방법 및 그것에 이용되는 레티클과웨이퍼 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
CN111293047A (zh) | 晶圆、半导体器件及其制造方法 | |
JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
JPS6226839A (ja) | 半導体基板 | |
JP2016072413A (ja) | 半導体装置およびその製造方法 | |
US8310032B2 (en) | Wafer and method of manufacturing semiconductor device | |
TWI658526B (zh) | 半導體裝置 | |
KR101055857B1 (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
JP2008205163A (ja) | 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 | |
JPH0230117A (ja) | 半導体装置 | |
JP2022142485A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20230028186A (ko) | 반도체 칩들을 제조하기 위한 방법 | |
JP2023002054A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170920 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6248401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |