CN104637877B - 半导体芯片的制造方法、半导体芯片及半导体装置 - Google Patents

半导体芯片的制造方法、半导体芯片及半导体装置 Download PDF

Info

Publication number
CN104637877B
CN104637877B CN201410640037.0A CN201410640037A CN104637877B CN 104637877 B CN104637877 B CN 104637877B CN 201410640037 A CN201410640037 A CN 201410640037A CN 104637877 B CN104637877 B CN 104637877B
Authority
CN
China
Prior art keywords
etching
chip
semiconductor
semiconductor substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410640037.0A
Other languages
English (en)
Other versions
CN104637877A (zh
Inventor
浅野佑策
樋口和人
富冈泰造
井口知洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104637877A publication Critical patent/CN104637877A/zh
Application granted granted Critical
Publication of CN104637877B publication Critical patent/CN104637877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Abstract

本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。实施方式的半导体芯片的制造方法包括：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。

Description

半导体芯片的制造方法、半导体芯片及半导体装置
本发明以2013年11月13日提交的日本专利申请2013-235470为基础并享受其优先权，其全部内容通过引用包括于此。
技术领域
本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。
背景技术
从半导体基板到芯片的单片化，一般使用通过旋转的刀刃将晶片机械地切断的刀刃切割(blade dicing)。在刀刃切割中，在半导体基板上依次形成多个切割槽，将半导体基板单片化成芯片。因此，在刀刃切割中存在如下的问题：如果减小芯片尺寸而增加切割槽的数量(线数)，则切割时间与线数成正比地变长。
此外，通过刀刃切割得到的芯片的角部为直角，耐冲击性较低。而且，刀刃切割会在芯片的端部产生微细的缺口(chipping)，所以由此得到的芯片抗折强度较低。
于是，近年来提出了通过化学作用在单晶基板上形成高纵横比的深孔。
发明内容
本发明所要解决的课题在于，提供一种能够以高生产性制造半导体芯片的方法。
根据实施方式，半导体芯片的制造方法包括以下步骤：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。
通过上述结构，能够提供一种能够以高生产性制造半导体芯片的方法。
附图说明
图1是形成有蚀刻掩膜的半导体基板的俯视图。
图2是表示图1所示的半导体基板的一部分的截面图。
图3A是表示蚀刻掩膜的形状的一例的平面图。
图3B是表示蚀刻掩膜的形状的另一例的平面图。
图3C是表示蚀刻掩膜的形状的又一例的平面图。
图3D是表示蚀刻掩膜的形状的又一例的平面图。
图3E是表示蚀刻掩膜的形状的又一例的平面图。
图4是表示图2的工序之后的工序的截面图。
图5是配置有贵金属催化剂的半导体基板的俯视图。
图6是表示配置于露出区域的贵金属催化剂的图。
图7是Ag纳米粒子催化剂的扫描电子显微镜(SEM)照片。
图8是表示置换镀的结果的SEM照片。
图9是表示图4的工序之后的工序的截面图。
图10是形成有深槽的半导体基板的俯视图。
图11是蚀刻处理后的硅基板的截面SEM照片。
图12是表示图9的工序之后的工序的截面图。
图13是产生了针状残留物的半导体基板的俯视图。
图14是表示单片化的半导体芯片的一例的立体图。
图15A是表示一个实施方式的半导体芯片的制造方法的一个工序的截面图。
图15B是表示图15A的工序之后的工序的截面图。
图15C是表示图15B的工序之后的工序的截面图。
图15D是表示图15C的工序之后的工序的截面图。
图15E是表示图15D的工序之后的工序的截面图。
图16是表示单片化的半导体芯片群的俯视图。
图17A是概略性地表示蚀刻痕迹的一例的立体图。
图17B是概略性地表示蚀刻痕迹的另一例的立体图。
图17C是概略性地表示蚀刻痕迹的又一例的立体图。
图18是一个实施方式的半导体装置的截面图。
图19是另一个实施方式的半导体装置的截面图。
图20是又一个实施方式的半导体装置的截面图。
图21A是表示包括电极焊盘的芯片主体的一例的放大截面图。
图21B是表示用电极保护层覆盖了电极焊盘的芯片主体的一例的放大截面图。
图22是表示芯片主体的绝缘膜等的放大截面图。
图23A是表示另一实施方式的半导体芯片的制造方法的工序的截面图。
图23B是表示图23A的工序之后的工序的截面图。
图23C是表示图23B的工序之后的工序的截面图。
图24A是表示另一实施方式的半导体芯片的制造方法的工序的截面图。
图24B是表示图24A的工序的俯视图。
图25A是表示图24A的工序之后的工序的截面图。
图25B是表示图25A的工序的俯视图。
图26A是表示图25A的工序之后的工序的截面图。
图26B是表示图26A的工序的俯视图。
图27A是表示图26A的工序之后的工序的截面图。
图27B是表示图27A的工序的俯视图。
图28A是表示图27A的工序之后的工序的截面图。
图28B是表示图28A的工序的俯视图。
图29A是表示图28A的工序之后的工序的截面图。
图29B是表示图29A的工序的俯视图。
图30是表示半导体基板的另一例的截面图。
图31A是表示另一实施方式的方法的一个工序的截面图。
图31B是表示图31A的工序之后的工序的截面图。
具体实施方式
以下，参照附图说明本发明的实施方式。
图1是一个实施方式的方法所使用的半导体基板的俯视图。图2表示图1的半导体装置的局部截面图。
如图所示，在半导体基板10上设置多个元件区域12，每个元件区域12分别包含1个以上半导体元件。这些元件区域12相互分离地排列。各元件区域12通过被蚀刻掩膜14覆盖而得到保护。
元件区域12所包含的半导体元件例如是晶体管、二极管、发光二极管或半导体激光器。元件区域12可以还包含电容器或布线等。
相邻的元件区域12间的区域是半导体基板10的表面露出的露出区域18。如后文说明，在该露出区域18配置有贵金属催化剂。在本实施方式中，实施使用了贵金属催化剂和蚀刻液的化学蚀刻处理来将半导体基板10的露出区域18除去，从而得到单片化的半导体芯片。
在图2所示的例子中，蚀刻掩膜14由绝缘膜15和保护膜16的层叠构造构成。绝缘膜可以说是保护膜的一种，通过设置绝缘膜15，能够可靠地保护元件区域12的电极焊盘(未图示)。根据情况，可以用绝缘膜及保护膜的任一方来构成蚀刻掩膜14。
另外，优选为在半导体基板10的背面预先粘贴用于保持单片化后的芯片的切割片材20。
半导体基板10能够通过贵金属催化剂的效果而选择性地蚀刻，例如能够通过选自Si、Ge、III-V族半导体即由III族元素和V元素的化合物构成的半导体(例如GaAs、GaN等)、以及SiC等的材料构成。另外，在此使用的用语“族”指的是短周期型周期表的“族”。
半导体基板10的厚度没有特别限定，根据所期望的半导体芯片的尺寸来适当决定即可。半导体基板10的厚度例如可以为50μm至500μm的范围。向半导体基板10的杂质掺杂量也同样没有特别限定，适当决定即可。半导体基板10的主面可以相对于半导体的某个结晶面平行。
蚀刻掩膜14以覆盖元件区域12的方式选择性地形成在半导体基板10的上表面的多个区域。各蚀刻掩膜14的上表面形状不限于矩形状，可以设为图3A至图3E所示的各种形状。
如图3A所示，将蚀刻掩膜14形成为具有圆弧状角部的情况下，在单片化的芯片中，角部也成为圆弧状。换句话说，蚀刻掩膜14及半导体芯片的这样的上表面形状是不具有构成轮廓的直线(线段)彼此相接的部分的形状，即是构成轮廓的线段彼此分离的形状。通过将角部设为圆弧状，能够提高芯片的机械强度。
蚀刻掩膜14的上表面也可以是具有5个以上边的多边形。例如，在图3B所示的例子中，蚀刻掩膜14分别具有六边形的上表面，配置为蜂巢状。蚀刻掩膜具有这样的上表面形状的情况下，能够得到上表面为具有5个以上边的多边形的半导体芯片。多边形的各内角大于90°的半导体芯片与多边形的各内角为90°的半导体芯片相比，具有更高的机械强度。
蚀刻掩膜14也可以具有图3C所示的圆形的上表面。蚀刻掩膜具有这样的上表面形状的情况下，能够得到上表面为圆形的半导体芯片。上表面为圆形的半导体芯片与上表面为具有圆弧状角部的矩形的半导体芯片相比，具有同等以上的机械强度。
半导体芯片的上表面形状具有旋转对称性的情况下，无法仅基于半导体芯片的上表面形状来进行其对位。如图3E所示，将蚀刻掩膜14的上表面设为不具有旋转对称性的形状时，能够得到上表面不具有旋转对称性的形状的半导体芯片。这样的半导体芯片例如能够仅基于上表面形状来进行其对位。另外，不具有旋转对称性的形状没有限制，例如可以举出1个以上角部的形状与其他角部的形状不同的形状，或者设有切缺的形状。
形成在半导体基板上的蚀刻掩膜不需要全部为同一形状。例如，蚀刻掩膜14也可以作为图3D所示的不同形状的图案来形成。
使用任何形状的蚀刻掩膜的情况下都是，将将半导体芯片单片化成具有大体忠实地反映了该掩膜的上表面形状的上表面形状。
作为绝缘膜15的材料，只要能够抑制贵金属催化剂附着到半导体基板即可，没有特别限定，可以使用有机及无机的任何绝缘材料。作为有机的绝缘材料，例如可以举出聚酰亚胺、氟树脂、苯酚树脂及环氧树脂等有机树脂。作为无机的绝缘材料，例如可以举出氧化膜及氮化膜等。绝缘膜15未必必须另外形成在元件区域12上。也可以将构成元件区域12的绝缘膜的一部分作为绝缘膜15使用。
另外，作为绝缘膜使用有机树脂这样的具有冲击吸收性的材料的情况下，可以将该绝缘膜作为永久膜残留在最终产品上。将残留的绝缘膜作为单片化芯片的冲击吸收膜利用时，成为单片化芯片的上表面完全被冲击吸收膜覆盖的构造，所以能够提高芯片的机械强度。
作为保护膜16的材料，只要是耐蚀刻液侵蚀的材料即可，没有特别限定。例如可以使用聚酰亚胺、氟树脂、苯酚树脂及环氧树脂等有机树脂、或者Au、Ag及Pt等贵金属来形成保护膜16。
露出区域18用于进行半导体芯片的单片化，相当于所谓的切割线。该露出区域18的宽度没有特别限定，例如是1μm至200μm的范围。
如图4所示，在露出区域18配置贵金属催化剂22。在此，蚀刻掩膜14作为防止贵金属催化剂22附着到露出区域18以外的部位的掩膜起作用。图5表示在露出区域18配置有贵金属催化剂22的半导体基板10的俯视图。
贵金属催化剂22使与该贵金属催化剂接触的半导体基板10的氧化反应活性化。可以将具有该使氧化反应活性化的效果的任意贵金属作为贵金属催化剂22使用。贵金属催化剂22的材料例如可以选自Au、Ag、Pt及Pd等。
贵金属催化剂22例如可以配置为粒状。粒状的贵金属催化剂在蚀刻中也较为稳定，因此优选。作为粒状催化剂的形状，可以举出球状、棒状及板状等。在球状的情况下，半导体基板的蚀刻进行的方向接近垂直，因此优选。粒状催化剂的粒径没有特别限定，例如可以设为数十nm至数百nm的范围。另外，为了容易进行蚀刻后的芯片分割，粒状催化剂优选配置为高密度或多层。
图6是表示在露出区域18配置有粒状的贵金属催化剂22的半导体基板10的上表面的一部分的示意图。
贵金属催化剂例如可以通过电解镀、还原镀及置换镀等方法配置在半导体基板10的露出区域18。此外，也可以使用包含贵金属粒子的分散液的涂覆、蒸镀、溅镀等。在这些方法中，在使用置换镀的情况下，能够将粒状的贵金属催化剂均匀地直接形成在与切割线相当的露出区域18。
通过置换镀配置粒状的贵金属催化剂时，例如可以使用硝酸银溶液。以下说明该工艺的一例。作为置换镀液，例如可以使用硝酸银溶液和氢氟酸和水的混合液。氢氟酸具有除去半导体基板表面的自然氧化膜的作用。
置换镀液中的硝酸银浓度优选为0.001mol/L至0.1mol/L的范围，更优选为0.005至0.01mol/L的范围。置换镀液中的氟化氢浓度优选为1mol/L至6.5mol/L的范围。
将通过蚀刻掩膜选择性地保护了规定区域的半导体基板10浸泡在上述那样的置换镀液中1至5分钟左右，从而能够使得仅在半导体基板10的露出区域18中选择性地析出作为粒状的贵金属催化剂22的Ag纳米粒子。另外，置换镀液的温度没有特别限定，例如适当设定为25℃、35℃等即可。
图7表示通过置换镀在硅基板上形成了Ag纳米粒子群的样品的SEM图像。在此，将通过蚀刻掩膜保护了规定区域的单晶硅基板浸泡在25℃的置换镀液中3分钟，在单晶硅基板的露出区域形成了Ag纳米粒子。
作为蚀刻掩膜，使用由聚酰亚胺膜构成的绝缘膜，作为置换镀液，使用包含0.005mol/L的硝酸银和5.0mol/L的氟化氢的水溶液。在图7的SEM图像中，相当于粒状的贵金属催化剂22的Ag纳米粒子22a作为白色区域示出。这些Ag纳米粒子22的粒径为100nm左右。
Ag纳米粒子22的粒径例如能够通过变更浸泡时间或置换镀液的浓度来控制。Ag纳米粒子的粒径优选为数十至数百nm左右。如果形成有具有这样的范围的粒径的Ag纳米粒子，则在浸泡到蚀刻液中时，确认到了半导体基板的蚀刻良好地进行。
另外，未必单晶硅基板的露出区域的整个表面被Ag纳米粒子完全覆盖。在图7的SEM图像的一部分，半导体基板10的表面的一部分作为黑色区域示出。
在此，在图8中归纳了将Si基板浸泡到组成不同的各种置换镀液中1分钟的结果的一例。置换镀液中的硝酸银溶液的浓度为0.001至0.05mol/L，氟化氢的浓度为3.5至6.5mol/L，置换镀液的温度为25℃。
无论置换镀液中的氟化氢的浓度为3.5至6.5mol/L范围内的任何值，在硝酸银的浓度为0.03mol/L以上的情况下，Ag的结晶成长为树状，在0.005至0.01mol/L的情况下，确认到形成了粒径10至100nm左右的Ag纳米粒子。为了得到期望粒径的Ag纳米粒子，只要适当设定置换镀液的组成及温度、浸泡时间等来进行置换镀即可。
如图9所示，将配置有贵金属催化剂22的半导体基板浸泡到蚀刻液30中。作为蚀刻液30，使用含有氢氟酸和氧化剂的混合液。通过贵金属催化剂22的作用，仅在与贵金属催化剂22接触的部位(露出区域18)发生半导体基板10的氧化。通过氢氟酸将半导体基板10的氧化区域溶解除去，从而能够仅将与粒状的贵金属催化剂22接触的部位选择性地蚀刻。即，露出区域18的蚀刻各向异性地进展。
将半导体基板10选择性地溶解除去时，贵金属催化剂22自身不变化，伴随着蚀刻的进展而向半导体基板10的下方移动，在那里再次进行蚀刻。因此，使半导体基板10浸泡到蚀刻液30中的情况下，蚀刻在与半导体基板10的表面垂直的方向上进展，形成多个槽或孔。在本实施方式中，将这样形成的槽或孔称为深槽24a。图10表示在露出区域18形成有深槽24a的半导体基板10的俯视图。虽然未明确示出，在半导体基板10，在露出区域18形成有多个深槽24a。
形成有深槽24a的区域可以说是与图7所示的Ag纳米粒子22a所存在的区域(白色区域)对应的。在图7中的不存在Ag纳米粒子22a的区域(黑色区域)，半导体基板10的蚀刻不进展。详细情况留待后述。
作为蚀刻液可以使用含有氢氟酸和氧化剂的混合液。氧化剂可以选自过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4及K2Cr2O7等。过氧化氢不会产生有害的副生成物，也不会产生元件区域的污染，所以作为氧化剂是优选的。另外，也可以取代蚀刻液而使用氟气和氧化性气体的混合气体，通过干式工艺进行蚀刻。
蚀刻液中的氟化氢及氧化剂的浓度没有特别限定。例如可以使用氟化氢浓度为5mol/L至15mol/L、过氧化氢浓度为0.3mol/L至5mol/L的水溶液。
为了更可靠地对半导体基板10的露出区域18进行蚀刻，优选为使用与基板的材质相适应的氧化剂。例如，作为氧化剂，在Ge基板的情况下优选AgNO3等Ag系盐，在SiC基板的情况下优选K2S2O8。在由GaAs及GaN等III-V族半导体构成的基板或Si基板的情况下，作为氧化剂优选过氧化氢。其中，在使用Si基板的情况下，蚀刻尤其能够良好地进展。
图11表示浸泡到蚀刻液中之后的单晶硅基板的截面SEM图像的一例。如图7的SEM图像所示，在单晶硅基板的露出区域形成有多个Ag纳米粒子。图11的SEM图像是将这样的单晶硅基板浸泡到氟化氢浓度为10mol/L、过氧化氢浓度为1mol/L的水溶液中10分钟的结果。
在图11的SEM图像中，区域A是被蚀刻掩膜保护的部分，区域B相当于作为贵金属催化剂配置有多个Ag纳米粒子的露出区域。在区域B中，多个深槽作为黑色区域示出。根据本实施方式可知，能够在与蚀刻掩膜图案的开口部相当的硅基板的露出区域形成多个深槽。因为是由所谓的塞尔法线形成，所以离被蚀刻掩膜保护的区域A最近的深槽能够在与蚀刻掩膜的端面同一面内具有侧壁。
使蚀刻进展而如图12所示那样使深槽24a到达半导体基板10的背面。通过将粒状的贵金属催化剂22预先在半导体基板10上的露出区域18高密度地配置，使得形成于该露出区域18的深槽24a的密度也变高。多个深槽24a相互连接而构成芯片分割槽24，在蚀刻结束的时刻，半导体基板10被单片化成分别包含元件区域12的多个芯片主体10’。另外，在此，将包含芯片主体10’和蚀刻掩膜14的构造28称为芯片或半导体芯片。
如图12所示，在单片化的芯片主体10’之间且与粒状的贵金属催化剂22的间隙相当的部位产生针状残留物26。图13表示产生了针状残留物26的半导体基板10的俯视图。也可以在该时刻结束单片化工艺，拣取各芯片28来使用。该方法在能够简单地得到单片化的半导体芯片这一点上是有利的。
单片化后，如果需要，也可以将粒状的贵金属催化剂22化学地除去。贵金属催化剂22可以通过使用了溶解液的湿式蚀刻除去。作为溶解液，可以使用不侵蚀半导体基板10、绝缘膜15及保护膜16而能够将贵金属催化剂膜除去的任意的液体。具体地说，作为溶解液，可以举出氯溶液、氯化铵溶液、硝酸及王水等。
单片化后，也可以根据需要将保护膜16除去。可以应用基于信那水的溶解除去或基于O2离子的除去等将保护膜16除去。
如果需要，也可以将绝缘膜15除去。绝缘膜15的除去方法可以应用基于信那水的溶解除去和基于各种离子的除去等。
此外，根据需要，也可以对针状残留物26进行蚀刻除去。将针状残留物26除去了的情况下，在拣取半导体芯片28时，能够减少针状残留物作为灰尘附着于芯片的危险。
针状残留物26可以通过能够对半导体基板材料进行蚀刻的任意的蚀刻方法而除去。例如在硅基板的情况下，可以使用湿式蚀刻法及干式蚀刻法的任一种。湿式蚀刻法中的蚀刻液例如可以选自氢氟酸和硝酸和醋酸的混合液、四甲基氢氧化铵(TMAH)、及KOH等。作为干式蚀刻法，例如可以举出使用了SF6、CF4、C2F6、C3F8、CClF2、CCl4、PCl3、CBrF3等气体的离子蚀刻。
图14表示一个实施方式的半导体芯片28的立体图。如图示那样，在一个实施方式的半导体芯片28中，芯片主体10’的形成有元件区域的面通过作为蚀刻掩膜的一部分使用的绝缘膜(未图示)和作为蚀刻掩膜的另一部分使用的保护膜16的层叠体而被覆盖。该保护膜16的端面至少局部地与芯片主体10’的侧面是同一面。芯片主体10’的平面形状、具体地说上表面的轮廓能够与保护膜16向包含该上表面的平面的正射影的轮廓至少局部地一致。采用该构造时，芯片主体10’的上表面中的从保护膜16露出的区域大幅减少。因此，芯片的机械强度提高。保护膜16也可以覆盖芯片主体10’的上表面整个区域。这种情况下，强度进一步提高。
保护膜16为耐冲击性高的材料的情况下，保护膜16抑制外部冲击或拣取装置的接触所导致的芯片缺口的效果更大。作为耐冲击性高的材料，例如可以举出聚酰亚胺、氟树脂、苯酚树脂及环氧树脂等有机树脂。
而且，如图14所示，该半导体芯片28的上表面的角部C1为圆弧状，所以耐冲击性提高。在下表面角部C2也是圆弧状，所以本实施方式的半导体芯片28的抗折强度不会下降。由此，外部冲击或芯片拣取装置的接触所导致的芯片缺口也能够大幅得以抑制。
本实施方式中的半导体芯片28是通过使用了化学蚀刻处理进行的单片化而得到的，所以侧面不会受到物理性的损伤。由此提高了半导体芯片的动作的可靠性。
在图15A至图15E中归纳了作为蚀刻掩膜使用绝缘膜、配置粒状的贵金属催化剂来将半导体基板单片化成半导体芯片的工艺。另外，在此省略了保护膜16。
如图15A所示，在形成有多个元件区域12的半导体基板10中，元件区域12由作为蚀刻掩膜的绝缘膜15保护。蚀刻掩膜在半导体基板10上划分出由蚀刻掩膜保护的区域和露出的区域即露出区域18。另外，在半导体基板10的背面设有切割片材20。
在半导体基板10的露出区域18，如图15B所示配置粒状的贵金属催化剂22。半导体基板10如图15C所示浸泡到蚀刻液30中。在半导体基板10的露出区域18，蚀刻进展而在各个露出区域18形成多个深槽24a。通过形成多个深槽24a，在被蚀刻的区域产生针状残留物。
使蚀刻进展到半导体基板10的背面后，如图15D所示，在与露出区域18对应的区域存在针状残留物26。将切割片材20上的针状残留物26及贵金属催化剂22除去，得到图15E所示的半导体芯片28’。在此，半导体芯片28’包含芯片主体10’和绝缘膜15。如图16的俯视图所示，切割片材20在半导体芯片28’之间露出。
在图15E所示的芯片主体10’的侧面29，由于位于蚀刻掩膜附近的粒状的贵金属催化剂22，而在芯片主体10’的周方向上连续地形成从上表面朝向下表面方向分别延伸的蚀刻痕迹。蚀刻痕迹是反映了所使用的粒状的贵金属催化剂22的大小和形状的凹部或凸部，通常作为纵筋来形成，但是有时也作为沿着斜方向延伸的凹部或凸部来形成。形成蚀刻痕迹的凹部或凸部的宽度取决于粒状的贵金属催化剂的粒径，一般为10至100nm左右，特别是10至50nm左右。
图17A是表示芯片主体10’的侧面29上的蚀刻痕迹的一例的示意图。如图示那样，在侧面29形成有纳米级的蚀刻痕迹32。蚀刻痕迹是纳米级的凹部或凸部，所以即便存在于芯片主体10’的侧面29，也没有任何不利的影响。另外，根据蚀刻条件，蚀刻痕迹32有时不是纵筋状，而是如图17B所示那样作为形状和配置随机的凹部或凸部来形成。
以下说明形成蚀刻痕迹32的过程和机理。
在露出区域18形成了粒状的贵金属催化剂22的情况下，如图6所示，贵金属催化剂22所占区域的形状与露出区域18的形状不完全一致，而是具有与粒形状相应的凹凸。在合适的条件、例如氢氟酸10mol/L且过氧化氢2mol/L的条件下进行蚀刻时，蚀刻仅在贵金属催化剂22的附近发生。因此，在芯片主体10’的侧壁，反映贵金属催化剂22的粒形状而形成有从上表面朝向下表面方向分别延伸的蚀刻痕迹32。另一方面，在蚀刻液的氧化剂浓度高的条件、例如氢氟酸2.5mol/L且过氧化氢8mol/L的条件下进行蚀刻时，贵金属催化剂22所影响的范围变大。因此，蚀刻痕迹32已经不再反映贵金属催化剂22的粒形状，而是作为随机的形状来形成。
通过离子蚀刻实施了单片化的情况下，如图17C所示，由于离子处理中的切换动作，而在芯片主体10’的侧面29形成有与器件形成面平行的横槽。具有这种构造的半导体芯片与本实施方式的半导体芯片不同。
在侧面29具有蚀刻痕迹的半导体芯片28’能够如图18所示那样经由接合材34载置在基板35上。另外，接合材34例如是粘接剂、粘接薄膜、或各向异性导电膜。此外，基板35例如是电路基板或中介片。
在侧面29具有蚀刻痕迹的构造与在侧面29没有蚀刻痕迹的构造相比表面积更大。因此，半导体芯片28’从该侧面29的散热效率较高。特别是，对光半导体芯片或功率器件等来说，芯片的散热性在保证芯片的正常动作方面是重要的特性。另外，在图18中，电极焊盘51在半导体芯片的上表面露出。关于电极焊盘在后面说明。
如图19所示，在基板35和半导体芯片28’之间配置了焊锡36等接合构件的情况下，侧面29的蚀刻痕迹的效果仍然发挥。这种情况下，多余焊锡通过毛细现象而能够在侧面29上向上方移动。由此，以基板35为基准的芯片28’的高度得以降低，并且该高度的偏差也得以抑制。此外，能够扩大焊锡36的允许涂敷量范围(margin)，工序管理变得容易。进而，采用了该构造的情况下，侧面29与热传导率高的焊锡36接触，所以还能够期待散热量的増加。本效果在取代焊锡36而使用底层填充剂来作为接合构件的情况下也同样。
将在侧面29具有蚀刻痕迹的半导体芯片28’配置在引线框上并进行了树脂模塑的情况下，能够得到图20所示的半导体装置40。在图示的半导体装置40中，在引线框41a上经由接合材43配置有半导体芯片28’。该半导体芯片28’是上述那样的在侧面29具有纳米级的蚀刻痕迹的构造，通过Al导线45与引线框41b电连接。这些部件除了引线框41b的外部连接用的端部之外被模塑树脂47a及47b封固。
由于在半导体芯片28’的侧面29形成有纳米级的蚀刻痕迹，所以在半导体芯片28’和模塑树脂47b之间发挥锚固效应(anchor effect)，能够提高密接性。因此，例如氟系树脂等、通常与芯片的密接性较弱的材料，也能够作为模塑树脂来使用，能够扩大模塑材料的选择范围。
另外，即使用保护膜16保护芯片主体10’的情况下，也有时为了与外部电连接而如图21A所示那样使电极焊盘51露出。电极焊盘51通常由铝构成，所以对于含有氢氟酸和氧化剂的蚀刻液的耐性较弱。通过如图21B所示那样设置电极保护层52，能够从蚀刻液保护电极焊盘51。
电极保护层52能够使用对于蚀刻液具有耐性的任意材料形成，可以使用金属或有机材料。例如使用Ni/Au等金属形成了电极保护层52的情况下，即使电极保护层52残留在了电极焊盘51上，在之后的工序也不会产生问题。使用树脂形成的电极保护层52在蚀刻处理后通过适当的方法除去即可。
在此，参照图22说明用于保护元件区域的保护膜等的尺寸。形成有元件区域的半导体基板10的厚度通常为数百μm左右，元件区域中包含的多个绝缘膜54及布线55的厚度为数十至数百nm左右。布线55的线/间距(line and space)分别为数十至数百nm左右的宽度。另外，绝缘膜54通常由SiN等构成。
用于保护元件区域的保护膜16的线/间距分别为数十至数百μm左右的宽度。考虑在半导体基板10的最表面存在的凹凸，该保护膜16以数至数十μm左右的厚度形成。
如参照图22所说明那样，用于保护元件区域12的保护膜16的厚度为数至数十μm左右，相对于此，元件区域12中的绝缘膜54的厚度为数十至数百nm左右。元件区域12中的绝缘膜54非常薄，所以将该绝缘膜54作为蚀刻掩膜来使用的情况下，能够形成微细的露出区域。参照图23说明该工艺。
如图23A所示，在背面配置有切割片材20的半导体基板10形成有多个元件区域12，在各元件区域12上依次层叠有绝缘膜54及保护膜16。在相邻的元件区域12之间，存在有半导体基板10露出的露出区域18’。如上述那样，绝缘膜54的厚度为数十至数百nm左右，所以露出区域18’的宽度也能够微细到数十至数百nm左右。
如图23B所示，在露出区域18’配置贵金属催化剂22。这时，通过采用上述那样的置换镀方法，能够避开绝缘膜54上和保护膜16上而仅在露出区域18’上选择性地配置贵金属催化剂22。
将在露出区域18’选择性地配置有贵金属催化剂22的半导体基板10浸泡在上述那样的蚀刻液中。由此，半导体基板的露出区域18’被选择性地除去。结果，形成图23C所示的芯片分割槽24，半导体基板10单片化成芯片主体。
根据该方法，作为露出切割线而使用的露出区域18’的宽度相当于绝缘膜54间的间隔，因此，理论上能够将切割线的宽度设为数十至数百nm左右。这在切割线变细而有效的芯片面积增加这一点上是有利的。
在半导体基板的露出区域配置的贵金属催化剂不限于粒状，也可以是膜状。以下说明在半导体基板的露出区域形成膜状的贵金属催化剂来进行单片化的方法。
图24A是形成有多个元件区域12的半导体基板10的局部截面图。各元件区域12由绝缘膜15保护。绝缘膜15划分出半导体基板10中的由绝缘膜15覆盖的区域和半导体基板10的露出的部分即露出区域18。另外，在半导体基板10的背面设置有切割片材20。图24B表示该半导体基板10的俯视图。
如图25A所示，在形成了绝缘膜15的半导体基板10的上表面整体形成金属催化剂膜57。金属催化剂膜57例如可以通过溅镀或蒸镀来形成。通过利用该方法来成膜，能够得到膜厚均匀的金属催化剂膜57。考虑蚀刻等后续工序，金属催化剂膜57的膜厚优选为10至50nm左右。由于在半导体基板10的整面形成有金属催化剂膜57，所以如图25B的俯视图所示，绝缘膜15及露出区域18被金属催化剂膜57覆盖。
接着，如图26A所示，形成抗蚀图案58，选择性地保护金属催化剂膜57中的位于露出区域18上的区域。抗蚀图案58利用通用方法形成，保护金属催化剂膜57的规定区域即可。如图26B的俯视图所示，由于在与露出区域对应的部分形成有抗蚀图案58，所以金属催化剂膜57在绝缘膜15的位置处露出。
利用通用方法将金属催化剂膜57的露出部分除去后，如图27A所示，仅在抗蚀图案58的位置残留有金属催化剂膜57。图27B是该状态的半导体基板10的俯视图。金属催化剂膜57的露出部分例如可以使用氯溶液、氯化铵溶液、硝酸及王水等除去。
然后，将抗蚀图案58剥离，如图28A所示使被进行了图案形成的金属催化剂膜57’露出。抗蚀图案58根据抗蚀材料使用适当的剥离液进行剥离即可。如图28B的俯视图所示，被进行了图案形成的金属催化剂膜57’仅残留在露出区域18上。
将被进行了图案形成的金属催化剂膜57’作为蚀刻掩膜使用，按照上述的工序将半导体基板10的基板除去区域18选择性地除去。由此，如图29A所示，半导体基板10单片化成芯片主体10’，得到包含芯片主体10’和绝缘膜15的半导体芯片59。金属催化剂膜57’维持其状态地向下方移动，如图示那样到达切割片材20。图29B表示单片化的多个半导体芯片59的俯视图。
使用膜状的贵金属催化剂的情况下，与配置粒状的贵金属催化剂的情况相比，膜厚的控制更为容易。使用膜状的贵金属催化剂的情况下，能够与半导体基板材料的种类无关地使用任意的金属来形成催化剂膜。此外，这种情况下还不会产生针状残留物。
在以上的例子中，切割片材与半导体基板的背面直接接触地设置，但是不限于此。也可以如图30所示，经由金属喷镀层70在半导体基板10的背面设置切割片材20。金属喷镀层70能够使用任意的金属来形成，可以采用单层膜及多层膜的任意构造。
特别是，在金属喷镀层70中含有Au、Ag、Pt等贵金属的情况下，半导体基板10的蚀刻进展而到达背面时，能够抑制切割片材的粘接层被蚀刻液侵蚀。根据情况，也可以将金属喷镀层70保留，作为对单片化的芯片进行芯片焊接时的金属喷镀膜来利用。
也可以将上述的化学的蚀刻和基板研削组合来进行单片化。该工艺是所谓的先切割(dicing before grinding)法。参照图31A及图31B说明该工艺。
首先，如图31A所示，在半导体基板10上以芯片主体10’的厚度以上的深度形成芯片分离槽24。然后，如图31B所示，通过基板研削装置72将半导体基板10的下表面侧区域除去，直到到达芯片分离槽24，得到半导体芯片28。
半导体基板10的下表面侧区域也可以通过蚀刻除去。作为蚀刻，例如可以举出使用从氢氟酸和硝酸和醋酸的混合液、TMAH及KOH等中选择的蚀刻液进行的湿式蚀刻、或者使用从SF6、CF4、C2F6、C3F8、CClF2、CCl4、PCl3及CBrF3等中选择的气体进行的离子蚀刻。
采用先切割法的情况下，用于形成分离槽24的蚀刻在分离槽24到达半导体基板的背面之前停止，所以在该蚀刻刚结束时半导体基板的刚性得以保持。因此，该方法具有蚀刻刚结束时的基板处理较为容易的优点。
如以上说明，在一个实施方式的方法中，能够对与切割线相当的半导体基板的露出区域整体同时进行蚀刻加工而得到半导体芯片。因此，例如即使变更切割线的数量，也能够在一定的时间内完成单片化。而且，能够对多个半导体基板同时进行批量处理，大幅缩短每张基板的加工时间而提高生产性。
此外，在一个实施方式的方法中，通过使用了贵金属催化剂和蚀刻液或蚀刻气体的化学蚀刻处理来进行单片化。因此，在该方法中，不需要光学的对位，不会发生对位标记的读取误差或基板变形等导致的位置偏差。而且，能够用保护树脂覆盖芯片主体的上表面端部的实质整体，所以能够极力降低破裂或缺口。
以上说明了本发明的几个实施方式，但这些实施方式只是作为例子提出，不意图限定发明的范围。这些新的实施方式能够以其他各种方式来实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围和主旨内，并且包含在权利要求书所记载的发明及其等同范围内。
本实施方式包括以下的特征。
[1]
一种半导体芯片的制造方法，其中，包括以下步骤：
在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；
通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。
[2]
如[1]所述的方法，所述蚀刻掩膜的上表面不具有由一端彼此相接的2个线段规定的角部。
[3]
如[1]所述的方法，所述蚀刻掩膜的上表面是具有5个以上的边的多边形。
[4]
如[1]至[3]中任一项所述的方法，所述化学蚀刻处理包括以下步骤：在所述第2区域设置贵金属催化剂，之后，使蚀刻液或蚀刻气体与所述半导体基板接触。
[5]
如[4]所述的方法，通过无电解镀在所述第2区域设置所述贵金属催化剂。
[6]
如[4]或[5]所述的方法，所述贵金属催化剂为粒状。
[7]
如[4]至[6]中任一项所述的方法，所述化学蚀刻处理包括使所述蚀刻液与所述半导体基板接触的步骤，所述蚀刻液含有氢氟酸和过氧化氢。
[8]
如[1]至[7]中任一项所述的方法，以使所述多个芯片主体的每一个在其端面具有分别从所述芯片主体的形成有所述保护膜的面朝向相反侧的面延伸的筋状的凹部或凸部的方式，进行所述化学蚀刻处理。
[9]
如[8]所述的方法，所述凹部或凸部分别具有10至100nm的宽度。
[10]
如[8]所述的方法，所述凹部或凸部分别具有10至50nm的宽度。
[11]
如[1]至[10]所述的方法，所述多个第1区域包含具有电极焊盘的半导体元件。
[12]
如[1]至[11]中任一项所述的方法，所述半导体基板为硅基板。
[13]
一种半导体芯片，具备芯片主体，该芯片主体具有包含半导体元件的表面区域，所述芯片主体的端面具有蚀刻痕迹。
[14]
如[13]所述的半导体芯片，所述蚀刻痕迹是分别从所述芯片主体的所述表面区域侧的面朝向相反侧的面延伸的筋状的凹部或凸部。
[15]
如[14]所述的半导体芯片，所述凹部或凸部分别具有10至100nm的宽度。
[16]
如[14]所述的半导体芯片，所述凹部或凸部分别具有10至50nm的宽度。
[17]
如[13]至[16]中任一项所述的半导体芯片，还具备覆盖所述表面区域的保护膜，
所述芯片主体的所述表面区域侧的面的轮廓与所述保护膜向包含所述表面区域侧的面的平面的正射影的轮廓至少局部地一致。
[18]
如[13]至[17]中任一项所述的半导体芯片，所述芯片主体的所述表面区域侧的面不具有由一端彼此相接的2个线段规定的角部。
[19]
一种半导体芯片，具备：芯片主体，具有包含半导体元件的表面区域；以及保护膜，覆盖所述表面区域，所述芯片主体通过在半导体基板上形成包含所述保护膜的蚀刻掩膜、对该半导体基板实施使用了贵金属催化剂和蚀刻液或蚀刻气体的化学蚀刻处理而被单片化，所述芯片主体的所述表面区域侧的面的轮廓与所述保护膜向该包含该上表面的平面的正射影的轮廓至少局部地一致。
[20]
一种半导体芯片，具备芯片主体，该芯片主体具有包含半导体元件的表面区域，所述芯片主体通过在半导体基板上形成包含保护膜的蚀刻掩膜、对该半导体基板实施使用了贵金属催化剂和蚀刻液或蚀刻气体的化学蚀刻处理而被单片化，所述芯片主体的所述表面区域侧的面不具有由一端彼此相接的2个线段规定的角部。
[21]
一种半导体装置，具备：
支持构件；
[13]至[20]中任一项所述的半导体芯片，位于所述支持构件上；
模塑树脂，以覆盖所述半导体芯片的方式设置于所述支持构件上。
[22]
一种半导体装置，具备：
支持构件；
[13]至[20]中任一项所述的半导体芯片，位于所述支持构件上；
接合构件，夹设于所述支持构件和所述半导体芯片之间。
符号的说明：
10…半导体基板；10’…芯片主体；12…元件区域；14…蚀刻掩膜；15…绝缘膜；16…保护膜；18…露出区域；18’…露出区域；20…切割片材：22…贵金属催化剂；22a…Ag粒子；24a…深槽；24…分离槽；26…针状残留物；28…半导体芯片；28’…半导体芯片；29…侧面；30…蚀刻液；31…侧面；32…蚀刻痕迹；34…接合材；35…基板；36…焊锡；40…半导体装置；41a…引线框；41b…引线框；43…接合材；45…Alワイヤー；47a…模塑树脂；47b…模塑树脂；51…电极焊盘；52…电极保护层；54…绝缘层；55…布线层；57…金属催化剂膜；58…抗蚀图案；59…半导体芯片；80…金属喷镀层；82…基板研削装置。

Claims (12)

1.一种半导体芯片的制造方法，其中，包括以下步骤：
在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；
通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体，
所述化学蚀刻处理包括以下步骤：在所述第2区域设置贵金属催化剂，之后，使蚀刻液或蚀刻气体与所述半导体基板接触，
以使所述多个芯片主体的每一个在其端面具有分别从所述芯片主体的形成有所述保护膜的面朝向相反侧的面延伸的筋状的凹部或凸部的方式，进行所述化学蚀刻处理。
2.如权利要求1所述的半导体芯片的制造方法，其中，
所述蚀刻掩膜的上表面不具有由一端彼此相接的2个线段规定的角部。
3.如权利要求2所述的半导体芯片的制造方法，其中，
所述贵金属催化剂为粒状。
4.如权利要求3所述的半导体芯片的制造方法，其中，
所述凹部或凸部分别具有10至100nm的宽度。
5.如权利要求4所述的半导体芯片的制造方法，其中，
所述半导体基板为硅基板。
6.一种半导体芯片，其中，
具备芯片主体，该芯片主体具有包含半导体元件的表面区域，
所述芯片主体的端面具有蚀刻痕迹，所述蚀刻痕迹是分别从所述芯片主体的所述表面区域侧的面朝向相反侧的面延伸的筋状的凹部或凸部，
所述凹部或凸部分别具有10至100nm的宽度。
7.如权利要求6所述的半导体芯片，其中，
还具备覆盖所述表面区域的保护膜，
所述芯片主体的所述表面区域侧的面的轮廓与所述保护膜向包含所述表面区域侧的面的平面的正射影的轮廓至少局部地一致。
8.如权利要求7所述的半导体芯片，其中，
所述芯片主体的所述表面区域侧的面不具有由一端彼此相接的2个线段规定的角部。
9.如权利要求7所述的半导体芯片，其中，
所述芯片主体通过在半导体基板上形成包含所述保护膜的蚀刻掩膜、对该半导体基板实施使用了贵金属催化剂和蚀刻液或蚀刻气体的化学蚀刻处理而被单片化。
10.如权利要求6所述的半导体芯片，其中，
所述芯片主体通过在半导体基板上形成包含保护膜的蚀刻掩膜、对该半导体基板实施使用了贵金属催化剂和蚀刻液或蚀刻气体的化学蚀刻处理而被单片化，所述芯片主体的所述表面区域侧的面不具有由一端彼此相接的2个线段规定的角部。
11.一种半导体装置，其中，具备：
支持构件；
权利要求6所述的半导体芯片，位于所述支持构件上；以及
模塑树脂，以覆盖所述半导体芯片的方式设置于所述支持构件上。
12.一种半导体装置，其中，具备：
支持构件；
权利要求6所述的半导体芯片，位于所述支持构件上；以及
接合构件，夹设于所述支持构件和所述半导体芯片之间。
CN201410640037.0A 2013-11-13 2014-11-13 半导体芯片的制造方法、半导体芯片及半导体装置 Active CN104637877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-235470 2013-11-13
JP2013235470 2013-11-13

Publications (2)

Publication Number Publication Date
CN104637877A CN104637877A (zh) 2015-05-20
CN104637877B true CN104637877B (zh) 2018-04-06

Family

ID=53216461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410640037.0A Active CN104637877B (zh) 2013-11-13 2014-11-13 半导体芯片的制造方法、半导体芯片及半导体装置

Country Status (4)

Country Link
JP (1) JP6462747B2 (zh)
KR (3) KR101695066B1 (zh)
CN (1) CN104637877B (zh)
TW (2) TWI671812B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081647B1 (ja) 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP2019140225A (ja) * 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP7080781B2 (ja) 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7282710B2 (ja) * 2020-03-19 2023-05-29 株式会社東芝 半導体装置の製造方法
CN113809509B (zh) * 2020-06-11 2023-07-18 华为技术有限公司 一种天线成型方法、盖板组件及终端设备
JP2022044894A (ja) * 2020-09-08 2022-03-18 ソニーセミコンダクタソリューションズ株式会社 半導体チップ、製造方法
US11574861B2 (en) * 2021-03-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904496B2 (ja) 2002-09-06 2007-04-11 株式会社リコー 半導体装置の製造方法
JP4495916B2 (ja) * 2003-03-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体チップの製造方法
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
TW200620451A (en) * 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
CN100477162C (zh) * 2006-02-21 2009-04-08 探微科技股份有限公司 切割晶片的方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
US8734659B2 (en) * 2008-10-09 2014-05-27 Bandgap Engineering Inc. Process for structuring silicon
WO2010114887A1 (en) * 2009-03-31 2010-10-07 Georgia Tech Research Corporation Metal-assisted chemical etching of substrates
JP5322173B2 (ja) * 2009-09-07 2013-10-23 国立大学法人 宮崎大学 微細流路の形成方法
TWI601242B (zh) * 2010-01-18 2017-10-01 半導體組件工業公司 半導體晶片分割方法
TWI505348B (zh) * 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
JP2013157523A (ja) * 2012-01-31 2013-08-15 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法および発光装置

Also Published As

Publication number Publication date
TWI671812B (zh) 2019-09-11
KR101695066B1 (ko) 2017-01-10
JP2017118145A (ja) 2017-06-29
TW201631648A (zh) 2016-09-01
TWI671813B (zh) 2019-09-11
KR20170123598A (ko) 2017-11-08
TW201528363A (zh) 2015-07-16
KR20160148491A (ko) 2016-12-26
JP6462747B2 (ja) 2019-01-30
KR20150055567A (ko) 2015-05-21
CN104637877A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN104637877B (zh) 半导体芯片的制造方法、半导体芯片及半导体装置
US10410976B2 (en) Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device
JP6221926B2 (ja) 半導体発光素子およびその製造方法
JP4766845B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US20100151612A1 (en) Group III-V semiconductor device and method for producing the same
WO2013017040A1 (zh) 一种通过湿法剥离GaN基外延层和蓝宝石衬底来制备垂直结构发光二极管的方法
JPWO2012160604A1 (ja) 発光素子チップ及びその製造方法
CN102142361A (zh) Iii族氮化物类化合物半导体元件及其制造方法
US8093081B2 (en) Device of light-emitting diode and method for fabricating the same
US8921227B2 (en) Semiconductor device assembly and semiconductor device and method of manufacturing the same
US9159871B2 (en) Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof
JP2010062425A (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2007158111A (ja) 半導体デバイスの製造方法
JP2009158696A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2013058707A (ja) 半導体発光素子の製造方法
US20170069792A1 (en) Semiconductor light emitting device
CN105990483A (zh) 半导体发光元件
JP6027027B2 (ja) 半導体素子およびその製造方法ならびに半導体素子結合体
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
JP2011124296A (ja) 半導体発光素子の製造方法
JP2008300501A (ja) 半導体発光素子、半導体発光装置およびその製造方法
CN107735870B (zh) 发光组件以及发光组件的制造方法
JP2022087393A (ja) Ｌｅｄ素子及びその製造方法
JP5914656B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP2020123609A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant