TW201631648A - 半導體晶片之製造方法、半導體晶片及半導體裝置 - Google Patents

半導體晶片之製造方法、半導體晶片及半導體裝置 Download PDF

Info

Publication number
TW201631648A
TW201631648A TW105114218A TW105114218A TW201631648A TW 201631648 A TW201631648 A TW 201631648A TW 105114218 A TW105114218 A TW 105114218A TW 105114218 A TW105114218 A TW 105114218A TW 201631648 A TW201631648 A TW 201631648A
Authority
TW
Taiwan
Prior art keywords
etching
semiconductor substrate
wafer
region
semiconductor
Prior art date
Application number
TW105114218A
Other languages
English (en)
Other versions
TWI671813B (zh
Inventor
Yusaku Asano
Kazuhito Higuchi
Taizo Tomioka
Tomohiro Iguchi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201631648A publication Critical patent/TW201631648A/zh
Application granted granted Critical
Publication of TWI671813B publication Critical patent/TWI671813B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Abstract

本發明之實施形態係關於一種半導體晶片之製造方法、半導體晶片及半導體裝置。 實施形態之半導體晶片之製造方法包括如下步驟：於半導體基板上形成分別包含保護膜之複數個蝕刻掩膜，而劃定上述半導體基板中之被上述複數個蝕刻掩膜保護之複數個第1區域、及上述半導體基板中之露出之區域即第2區域；以及藉由化學性蝕刻處理將上述第2區域各向異性地去除，而形成分別具有至少一部分位於與上述蝕刻掩膜之端面為同一面內之側壁、及到達至上述半導體基板之背面之底部的複數個溝槽，藉此，將上述半導體基板單片化為與上述複數個第1區域對應之複數個晶片本體。

Description

半導體晶片之製造方法、半導體晶片及半導體裝置
本申請案係以於2013年11月13日提出申請之日本專利申請案第2013-235470號為基礎並主張其優先權之權益，該申請案之全文以引用之方式併入本文中。
本發明之實施形態係關於一種半導體晶片之製造方法、半導體晶片及半導體裝置。
於將半導體基板單片化為晶片時，通常使用藉由旋轉之刀片機械地切斷晶圓之刀片切割。於刀片切割中，在半導體基板依序形成複數個切割溝槽，而將半導體基板單片化為晶片。因此，刀片切割存在如下問題：若縮小晶片尺寸而使切割溝槽之數量(線數)增多，則切割時間會與線數成比例地變長。
又，藉由刀片切割而獲得之晶片之角部為直角，耐衝擊性較低。而且，刀片切割因於晶片之端部產生微細之缺損(破裂)，故而藉此所獲得之晶片之抗彎強度較低。
且說，近年來，提出有藉由化學作用於單晶基板形成高縱橫比之較深之孔的想法。
本發明所欲解決之問題在於提供一種能以較高之生產性製造半導體晶片之方法。
根據實施形態，半導體晶片之製造方法包括如下步驟：於半導體基板上形成分別包含保護膜之複數個蝕刻掩膜，而劃定上述半導體基板中之被上述複數個蝕刻掩膜保護之複數個第1區域、及上述半導體基板中之露出之區域即第2區域；以及藉由化學性蝕刻處理將上述第2區域各向異性地去除，而形成分別具有至少一部分位於與上述蝕刻掩膜之端面為同一面內之側壁、及到達至上述半導體基板之背面之底部的複數個溝槽，藉此，將上述半導體基板單片化為與上述複數個第1區域對應之複數個晶片本體。
藉由上述構成，可提供一種能以較高之生產性製造半導體晶片之方法。
10‧‧‧半導體基板
10'‧‧‧晶片本體
12‧‧‧元件區域
14‧‧‧蝕刻掩膜
15‧‧‧絕緣膜
16‧‧‧保護膜
18‧‧‧露出區域
18'‧‧‧露出區域
20‧‧‧切割片材
22‧‧‧貴金屬觸媒
22a‧‧‧Ag粒子
24‧‧‧分離溝槽
24a‧‧‧深溝槽
26‧‧‧針狀殘留
28‧‧‧半導體晶片
28'‧‧‧半導體晶片
29‧‧‧側面
30‧‧‧蝕刻液
31‧‧‧側面
32‧‧‧蝕刻痕
34‧‧‧接合材料
35‧‧‧基板
36‧‧‧焊料
40‧‧‧半導體裝置
41a‧‧‧引線框架
41b‧‧‧引線框架
43‧‧‧接合材料
45‧‧‧Al線
47a‧‧‧模塑樹脂
47b‧‧‧模塑樹脂
51‧‧‧電極墊
52‧‧‧電極保護層
54‧‧‧絕緣層
55‧‧‧配線層
57‧‧‧金屬觸媒膜
57'‧‧‧金屬觸媒膜
58‧‧‧抗蝕圖案
59‧‧‧半導體晶片
70‧‧‧金屬化層
72‧‧‧基板研磨裝置
A‧‧‧區域
B‧‧‧區域
C1‧‧‧角部
C2‧‧‧角部
圖1係形成有蝕刻掩膜之半導體基板之俯視圖。
圖2係表示圖1所示之半導體基板之一部分之剖視圖。
圖3A係表示蝕刻掩膜之形狀之一例之平面圖。
圖3B係表示蝕刻掩膜之形狀之另一例之平面圖。
圖3C係表示蝕刻掩膜之形狀之又一例之平面圖。
圖3D係表示蝕刻掩膜之形狀之又一例之平面圖。
圖3E係表示蝕刻掩膜之形狀之又一例之平面圖。
圖4係表示繼圖2之步驟之後之步驟的剖視圖。
圖5係配置有貴金屬觸媒之半導體基板之俯視圖。
圖6係表示配置於露出區域之貴金屬觸媒之圖。
圖7係Ag奈米粒子觸媒之掃描式電子顯微鏡(SEM)照片。
圖8係表示置換鍍敷之結果之SEM照片。
圖9係表示繼圖4之步驟之後之步驟的剖視圖。
圖10係形成有深溝槽之半導體基板之俯視圖。
圖11係蝕刻處理後之矽基板之剖面SEM照片。
圖12係表示繼圖9之步驟之後之步驟的剖視圖。
圖13係產生有針狀殘留之半導體基板之俯視圖。
圖14係表示經單片化所得之半導體晶片之一例之立體圖。
圖15A係表示一實施形態之半導體晶片之製造方法之一步驟的剖視圖。
圖15B係表示繼圖15A之步驟之後之步驟的剖視圖。
圖15C係表示繼圖15B之步驟之後之步驟的剖視圖。
圖15D係表示繼圖15C之步驟之後之步驟的剖視圖。
圖15E係表示繼圖15D之步驟之後之步驟的剖視圖。
圖16係表示經單片化所得之半導體晶片群之俯視圖。
圖17A係概略性地表示蝕刻痕之一例之立體圖。
圖17B係概略性地表示蝕刻痕之另一例之立體圖。
圖17C係概略性地表示蝕刻痕之又一例之立體圖。
圖18係一實施形態之半導體裝置之剖視圖。
圖19係另一實施形態之半導體裝置之剖視圖。
圖20係又一實施形態之半導體裝置之剖視圖。
圖21A係表示包含電極墊之晶片本體之一例之放大剖視圖。
圖21B係表示利用電極保護層被覆電極墊之晶片本體之一例之放大剖視圖。
圖22係表示晶片本體之絕緣膜等之放大剖視圖。
圖23A係表示另一實施形態之半導體晶片之製造方法之步驟的剖視圖。
圖23B係表示繼圖23A之步驟之後之步驟的剖視圖。
圖23C係表示繼圖23B之步驟之後之步驟的剖視圖。
圖24A係表示另一實施形態之半導體晶片之製造方法之一步驟的剖視圖。
圖24B係表示圖24A之步驟之俯視圖。
圖25A係表示繼圖24A之步驟之後之步驟的剖視圖。
圖25B係表示圖25A之步驟之俯視圖。
圖26A係表示繼圖25A之步驟之後之步驟的剖視圖。
圖26B係表示圖26A之步驟之俯視圖。
圖27A係表示繼圖26A之步驟之後之步驟的剖視圖。
圖27B係表示圖27A之步驟之俯視圖。
圖28A係表示繼圖27A之步驟之後之步驟的剖視圖。
圖28B係表示圖28A之步驟之俯視圖。
圖29A係表示繼圖28A之步驟之後之步驟的剖視圖。
圖29B係表示圖29A之步驟之俯視圖。
圖30係表示半導體基板之另一例之剖視圖。
圖31A係表示另一實施形態之方法之一步驟之剖視圖。
圖31B係表示繼圖31A之步驟之後之步驟的剖視圖。
以下，參照圖式對本發明之實施形態進行說明。
圖1係用於一實施形態之方法之半導體基板之俯視圖。圖2表示圖1之半導體裝置之局部剖視圖。
如圖示般，於半導體基板10設置有分別包含大於等於1個半導體元件之複數個元件區域12。該等元件區域12係相互隔開地排列。各元件區域12係藉由利用蝕刻掩膜14覆蓋而被保護。
元件區域12所包含之半導體元件例如為電晶體、二極體、發光二極體或半導體雷射。元件區域12可進而包含電容器或配線等。
相鄰之元件區域12間之區域為半導體基板10之表面露出之露出區域18。如隨後所說明般，於該露出區域18配置貴金屬觸媒。於本實施形態中，實施使用貴金屬觸媒與蝕刻液之化學性蝕刻處理將半導體 基板10之露出區域18去除，藉此獲得經單片化所得之半導體晶片。
於圖2所示之例中，蝕刻掩膜14係由絕緣膜15與保護膜16之積層構造構成。絕緣膜雖可稱為保護膜之一種，但藉由設置絕緣膜15，可確實地保護元件區域12之電極墊(未圖示)。視情形亦可由絕緣膜及保護膜中之任一者構成蝕刻掩膜14。
再者，較佳為於半導體基板10之背面預先黏貼用以保持經單片化所得之晶片之切割片材20。
半導體基板10係可藉由貴金屬觸媒之效果而選擇性地進行蝕刻者，例如，可由選自Si、Ge、III-V族半導體即含有III族元素與V元素之化合物之半導體(例如GaAs、GaN等)、及SiC等之材料構成。再者，此處使用之用語「族」係短週期型週期表之「族」。
半導體基板10之厚度並無特別限定，只要根據作為目標之半導體晶片之尺寸適當決定即可。半導體基板10之厚度可設為例如50μm至500μm之範圍。雜質向半導體基板10之摻雜量亦同樣地並無特別限定，只要適當決定即可。半導體基板10之主面亦可相對於半導體之任一結晶面平行。
蝕刻掩膜14係以覆蓋元件區域12之方式選擇性地形成於半導體基板10之上表面之複數個區域。各蝕刻掩膜14之上表面形狀並不限定於矩形狀，可設為如圖3A至圖3E所示之各種形狀。
於如圖3A所示般將蝕刻掩膜14形成為具有圓形狀角部之情形時，於經單片化所得之晶片中，角部亦成為圓形狀。換言之，蝕刻掩膜14及半導體晶片之此種上表面形狀為不具有構成輪廓之直線(線段)彼此相接之部分之形狀、即構成輪廓之線段相互分離之形狀。藉由將角部設為圓形狀，可提高晶片之機械強度。
蝕刻掩膜14之上表面亦可為具有大於等於5條邊之多邊形。例如，於圖3B所示之例中，蝕刻掩膜14分別具有六邊形之上表面，且 配置成蜂巢狀。於蝕刻掩膜具有此種上表面形狀之情形時，可獲得上表面為具有大於等於5條邊之多邊形的半導體晶片。多邊形之各內角大於90°之半導體晶片與多邊形之各內角為90°之半導體晶片相比，具有較高之機械強度。
蝕刻掩膜14亦可具有如圖3C所示之圓形之上表面。於蝕刻掩膜具有此種上表面形狀之情形時，可獲得上表面為圓形之半導體晶片。上表面為圓形之半導體晶片具有與上表面為具有圓形狀角部之矩形之半導體晶片同等以上的機械強度。
於半導體晶片之上表面形狀具有旋轉對稱性之情形時，無法僅基於半導體晶片之上表面形狀進行其方位對準。如圖3E所示般，若將蝕刻掩膜14之上表面設為不具有旋轉對稱性之形狀，則可獲得上表面不具有旋轉對稱性之形狀之半導體晶片。此種半導體晶片例如可僅基於上表面形狀進行其方位對準。再者，不具有旋轉對稱性之形狀並無特別限制，例如可列舉大於等於1個角部之形狀與其他角部之形狀不同之形狀、或設置有缺口之形狀。
形成於半導體基板上之蝕刻掩膜無需全部為相同之形狀。亦可將蝕刻掩膜14形成為例如圖3D所示般之不同形狀之圖案。
於使用任一形狀之蝕刻掩膜之情形時，半導體晶片均以具有大致忠實地反映該掩膜之上表面形狀之上表面形狀之方式被單片化。
作為絕緣膜15之材料，只要為可抑制貴金屬觸媒向半導體基板附著者則並無特別限定，使用有機及無機之任一種絕緣材料均可。作為有機之絕緣材料，例如可列舉聚醯亞胺、氟樹脂、酚樹脂、及環氧樹脂等有機樹脂。作為無機之絕緣材料，例如可列舉氧化膜及氮化膜等。絕緣膜15無需一定另外形成於元件區域12上。亦可將構成元件區域12之絕緣膜之一部分用作絕緣膜15。
再者，於使用如有機樹脂般具有衝擊吸收性之材料作為絕緣膜 之情形時，可將該絕緣膜作為永久膜而殘置於最終製品。若將殘留之絕緣膜用作單片化晶片之衝擊吸收膜，則成為單片化晶片之上表面完全被衝擊吸收膜覆蓋之構造，故而可提高晶片之機械強度。
作為保護膜16之材料，只要為不會被蝕刻液侵蝕者則並無特別限定。例如，可使用聚醯亞胺、氟樹脂、酚樹脂、及環氧樹脂等有機樹脂、或Au、Ag及Pt等貴金屬形成保護膜16。
露出區域18係用於半導體晶片之單片化，相當於所謂之切割線。該露出區域18之寬度並無特別限定，例如為1μm至200μm之範圍。
於露出區域18，如圖4所示般配置貴金屬觸媒22。此處，蝕刻掩膜14作為防止貴金屬觸媒22附著於露出區域18以外之部位之掩膜而發揮作用。於圖5中表示於露出區域18配置有貴金屬觸媒22之半導體基板10之俯視圖。
貴金屬觸媒22使與該貴金屬觸媒接觸之半導體基板10之氧化反應活化。可將具有使該氧化反應活化之效果之任意之貴金屬用作貴金屬觸媒22。貴金屬觸媒22之材料可選自例如Au、Ag、Pt、及Pd等。
貴金屬觸媒22可呈例如粒狀配置。粒狀之貴金屬觸媒由於在蝕刻中亦穩定，故而較佳。作為粒狀觸媒之形狀，可列舉球狀、棒狀、及板狀等。於球狀之情形時，由於半導體基板之蝕刻進行之方向接近於垂直，故而較佳。粒狀觸媒之粒徑並無特別限定，可設為例如數十nm至數百nm之範圍。再者，為了容易地進行蝕刻後之晶片分割，粒狀觸媒較佳為高密度地或呈多層配置。
於圖6中，表示表現於露出區域18配置有粒狀之貴金屬觸媒22之半導體基板10之上表面之一部分的模式圖。
貴金屬觸媒可藉由例如電解鍍敷、還原鍍敷、及置換鍍敷等方法，而配置於半導體基板10之露出區域18。又，亦可使用包含貴金屬 粒子之分散液之塗佈、蒸鍍、濺鍍等。於該等方法中，於使用置換鍍敷之情形時，可於相當於切割線之露出區域18均勻地直接形成粒狀之貴金屬觸媒。
於藉由置換鍍敷配置粒狀之貴金屬觸媒時，可使用例如硝酸銀溶液。以下，對該製程之一例進行說明。作為置換鍍敷液，可使用例如硝酸銀溶液、氫氟酸及水之混合液。氫氟酸具有去除半導體基板表面之自然氧化膜之作用。
置換鍍敷液中之硝酸銀濃度較佳為0.001mol/L至0.1mol/L之範圍，更佳為0.005至0.01mol/L之範圍。置換鍍敷液中之氟化氫濃度較佳為1mol/L至6.5mol/L之範圍。
藉由將特定之區域被蝕刻掩膜選擇性地保護之半導體基板10浸漬於如上所述之置換鍍敷液中1至5分鐘左右，可僅於半導體基板10之露出區域18選擇性地使作為粒狀之貴金屬觸媒22之Ag奈米粒子析出。再者，置換鍍敷液之溫度並無特別限定，只要適當設定為例如25℃、35℃等即可。
於圖7中，表示藉由置換鍍敷而於矽基板上形成有Ag奈米粒子群之樣品之SEM圖像。此處，將特定之區域被蝕刻掩膜保護之單晶矽基板浸漬於25℃之置換鍍敷液中3分鐘，從而於單晶矽基板之露出區域形成Ag奈米粒子。
作為蝕刻掩膜，使用包含聚醯亞胺膜之絕緣膜，作為置換鍍敷液，使用包含0.005mol/L之硝酸銀與5.0mol/L之氟化氫之水溶液。於圖7之SEM圖像中，相當於粒狀之貴金屬觸媒22之Ag奈米粒子22a係表示為白色區域。該等Ag奈米粒子22之粒徑為100nm左右。
Ag奈米粒子22之粒徑可藉由例如變更浸漬時間或置換鍍敷液之濃度而控制。Ag奈米粒子之粒徑較佳為數十至數百nm左右。經確認若形成有具有此種範圍之粒徑之Ag奈米粒子，則於浸漬於蝕刻液 時，半導體基板之蝕刻良好地進行。
再者，未必單晶矽基板之露出區域之整個表面皆由Ag奈米粒子完全地覆蓋。於圖7之SEM圖像之一部分，將半導體基板10之表面之一部分表示為黑色區域。
此處，將使Si基板浸漬於組成不同之各種置換鍍敷液中1分鐘所得之結果之一例彙總於圖8中。置換鍍敷液中之硝酸銀溶液之濃度係設為0.001至0.05mol/L，氟化氫之濃度係設為3.5至6.5mol/L，且置換鍍敷液之溫度為25℃。
無論置換鍍敷液中之氟化氫之濃度為3.5至6.5mol/L之範圍內之何值，於硝酸銀之濃度大於等於0.03mol/L之情形時，Ag之結晶均呈樹狀成長，於硝酸銀之濃度為0.005至0.01mol/L之情形時，均可確認粒徑為10至100nm左右之Ag奈米粒子之形成。為了獲得所需粒徑之Ag奈米粒子，只要適當設定置換鍍敷液之組成及溫度、浸漬時間等而進行置換鍍敷即可。
將配置有貴金屬觸媒22之半導體基板如圖9所示般浸漬於蝕刻液30中。作為蝕刻液30，使用包含氫氟酸與氧化劑之混合液。藉由貴金屬觸媒22之作用，僅於與貴金屬觸媒22接觸之部位(露出區域18)半導體基板10發生氧化。可藉由氫氟酸將半導體基板10之已氧化之區域溶解去除，而僅選擇性地蝕刻與粒狀之貴金屬觸媒22接觸之部位。即，露出區域18之蝕刻係各向異性地進行。
於半導體基板10被選擇性地溶解去除時，貴金屬觸媒22自身不發生變化，隨著蝕刻之進行而向半導體基板10之下方移動，並於此處再次進行蝕刻。因此，於使半導體基板10浸漬於蝕刻液30之情形時，蝕刻係相對於半導體基板10之表面沿垂直方向進行而形成複數個溝槽或孔。於本實施形態中，將以此方式形成之溝槽或孔稱為深溝槽24a。於圖10中，表示於露出區域18形成有深溝槽24a之半導體基板10 之俯視圖。雖未清晰地表示，但於半導體基板10，在露出區域18形成有多個深溝槽24a。
形成深溝槽24a之區域可與圖7所示之Ag奈米粒子22a存在之區域(白色區域)對應。於圖7中之不存在Ag奈米粒子22a之區域(黑色區域)中，半導體基板10之蝕刻不進行。隨後對此進行說明。
作為蝕刻液，可使用包含氫氟酸與氧化劑之混合液。氧化劑可選自過氧化氫、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4、及K2Cr2O7等。就不產生有害之副產物，亦不產生元件區域之污染之方面而言，作為氧化劑較佳為過氧化氫。再者，亦可使用氟氣與氧化性氣體之混合氣體代替蝕刻液，藉由乾式製程推進蝕刻。
蝕刻液中之氟化氫及氧化劑之濃度並無特別限定。例如可使用氟化氫濃度為5mol/L至15mol/L、過氧化氫濃度為0.3mol/L至5mol/L之水溶液。
為了更確實地蝕刻半導體基板10之露出區域18，期望使用與基板之材質對應之氧化劑。例如，作為氧化劑，於Ge基板之情形時較佳為AgNO3等Ag系鹽，於SiC基板之情形時較佳為K2S2O8。於含有GaAs及GaN等III-V族半導體之基板或Si基板之情形時，作為氧化劑較佳為過氧化氫。其中，於使用Si基板之情形時，蝕刻尤其良好地進行。
於圖11中，表示浸漬於蝕刻液後之單晶矽基板之剖面SEM圖像之一例。於單晶矽基板之露出區域，如圖7之SEM圖像所示般形成有複數個Ag奈米粒子。圖11之SEM圖像係將此種單晶矽基板浸漬於氟化氫濃度為10mol/L、過氧化氫濃度為1mol/L之水溶液中10分鐘所得之結果。
於圖11之SEM圖像中，區域A係被蝕刻掩膜保護之部分，區域B 係相當於配置有複數個Ag奈米粒子作為貴金屬觸媒之露出區域。於區域B，將複數個深溝槽表示為黑色區域。可知根據本實施形態，可於相當於蝕刻掩膜圖案之開口部之矽基板之露出區域形成複數個深溝槽。由於藉由所謂之自對準形成，故而位於相對於由蝕刻掩膜保護之區域A最近之位置的深溝槽可於與蝕刻掩膜之端面為同一面內具有側壁。
推進蝕刻，如圖12所示般使深溝槽24a到達至半導體基板10之背面。藉由預先將粒狀之貴金屬觸媒22高密度地配置於半導體基板10上之露出區域18，從而形成於該露出區域18之深溝槽24a之密度亦變高。藉由使複數個深溝槽24a相互連接而構成晶片分割溝槽24，於蝕刻完成之時點，半導體基板10被單片化為分別包含元件區域12之複數個晶片本體10'。再者，此處，將包含晶片本體10'與蝕刻掩膜14之構造28稱為晶片或半導體晶片。
如圖12所示般，於經單片化所得之晶片本體10'之間且係相當於粒狀之貴金屬觸媒22之間隙之部位，產生有針狀殘留26。於圖13中，表示產生有針狀殘留26之半導體基板10之俯視圖。亦可於該時點完成單片化製程，拾取各晶片28而使用。該方法於可簡單地獲得經單片化所得之半導體晶片之方面有利。
於單片化之後，若有需要，則亦可化學性地去除粒狀之貴金屬觸媒22。貴金屬觸媒22可藉由使用溶解液之濕式蝕刻而去除。作為溶解液，可使用能夠不侵蝕半導體基板10、絕緣膜15及保護膜16而去除貴金屬觸媒膜之任意之液體。具體而言，作為溶解液，可列舉鹵素溶液、鹵化銨溶液、硝酸、及王水等。
於單片化之後，亦可視需要去除保護膜16。可應用利用稀釋劑所進行之溶解去除或利用O2電漿所進行之去除等，而去除保護膜16。
若有需要，則亦可去除絕緣膜15。對於絕緣膜15之去除方法， 可應用利用稀釋劑所進行之溶解去除、及利用各種電漿所進行之去除等。
又，若有需要，則亦可蝕刻去除針狀殘留26。於已去除針狀殘留26之情形時，可減少於拾取半導體晶片28時針狀殘留作為灰塵附著於晶片之虞。
針狀殘留26可藉由能夠蝕刻半導體基板材料之任意之蝕刻方法而去除。例如於矽基板之情形時，使用濕式蝕刻法及乾式蝕刻法之任一者均可。濕式蝕刻法中之蝕刻液可選自例如氫氟酸、硝酸及乙酸之混合液、氫氧化四甲基銨(TMAH，Tetramethyl Ammonium Hydroxide)、及KOH等。作為乾式蝕刻法，可列舉例如使用SF6、CF4、C2F6、C3F8、CClF2、CCl4、PCl3、CBrF3等氣體之電漿蝕刻。
於圖14中，表示一實施形態之半導體晶片28之立體圖。如圖示般，於一實施形態之半導體晶片28中，晶片本體10'之形成有元件區域之面係由被用作蝕刻掩膜之一部分之絕緣膜(未圖示)與被用作蝕刻掩膜之另一部分之保護膜16之積層體覆蓋。該保護膜16之端面至少局部地與晶片本體10'之側面為同一面。晶片本體10'之平面形狀、具體而言為上表面之輪廓可與保護膜16向包含該上表面之平面之正投影之輪廓至少部分一致。若採用該構造，則晶片本體10'之上表面中之自保護膜16露出之區域大幅度地減少。因此，可提高晶片之機械強度。保護膜16亦可覆蓋晶片本體10'之上表面全域。於該情形時，強度更進一步提高。
於保護膜16為耐衝擊性較高之材料之情形時，保護膜16抑制因外部衝擊或拾取裝置之接觸而導致之晶片缺損之效果更進一步變大。作為耐衝擊性較高之材料，例如可列舉聚醯亞胺、氟樹脂、酚樹脂、及環氧樹脂等有機樹脂。
而且，如圖14所示般，該半導體晶片28之上表面之角部C1由於 為圓形狀，故而可提高耐衝擊性。於下表面，角部C2亦為圓形狀，故而本實施形態之半導體晶片28之抗彎強度不會降低。藉此，亦可大幅度地抑制因外部衝擊或晶片拾取裝置之接觸所導致之晶片之缺損。
本實施形態中之半導體晶片28係藉由使用化學性蝕刻處理之單片化而獲得者，因此，側面未受到物理性損傷。該方法使半導體晶片之動作之可靠性提高。
將使用絕緣膜作為蝕刻掩膜、且配置粒狀之貴金屬觸媒而將半導體基板單片化為半導體晶片之製程匯總於圖15A至圖15E。再者，此處省略保護膜16。
如圖15A所示般，於形成有複數個元件區域12之半導體基板10中，元件區域12係由作為蝕刻掩膜之絕緣膜15保護。蝕刻掩膜係於半導體基板10劃定為由蝕刻掩膜保護之區域與露出之區域即露出區域18。再者，於半導體基板10之背面設置有切割片材20。
於半導體基板10之露出區域18，如圖15B所示般配置粒狀之貴金屬觸媒22。半導體基板10係如圖15C所示般浸漬於蝕刻液30中。蝕刻於半導體基板10之露出區域18進行，而於露出區域18之各者形成複數個深溝槽24a。因形成複數個深溝槽24a，而於被蝕刻之區域產生針狀殘留。
於蝕刻進行至半導體基板10之背面之後，如圖15D所示般，於與露出區域18對應之區域存在針狀殘留26。將切割片材20上之針狀殘留26及貴金屬觸媒22去除，而獲得如圖15E所示之半導體晶片28'。此處，半導體晶片28'包含晶片本體10'與絕緣膜15。於半導體晶片28'之間，如圖16之俯視圖所示般切割片材20露出。
於圖15E所示之晶片本體10'之側面29，因位於蝕刻掩膜附近之粒狀之貴金屬觸媒22而引起以沿晶片本體10'之周向連續之方式形成有自上表面朝向下表面方向各自延伸之蝕刻痕。蝕刻痕係反映所使用之 粒狀之貴金屬觸媒22之大小或形狀的凹部或凸部，多數情況下形成為縱條紋，但亦存在形成為沿斜方向延伸之凹部或凸部之情形。形成蝕刻痕之凹部或凸部之寬度雖依存於粒狀之貴金屬觸媒之粒徑，但通常為10至100nm左右，尤其為10至50nm左右。
將晶片本體10'之側面29之蝕刻痕之一例示於圖17A之模式圖。如圖示般，於側面29形成有奈米級之蝕刻痕32。蝕刻痕由於為奈米級之凹部或凸部，故而即便存在於晶片本體10'之側面29，亦不會發揮任何不利之作用。再者，根據蝕刻條件，蝕刻痕32亦存在並非縱條紋狀，而如圖17B所示般形成為形狀或配置不規則之凹部或凸部之情形。
以下，對形成蝕刻痕32之製程及機制進行說明。
於在露出區域18形成有粒狀之貴金屬觸媒22之情形時，如圖6所示般，貴金屬觸媒22所占之區域之形狀並非與露出區域18之形狀完全一致，而具有與粒形狀對應之凹凸。若於精確之條件、例如氫氟酸10mol/L、過氧化氫2mol/L之條件下進行蝕刻，則蝕刻僅於極其靠近貴金屬觸媒22之附近發生。因此，於晶片本體10'之側壁，形成反映貴金屬觸媒22之粒形狀且自上表面朝向下表面方向各自延伸之蝕刻痕32。另一方面，若於蝕刻液之氧化劑濃度較高之條件、例如氫氟酸2.5mol/L、過氧化氫8mol/L之條件下進行蝕刻，則貴金屬觸媒22所影響之範圍會擴大。因此，蝕刻痕32已經不反映貴金屬觸媒22之粒形狀，而形成為不規則之凹凸形狀。
於藉由電漿蝕刻實施單片化之情形時，如圖17C所示般，因電漿處理中之切換動作，而導致於晶片本體10'之側面29形成相對於器件形成面平行之橫溝槽。具有此種構造之半導體晶片與本實施形態之半導體晶片不同。
於側面29具有蝕刻痕之半導體晶片28'可如圖18所示般經由接合 材料34而固定於基板35上。再者，接合材料34例如為接著劑、黏著薄膜、或各向異性導電膜。又，基板35例如為電路基板或插入式基板(interposer)。
於側面29具有蝕刻痕之構造與於側面29不具有蝕刻痕之構造相比表面積較大。因此，半導體晶片28'自該側面29之散熱效率較高。尤其是對於光半導體晶片或功率器件等而言，晶片之散熱性於保障晶片之正常動作方面為重要之特性。再者，於圖18中，於半導體晶片之上表面露出有電極墊51。隨後對電極墊進行說明。
即便於如圖19所示般在基板35與半導體晶片28'之間配置有焊料36等接合構件之情形時，亦會發揮側面29之蝕刻痕之效果。於該情形時，剩餘焊料可藉由毛細管現象而於側面29上朝上方移動。藉此，使以基板35作為基準之晶片28'之高度降低，並且該高度之偏差亦得以抑制。又，可擴大焊料36之容許塗佈量限度，從而步驟管理變得容易。進而，於採用該構造之情形時，由於側面29與熱導率較高之焊料36接觸，故而亦可期待散熱量之增加。本效果於代替焊料36而使用底部填充劑作為接合構件之情形時亦相同。
於將於側面29具有蝕刻痕之半導體晶片28'配置於引線框架上並進行樹脂模塑之情形時，可獲得如圖20所示之半導體裝置40。於圖示之半導體裝置40中，於引線框架41a上經由接合材料43而配置有半導體晶片28'。該半導體晶片28'係如上所述之於側面29具有奈米級之蝕刻痕者，且藉由Al線45而與引線框架41b電性連接。其等係除了引線框架41b之外部連接用端部以外，藉由模塑樹脂47a及47b密封。
由於在半導體晶片28'之側面29形成有奈米級之蝕刻痕，故而可於半導體晶片28'與模塑樹脂47b之間發揮投錨效應(anchor effect)，而提高密接性。因此，即便為例如氟系樹脂等通常與晶片之密接性較弱之材料，亦可用作模塑樹脂，從而可擴大模塑材料選定之選項。
再者，即便於藉由保護膜16保護晶片本體10'之情形時，亦存在為了與外部電性連接而如圖21A所示般使電極墊51露出之情況。電極墊51通常含有鋁，故而對含有氫氟酸與氧化劑之蝕刻液之耐受性較弱。可藉由如圖21B所示般設置電極保護層52，而保護電極墊51不受蝕刻液侵蝕。
電極保護層52可使用對蝕刻液具有耐受性之任意材料而形成，使用金屬及有機材料之任一者均可。於使用例如Ni/Au等金屬形成電極保護層52之情形時，即便電極保護層52殘存於電極墊51上亦不會於後續步驟中產生問題。使用樹脂而形成之電極保護層52只要於蝕刻處理後藉由適當之方法去除即可。
此處，參照圖22，對保護元件區域之保護膜等之尺寸進行說明。形成元件區域之半導體基板10之厚度通常為數百μm左右，元件區域所包含之複數個絕緣膜54及配線55之厚度為數十至數百nm左右。配線55之線與間隙分別為數十至數百nm左右之寬度。再者，絕緣膜54通常含有SiN等。
保護元件區域之保護膜16之線與間隙分別為數十至數百μm左右之寬度。考慮到存在於半導體基板10之最表面之凹凸，該保護膜16係以數μm至數十μm左右之厚度形成。
如參照圖22所說明般，保護元件區域12之保護膜16之厚度為數μm至數十μm左右，相對於此，元件區域12中之絕緣膜54之厚度為數十至數百nm左右。由於元件區域12中之絕緣膜54極薄，故而於將該絕緣膜54用作蝕刻掩膜之情形時，可形成微細之露出區域。參照圖23，對該製程進行說明。
如圖23A所示般，於在背面配置有切割片材20之半導體基板10形成有複數個元件區域12，且於各元件區域12上依序積層絕緣膜54及保護膜16。於鄰接之元件區域12之間，存在半導體基板10露出之露出區 域18'。如上所述般絕緣膜54之厚度為數十至數百nm左右，故而露出區域18'之寬度亦可微細地設為數十至數百nm左右。
如圖23B所示般，於露出區域18'配置貴金屬觸媒22。此時，藉由採用如上所述之置換鍍敷法，可避開絕緣膜54上及保護膜16上，而僅於露出區域18'上選擇性地配置貴金屬觸媒22。
將選擇性地於露出區域18'配置有貴金屬觸媒22之半導體基板10浸漬於如上所述之蝕刻液中。藉此，選擇性地去除半導體基板之露出區域18'。其結果，形成如圖23C所示之晶片分割溝槽24，而將半導體基板10單片化為晶片本體。
根據該方法，由於被用作露出切割線之露出區域18'之寬度相當於絕緣膜54間之間隔，故而理論上可將切割線之寬度設為數十至數百nm左右。於切割線變細而有效之晶片面積增加之方面，該情況較為有利。
配置於半導體基板之露出區域之貴金屬觸媒並不限定於粒狀，亦可為膜狀。以下，對將膜狀之貴金屬觸媒形成於半導體基板之露出區域而進行單片化之方法進行說明。
圖24A係形成有複數個元件區域12之半導體基板10之局部剖視圖。各元件區域12由絕緣膜15保護。絕緣膜15劃定出半導體基板10中之被絕緣膜15覆蓋之區域與半導體基板10之露出之部分即露出區域18。再者，於半導體基板10之背面設置有切割片材20。將該半導體基板10之俯視圖示於圖24B。
於形成有絕緣膜15之半導體基板10之整個上表面，如圖25A所示般形成金屬觸媒膜57。金屬觸媒膜57可藉由例如濺鍍或蒸鍍而形成。藉由利用該方法成膜，可獲得均勻膜厚之金屬觸媒膜57。若考慮蝕刻等後續步驟，則期望將金屬觸媒膜57之膜厚設為10至50nm左右。由於在半導體基板10之整個面形成金屬觸媒膜57，故而如圖25B之俯視 圖所示般，絕緣膜15及露出區域18被金屬觸媒膜57覆蓋。
繼而，如圖26A所示般，形成抗蝕圖案58，而選擇性地保護金屬觸媒膜57中之位於露出區域18上之區域。抗蝕圖案58係只要藉由常用方法形成並保護金屬觸媒膜57之特定區域即可。如圖26B之俯視圖所示般，由於在與露出區域對應之部分形成抗蝕圖案58，故而金屬觸媒膜57於絕緣膜15之位置露出。
若藉由常用方法去除金屬觸媒膜57之露出部分，則如圖27A所示般，僅於抗蝕圖案58之位置殘置金屬觸媒膜57。將該狀態之半導體基板10之俯視圖示於圖27B。金屬觸媒膜57之露出部分可使用例如鹵素溶液、鹵化銨溶液、硝酸、及王水等去除。
其後，將抗蝕圖案58剝離，而如圖28A所示般使經圖案化之金屬觸媒膜57'露出。抗蝕圖案58係只要根據抗蝕劑材料使用適當之剝離液剝離即可。如圖28B之俯視圖所示般，經圖案化之金屬觸媒膜57，僅殘置於露出區域18上。
將經圖案化之金屬觸媒膜57'用作蝕刻掩膜，並按照如上所述之步驟選擇性地去除半導體基板10之基板去除區域18。藉此，如圖29A所示般，半導體基板10被單片化為晶片本體10'，從而獲得包含晶片本體10'與絕緣膜15之半導體晶片59。金屬觸媒膜57'係於該狀態下向下方移動，如圖示般到達至切割片材20。將經單片化所得之複數個半導體晶片59之俯視圖示於圖29B。
於使用膜狀之貴金屬觸媒之情形時，與配置粒狀之貴金屬觸媒之情形相比，膜厚之控制變得容易。於使用膜狀之貴金屬觸媒之情形時，可與半導體基板材料之種類無關而使用任意金屬形成觸媒膜。此外，於該情形時，亦不會產生針狀殘留。
於以上之例中，雖於半導體基板之背面直接接觸而設置有切割片材，但並不限定於此。亦可如圖30所示般介隔金屬化層70而於半導 體基板10之背面設置切割片材20。金屬化層70可使用任意金屬而形成，且設為單層膜及多層膜之任一構造均可。
尤其於金屬化層70中含有Au、Ag、Pt等貴金屬之情形時，可於半導體基板10之蝕刻進行而到達至背面時，抑制切割片材之接著層被蝕刻液侵蝕。視情形，亦可直接殘留金屬化層70，將其用作對經單片化所得之晶片進行黏晶時之金屬化膜。
亦可組合如上所述之化學性蝕刻與基板研磨而進行單片化。該製程係所謂之先切割後研磨(dicing before grinding，DBG)法。參照圖31A及圖31B，對該製程進行說明。
首先，如圖31A所示般，對半導體基板10，以大於等於晶片本體10'之厚度的深度形成晶片分離溝槽24。其後，如圖31B所示般，藉由基板研磨裝置72去除半導體基板10之下表面側區域直至到達晶片分離溝槽24為止，從而獲得半導體晶片28。
半導體基板10之下表面側區域亦可藉由蝕刻而去除。作為蝕刻，例如可列舉濕式蝕刻或電漿蝕刻，上述濕式蝕刻係使用選自氫氟酸、硝酸及乙酸之混合液、TMAH、及KOH等之蝕刻液，上述電漿蝕刻係使用選自SF6、CF4、C2F6、C3F8、CClF2、CCl4、PCl3、及CBrF3等之氣體。
於採用先切割後研磨法之情形時，由於用以形成分離溝槽24之蝕刻係於分離溝槽24到達至半導體基板之背面之前停止，故而可於該蝕刻剛結束後保持半導體基板之剛性。因此，該方法有蝕刻剛結束後之基板之處理容易之優點。
如以上所說明般，於一實施形態之方法中，可對相當於切割線之半導體基板之露出區域全體同時進行蝕刻加工，從而獲得半導體晶片。因此，即便變更例如切割線之數量，亦可於一定時間內完成單片化。而且，由於可藉由批次處理同時對複數個半導體基板進行加工， 故而每一片基板之加工時間被大幅度縮短，從而生產性提高。
又，於一實施形態之方法中，藉由使用貴金屬觸媒與蝕刻液或蝕刻氣體之化學性蝕刻處理進行單片化。因此，該方法中無需光學性對位，而不會產生因對位標記之讀取誤差或基板扭曲等而引起之位置偏差。而且，由於可利用保護樹脂覆蓋晶片本體之上表面端部之實質性全體，故而能夠儘可能地減少破裂或缺損。
已對本發明之若干個實施形態進行了說明，但該等實施形態係作為示例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且可於不脫離發明之主旨之範圍內進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
本實施形態包含以下態樣。
[1]
一種半導體晶片之製造方法，其包括如下步驟：於半導體基板上形成分別包含保護膜之複數個蝕刻掩膜，而劃定上述半導體基板中之被上述複數個蝕刻掩膜保護之複數個第1區域、及上述半導體基板中之露出之區域即第2區域；以及藉由化學性蝕刻處理將上述第2區域各向異性地去除，而形成分別具有至少一部分位於與上述蝕刻掩膜之端面為同一面內之側壁、及到達至上述半導體基板之背面之底部的複數個溝槽，藉此，將上述半導體基板單片化為與上述複數個第1區域對應之複數個晶片本體。
[2]
如[1]之方法，其中上述蝕刻掩膜之上表面不具有由一端彼此相接之2條線段界定之角部。
[3]
如[1]之方法，其中上述蝕刻掩膜之上表面為具有大於等於5條邊 之多邊形。
[4]
如[1]至[3]中任一項之方法，其中上述化學性蝕刻處理包括如下步驟：於上述第2區域設置貴金屬觸媒，其後，使蝕刻液或蝕刻氣體接觸於上述半導體基板。
[5]
如[4]之方法，其係藉由無電解鍍敷於上述第2區域設置上述貴金屬觸媒。
[6]
如[4]或[5]之方法，其中上述貴金屬觸媒為粒狀。
[7]
如[4]至[6]中任一項之方法，其中上述化學性蝕刻處理包括使上述蝕刻液接觸於上述半導體基板之步驟，且上述蝕刻液包含氫氟酸與過氧化氫。
[8]
如[1]至[7]中任一項之方法，其中進行上述化學性蝕刻處理以使上述複數個晶片本體之各者於其端面具有自上述晶片本體之形成有上述保護膜之面朝向相反側之面各自延伸之條紋狀之凹部或凸部。
[9]
如[8]之方法，其中上述凹部或凸部之各者具有10至100nm之寬度。
[10]
如[8]之方法，其中上述凹部或凸部之各者具有10至50nm之寬度。
[11]
如[1]至[10]中任一項之方法，其中上述複數個第1區域包含具有 電極墊之半導體元件。
[12]
如[1]至[11]中任一項之方法，其中上述半導體基板為矽基板。
[13]
一種半導體晶片，其包括晶片本體，該晶片本體具有包含半導體元件之表面區域，且上述晶片本體之端面具有蝕刻痕。
[14]
如[13]之半導體晶片，其中上述蝕刻痕係自上述晶片本體之上述表面區域側之面朝向相反側之面各自延伸之條紋狀之凹部或凸部。
[15]
如[14]之半導體晶片，其中上述凹部或凸部之各者具有10至100nm之寬度。
[16]
如[14]之半導體晶片，其中上述凹部或凸部之各者具有10至50nm之寬度。
[17]
如[13]至[16]中任一項之半導體晶片，其進而包括覆蓋上述表面區域之保護膜，且上述晶片本體之上述表面區域側之面之輪廓與上述保護膜向包含上述表面區域側之面之平面的正投影之輪廓至少部分一致。
[18]
如[13]至[17]中任一項之半導體晶片，其中上述晶片本體之上述表面區域側之面不具有由一端彼此相接之2條線段界定之角部。
[19]
一種半導體晶片，其包括：晶片本體，其具有包含半導體元件之表面區域；及保護膜，其覆蓋上述表面區域；且上述晶片本體係藉 由在半導體基板上形成包含上述保護膜之蝕刻掩膜，並將該半導體基板供於使用貴金屬觸媒與蝕刻液或蝕刻氣體之化學性蝕刻處理中而單片化所得者，上述晶片本體之上述表面區域側之面之輪廓與上述保護膜向包含該上表面之平面的正投影之輪廓至少部分一致。
[20]
一種半導體晶片，其包括晶片本體，該晶片本體具有包含半導體元件之表面區域，且上述晶片本體係藉由在半導體基板上形成包含保護膜之蝕刻掩膜，並將該半導體基板供於使用貴金屬觸媒與蝕刻液或蝕刻氣體之化學性蝕刻處理中而單片化所得者，上述晶片本體之上述表面區域側之面不具有由一端彼此相接之2條線段界定之角部。
[21]
一種半導體裝置，其包括：支持構件；如[13]至[20]中任一項之半導體晶片，其位於上述支持構件上；及模塑樹脂，其以覆蓋上述半導體晶片之方式設置於上述支持構件上。
[22]
一種半導體裝置，其包括：支持構件；如[13]至[20]中任一項之半導體晶片，其位於上述支持構件上；及接合構件，其介於上述支持構件與上述半導體晶片之間。
10‧‧‧半導體基板
12‧‧‧元件區域
14‧‧‧蝕刻掩膜
15‧‧‧絕緣膜
16‧‧‧保護膜
20‧‧‧切割片材
22‧‧‧貴金屬觸媒

Claims (5)

  1. 一種半導體晶片之製造方法，其包括如下步驟：於半導體基板上形成分別包含保護膜之複數個蝕刻掩膜，而劃定上述半導體基板中之被上述複數個蝕刻掩膜保護之複數個第1區域、及上述半導體基板中之露出之區域即第2區域；以及藉由化學性蝕刻處理將上述第2區域各向異性地去除，而形成分別具有至少一部分位於與上述蝕刻掩膜之端面為同一面內之側壁、及到達至上述半導體基板之背面之底部的複數個溝槽，藉此，將上述半導體基板單片化為與上述複數個第1區域對應之複數個晶片本體，其中上述化學性蝕刻處理包括如下步驟：於上述第2區域設置貴金屬觸媒，其後，使蝕刻液或蝕刻氣體接觸於上述半導體基板，其中上述貴金屬觸媒為粒狀，其中進行上述化學性蝕刻處理，以使上述複數個晶片本體之各者於其端面具有自上述晶片本體之形成有上述保護膜之面朝向相反側之面各自延伸之條紋狀之凹部或凸部，其中進行上述化學性蝕刻處理，以使上述複數個晶片本體之各者於各端面具有條紋狀之凹部或凸部。
  2. 如請求項1之方法，其中上述蝕刻掩膜之各者具有上表面形狀，該上表面形狀係選自由矩形、具有圓形狀角部之矩形、具有大於等於5條邊之多邊形、圓形狀、及不具有旋轉對稱性之形狀所組成之群組。
  3. 如請求項2之方法，其中上述凹部或凸部之各者具有10至100nm之寬度。
  4. 如請求項1之方法，其中上述蝕刻掩膜之各者具有上表面形狀，該上表面形狀係選自由矩形、具有圓形狀角部之矩形、六邊形、圓形狀、及1個角部之形狀與其他角部之形狀不同之矩形所組成之群組。
  5. 如請求項4之方法，其中上述凹部或凸部之各者具有10至100nm之寬度。
TW105114218A 2013-11-13 2014-11-04 半導體晶片之製造方法 TWI671813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-235470 2013-11-13
JP2013235470 2013-11-13

Publications (2)

Publication Number Publication Date
TW201631648A true TW201631648A (zh) 2016-09-01
TWI671813B TWI671813B (zh) 2019-09-11

Family

ID=53216461

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103138234A TWI671812B (zh) 2013-11-13 2014-11-04 半導體晶片之製造方法、半導體晶片及半導體裝置
TW105114218A TWI671813B (zh) 2013-11-13 2014-11-04 半導體晶片之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103138234A TWI671812B (zh) 2013-11-13 2014-11-04 半導體晶片之製造方法、半導體晶片及半導體裝置

Country Status (4)

Country Link
JP (1) JP6462747B2 (zh)
KR (3) KR101695066B1 (zh)
CN (1) CN104637877B (zh)
TW (2) TWI671812B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854466B2 (en) 2018-02-09 2020-12-01 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
TWI752881B (zh) * 2021-03-25 2022-01-11 台灣積體電路製造股份有限公司 半導體封裝

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7080781B2 (ja) 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7282710B2 (ja) * 2020-03-19 2023-05-29 株式会社東芝 半導体装置の製造方法
CN113809509B (zh) * 2020-06-11 2023-07-18 华为技术有限公司 一种天线成型方法、盖板组件及终端设备
JP2022044894A (ja) * 2020-09-08 2022-03-18 ソニーセミコンダクタソリューションズ株式会社 半導体チップ、製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904496B2 (ja) * 2002-09-06 2007-04-11 株式会社リコー 半導体装置の製造方法
JP4495916B2 (ja) * 2003-03-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体チップの製造方法
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
TW200620451A (en) * 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
CN100477162C (zh) * 2006-02-21 2009-04-08 探微科技股份有限公司 切割晶片的方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
WO2010042209A1 (en) * 2008-10-09 2010-04-15 Bandgap Engineering, Inc. Process for structuring silicon
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
JP5322173B2 (ja) * 2009-09-07 2013-10-23 国立大学法人 宮崎大学 微細流路の形成方法
TWI512897B (zh) * 2010-01-18 2015-12-11 Semiconductor Components Ind 半導體晶片分割方法
TWI505348B (zh) * 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
JP2013157523A (ja) * 2012-01-31 2013-08-15 Toyoda Gosei Co Ltd 半導体発光素子、半導体発光素子の製造方法および発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854466B2 (en) 2018-02-09 2020-12-01 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
TWI740080B (zh) * 2018-02-09 2021-09-21 日商東芝股份有限公司 蝕刻方法、半導體晶片之製造方法及物品之製造方法
TWI752881B (zh) * 2021-03-25 2022-01-11 台灣積體電路製造股份有限公司 半導體封裝
US11574861B2 (en) 2021-03-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Also Published As

Publication number Publication date
TW201528363A (zh) 2015-07-16
TWI671813B (zh) 2019-09-11
CN104637877A (zh) 2015-05-20
JP6462747B2 (ja) 2019-01-30
KR20170123598A (ko) 2017-11-08
KR20150055567A (ko) 2015-05-21
JP2017118145A (ja) 2017-06-29
KR101695066B1 (ko) 2017-01-10
KR20160148491A (ko) 2016-12-26
CN104637877B (zh) 2018-04-06
TWI671812B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6441025B2 (ja) 半導体チップの製造方法
TWI671813B (zh) 半導體晶片之製造方法
US7795140B2 (en) Method of manufacturing substrate
TWI260051B (en) Semiconductor-device manufacturing method
TWI646221B (zh) 蝕刻方法、物品及半導體裝置之製造方法、以及蝕刻液
KR102017076B1 (ko) 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
KR20060099435A (ko) 반도체장치의 제조방법
US20100108361A1 (en) Wiring substrate and method of manufacturing the wiring substrate
US10553456B2 (en) Semiconductor package and manufacturing method of semiconductor package
US10529635B2 (en) Manufacturing method of semiconductor package including laser processing
JP2009302453A (ja) 半導体装置および半導体装置の製造方法
JP6761592B2 (ja) 電子デバイス及びその製造方法
JP6444805B2 (ja) 半導体チップの製造方法
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP2006286944A (ja) サブマウント及びその製造方法
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI471955B (zh) 半導體封裝件及其製法
JP6003369B2 (ja) 半導体装置の製造方法
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
US20220093733A1 (en) Semiconductor device and method of manufacturing the same
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
JP2005150221A (ja) 半導体装置、半導体ウエハおよびその製造方法
JP2005150220A (ja) 半導体装置、半導体ウエハおよびその製造方法