KR102017076B1 - 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법 - Google Patents

에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법 Download PDF

Info

Publication number
KR102017076B1
KR102017076B1 KR1020170081066A KR20170081066A KR102017076B1 KR 102017076 B1 KR102017076 B1 KR 102017076B1 KR 1020170081066 A KR1020170081066 A KR 1020170081066A KR 20170081066 A KR20170081066 A KR 20170081066A KR 102017076 B1 KR102017076 B1 KR 102017076B1
Authority
KR
South Korea
Prior art keywords
etching
catalyst layer
semiconductor
mask layer
manufacturing
Prior art date
Application number
KR1020170081066A
Other languages
English (en)
Other versions
KR20180013708A (ko
Inventor
게이이치로 마츠오
유사쿠 아사노
가즈히토 히구치
가즈오 시모카와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20180013708A publication Critical patent/KR20180013708A/ko
Application granted granted Critical
Publication of KR102017076B1 publication Critical patent/KR102017076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/42—Platinum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/46—Ruthenium, rhodium, osmium or iridium
    • B01J23/464—Rhodium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/50—Silver
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/52—Gold
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01108—Noble metals

Abstract

[과제] 본 발명은, 침상 잔류부가 발생하기 어려운 에칭 방법을 제공한다.
[해결 수단] 실시 형태의 에칭 방법은, 반도체를 포함하는 표면 상에, 귀금속을 포함하는 촉매층(6)이며, 상기 표면을 적어도 부분적으로 피복하고 있는 제1 부분(4)과, 제1 부분(4) 상에 위치하고, 상기 제1 부분(4)과 비교하여, 외관 상의 밀도가 보다 작으며, 보다 두꺼운 제2 부분(5)을 포함하는 촉매층(6)을 형성하는 것과, 상기 촉매층(6)에 에칭제(7)를 공급하여, 상기 촉매층(6)의 촉매로서의 작용 하에서, 상기 표면을 에칭하는 것을 포함한다.

Description

에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법{ETCHING METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP, AND METHOD FOR MANUFACTURING ARTICLES}
본 발명의 실시 형태는, 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법에 관한 것이다.
MacEtch(Metal-Assisted Chemical Etching)법이란, 귀금속을 촉매로서 사용하여, 반도체 표면을 에칭하는 방법이다. MacEtch법에 의하면, 예를 들어 고애스펙트비의 구멍을 반도체 기판에 형성할 수 있다.
일본 특허 공표 제2013-527103호 공보 일본 특허 공개 제2011-101009호 공보
본 발명이 해결하고자 하는 과제는, 침상 잔류부가 발생하기 어려운 에칭 방법을 제공하는 것이다.
제1 측면에 의하면, 반도체를 포함하는 표면 상에, 귀금속을 포함하는 촉매층이며, 상기 표면을 적어도 부분적으로 피복하고 있는 제1 부분과, 상기 제1 부분 상에 위치하고, 상기 제1 부분과 비교하여, 외관 상의 밀도가 보다 작으며, 보다 두꺼운 제2 부분을 포함하는 촉매층을 형성하는 것과, 상기 촉매층에 에칭제를 공급하여, 상기 촉매층의 촉매로서의 작용 하에서, 상기 표면을 에칭하는 것을 포함한 에칭 방법이 제공된다.
제2 측면에 의하면, 반도체 웨이퍼를 제1 측면에 관한 에칭 방법에 의해 에칭하여 반도체 칩으로 개편화하는 것을 포함하고, 상기 표면은 상기 반도체 웨이퍼의 표면인 반도체 칩의 제조 방법이 제공된다.
제3 측면에 의하면, 제1 측면에 관한 에칭 방법에 의해, 상기 표면을 에칭하는 것을 포함한 물품의 제조 방법이 제공된다.
도 1은, 실시 형태에 따른 에칭 방법에 있어서 에칭할 구조물을 개략적으로 도시한 단면도.
도 2는, 실시 형태에 따른 에칭 방법에 있어서의 촉매층 형성 공정을 개략적으로 도시한 단면도.
도 3은, 실시 형태에 따른 에칭 방법에 있어서의 에칭 공정 개시 상태를 개략적으로 도시한 단면도.
도 4는, 도 3에 도시한 상태로부터 일정 시간 경과 후의 상태를 개략적으로 도시한 단면도.
도 5는, 비교예에 있어서의 에칭 공정을 개략적으로 도시한 단면도.
도 6은, 실시 형태에 따른 반도체 칩 제조 방법에 있어서 사용하는 반도체 웨이퍼를 개략적으로 도시한 평면도.
도 7은, 도 6에 나타낸 반도체 웨이퍼의 VII-VII선을 따른 단면도.
도 8은, 실시 형태에 따른 반도체 칩 제조 방법에 있어서의 촉매층 형성 공정을 개략적으로 도시한 평면도.
도 9는, 도 8에 나타낸 반도체 웨이퍼의 IX-IX선을 따른 단면도.
도 10은, 도 6 내지 도 9에 나타낸 방법에 의해 얻어지는 구조의 일례를 개략적으로 도시한 평면도.
도 11은, 도 10에 도시한 반도체 웨이퍼의 XI-XI선을 따른 단면도.
도 12는, 수지상정을 형성한 구조물의 단면을 나타낸 현미경 사진.
도 13은, 수지상정을 형성한 구조물의 상면을 나타낸 현미경 사진.
도 14는, 수지상정을 형성한 구조물을 에칭하여 얻어지는 구조물의 단면을 나타낸 현미경 사진.
도 15는, 수지상정을 형성한 구조물의 단면을 나타낸 현미경 사진.
도 16은, 수지상정을 형성한 구조물의 상면을 나타낸 현미경 사진.
도 17은, 수지상정을 형성한 구조물을 에칭하여 얻어지는 구조물의 단면을 나타낸 현미경 사진.
도 18은, 촉매층이 귀금속 입자를 포함하는 구조물의 단면을 나타낸 현미경 사진.
도 19는, 촉매층이 귀금속 입자를 포함하는 구조물을 에칭하여 얻어지는 구조물의 단면을 나타낸 현미경 사진.
도 20은, 촉매층이 귀금속 입자를 포함하는 구조물의 단면을 나타낸 현미경 사진.
도 21은, 촉매층이 귀금속 입자를 포함하는 구조물을 에칭하여 얻어지는 구조물의 단면을 나타낸 현미경 사진.
이하, 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 또한, 동일하거나 또는 유사한 기능을 발휘하는 구성 요소에는 모든 도면을 통해 동일한 참조 번호를 붙이고, 중복되는 설명은 생략한다.
우선, 도 1 내지 도 4를 참조하면서, 실시 형태에 따른 에칭 방법에 대하여 설명한다.
이 방법에서는, 우선, 도 1에 도시한 구조물(1)을 준비한다.
구조물(1)의 표면의 적어도 일부는, 반도체를 포함한다. 반도체는, 예를 들어 Si; Ge; GaAs 및 GaN 등의 III족 원소와 V족 원소의 화합물을 포함하는 반도체; 및 SiC로부터 선택된다. 또한, 여기에서 사용되는 용어 「족」은, 단주기형 주기율표의 「족」이다.
구조물(1)은, 예를 들어 반도체 웨이퍼이다. 반도체 웨이퍼에는, 불순물이 도핑되어 있어도 되고, 트랜지스터나 다이오드 등의 반도체 소자가 형성되어 있어도 된다. 또한, 반도체 웨이퍼의 주면은, 반도체의 어느 결정면에 대하여 평행이어도 된다.
이어서, 구조물(1)의 반도체를 포함하는 표면 상에, 마스크층(2)을 형성한다.
마스크층(2)은, 구조물(1)의 표면에 촉매층으로서의 귀금속 패턴을 형성하기 위한 층이다. 마스크층(2)은 개구부를 갖고 있다. 개구부의 폭은, 0.1㎛ 내지 15㎛의 범위 내에 있는 것이 바람직하고, 5㎛ 내지 10㎛의 범위 내에 있는 것이 보다 바람직하다. 후술하는 수지상정을 형성하는 경우, 개구부의 폭이 너무 넓으면, 개구부의 위치에서 반도체를 포함하는 표면을 촉매층으로 충분히 피복하기가 어렵다. 개구부의 폭이 너무 좁으면, 에칭제가 반도체를 포함하는 표면에 도달하기가 곤란해지기 때문이다.
마스크층(2)의 재료로서는, 구조물(1)의 표면 중, 마스크층(2)에 의해 덮인 영역에, 후술하는 귀금속이 부착되는 것을 억제할 수 있는 것이라면, 임의의 재료를 사용할 수 있다. 그러한 재료로서는, 예를 들어 폴리이미드, 불소 수지, 페놀 수지, 아크릴 수지 및 노볼락 수지 등의 유기 재료나, 산화실리콘 및 질화실리콘 등의 무기 재료를 들 수 있다.
마스크층(2)은, 예를 들어 기존 반도체 프로세스에 의해 형성할 수 있다. 유기 재료를 포함하는 마스크층(2)은, 예를 들어 포토리소그래피에 의해 형성할 수 있다. 무기 재료를 포함하는 마스크층(2)은, 예를 들어 기상 퇴적법에 의한 무기 재료층의 성막과, 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 무기 재료층의 패터닝에 의해 성형할 수 있다. 또는 무기 재료를 포함하는 마스크층(2)은, 구조물(1)의 표면 영역의 산화 또는 질화와, 포토리소그래피에 의한 마스크 형성과, 에칭에 의한 산화물 또는 질화물층의 패터닝에 의해 형성할 수 있다. 마스크층(2)은 생략 가능하다.
이어서, 도 2에 도시한 바와 같이, 구조물(1)의 반도체를 포함하는 표면 상에, 촉매층(6)을 형성한다. 촉매층(6)은 귀금속을 포함한다. 귀금속은, 예를 들어 Au, Ag, Pt 및 Rh로 이루어지는 군에서 선택되는 1 이상의 금속이다.
촉매층(6)은, 제1 부분(4)과 제2 부분(5)을 포함하고 있다.
제1 부분(4)은, 구조물(1)의 반도체를 포함하는 표면을 적어도 부분적으로 피복하고 있다. 제1 부분(4)은, 예를 들어 표면에 요철 구조를 갖고 있는 층이다. 제1 부분은, 불연속부를 갖고 있어도 된다. 제1 부분(4)은, 그것과 접하고 있는 반도체 표면의 산화 반응의 촉매로서 작용한다.
제1 부분(4)은, 제2 부분(5)과 비교하여, 외관 상의 밀도가 보다 크고, 보다 얇다. 제1 부분(4)의 두께 d1은, 1nm 내지 1000nm의 범위 내에 있는 것이 바람직하고, 10nm 내지 500nm의 범위 내에 있는 것이 보다 바람직하다. 제1 부분(4)이 극단적으로 얇은 경우, 제1 부분(4)에 과잉량의 불연속부를 발생할 가능성이 있다. 제1 부분(4)이 두꺼울 경우, 에칭제가 반도체 표면에 충분히 공급되지 않을 가능성이 있다.
제2 부분(5)은, 제1 부분(4) 상에 위치하고 있다. 제2 부분(5)은, 예를 들어 귀금속을 포함하는 수지상정을 포함하고 있다. 제2 부분(5)은, 제1 부분(4)과 동일하게, 산화 반응의 촉매로서 작용한다.
제2 부분(5)은, 제1 부분(4)과 비교하여, 외관 상의 밀도가 보다 작고, 보다 두껍다. 제2 부분(5)의 두께 d2는, 0.1㎛ 이상인 것이 바람직하고, 1㎛ 이상인 것이 보다 바람직하다. 제2 부분(5)이 얇은 경우, 제2 부분(5)은, 제1 부분(4)의 촉매로서의 작용이 미치치 못하여 에칭할 수 없던 부분, 즉, 미에칭부와 접촉할 수 없을 가능성이 있다. 제2 부분(5)이 두꺼울수록, 미에칭부를 제거할 수 있을 가능성이 높다. 제2 부분(5)의 두께 상한은, 특별히 한정되지 않지만, 통상 5㎛ 이하이다. 또한, 제1 부분(4)의 두께 d1과 제2 부분(5)의 두께 d2의 비 d1/d2는, 0.01 내지 10의 범위 내에 있는 것이 바람직하고, 0.01 내지 0.5의 범위 내에 있는 것이 보다 바람직하다. 또한, 미에칭부에 대해서는, 나중에 상세하게 설명한다.
이어서, 외관 상의 밀도에 대하여 설명한다. 외관 상의 밀도를 설명함에 있어서, 이하의 영역을 정의한다.
우선, 반도체 표면 중, 제1 부분(4)과 그 불연속부의 합계에 대응한 이차원 영역을, A 영역이라고 한다. 이어서, 제2 부분(5) 중, A 영역의 바로 위에 위치한 부분을, B 부분이라고 한다. 그리고, A 영역의 바로 위에 위치한 삼차원 영역 중, 제1 부분(4)의 상면으로부터 B 부분의 최대 높이까지의 부분을 C 부분이라고 한다.
제1 부분(4)의 외관상 밀도는, 제1 부분(4)의 질량을 제1 부분(4)과 그 불연속부의 합계 체적으로 나눈 값이다. 제2 부분(5)의 외관상 밀도는, B 부분의 질량을 C 부분의 체적으로 나눈 값이다. 또한, 외관 상의 밀도는, 촉매층(6)의 단면을 관찰함으로써 확인할 수 있다.
이러한 촉매층(6)은, 예를 들어 이하의 방법에 의해 얻어진다.
촉매층(6)은, 예를 들어 전해 도금, 환원 도금, 또는 치환 도금에 의해 형성할 수 있다. 제1 부분(4)은, 귀금속 입자를 포함하는 분산액의 도포, 또는 증착 및 스퍼터링 등의 기상 퇴적법을 사용하여 형성해도 된다. 이하, 일례로서, 치환 도금에 의한 촉매층(6)의 형성에 대하여 기재한다.
치환 도금에 의한 귀금속의 석출에는, 예를 들어 테트라클로로금(III)산칼륨 수용액, 아황산금염 수용액 또는 시안화금(I)칼륨 수용액을 사용할 수 있다. 이하, 귀금속은 금인 것으로 하여 설명을 행한다.
치환 도금액은, 예를 들어 테트라클로로금(III)산칼륨 수용액과 불화수소산의 혼합액이다. 불화수소산은, 구조물(1)의 표면 자연 산화막을 제거하는 작용을 갖고 있다.
치환 도금액은, 착화제 및 pH 완충제 중 적어도 한쪽을 더 포함하고 있어도 된다. 착화제는, 치환 도금액에 포함되는 귀금속 이온을 안정화하는 작용을 갖고 있다. pH 완충제는, 도금의 반응 속도를 안정화시키는 작용을 갖고 있다. 이들 첨가제로서, 예를 들어 글리신, 시트르산, 카르복실산 이온, 시안화물 이온, 피로인산 이온, 에틸렌디아민사아세트산, 암모니아, 아미노카르본산 이온, 아세트산, 락트산, 인산염, 붕산, 또는 그것들 중 2 이상의 조합을 사용할 수 있다. 이들 첨가제로서는, 글리신과 시트르산을 사용하는 것이 바람직하다.
구조물(1)을 치환 도금액 속에 침지시키면, 구조물(1)의 표면 자연 산화막이 제거되는 데다가, 구조물(1)의 표면 중 마스크층(2)에 의해 덮여 있지 않은 부분에, 귀금속, 여기에서는 금이 석출된다. 이에 의해, 제1 부분(4)이 얻어진다.
치환 도금을 특정 조건하에서 행하면, 제1 부분(4)과 제2 부분(5)을 포함하고, 제2 부분(5)이 수지상정을 포함한 촉매층(6)이, 단일 처리에 의해 얻어진다. 그러한 치환 도금에 있어서 사용하는 치환 도금액은, 예를 들어 테트라클로로금(III)산칼륨 수용액과 불화수소산과 글리신과 시트르산을 포함한다.
이 치환 도금액 중에 있어서의 테트라클로로금(III)산칼륨의 농도는, 10㎛ol/L 내지 1000mmol/L의 범위 내에 있는 것이 바람직하고, 1mmol/L 내지 100mmol/L의 범위 내에 있는 것이 보다 바람직하다. 이 농도가 낮은 경우, 수지상정을 발생시키기가 어렵다. 이 농도가 높은 경우, 고밀도로 형성되기 때문에, 밀도와 두께가 다른 층을 형성하는 것이 어려울 가능성이 있다.
상기 치환 도금액 중에 있어서의 불화수소 농도는, 0.01mol/L 내지 5mol/L의 범위 내에 있는 것이 바람직하고, 0.5mol/L 내지 2mol/L의 범위 내에 있는 것이 보다 바람직하다. 불화수소 농도가 낮은 경우, 수지상정을 발생시키기가 어렵다. 불화수소 농도가 높은 경우, 반도체 표면의 용해가 진행되어, 에칭에 악영향을 미칠 가능성이 있다.
상기 치환 도금액 중에 있어서의 글리신 농도는, 0.1g/L 내지 20g/L의 범위 내에 있는 것이 바람직하고, 1g/L 내지 10g/L의 범위 내에 있는 것이 보다 바람직하다. 글리신 농도가 낮은 경우, 수지상정을 발생시키기가 어렵다.
상기 치환 도금액 중에 있어서의 시트르산 농도는, 0.1g/L 내지 20g/L의 범위 내에 있는 것이 바람직하고, 1g/L 내지 10g/L의 범위 내에 있는 것이 보다 바람직하다. 시트르산 농도가 낮은 경우, 수지상정을 발생시키기가 어렵다.
또한, 글리신 및 시트르산 대신에 이들과 동일한 기능을 갖는 것을 사용해도 된다. 글리신 대신에, 예를 들어 카르복실산 이온, 시안화물 이온, 피로인산 이온, 에틸렌디아민사아세트산, 암모니아, 또는 아미노카르본산 이온을 사용해도 된다. 시트르산 대신에, 예를 들어 카르복실산 이온, 아세트산, 락트산, 인산염, 또는 붕산을 사용해도 된다.
마스크층(2)을 형성한 구조물(1)을 치환 도금액에 침지시키면, 반도체 표면 중, 마스크층(2)에 의해 덮여 있지 않은 영역에는, 금을 포함하는 치밀한 박층이 형성되고, 또한 그래서, 금을 포함하는 수지상정이 성장한다. 이에 의해, 제2 부분(5)이 수지상정을 포함한 촉매층(6)을, 단일 처리에 의해 얻을 수 있다.
이어서, 도 3에 도시한 바와 같이, 촉매층(6)에 에칭제(7)를 공급한다.
구체적으로는, 예를 들어, 마스크층(2)과 촉매층(6)을 형성한 구조물(1)을 에칭제(7)에 침지시킨다. 에칭제(7)는, 불화수소산과 산화제를 포함하고 있다.
에칭제(7)가 반도체 표면에 접촉하면, 산화제가 그 표면 중 제1 부분(4)이 근접한 부분을 산화시켜, 불화수소산이 그의 산화물을 용해 제거한다. 그 때문에, 에칭제(7)는, 도 4에 도시한 바와 같이, 촉매층(6)의 촉매로서의 작용 하에서, 개구부의 위치에서 반도체 표면을 수직 방향으로 에칭한다.
에칭제(7)에 있어서의 불화수소 농도는, 1.0mol/L 내지 20mol/L의 범위 내에 있는 것이 바람직하고, 5mol/L 내지 10mol/L의 범위 내에 있는 것이 보다 바람직하고, 3mol/L 내지 7mol/L의 범위 내에 있는 것이 더욱 바람직하다. 불화수소 농도가 낮은 경우, 높은 에칭레이트를 달성하기가 어렵다. 불화수소 농도가 높은 경우, 과잉 사이드 에칭을 일으킬 가능성이 있다.
에칭제(7)에 있어서의 산화제는, 예를 들어 과산화수소, 질산, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, Na2S2O8, K2S2O8, KMnO4 및 K2Cr2O7로부터 선택할 수 있다. 유해한 부생성물이 발생하지 않고, 반도체 소자의 오염도 일으키지 않는다는 점에서, 산화제로서는 과산화수소가 바람직하다.
에칭제(7)에 있어서의 과산화수소 등의 산화제의 농도는, 0.2mol/L 내지 8mol/L의 범위 내에 있는 것이 바람직하고, 2.0mol/L 내지 4.0mol/L의 범위 내에 있는 것이 보다 바람직하고, 3.0mol/L 내지 4.0mol/L의 범위 내에 있는 것이 더욱 바람직하다.
도 1 내지 도 4에 도시한 방법에서는, 이상과 같이 하여, 구조물(1)의 반도체를 포함하는 표면의 에칭을 행한다.
그런데, 도 5에 도시한 바와 같이, 귀금속 입자(3)의 집합체를 포함하고, 귀금속 입자(3) 사이의 간극이 넓은 촉매층(6)을 갖고 있는 구조물(1)을, 에칭제(7)에 침지시킨 경우, 에칭제(7)는, 귀금속 입자(3) 사이의 간극을 통해 반도체 표면에 용이하게 도달할 수 있다. 따라서, 에칭제(7)는, 반도체 표면 중, 귀금속 입자(3)와 근접해 있는 영역을 에칭한다. 그런데, 반도체 표면 중, 귀금속 입자(3) 사이의 간극에 대응한 영역은 산화되기 어렵기 때문에, 에칭은 진행되기 어렵다. 따라서, 이 간극에 대응한 영역에서는, 반도체가 침상으로 잔류한다. 침상 잔류부(8)는, 더스트의 원인이 될 수 있다.
또한, 귀금속 입자(3) 사이의 간극이 좁은 경우, 에칭제(7)는, 용이하게 반도체 표면에 도달할 수 없다. 따라서, 에칭은 거의 진행되지 않는다.
도 1 내지 도 4를 참조하면서 설명한 방법은, 에칭을 충분히 진행시킴에도 불구하고, 침상의 잔류부를 발생하기 어렵다. 본 발명자들은, 이것은, 이하의 이유 때문이라고 생각하고 있다.
제1 부분(4)은 상기와 같이 얇기 때문에, 불연속부를 갖고 있을 가능성이 높다. 따라서, 에칭제(7)는, 불연속부를 통해 반도체 표면에 도달할 수 있다. 제2 부분(5)은, 제1 부분(4)보다도 외관 상의 밀도가 작기 때문에, 제1 부분(4)으로의 에칭제(7)의 공급을 방해하지 않는다. 따라서, 도 1 내지 도 4에 도시한 바와 같이, 반도체를 에칭할 수 있다.
촉매층(6)은, 에칭이 진행됨에 따라서, 하방으로 이동한다. 그러나, 상기 불연속부에서는 에칭이 진행되지 않고, 촉매층(6)의 이동에 따라서, 상기 불연속부에 대응한 위치에 미에칭부가 잔류한다. 제2 부분(5)은, 제1 부분(4) 상에 위치하고 있고, 제1 부분(4)보다도 두꺼운 점에서, 하방으로 이동하는 과정에서, 상기 미에칭부와 접촉하여, 이것을 산화시킬 가능성이 높다. 에칭제(7)는, 산화된 미에칭부를 에칭한다. 따라서, 침상 잔류부는 발생하기 어렵다고 생각된다.
촉매층(6)에는, 다양한 변형이 가능하다.
예를 들어, 제1 부분(4)은, 귀금속 입자를 포함하고, 그들 입자간에, 에칭제(7)가 유통 가능한 간극을 갖고 있는 입상층이어도 된다. 또는 제1 부분(4)은, 귀금속을 포함하는 연속막에 복수의 관통 구멍을 형성하여 이루어지는 다공막이어도 된다.
또한, 제2 부분(5)은, 수지상정 이외의 형태이어도 된다. 예를 들어, 제2 부분(5)은, 액체 투과성을 갖고 있는 다공질층이어도 된다.
또한, 촉매층(6)은, 제1 부분(4) 및 제2 부분(5)에 더하여, 1 이상의 다른 부분을 더 포함하고 있어도 된다. 예를 들어, 촉매층(6)은, 3층 이상의 다층 구조를 갖고 있어도 된다.
또한, 제2 부분(5)은, 에칭 개시시부터 종료시까지 일체일 필요는 없다. 즉, 제2 부분(5)은, 에칭의 진행에 따라서 촉매층(6)이 하방으로 이동할 때에, 복수의 단편으로 분해되어도 된다. 이들 단편은, 촉매층(6)의 이동에 따라서, 그들의 방위를 변화시킬 가능성이 있다. 그 때문에, 제2 부분(5)이 비구형의 단편을 발생할 경우, 예를 들어 수지상정을 포함한 제2 부분(5)이 복수의 단편으로 분해된 경우, 제2 부분(5)이 일체 그대로인 경우와 비교하여, 제2 부분(5)이 미에칭부와 접촉할 확률이 높아진다.
상술한 에칭 방법은, 다양한 물품의 제조에 이용할 수 있다. 또한, 상술한 에칭 방법은, 오목부 또는 관통 구멍의 형성, 또는 반도체 웨이퍼 등의 구조물의 분할에 이용할 수도 있다. 예를 들어, 상술한 에칭 방법은, 반도체 장치의 제조에 이용할 수 있다.
도 6 내지 도 11을 참조하면서, 반도체 웨이퍼를 에칭하여 복수의 반도체 칩으로 개편화하는 것을 포함한 반도체 칩의 제조 방법에 대하여 설명한다.
우선, 도 6 및 도 7에 나타낸 구조를 준비한다. 이 구조는, 반도체 웨이퍼(9)와, 마스크층(2)과, 다이싱 시트(11)을 포함하고 있다. 반도체 웨이퍼(9)에는, 그 표면에, 반도체 소자 영역(10)이 형성되어 있다. 마스크층(2)은, 반도체 웨이퍼(9)의 표면 중, 반도체 소자가 형성된 영역인 소자 영역(10)을 피복하고 있으며, 반도체 소자를 손상으로부터 보호하는 역할을 한다. 다이싱 시트(11)는, 반도체 웨이퍼(9)의 마스크층(2)이 설치된 면의 이면에 부착되어 있다.
이어서, 도 8 및 도 9에 도시한 바와 같이, 도 2를 참조하면서 설명한 방법에 의해, 반도체 웨이퍼(9)의 표면이 귀금속을 포함하는 촉매층(6)을 형성한다.
이어서, 도 8 및 도 9에 나타낸 구조를, 도 1 내지 도 4를 참조하면서 설명한 방법에 의해 에칭한다. 에칭은, 이에 의해 발생하는 오목부의 저면이 다이싱 시트(11)의 표면에 달할 때까지 행한다.
이상과 같이, 상술한 방법에 의하면, 도 10 및 도 11에 도시한 바와 같이, 각각이 반도체 소자 영역(10)을 포함하는 반도체 칩(12)을 얻을 수 있다.
이 방법에서는, 예를 들어 마스크층(2)을, 반도체 칩을 보호하는 보호층으로서 이용할 수 있다. 마스크층(2)은, 반도체 칩의 전체면을 피복하고 있으므로, 이 방법에 의하면, 블레이드를 사용하는 일반적인 다이싱을 행한 경우와 비교하여, 높은 강도를 달성할 수 있다.
또한, 이 방법에서는, 반도체 칩의 상면 형상은, 정사각형이나 직사각형으로 한정되지 않는다. 예를 들어, 반도체 칩의 상면 형상은, 원형 또는 육각형이어도 된다. 또한, 이 방법에서는, 상면 형상이 다른 반도체 칩을 동시에 형성할 수 있다.
[실시예]
이하, 시험예에 대하여 설명한다.
<시험예 1>
이하의 방법에 의해, 구조물에, 마스크층과 제1 및 제2 부분을 포함하는 촉매층을 형성하고, 이것을 에칭하였다. 그리고, 촉매층의 구조가 에칭에 미치는 영향을 조사하였다.
우선, 반도체를 포함하는 구조물의 표면에 마스크층을 형성하였다. 마스크층은, 포토레지스트를 사용한 포토리소그래피에 의해 형성하였다. 마스크층의 개구부의 폭은, 5㎛였다.
이어서, 테트라클로로금(III)산칼륨 수용액과 불화수소산과 글리신과 시트르산을 혼합하여 도금액 A를 제조하였다. 도금액 A는, 테트라클로로금(III)산칼륨 농도가 5mmol/L이며, 불화수소 농도가 1mol/L이며, 글리신 농도가 10g/L이며, 시트르산 농도가 10g/L였다.
이어서, 도금액 A에, 마스크층을 형성한 구조물을 23℃에서 3분간 침지시켜, 촉매층을 형성하였다. 도 12 및 도 13에, 촉매층과 마스크층을 형성한 구조물을 주사 전자 현미경으로 관찰한 결과를 나타낸다.
도 12는, 도금액 A를 사용하여 형성한 촉매층의 단면을 나타낸 주사 전자 현미경 사진이다. 도 13은, 도금액 A를 사용하여 형성한 촉매층의 상면을 나타낸 주사 전자 현미경 사진이다. 도 12 및 도 13에 도시한 바와 같이, 촉매층은, 제2 부분이 수지상정이며, 제2 부분이 제1 부분보다도 두껍고, 제2 부분의 외관상 밀도가 제1 부분의 외관상 밀도보다도 작은 것이 확인되었다.
이어서, 불화수소산과 과산화수소를 혼합하여 에칭제를 제조하였다. 이 에칭제는, 불화수소 농도가 10mol/L이며, 과산화수소 농도가 0.5mol/L였다.
이 에칭제에, 마스크층과 촉매층을 형성한 구조물을 침지시켜, 이것을 에칭하였다. 도 14에, 에칭한 구조물을 주사 전자 현미경으로 관찰한 결과를 나타낸다.
도 14는, 에칭 후의 구조의 단면을 나타낸 주사 전자 현미경 사진이다. 도 14에 도시한 바와 같이, 침상 잔류부의 발생은 억제되었다.
<시험예 2>
개구부의 폭을 10㎛로 한 것 이외에는, 시험예 1에 있어서 설명한 것과 동일한 방법에 의해, 구조물에 마스크층과 촉매층을 형성하고, 이것을 에칭하였다.
도 15는, 도금액 A를 사용하여 형성한 촉매층의 단면을 나타낸 주사 전자 현미경 사진이다. 도 16은, 도금액 A를 사용하여 형성한 촉매층의 상면을 나타낸 주사 전자 현미경 사진이다. 도 15 및 도 16에 도시한 바와 같이, 촉매층은, 제2 부분이 수지상정이며, 제2 부분이 제1 부분보다도 두껍고, 제2 부분의 외관상 밀도가 제1 부분의 외관상 밀도보다도 작은 것이 확인되었다.
도 17은, 에칭 후의 구조의 단면을 나타낸 주사 전자 현미경 사진이다. 도 17에 도시한 바와 같이, 침상 잔류부의 발생은 억제되었다.
<시험예 3>
이하의 방법에 의해, 구조물에, 마스크층과 귀금속 입자의 집합체를 포함하는 촉매층을 형성하고, 이것을 에칭하였다. 그리고, 촉매층의 구조가 에칭에 미치는 영향을 조사하였다.
우선, 시험예 1과 동일한 방법에 의해, 반도체를 포함하는 구조물의 표면에, 마스크층을 형성하였다. 마스크층의 개구부의 폭은, 10㎛였다.
이어서, 테트라클로로금(III)산칼륨 수용액과 불화수소산과 불화수소암모늄과 글리신과 시트르산을 혼합하여 도금액 B를 제조하였다. 도금액 B는, 테트라클로로금(III)산칼륨 농도가 1mmol/L이며, 불화수소 농도가 0.25mol/L이며, 불화암모늄 농도가 4.75mol/L이며, 글리신 농도가 1g/L이며, 시트르산 농도가 10g/L였다.
이어서, 도금액 B에, 구조물을 실온에서 1분간 침지시켜, 촉매층을 형성하였다. 도 18에, 촉매층과 마스크층을 형성한 구조물을 주사 전자 현미경으로 관찰한 결과를 나타낸다.
도 18은, 도금액 B를 사용하여 형성한 촉매층의 단면을 나타낸 주사 전자 현미경 사진이다. 도 18에 도시한 바와 같이, 촉매층은, 귀금속 입자의 집합체를 포함하는 것이 확인되었다.
이어서, 시험예 1와 동일하게, 에칭제를 제조하고, 이 구조물을 에칭하였다. 도 19에, 에칭한 구조물을 주사 전자 현미경으로 관찰한 결과를 나타낸다.
도 19는, 에칭 후의 구조의 단면을 나타낸 주사 전자 현미경 사진이다. 도 19에 도시한 바와 같이, 침상 잔류부가 발생하였다.
<시험예 4>
도금액 B에의 침지 시간을 3분간으로 한 것 이외에는, 시험예 3에 있어서 설명한 것과 동일한 방법에 의해, 구조물에 마스크층과 촉매층을 형성하고, 이것을 에칭하였다.
도 20은, 도금액 B를 사용하여 형성한 촉매층의 구조 단면을 나타낸 주사 전자 현미경 사진이다. 도 20에 도시한 바와 같이, 촉매층은, 귀금속 입자의 집합체를 포함하는 것이 확인되었다.
도 21은, 에칭 후의 구조의 단면을 나타낸 주사 전자 현미경 사진이다. 도 21에 도시한 바와 같이, 에칭은 진행되지 않았다.
또한, 본 발명은 상기 실시 형태 자체로 한정되는 것은 아니고, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 구성 요소를 변형하여 구현화할 수 있다. 또한, 상기 실시 형태에 개시되어 있는 복수의 구성 요소가 적당한 조합에 의해, 다양한 발명을 형성할 수 있다. 예를 들어, 실시 형태에 나타낸 전체 구성 요소로부터 몇 개의 구성 요소를 삭제해도 된다. 또한, 다른 실시 형태에 걸친 구성 요소를 적절히 조합해도 된다.

Claims (8)

  1. 반도체를 포함하는 표면 상에,
    귀금속을 포함하는 촉매층이며, 상기 표면을 적어도 부분적으로 피복하고 있는 제1 부분과, 상기 제1 부분 상에 위치하고, 상기 제1 부분과 비교하여, 외관 상의 밀도가 보다 작으며, 보다 두꺼운 제2 부분을 포함하는 촉매층을 형성하는 것과,
    그 후, 상기 촉매층에 에칭제를 공급하여, 상기 촉매층의 촉매로서의 작용 하에서, 상기 표면을 에칭하는 것을 포함한 에칭 방법.
  2. 제1항에 있어서,
    상기 귀금속은, Au, Ag, Pt 및 Rh로 이루어지는 군에서 선택되는 1 이상의 금속인 에칭 방법.
  3. 제1항에 있어서,
    상기 반도체는 Si를 포함하는 에칭 방법.
  4. 제1항에 있어서,
    상기 에칭제는 H2O2를 포함하는 에칭 방법.
  5. 제1항에 있어서,
    상기 표면에 폭이 0.1㎛ 내지 15㎛의 범위 내인 개구부를 포함하는 마스크층을 형성하는 것을 더 포함하고, 상기 개구부의 위치에서 에칭하는 에칭 방법.
  6. 제1항에 있어서,
    상기 제2 부분은 상기 귀금속을 포함하는 수지상정을 포함하는 에칭 방법.
  7. 반도체 웨이퍼를 제1항 내지 제6항 중 어느 한 항에 기재된 에칭 방법에 의해 에칭하여 반도체 칩으로 개편화하는 것을 포함하고, 상기 표면은 상기 반도체 웨이퍼의 표면인 반도체 칩의 제조 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 기재된 에칭 방법에 의해, 상기 표면을 에칭하는 것을 포함한 물품의 제조 방법.
KR1020170081066A 2016-07-28 2017-06-27 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법 KR102017076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-148325 2016-07-28
JP2016148325A JP6081647B1 (ja) 2016-07-28 2016-07-28 エッチング方法、半導体チップの製造方法及び物品の製造方法

Publications (2)

Publication Number Publication Date
KR20180013708A KR20180013708A (ko) 2018-02-07
KR102017076B1 true KR102017076B1 (ko) 2019-09-02

Family

ID=58043303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081066A KR102017076B1 (ko) 2016-07-28 2017-06-27 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법

Country Status (5)

Country Link
US (1) US10090158B2 (ko)
JP (1) JP6081647B1 (ko)
KR (1) KR102017076B1 (ko)
CN (1) CN107665820B (ko)
TW (1) TWI647112B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062039A (ja) * 2017-09-26 2019-04-18 株式会社東芝 エッチング装置及び方法、処理システム、並びに、物品、半導体装置及び半導体チップの製造方法
KR20200090237A (ko) * 2017-11-28 2020-07-28 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템 촉매 유도 패턴 전사 기술
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP7080781B2 (ja) * 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7314001B2 (ja) 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
JP2022144046A (ja) * 2021-03-18 2022-10-03 株式会社東芝 エッチング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
CN101497429B (zh) * 2009-03-06 2010-09-15 吉林大学 硅中空纳米锥阵列的制备方法
TWI472477B (zh) * 2010-03-02 2015-02-11 Univ Nat Taiwan 矽奈米結構與其製造方法及應用
WO2011156028A2 (en) 2010-03-09 2011-12-15 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
TWI505348B (zh) * 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
CN102701138A (zh) * 2012-04-27 2012-10-03 苏州大学 一种金属辅助硅纳米线阵列大面积分层刻蚀和转移方法
CN103337455A (zh) * 2013-06-13 2013-10-02 浙江大学 一种Si纳米线阵列的制备方法
TWI671813B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6121959B2 (ja) * 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
CN104762593A (zh) * 2015-04-09 2015-07-08 云南大学 硅基底上溅射制备有序锗量子点的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fabrication of porous silicon nanowires by MACE method in HF/H2O2/AgNO3 system at room temperature, Nanoscale Research Letters 2014, 9:196*

Also Published As

Publication number Publication date
TW201811572A (zh) 2018-04-01
US10090158B2 (en) 2018-10-02
JP6081647B1 (ja) 2017-02-15
US20180033634A1 (en) 2018-02-01
KR20180013708A (ko) 2018-02-07
JP2018018965A (ja) 2018-02-01
TWI647112B (zh) 2019-01-11
CN107665820B (zh) 2021-02-19
CN107665820A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
KR102017076B1 (ko) 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법
US10854466B2 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
KR102271693B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
US10410976B2 (en) Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device
JP6462747B2 (ja) 半導体チップ及び半導体装置
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6444805B2 (ja) 半導体チップの製造方法
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
US20220115238A1 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI785501B (zh) 觸媒層之形成方法
KR102614941B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant