DE102022128335A1 - Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur - Google Patents

Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur Download PDF

Info

Publication number
DE102022128335A1
DE102022128335A1 DE102022128335.6A DE102022128335A DE102022128335A1 DE 102022128335 A1 DE102022128335 A1 DE 102022128335A1 DE 102022128335 A DE102022128335 A DE 102022128335A DE 102022128335 A1 DE102022128335 A1 DE 102022128335A1
Authority
DE
Germany
Prior art keywords
crack
electronic chip
active region
section
propagation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022128335.6A
Other languages
English (en)
Inventor
Maria Heidenblut
Michael Goroll
Stefan Kaiser
Sergey ANANIEV
Sabine Boguth
Gunther Mackh
Andreas Bauer
Georg Michael Reuther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022128335.6A priority Critical patent/DE102022128335A1/de
Priority to US18/378,858 priority patent/US20240145408A1/en
Priority to CN202311397881.0A priority patent/CN117936467A/zh
Publication of DE102022128335A1 publication Critical patent/DE102022128335A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein elektronischer Chip (100), welcher ein Substrat (102), aufweisend einen zentralen Abschnitt (104) und einen Randabschnitt (106) um zumindest einen Teil des zentralen Abschnitts (104), einen aktiven Bereich (108), welcher in dem zentralen Abschnitt (104) angeordnet ist, und eine Rissleitstruktur (110) kombiniert mit einer Rissstoppstruktur (112) aufweist, wobei beide in dem Randabschnitt (106) angeordnet sind.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen einen elektronischen Chip, ein Package, und ein Herstellungsverfahren.
  • Beschreibung des Stands der Technik
  • Ein herkömmliches Package kann eine Halbleiterkomponente aufweisen, welche auf einem Träger montiert ist, beispielsweise eine Leiterrahmenstruktur, kann mittels eines Bonddrahts elektrisch verbunden werden, welcher sich von der Halbleiterkomponente zu dem Träger erstreckt, und kann unter Verwendung einer Formmasse als eine Einkapselung eingegossen werden.
  • Während des Prozesses des Trennens eines elektronischen Chips von einem Wafer-Verbund, zum Beispiel mittels Zerteilens (engl.: dicing), können Risse auftreten, welche den elektronischen Chip beschädigen können.
  • Zusammenfassung
  • Es mag ein Bedarf für einen elektronischen Chip bestehen, welcher eine hohe Zuverlässigkeit hat.
  • Gemäß einer beispielhaften Ausführungsform ist ein elektronischer Chip bereitgestellt, welcher ein Substrat, aufweisend einen zentralen Abschnitt und einen Randabschnitt um zumindest einen Teil des zentralen Abschnitts, einen aktiven Bereich, welcher in dem zentralen Abschnitt angeordnet ist, und eine Rissleitstruktur kombiniert mit einer Rissstoppstruktur aufweist, wobei beide in dem Randabschnitt des Substrats des Chips angeordnet sind.
  • Gemäß einer anderen beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen Träger, einen elektronischen Chip, welcher die oben genannten Merkmale hat und auf dem Träger montiert ist, und eine Einkapselung aufweist, welche zumindest einen Teil des elektronischen Chips und des Trägers einkapselt.
  • Gemäß noch einer anderen beispielhaften Ausführungsform ist ein Herstellungsverfahren bereitgestellt, welches das Bereitstellen eines Wafers, aufweisend eine Mehrzahl von integral verbundenen elektronischen Chips, welche die oben genannten Merkmale haben, und das Trennen der elektronischen Chips von dem Wafer entlang von Trennlinien aufweist, welche sich zwischen benachbarten Randabschnitten der elektronischen Chips so erstrecken, dass zumindest ein Teil der Risse, welche während des Trennens erzeugt werden, entlang der Rissleitstrukturen geleitet werden, und/oder mittels der Rissstoppstrukturen gestoppt werden.
  • Gemäß einer beispielhaften Ausführungsform ist ein elektronischer Chip bei einem peripheren oder Randabschnitt, welcher einen zentralen aktiven Chipbereich teilweise oder vollständig umgibt, mit einer Rissleitstruktur kombiniert mit einer Rissstoppstruktur ausgestattet. Wenn der elektronische Chip mittels Zerteilens am Ende eines Herstellungsprozesses von einem Wafer-Verbund getrennt wird, können Risse, welche während des Zerteilungsprozesses erzeugt werden, räumlich in einer gesteuerten Weise mittels einer Rissleitstruktur in Richtung von Bereichen geleitet werden, welche von dem empfindlichen aktiven Bereich ausreichend weit entfernt sind, wo Risse beschädigende und zerstörende Folgen haben können. Somit kann der besonders rissempfindliche aktive Bereich zuverlässig vor Rissen geschützt werden, indem Risse weg von dem aktiven Bereich geleitet oder umgelenkt werden. Darüber hinaus kann die zuvor genannte Rissleitstruktur funktionell und/oder strukturell mit einer Rissstoppstruktur kombiniert sein, welche eine Ausbreitung oder eine Verbreitung eines geleiteten Risses hemmt, indem eine Stoppkraft auf einen Riss ausgeübt wird, und/oder indem einem Riss Energie entzogen wird, welcher mittels der Chiptrennung erzeugt wird. Insbesondere die Kombination von Risse leiten und Risse stoppen mittels einer kombinierten strukturellen und/oder funktionellen Konfiguration des Randabschnitts des elektronischen Chips stellt einen äußerst zuverlässigen Schutz der empfindlichen Chipabschnitte vor durch Risse verursachte Schäden bereit. Als Ergebnis kann ein elektronischer Chip mit einer hohen Zuverlässigkeit hergestellt werden.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen des elektronischen Chips, des Packages, und des Verfahrens erläutert.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronischer Chip“ insbesondere einen beliebigen Chip umfassen, welcher eine elektronische Funktionalität bereitstellt. Zum Beispiel kann der elektronische Chip ein Halbleiterchip (insbesondere ein Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (wie zum Beispiel ein Transistor), eine passive elektronische Vorrichtung (wie zum Beispiel eine Kapazitanz oder eine Induktanz oder ein ohmscher Widerstand), ein Sensor (wie zum Beispiel ein Mikrofon, ein Lichtsensor, oder ein Gassensor), ein Aktuator (zum Beispiel ein Lautsprecher), und ein mikroelektromechanisches System (MEMS) sein. Allerdings kann der elektronische Chip bei anderen Ausführungsformen auch von einem anderen Typ sein, wie zum Beispiel ein mechatronisches Element, insbesondere ein Schalter, etc. Insbesondere kann der elektronische Chip ein Halbleiterchip sein, welcher mindestens ein integriertes Schaltkreiselement (wie zum Beispiel eine Diode oder einen Transistor) in einem Oberflächenabschnitt davon hat. Der elektronische Chip kann ein nackter Die sein oder kann bereits verpackt oder eingekapselt sein. Elektronische Chips, welche gemäß beispielhaften Ausführungsformen implementiert sind, können zum Beispiel in Silizium-Technologie, Galliumnitrid-Technologie, Siliziumcarbid-Technologie, etc. gebildet sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Substrat“ insbesondere einen Trägerkörper des elektronischen Chips bezeichnen. Insbesondere kann das Substrat ein Halbleitermaterial aufweisen, wie zum Beispiel Silizium.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „aktiver Bereich“ insbesondere einen Bereich in einem zentralen Abschnitt eines Substrats bezeichnen, in welchem mindestens ein integriertes Schaltkreiselement gebildet sein kann, insbesondere mindestens ein monolithisch integriertes Schaltkreiselement. Zum Beispiel kann ein integriertes Schaltkreiselement ein Transistor (insbesondere ein Feldeffekttransistor), eine Diode, etc. sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Riss“ insbesondere einen Bruch, eine Fissur, oder eine Fraktur in einem Substrat bezeichnen, welche zum Beispiel beim Trennen eines Substrats zum Vereinzeln eines elektronischen Chips erzeugt werden kann. Insbesondere kann ein solcher Riss sich entlang des Substrats bewegen oder ausbreiten und kann sich dadurch bis zu oder in empfindliche Bereiche erstrecken (insbesondere eine aktive Chipfläche, wo der Riss einen Schaden verursachen kann). Gemäß beispielhaften Ausführungsformen können Maßnahmen zum Unterdrücken einer unkontrollierten Rissausbreitung ergriffen werden.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Rissleitstruktur“ insbesondere eine physische (bevorzugt metallisch begrenzte) Anordnung in einem Substrat bezeichnen, welche die Ausbreitung eines Risses entlang einer vordefinierten räumlichen Zieltrajektorie stark fördert oder sogar erzwingt, während gleichzeitig eine Ausbreitung eines Risses abseits der vordefinierten räumlichen Zieltrajektorie stark unterdrückt oder sogar verunmöglicht wird. Somit kann eine Rissleitstruktur einen Bewegungspfad eines sich ausbreitenden Risses definieren oder steuern, ohne ihn zwangsläufig zu stoppen oder zu verlangsamen. Eine Rissleitstruktur kann sich auf einen dielektrischen Substratabschnitt beziehen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Rissstoppstruktur“ insbesondere eine physische (bevorzugt metallische) Struktur in einem Substrat bezeichnen, welche zum Hemmen oder sogar Verunmöglichen einer fortgesetzten Ausbreitung eines Risses konfiguriert ist. Insbesondere kann eine Rissstoppstruktur metallische Strukturen in einer dielektrischen oder halbleitfähigen Umgebung aufweisen oder daraus bestehen. Eine Rissstoppstruktur kann so angeordnet und konfiguriert sein, dass ein sich ausbreitender Riss von der Rissstoppstruktur in einen weniger schädlichen Bereich abprallt, und/oder von der Rissstoppstruktur absorbiert wird und dadurch zumindest einen Teil seiner Ausbreitungsenergie verliert, und sich dadurch verlangsamt oder sogar stoppt. Abhängig von der mechanischen Robustheit der Rissstoppstruktur kann die Rissstoppstruktur einem sich nähernden Riss widerstehen, ohne selbst zerstört zu werden. Es ist allerdings auch möglich, dass zumindest ein Teil der Rissstoppstruktur, welche dann als Opferstruktur verkörpert ist, konfiguriert ist, zerstört oder geopfert zu werden, wenn sie einen Riss stoppt oder zumindest verlangsamt.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Rissleitstruktur kombiniert mit Rissstoppstruktur“ insbesondere eine räumliche und Materialkonfiguration in einem Abschnitt des Substrats bezeichnen, welche gleichzeitig und/oder synergistisch einen Riss entlang einer vordefinierten Trajektorie leiten kann und/oder eine verlangsamende oder stoppende Kraft auf den Riss ausüben kann. Dies kann gleichzeitig sicherstellen, dass der Riss in einen gewünschten räumlichen Bereich des Substrats gelenkt wird, während er zumindest einen Teil seiner Energie verliert, so dass die Rissausbreitung gehemmt oder sogar vollständig gestoppt werden kann. Die Rissleitstruktur kann mit der Rissstoppstruktur funktionell gekoppelt sein. Es ist auch möglich, dass die Rissleitstruktur mit der Rissstoppstruktur integral gebildet ist, zum Beispiel innerhalb der Rissstoppstruktur gebildet ist.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere eine elektronische Vorrichtung bezeichnen, welche einen oder mehrere elektronische Chips (zum Beispiel Halbleiterkomponenten) aufweisen kann, welche auf einem Träger (zum Beispiel einer Leiterrahmenstruktur, etc.) montiert sind. Die Bestandteile des Packages können zumindest teilweise von einer Einkapselung eingekapselt sein. Optional können ein oder mehrere elektrisch leitfähige Verbindungselemente (wie zum Beispiel metallische Säulen, Erhebungen, Nadeln, Bonddrähte, und/oder Clips) in einem Package implementiert sein, zum Beispiel zum elektrischen Koppeln und/oder mechanischen Stützen des elektronischen Chips.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes Material bezeichnen, welches konfiguriert ist, zumindest einen Teil eines elektronischen Chips und zumindest einen Teil von einer oder mehreren elektrisch leitfähigen Strukturen zu umgeben, um einen mechanischen Schutz, eine elektrische Isolation, und optional einen Beitrag zu einer Wärmeableitung während des Betriebs bereitzustellen. Insbesondere kann die Einkapselung eine Formmasse sein. Eine Formmasse kann eine Matrix aus fließfähigem und aushärtbarem Material und Füllpartikel aufweisen, welche darin eingebettet sind. Zum Beispiel können Füllpartikel verwendet werden, um die Eigenschaften der Formmasse einzustellen. Es ist auch möglich, dass eine Halbleiterpackage-Einkapselung eine Verguss- oder Einformmasse ist.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Träger“ insbesondere eine Stützstruktur (welche zumindest teilweise elektrisch leitfähig sein kann) bezeichnen, welche als eine mechanische Stütze für den elektronischen Chip(s) dient, welcher darauf zu montieren ist, und welche auch zu der elektrischen Verbindung zwischen dem elektronischen Chip(s) und der Peripherie des Packages beitragen kann. In anderen Worten kann der Träger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen. Ein Träger kann ein einzelnes Teil, mehrere Teile, welche via eine Einkapselung oder andere Package-Komponenten verbunden sind, oder eine Teilbaugruppe von Trägern aufweisen oder daraus bestehen. Zum Beispiel ist der Träger eine Metallplatte oder bildet einen Teil eines Leiterrahmens. Allerdings ist es auch möglich, dass der Träger einen Stapel aufweist, welcher eine zentrale elektrisch isolierende und thermisch leitfähige Schicht (zum Beispiel eine Keramikschicht) umfasst, welche auf beiden gegenüberliegenden Hauptoberflächen von einer jeweiligen elektrisch leitfähigen Schicht (zum Beispiel einer Kupferschicht oder einer Aluminiumschicht, wobei die jeweilige elektrisch leitfähige Schicht eine kontinuierliche oder strukturierte Schicht sein kann) bedeckt ist. Insbesondere kann der Träger ein Direct Copper Bonding (DCB) Substrat oder ein Direct Aluminium Bonding (DAB) Substrat sein. Allerdings kann der Träger auch als ein Active Metal Brazing (AMB) Substrat oder als eine strukturierte Metallplatte (zum Beispiel ein Leiterrahmen) konfiguriert sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Wafer“ insbesondere einen Halbleiterkörper (insbesondere eine Platte) bezeichnen, welcher verarbeitet wurde, um eine Mehrzahl von integrierten Schaltkreiselementen in aktiven Bereichen des Wafers zu bilden, und welcher zu einer Mehrzahl von getrennten elektronischen Chips vereinzelt werden kann. Zum Beispiel kann ein Wafer eine Scheibenform haben und kann eine matrixartige Anordnung von elektronischen Chips in Reihen und Spalten aufweisen. Es ist möglich, dass ein Wafer eine runde Geometrie oder eine mehreckige Geometrie (zum Beispiel eine rechteckige Geometrie oder eine dreieckige Geometrie) hat.
  • Bei einer Ausführungsform definiert die Rissleitstruktur einen räumlich begrenzten Rissausbreitungspfad zumindest teilweise in der Rissstoppstruktur. Insbesondere kann die Rissleitstruktur einen Kanal definieren, entlang welchem sich ein erzeugter Riss in einer gesteuerten Weise ausbreitet. Im Allgemeinen breitet sich ein Riss entlang eines Pfads mit dem kleinsten mechanischen Widerstand aus. Somit kann die Rissleitstruktur nahe bei einer wahrscheinlichen Risserzeugungsposition angeordnet sein, so dass ein erzeugter Riss automatisch in den definierten Rissleitkanal eintritt. Auf vorteilhafte Weise können beide gegenüberliegende Seiten eines Rissleitkanals von der Rissstoppstruktur definiert oder begrenzt sein, so dass ein Riss, welcher dazu neigt, sich aus dem Rissleitkanal zu bewegen, gestoppt wird oder in den Rissleitkanal reflektiert wird.
  • Bei einer Ausführungsform ist die Rissleitstruktur zum Umlenken einer Ausbreitungsrichtung eines Risses beim Passieren der Rissleitstruktur kombiniert mit der Rissstoppstruktur konfiguriert. Bevorzugt ist die Rissleitstruktur zum Umlenken eines Risses, welcher sich in Richtung zu dem aktiven Bereich ausbreitet, zu einem sich nach oben ausbreitenden Riss konfiguriert, wobei insbesondere die Rissleitstruktur zum weiteren Umlenken des sich nach oben ausbreitenden Risses zu einem Riss konfiguriert ist, welcher sich seitlich weg von dem aktiven Bereich ausbreitet. Zum Beispiel kann ein erzeugter Riss sich bei Fehlen eines externen Einflusses entlang einer im Wesentlichen geraden Richtung ausbreiten. Wenn die Rissleitstruktur in geeigneter Weise konfiguriert ist, insbesondere wenn sie im Inneren der Rissstoppstruktur begrenzt ist, kann ein gekrümmter oder abgewinkelter Ausbreitungspfad als ein Bereich des geringsten mechanischen Widerstands zwischen Rissstoppstrukturelementen definiert sein. Das Umlenken einer Rissausbreitungsrichtung kann es ermöglichen, den Riss weg von potenziell gefährdeten Bereichen des Substrats, insbesondere weg von dem aktiven Bereich, zu leiten. Dies kann zuverlässig verhindern, dass der elektronische Chip einen rissverursachten Schaden nimmt.
  • Bei einer Ausführungsform ist die Rissstoppstruktur zum Stoppen eines Risses, als eine Barriere für einen Riss, und/oder zum Absorbieren der Energie eines Risses konfiguriert. Ein sich bewegender Riss in einem Substrat kann eine kinetische Energie tragen. Zum Stoppen eines sich ausbreitenden Risses muss die kinetische Energie abgeleitet werden. Die Rissstoppstruktur kann als eine robuste mechanische Struktur konfiguriert sein, welche den Riss veranlasst, seine Energie teilweise oder vollständig abzuleiten, um dadurch Geschwindigkeit zu verlieren und schließlich damit aufzuhören, sich auszubreiten. Es ist auch möglich, dass die Rissstoppstruktur eine Barrierenwand bildet, welche es einem sich ausbreitenden Riss verunmöglicht, die Barrierenwand zu passieren, wobei dadurch verhindert wird, dass der Riss in unerwünschte Bereiche eintritt.
  • Bei einer Ausführungsform weist das Substrat einen Halbleiterkörper mit einer Back-End-of-the-Line (BEOL) Struktur darauf auf, wobei die Rissleitstruktur kombiniert mit der Rissstoppstruktur einen Teil der Back-End-of-the-Line Struktur bilden. Zum Beispiel kann der Halbleiterkörper ein Siliziumkörper sein, in welchem zum Bilden des oben genannten aktiven Bereichs ein oder mehrere integrierte Schaltkreiselemente (insbesondere monolithisch) integriert sein können. Das Back-End-of-the-Line kann einen zweiten Abschnitt einer integrierter Schaltkreis-Herstellung bezeichnen, wobei einzelne integrierte Schaltkreiselemente (wie zum Beispiel Transistoren, Kondensatoren, Widerstände) mit einer Verdrahtung auf dem Halbleiterkörper verbunden werden (oder vor einem Zerteilen des Wafers). Genauer kann die Back-End-of-the-Line mindestens eine Metallisierungsschicht in einer dielektrischen Umgebung aufweisen. Das Back-End-of-the-Line kann mit einer ersten Schicht eines Metalls beginnen, welche auf dem Halbleiterkörper darunter abgeschieden wird. Das Back-End-of-the-Line kann Kontakte, isolierende Schichten, Metallebenen, und Bonding-Stellen für Chip-zu-Package Verbindungen enthalten.
  • Bei einer Ausführungsform definiert die Rissleitstruktur einen dielektrischen Pfad, welcher von metallischen Strukturen der Rissstoppstruktur begrenzt ist, wobei insbesondere der dielektrische Pfad eine unterseitige Aufwärtspfadsektion aufweist, welche in eine oberseitige seitliche Pfadsektion übergeht. Der dielektrische Pfad kann von einem dielektrischen Material einer Back-End-of-the-Line Struktur auf einem Halbleiterkörper definiert sein. Das dielektrische Material, welches einen Rissleitkanal definiert, kann zumindest teilweise seitlich von einem metallischen Material umgeben sein, welches den dielektrischen Rissausbreitungspfad begrenzt und zumindest einen Teil der Rissstoppstruktur bildet.
  • Bei einer Ausführungsform weist die Rissstoppstruktur horizontale metallische Strukturen und vertikale metallische Strukturen auf. Eine Anzahl von horizontalen metallischen Strukturen und vertikalen metallischen Strukturen der Rissstoppstruktur kann frei ausgewählt sein (zum Beispiel zeigt 3 sechs Metallschichten in einem BEOL Dielektrikum). Zum Beispiel können die horizontalen metallischen Strukturen Pads, Verdrahtungsstrukturen, und/oder Schichtstrukturen sein, welche zum Beispiel jeweils einen Teil einer planaren strukturierten Metallschicht bilden. Die vertikalen metallischen Strukturen können Vias sein, welche die horizontalen metallischen Strukturen bei verschiedenen vertikalen Ebenen miteinander verbinden können. Eine solche metallische Konfiguration kann eine Rissstoppfunktion bereitstellen und kann mit einem vertretbaren Aufwand herstellbar sein.
  • Bei einer Ausführungsform weist ein unterseitiger Abschnitt der Rissstoppstruktur eine Rissbarrierensektion auf, welche dem aktiven Bereich zugewandt ist, und weist eine Opfersektion auf, welche von dem aktiven Bereich abgewandt ist. Zumindest ein Teil der Rissleitstruktur kann sich zum Beispiel zwischen der Rissbarrierensektion und der Opfersektion erstrecken. Die Rissbarrierensektion kann konfiguriert sein, als eine mechanische oder physische Barriere für einen sich ausbreitenden Riss zu wirken. Anschaulich kann die Rissbarrierensektion als eine undurchdringliche Wand funktionieren, welche einen Riss, welcher sich entlang der Rissleitstruktur ausbreitet, in Bezug auf den aktiven Bereich trennt. Auf der gegenüberliegenden Seite der Rissleitstruktur in Bezug auf die Rissbarrierensektion kann eine Opfersektion angeordnet sein, welche konfiguriert ist, mittels eines sich ausbreitenden Risses zumindest teilweise zerstört zu werden, wenn der Riss zumindest einen Teil seiner Energie in der Opfersektion aufbringt. Da die Opfersektion abgewandt von dem aktiven Bereich mit der Rissbarrierensektion dazwischen angeordnet ist, besteht keine Gefahr, dass der aktive Bereich beschädigt wird, wenn die Opfersektion während des Stoppens eines Risses zerstört wird.
  • Bei einer Ausführungsform ist die Rissbarrierensektion als eine Barriere zum Hemmen der Ausbreitung eines Risses durch die Rissbarrierensektion in Richtung zu dem aktiven Bereich konfiguriert. Zu diesem Zweck kann die Rissbarrierensektion eine kontinuierlich verbundene vertikale Anordnung von horizontalen metallischen Strukturen und vertikalen metallischen Strukturen aufweisen. Genauer kann die Rissbarrierensektion als eine abwechselnde Sequenz von horizontalen und vertikalen metallischen Strukturen konfiguriert sein. Eine solche Rissbarrierensektion kann auf eine einfache Weise hergestellt werden und stellt eine hohe Robustheit bereit.
  • Bei einer Ausführungsform ist die Opfersektion konfiguriert, zumindest teilweise von einem Riss zerstört zu werden, welcher sich zu der Rissstoppstruktur ausbreitet. Diese beabsichtigte relativ geringe Robustheit der Opfersektion gegenüber sich ausbreitenden Rissen kann erreicht werden, indem zumindest einige der horizontalen metallischen Strukturen in der Opfersektion ohne verbindende vertikale metallische Strukturen dazwischen gebildet sind, insbesondere ohne verbindende Vias.
  • Bei einer Ausführungsform weist die Opfersektion horizontale metallische Strukturen und vertikale metallische Strukturen auf, wobei ein Teil der horizontalen metallischen Strukturen mit den vertikalen metallischen Strukturen verbunden ist, und wobei ein anderer Teil der horizontalen metallischen Strukturen von den vertikalen metallischen Strukturen getrennt ist, und daher in einer dielektrischen Umgebung potentialfrei (engl.: floating) ist. Indem ein Teil der horizontalen metallischen Strukturen von anderen metallischen Strukturen isoliert ist, vertikal nicht verbunden ist, und von einem dielektrischen Medium umgeben ist, kann die Robustheit der Opfersektion absichtlich reduziert sein. Durch das Ergreifen dieser Maßnahme kann sichergestellt werden, dass ein Riss, welcher sich durch die Opfersektion ausbreitet, überwiegend nicht reflektiert, sondern von der Opfersektion absorbiert wird, welche dadurch teilweise zerstört werden kann. Folglich kann der funktionelle Unterschied zwischen der Opfersektion (d. h. überwiegend Riss-Absorption) einerseits und der Rissbarrierensektion (d. h. überwiegend als undurchdringliche Wand funktionieren) andererseits von der variierenden Konfiguration der horizontalen metallischen Strukturen und der vertikalen metallischen Strukturen in beiden Sektionen verstärkt werden.
  • Auf vorteilhafte Weise können vertikale Ebenen von horizontalen Metallstrukturen und von vertikalen metallischen Strukturen dazwischen in der Rissbarrierensektion gleich wie in der Opfersektion sein. Als Folge können sowohl die Rissbarrierensektion als auch die Opfersektion gleichzeitig und somit mit einem geringen Aufwand hergestellt werden.
  • Bei einer Ausführungsform ist eine Anzahl von vertikalen metallischen Strukturen pro Volumen in der Rissbarrierensektion größer als in der Opfersektion. Dass in der Opfersektion zumindest ein Teil der horizontalen metallischen Strukturen absichtlich von den vertikalen metallischen Strukturen unverbunden gelassen sind, und in der Rissbarrierensektion alle horizontalen metallischen Strukturen von den vertikalen metallischen Strukturen verbunden sind, kann eine beabsichtigte seitliche Symmetrie in die Rissstoppstruktur einbringen, was zu den unterschiedlichen genannten Funktionen der Rissbarrierensektion und der Opfersektion führt.
  • Bei einer Ausführungsform weist ein oberseitiger Abschnitt der Rissstoppstruktur eine metallische Bulk-Struktur auf, welche sich vertikal von der Rissbarrierensektion erstreckt und damit verbunden ist. In diesem Kontext kann eine metallische Bulk-Struktur ein oder mehrere metallische Cluster von größerer Größe in dem oberseitigen Abschnitt der Rissstoppstruktur im Vergleich mit ihrem unterseitigen Abschnitt bezeichnen. Eine Via-Verteilung (allgemeiner eine Verteilung der vertikalen metallischen Strukturen) der metallischen Bulk-Struktur kann entweder symmetrisch oder asymmetrisch sein. Diese Symmetrie oder Asymmetrie der metallischen Bulk-Struktur kann in Bezug auf eine Symmetrieachse (siehe Bezugszeichen 152 in 7) sein, welche sich entlang einer vertikalen Richtung erstreckt. Um es kurz zu halten, kann die metallische Bulk-Struktur als ein starker Inhibitor für eine fortgesetzte Rissausbreitung in die metallische Bulk-Struktur wirken. Zum Beispiel kann eine asymmetrisch angeordnete metallische Bulk-Struktur auf eine Ausübung einer mechanischen Belastung mittels eines sich ausbreitenden Risses hin in beabsichtigter Weise kippen oder kollabieren, wobei sie dadurch effizient zu einem Riss-Stoppen beiträgt.
  • Bei einer Ausführungsform ist die metallische Bulk-Struktur durch einen vertikalen Abstand von der Opfersektion getrennt und erstreckt sich seitlich über zumindest einen Teil der Opfersektion. In anderen Worten kann die metallische Bulk-Struktur von der Opfersektion räumlich getrennt sein, insbesondere mittels eines dielektrischen Abschnitts der Rissleitstruktur. Gleichzeitig kann die metallische Bulk-Struktur sich horizontal so erstrecken, dass sie auch zumindest einen Teil der Opfersektion darunter bedeckt, zum Beispiel als ein Ausleger (engl.: cantilever). Dadurch kann die metallische Bulk-Struktur auch zur Definition der Rissleitstruktur beitragen. Ferner kann die metallische Bulk-Struktur mit der Rissbarrierenstruktur direkt verbunden sein und kann eine vertikale Fortsetzung der letzteren bilden.
  • Genauer erstreckt sich der Teilturm (engl.: sub-tower), welcher von der Opfersektion gebildet wird, nicht mit seiner obersten Metallschicht bis zu der Höhe des benachbarten Turms, welcher von der Rissbarrierensektion gebildet wird. Die vertikale Fortsetzung der benachbarten Rissbarrierensektion in Form der metallischen Bulk-Struktur kann mit mindestens einer Metallschicht zumindest teilweise den Teilturm bedecken, welcher die Opfersektion darstellt, ohne in dem Abdeckungsbereich mit Vias des Teilturms der Opfersektion verbunden zu sein.
  • Bei einer Ausführungsform weist ein oberseitiger Abschnitt der Rissstoppstruktur eine asymmetrische metallische Bulk-Struktur auf, welche eine größere Menge von Metall pro Volumen auf einer Seite hat, welche dem aktiven Bereich zugewandt ist, als auf einer gegenüberliegenden Seite, welche von dem aktiven Bereich abgewandt ist. Eine asymmetrische Metallverteilung der Rissstoppstruktur mit mehr Metall der Rissbarrierensektion und einer metallischen Bulk-Struktur, welche dem aktiven Bereich zugewandt ist, im Vergleich mit weniger Metall der Opferstruktur, welche von dem aktiven Bereich abgewandt ist, kann den aktiven Bereich hochgradig vor Rissen schützen, während die Risse weg von dem aktiven Bereich entlang der Rissleitstruktur und zur Ableitung in Richtung zu der Opferstruktur gelenkt werden. Folglich kann die asymmetrische metallische Bulk-Struktur des oberseitigen Abschnitts der Rissstoppstruktur eine größere Menge von Metall pro Volumen haben als jede der Rissbarrierensektion und der Opfersektion des unterseitigen Abschnitts der Rissstoppstruktur. Somit kann die Rissstoppstruktur in Bezug auf eine vertikale zentrale Achse durch die Rissstoppstruktur asymmetrisch sein.
  • Bei einer Ausführungsform weist die Rissstoppstruktur eine Mehrzahl von vertikal gestapelten und zueinander beabstandeten horizontalen Metallstrukturen auf, welche eine Dicke haben, welche sich von einer Unterseite zu einer Oberseite der Rissstoppstruktur vergrößert. In anderen Worten kann eine obere horizontale Metallstruktur über einer anderen unteren horizontalen Metallstruktur der Rissstoppstruktur eine größere Dicke haben oder die gleiche Dicke haben wie die untere horizontale Metallstruktur. Somit kann die Metalldicke mit einer ansteigenden vertikalen Ebene der Schichten ansteigen. Allerdings können eine oder einige benachbarte der horizontalen Metallschichten auch die gleiche Dicke haben. Ein solcher gestufter kontinuierlicher Anstieg (optional mit einem oder mehreren Plateaus dazwischen) der Dicke der horizontalen Metallschichten der Rissstoppstruktur kann zu einer ansteigenden Metalldichte von der Unterseite zu der Oberseite der Rissstoppstruktur führen. Ferner können bei einer anderen Ausführungsform alle horizontalen Metallschichten die gleiche Dicke haben.
  • Bei einer Ausführungsform weist der elektronische Chip einen Dichtungsring auf, welcher seitlich zwischen dem aktiven Bereich einerseits und der Rissleitstruktur kombiniert mit der Rissstoppstruktur andererseits angeordnet ist. Ein solcher Dichtungsring kann zum Schützen des aktiven Bereichs vor Feuchtigkeit und geladenen Partikeln konfiguriert sein. Ein Dichtungsring kann basierend auf abwechselnden horizontalen metallischen Schichten und vertikalen metallischen Schichten gebildet sein, welche zum Bereitstellen der genannten Funktion des umfänglichen Abdichtens des aktiven Bereichs konfiguriert sind.
  • Bei einer Ausführungsform kann der elektronische Chip eine Zone für eine optische Inspektion einer Integrität des elektronischen Chips aufweisen, wobei die Zone seitlich zwischen dem Dichtungsring einerseits und der Rissleitstruktur kombiniert mit der Rissstoppstruktur andererseits angeordnet ist. Insbesondere kann eine Zwischenzone zwischen dem Dichtungsring und der kombinierten Rissstopp- und -Leitstruktur für eine automatische optische Inspektion mittels einer optischen Kamera oder für eine manuelle Inspektion durch einen menschlichen Betreiber verwendet werden. Ein optisches Mikroskop kann für den Zweck der optischen Inspektion verwendet werden. Falls ein Riss in der Inspektionszone identifiziert wird, kann der elektronische Chip als Abfall oder Schrott klassifiziert werden. Bei der Abwesenheit eines Risses in der Inspektionszone kann der elektronische Chip den optischen Qualitätscheck bestanden haben. Folglich kann der elektronische Chip aufgrund seiner Konstruktion einem einfachen optischen Test unterzogen werden.
  • Bei einer Ausführungsform ist der elektronische Chip als ein nackter Die konfiguriert, d. h. als ein Halbleiterchip ohne Einkapselung. Alternativ kann der elektronische Chip eingekapselt sein, zum Beispiel von einer Formmasse.
  • Bei einer Ausführungsform weist die Rissstoppstruktur eine oder mehrere Strukturen auf, welche in einer Querschnittsansicht eine auf dem Kopf stehende L-Form haben (vergleiche zum Beispiel 8 oder 9). Mit einer solchen sehr einfachen Konfiguration kann eine kombinierte Rissstopp- und -Leitstruktur definiert sein. Anschaulich kann das metallische Material der umgekehrten L-förmigen Struktur für ein Riss-Stoppen wirken, wohingegen der lange Schenkel und der kurze Schenkel der umgekehrten L-förmiges Struktur einen sich ausbreitenden Riss mit einer Umlenkungsfunktionalität leiten können, wie oben beschrieben ist.
  • Bei einer Ausführungsform weist der elektronische Chip mindestens einen die Rissausbreitung hemmenden Graben auf, welcher in dem Substrat gebildet ist und zum Hemmen einer horizontalen Ausbreitung eines Risses konfiguriert ist. Ein solcher Graben, welcher in einem Oberflächenbereich des Substrats gebildet ist, kann eine horizontale Grabenausbreitung in einer effizienten Weise unterbrechen.
  • Bei einer Ausführungsform ist der mindestens eine die Rissausbreitung hemmende Graben so gebildet, dass die Rissleitstruktur kombiniert mit der Rissstoppstruktur seitlich zwischen dem mindestens einen die Rissausbreitung hemmenden Graben einerseits und dem aktiven Bereich andererseits angeordnet sind (siehe zum Beispiel 3). Zusätzlich oder alternativ ist der mindestens eine die Rissausbreitung hemmende Graben seitlich zwischen der Rissleitstruktur kombiniert mit der Rissstoppstruktur einerseits und einem Dichtungsring andererseits angeordnet. Zusätzlich oder alternativ ist der mindestens eine die Rissausbreitung hemmende Graben seitlich zwischen der Rissleitstruktur kombiniert mit der Rissstoppstruktur einerseits und dem aktiven Bereich andererseits angeordnet (zum Beispiel bei Abwesenheit eines Dichtungsrings). Ferner können auch andere Positionen eines die Rissausbreitung hemmenden Grabens möglich sein.
  • Bei einer Ausführungsform ist der mindestens eine die Rissausbreitung hemmende Graben zumindest teilweise in einer Passivierungsschicht (welche eine dielektrische Oberflächenschicht sein kann) des Substrats gebildet, erstreckt sich insbesondere in ein Back-of-the-Line (BEOL) Dielektrikum des Substrats unter der Passivierungsschicht. Folglich kann ein einfacher Graben, welcher sich vertikal in einen BEOL-Bereich erstreckt, ausreichend sein, um horizontale Risse unschädlich zu machen.
  • Bei einer Ausführungsform weist das Verfahren das Trennen des elektronischen Chips von dem Wafer mittels mechanischen Zerteilens, mittels Laser-Zerteilens, etc., auf. Allerdings kann auch ein beliebiges anderes Die-Trennverfahren verwendet werden.
  • Bei einer Ausführungsform ist das Package als eines aus der Gruppe konfiguriert, bestehend aus einem leiterrahmenverbundenen Leistungsmodul, einem Transistor Outline (TO) Package, einem Quad Flat No Leads Package (QFN) Package, einem Small Outline (SO) Package, einem Small Outline Transistor (SOT) Package, einem Thin Small Outline Package (TSOP) Package, etc. Auch Packages für Sensoren und/oder mechatronische Vorrichtungen sind mögliche Ausführungsformen. Darüber hinaus können beispielhafte Ausführungsformen Packages betreffen, welche als Nanobatterien oder Nanobrennstoffzellen oder andere Vorrichtungen mit chemischen, mechanischen, optischen, und/oder magnetischen Aktuatoren funktionieren. Daher ist das Package gemäß einer beispielhaften Ausführungsform mit Standard-Packaging-Konzepten vollständig kompatibel (insbesondere vollständig kompatibel mit Standard-TO-Packaging-Konzepten) und erscheint äußerlich als ein herkömmliches Package, welches äußerst benutzerfreundlich ist.
  • Bei einer Ausführungsform ist das Package als ein Leistungsmodul konfiguriert, zum Beispiel ein eingegossenes Leistungsmodul, wie zum Beispiel ein Halbleiter-Leistungspackage. Zum Beispiel kann eine beispielhafte Ausführungsform des Packages ein intelligentes Leistungsmodul (IPM) sein. Eine andere beispielhafte Ausführungsform des Packages ist ein Dual Inline Package (DIP).
  • Bei einer Ausführungsform ist die Halbleiterkomponente als ein Leistungshalbleiterchip konfiguriert. Somit kann die Halbleiterkomponente (zum Beispiel ein Halbleiterchip) für Leistungsanwendungen verwendet werden, zum Beispiel im Automobilbereich, und kann zum Beispiel mindestens einen integrierten isoliertes Gate Bipolartransistor (IGBT) und/oder mindestens einen Transistor eines anderen Typs (zum Beispiel einen MOSFET, einen JFET, etc.), und/oder mindestens eine integrierte Diode haben. Solche integrierten Schaltkreiselemente können zum Beispiel in Silizium-Technologie oder basierend auf breite Bandlücke Halbleitern (wie zum Beispiel Siliziumcarbid) hergestellt sein. Ein Halbleiter-Leistungschip kann einen oder mehrere Feldeffekttransistoren, Dioden, Inverterschaltkreise, Halbbrücken, Vollbrücken, Treiber, Logikschaltkreise, weitere Vorrichtungen, etc. aufweisen.
  • Bei einer Ausführungsform weist das Package eine Mehrzahl von elektronischen Chips auf, welche von der Einkapselung eingekapselt sind. Somit kann das Package eine oder mehrere Halbleiterkomponenten (zum Beispiel mindestens eine passive Komponente, zum Beispiel einen Kondensator, und mindestens eine aktive Komponente) aufweisen.
  • Als Substrat oder Wafer, welcher die Basis der elektronischen Chips bildet, kann ein Halbleitersubstrat verwendet werden, insbesondere ein Siliziumsubstrat. Alternativ kann ein Siliziumoxid- oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC-Technologie implementiert sein.
  • Die obigen und andere Aufgaben, Merkmale, und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, zusammen mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis für beispielhafte Ausführungsformen bereitzustellen, und einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen.
  • In den Zeichnungen:
    • 1 zeigt eine Querschnittsansicht eines elektronischen Chips gemäß einer beispielhaften Ausführungsform.
    • 2 zeigt ein Flussdiagramm eines Herstellungsverfahrens gemäß einer beispielhaften Ausführungsform.
    • 3 zeigt eine Querschnittsansicht eines elektronischen Chips gemäß einer beispielhaften Ausführungsform.
    • 4 zeigt ein Bild eines elektronischen Chips gemäß einer anderen beispielhaften Ausführungsform.
    • 5 zeigt eine Querschnittsansicht elektronischer Chips eines gemeinsamen Wafers gemäß einer beispielhaften Ausführungsform.
    • 6 zeigt eine Querschnittsansicht eines Packages gemäß einer beispielhaften Ausführungsform.
    • 7 zeigt eine Querschnittsansicht eines elektronischen Chips gemäß noch einer anderen beispielhaften Ausführungsform, bei welcher verschiedene Arten von Rissen gezeigt sind.
    • 8 zeigt eine Querschnittsansicht eines elektronischen Chips gemäß noch einer anderen beispielhaften Ausführungsform.
    • 9 zeigt eine Querschnittsansicht eines elektronischen Chips gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ausführliche Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen ausführlicher mit Bezug auf die Figuren beschrieben sind, sind einige allgemeine Betrachtungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
  • Vereinzelungsverfahren, welche in der Halbleiterindustrie verwendet werden (insbesondere mechanisches Zerteilen, Laser-Zerteilen und Varianten) können zu einer signifikanten Verringerung einer effektiven Chipbruchfestigkeit führen.
  • Um dieses Problem zu bewältigen, wurden herkömmlich Rissstoppstrukturen zwischen einer Chipseitenwand (wo ein Riss in vielen Fällen beginnt) und dem elektrisch aktiven Bereich des Chips implementiert. Diese Strukturen sollen den sich ausbreitenden Riss zwingen, Energie zu verlieren, bevor er den elektrisch aktiven Bereich erreicht. In einigen Fällen führt dies zu einem Riss-Stoppen in einer solchen Struktur, ohne die elektrische Funktionalität der Halbleitervorrichtung zu beeinträchtigen.
  • Eine Schwäche eines solchen herkömmlichen Ansatzes für das Design eines Rissstopps ist seine Unfähigkeit, Risse daran zu hindern, sich in unerwünschte Bereiche des elektronischen Chips auszubreiten. Um es kurz zu halten, ist es herkömmlich sehr schwierig, Risse zuverlässig außerhalb des aktiven Bereichs zu halten. Ferner erfordert die beschriebene Struktur, welche versucht, einen sich ausbreitenden Riss zu stoppen, einen hohen Flächenverbrauch, was zu einem signifikanten Ausbeuteverlust führt.
  • Gemäß einer beispielhaften Ausführungsform sind ein elektronischer Chip und ein korrespondierendes Package bereitgestellt, welche mit einer robusten Rissleit- und -stoppkonstruktion in einem Chiprandbereich ausgestattet sind. Ein Substrat des elektronischen Chips kann einen zentralen Abschnitt und einen teilweise oder vollständig umgebenden Randabschnitt haben. Während ein aktiver Bereich (welcher insbesondere ein oder mehrere integrierte Schaltkreiselemente hat) in dem zentralen Abschnitt angeordnet sein kann, kann eine Rissleitstruktur - welche zum räumlichen Leiten eines Risses konfiguriert ist, welcher während eines Zerteilungsprozesses erzeugt werden kann - kombiniert mit einer Rissstoppstruktur - welche zum Verlangsamen oder sogar zum Stoppen eines erzeugten Risses konfiguriert sein kann - in dem Randabschnitt angeordnet sein. Durch das Ergreifen dieser Maßnahme können anfängliche Defekte und Submikron-Risse auf Chipseitenwänden nach einer Vereinzelung zuverlässig verhindert werden. Um es kurz zu halten, kann die Rissleitstruktur einen zerteilungsinduzierten Riss weg von dem kritischen aktiven Bereich in Richtung zu einem weniger kritischen Bereich des elektronischen Chips oder eines Wafers leiten. Die Rissstoppstruktur, welche speziell mit der Rissleitstruktur kombiniert ist, kann den Riss blockieren und kann dadurch eine Ausbreitung des Risses in Richtung zu kritischen Chipbereichen verhindern. Gleichzeitig kann die Rissstoppstruktur zu einer Verlangsamung oder sogar einem Stoppen eines sich ausbreitenden Risses beitragen, indem zumindest ein Teil der Energie des Risses absorbiert wird. Mittels der beschriebenen kombinierten Rissleit- und - stoppstruktur können den Chip beschädigende Effekte der Die-Trennunginduzierten Risse abgeschwächt oder sogar eliminiert werden. Somit kann die Ausbeute der Chipproduktion signifikant verbessert werden. Gleichzeitig kann der Platzverbrauch der kombinierten Rissleit- und -stoppstruktur sehr gering sein, wobei dadurch der Herstellungsprozess äußerst effizient gemacht wird und ein vertretbarer Herstellungsaufwand sichergestellt ist. Folglich können beispielhafte Ausführungsformen negative Effekte von intrinsischen Defekten reduzieren, welche von Vereinzelungsverfahren auf den aktiven Bereich eines elektronischen Chips induziert werden. Beispielhafte Ausführungsformen können die Performance von Rissstoppstrukturen bei einem Die-Rand von Siliziumchips verbessern, indem eine integrale Rissleitstruktur implementiert wird. Auf vorteilhafte Weise kann dies die Robustheit der Rissstoppstrukturen verbessern, indem Risse aktiv weg von einem aktiven Bereich des elektronischen Chips gelenkt werden. Darüber hinaus kann die kombinierte Bildung einer Rissleit- und Rissstoppstruktur die benötigte Fläche signifikant reduzieren. Darüber hinaus können beispielhafte Ausführungsformen eine Chipbruchfestigkeit erhöhen.
  • Insbesondere Risse, welche zum Beispiel während der Chiptrennung eingebracht werden, horizontal sind, oder eine signifikante horizontale Komponente haben, können schädigend für die Integrität eines elektronischen Chips sein, da ein solcher Riss sich in Richtung zu einem aktiven Bereich ausbreiten kann, wo ein elektronischer Chip am empfindlichsten gegenüber einer Beschädigung ist. Die kombinierte Rissleit- und -stoppstruktur einer beispielhaften Ausführungsform kann so angeordnet und konfiguriert sein, dass ein erzeugter Riss bei einer frühen Stufe gezwungen wird, sich nach oben und daher weg von dem aktiven Bereich auszubreiten. Da insbesondere sich horizontal ausbreitende Risse kritisch für die Chipqualität sein können, kann ein räumliches Umlenken eines solchen Risses von einer im Wesentlichen horizontalen Trajektorie in Richtung einer im Wesentlichen vertikalen Trajektorie von äußerstem Vorteil sein. Anschaulich kann ein solcher Rissleitpfad, zum Beispiel als ein Leitkanal, im Inneren von und begrenzt durch eine Rissstoppstruktur räumlich eingebettet und integriert sein.
  • Beispielhafte Ausführungsformen haben Vorteile: erstens ist der Platzverbrauch der kombinierten Rissleit- und -stoppstruktur sehr begrenzt, was den Herstellungsaufwand reduziert. Auf vorteilhafte Weise kann die kombinierte Rissleit- und -stoppstruktur in einer räumlich schmalen Weise hergestellt werden, was zu einem reduzierten Aufwand und einer verbesserten Performance führt. Insbesondere für Hochfrequenzanwendungen können die resultierenden kürzeren Bonddrähte zu einer verbesserten Performance führen. Ferner kann die kombinierte Rissleit- und -stoppstruktur die Effizienz erhöhen, da ein Zerteilungs-(zum Beispiel Säge-) Prozess beschleunigt oder vereinfacht werden kann, da, selbst in dem Fall einer erhöhten Anzahl von erzeugten Rissen, ein großer Prozentsatz davon weg von dem aktiven Bereich geleitet werden kann und schließlich gestoppt werden kann. Indem ein aktiver Bereich eines elektronischen Chips mittels der kombinierten Rissleit- und -stoppstruktur effizient geschützt wird, kann die Zuverlässigkeit des hergestellten elektronischen Chips und eines korrespondierenden Packages signifikant verbessert werden. Insbesondere für Anwendungen (zum Beispiel Automobilanwendungen) mit hohen Anforderungen in Bezug auf die Qualität und Fehlerrobustheit, können beispielhafte Ausführungsformen auf vorteilhafte Weise implementiert werden. Um es kurz zu halten, kann eine beispielhafte Ausführungsform eine intelligente Rissleitung in einer Richtung nach oben involvieren, wobei Spannungseigenschaften in einem Kristallgitter zum Leiten der Risse intelligent verwendet werden können.
  • 1 zeigt eine Querschnittsansicht eines elektronischen Chips 100 gemäß einer beispielhaften Ausführungsform.
  • Der gezeigte elektronische Chip 100 weist ein Substrat 102 auf. Das Substrat 102 weist einen zentralen Abschnitt 104 und einen Randabschnitt 106 auf, welcher sich um den zentralen Abschnitt 104 erstreckt. Ein aktiver Bereich 108 ist in dem zentralen Abschnitt 104 angeordnet. Ferner sind eine Rissleitstruktur 110 kombiniert mit einer Rissstoppstruktur 112 bereitgestellt, und sind beide in dem Randabschnitt 106 angeordnet.
  • 2 zeigt ein Flussdiagramm 200 eines Herstellungsverfahrens gemäß einer beispielhaften Ausführungsform. Die Bezugszeichen, welche für die folgende Beschreibung des Herstellungsverfahrens verwendet sind, beziehen sich auf die Ausführungsform von 1, soweit dies nicht anders angegeben ist.
  • Bezugnehmend auf einen Block 202 weist das Verfahren das Bereitstellen eines Wafers (siehe Bezugszeichen 148 in 5), aufweisend eine Mehrzahl von integral verbundenen elektronischen Chips 100, auf. Zum Beispiel kann jeder der elektronischen Chips 100 so verkörpert sein, wie in 1 gezeigt ist.
  • Bezugnehmend auf einen Block 204 weist das Verfahren ferner das Trennen der elektronischen Chips 100 von dem Wafer 148 entlang von Trennlinien (siehe Bezugszeichen 150 in 5) auf. Die Trennlinien 150 können sich zwischen benachbarten Randabschnitten 106 der elektronischen Chips 100 erstrecken. Folglich kann zumindest ein Teil der Risse, welche während des Trennens erzeugt werden, entlang der Rissleitstrukturen 110 geleitet werden und kann von den Rissstoppstrukturen 112 gestoppt werden.
  • 3 zeigt eine Querschnittsansicht eines elektronischen Chips 100 gemäß einer beispielhaften Ausführungsform. Der gezeigte elektronische Chip 100 kann ein nackter Die sein. Allerdings ist es auch möglich, dass der elektronische Chip 100 mittels einer Einkapselung (siehe Bezugszeichen 146 in 6) eingekapselt ist, wie zum Beispiel einer Formmasse.
  • Der gezeigte elektronische Chip 100 kann zum Beispiel ein Halbleiterchip sein. Der elektronische Chip 100 weist ein Substrat 102 auf, welches einen unterseitigen Halbleiterkörper 114, zum Beispiel aus Silizium, und eine oberseitige Back-End-of-the-Line (BEOL) Struktur 116 oben auf dem Halbleiterkörper 114 hat. Eine Passivierungsschicht 138 kann oben auf einem BEOL-Dielektrikum 140 gebildet sein. In einer horizontalen Ebene weist der elektronische Chip 100 einen zentralen Abschnitt 104 (nur teilweise gezeigt) und einen Randabschnitt 106 (ebenfalls nur teilweise gezeigt) auf, welcher den zentralen Abschnitt 104 umfänglich umgibt.
  • Obwohl dies nicht ausführlich in 3 gezeigt ist, ist ein aktiver Bereich (siehe Bezugszeichen 108 in 1) in dem zentralen Abschnitt 104 angeordnet. Der aktive Bereich 108 kann mindestens ein monolithisch integriertes Schaltkreiselement aufweisen, wie zum Beispiel einen Transistor, eine Diode, eine Kapazitanz, eine Induktanz, oder eine komplexere integrierte Verschaltung, wie zum Beispiel einen Inverter. Zum Beispiel kann der aktive Bereich 108 in einem oberen Abschnitt des Halbleiterkörpers 114 gebildet sein und kann in der Back-End-of-the-Line Struktur 116 (nicht gezeigt) verbunden sein. Der aktive Bereich 108 kann die tatsächliche Funktionalität des elektronischen Chips 100 bereitstellen.
  • Der Randabschnitt 106 des elektronischen Chips 100 bildet eine Schnittstelle zwischen dem elektronischen Chip 100 und einem benachbarten elektronischen Chip, wenn sie von einem Waferverbund während eines Zerteilungsprozesses vereinzelt werden. Wenn ein solcher Wafer mit gemeinsam verarbeiteten elektronischen Chips 100 mittels Zerteilens zu einzelnen elektronischen Chips 100 getrennt wird, kann diese Trennung zum Beispiel mittels mechanischen Sägens oder Laser-Schneidens durch die Trennlinien 150 (welche als Scribe Lines bezeichnet werden können) stattfinden. Einem Fachmann ist klar, dass auch ein beliebiges anderes Chiptrennungsverfahren ausgeführt werden kann. Wenn der Waferverbund zu einzelnen elektronischen Chips 100 getrennt wird, können Risse in dem Substrat 102 erzeugt werden, insbesondere in einem Schnittstellenbereich zwischen dem Halbleiterkörper 114 und dem Back-End-of-the-Line Dielektrikum 140 der Back-End-of-the-Line Struktur 116. Zum Beispiel kann eine vertikale Dicke des Back-End-of-the-Line Dielektrikums 140 10 µm sein. In dem Schnittstellenbereich befindet sich ein Übergang von dem Halbleitermaterial des Halbleiterkörpers 114 zu einem dielektrischen und metallischen Material der Back-End-of-the-Line Struktur 116. Dies kann eine Belastung verursachen, welche die Ursache der Rissbildung ist. Wenn solche Risse sich durch das Substrat 102 ausbreiten, können sie sogar den zentralen Abschnitt 104 und im schlimmsten Fall den aktiven Bereich 108 erreichen, was zu einer Beschädigung des elektronischen Chips 100 als Ganzes führen kann. Wie unten ausführlicher mit Bezug auf 7 beschrieben ist, können sich die Risse entlang verschiedener Pfade ausbreiten. Allerdings können Risse mit einer signifikanten horizontalen Bewegungskomponente besonders kritisch sein, da sie ein beträchtliches Risiko involvieren können, sich bis zu dem aktiven Bereich 108 auszubreiten.
  • Um die herausfordernden Risse zu bewältigen, um die Integrität der elektronischen Chips 100 sicherzustellen, können eine Rissleitstruktur 110 kombiniert mit einer Rissstoppstruktur 112 beide in dem Randabschnitt 106 angeordnet sein. Genauer kann die Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 einen Teil der Back-End-of-the-Line Struktur 116 bilden.
  • Wie gezeigt ist, kann die Rissleitstruktur 110 in der Rissstoppstruktur 112 integriert sein, was zu einem sehr kleinen Platzverbrauch der Rissbekämpfungsstruktur führt.
  • Nun ausführlich auf die Rissleitstruktur 110 bezugnehmend, definiert die letztere einen räumlich begrenzten Rissausbreitungspfad in der Rissstoppstruktur 112. Genauer ist die Rissleitstruktur 110 hier als ein dielektrischer Kanal in den metallischen Bestandteilen der metallischen Rissstoppstruktur 112 gebildet und kann bei der Ausführungsform von 3 eine umgekehrte L-Form haben. Als ein Ergebnis ihrer Form und ihres Einbettens in den metallischen Bestandteilen der metallischen Rissstruktur 112, ist die Rissleitstruktur 110 zum Umlenken einer Ausbreitungsrichtung eines Risses beim Passieren der Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 konfiguriert. Wenn ein Riss an einer Unterseite der gezeigten Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 auftritt, kann der Riss sich durch den elektronischen Chip 100 entlang eines Pfads des geringsten mechanischen Widerstands ausbreiten. Ein beispielhafter erzwungener Rissausbreitungspfad ist mit dem Bezugszeichen 166 in 3 gezeigt. Bei der gezeigten Konfiguration tritt ein sich im Wesentlichen horizontal ausbreitender Riss in die dielektrische kanalartige Rissleitstruktur 110 als ein Bereich des geringsten mechanischen Widerstands ein. In diesem Kontext wird der sich im Wesentlichen horizontal ausbreitende Riss, welcher sich in Richtung des aktiven Bereichs 108 bewegt, so umgelenkt, dass er sich vertikal nach oben durch den vertikalen Abschnitt der kanalartigen Rissleitstruktur 110 bewegt, bevor er wieder so umgelenkt wird, dass er sich wieder horizontal entlang eines horizontalen Abschnitts (welcher mit dem vertikalen Abschnitt direkt verbunden ist) der kanalartigen Rissleitstruktur 110 bewegt, jedoch nun entlang einer Richtung weg von dem aktiven Bereich 108. In anderen Worten ist die gezeigte Rissleitstruktur 110 zum Umlenken einer Rissausbreitung anfänglich in Richtung zu dem aktiven Bereich 108 in einen sich nach oben ausbreitenden Riss, und zum weiteren Umlenken des sich nach oben ausbreitenden Risses in eine Rissausbreitung seitlich weg von dem aktiven Bereich 108 konfiguriert, wie mit dem Bezugszeichen 166 gezeigt ist. Diese gesteuerte Doppelumlenkung leitet den Riss weg von dem kritischen aktiven Bereich 108 in einen weniger schädlichen Bereich des elektronischen Chips 100, wo der Riss nicht den funktionell aktiven Abschnitt des elektronischen Chips 100 beschädigt. Somit definiert die Rissleitstruktur 110 einen dielektrischen Pfad - mit einem geringeren mechanischen Widerstand als seine Umgebung - welcher durch metallische Strukturen der Rissstoppstruktur 112 begrenzt ist. Genauer weist der dielektrische Pfad eine unterseitige Aufwärtspfadsektion auf, welche in eine oberseitige seitliche Pfadsektion übergeht.
  • Nun ausführlicher bezugnehmend auf die Rissstoppstruktur 112, ist die letztere als eine metallische Struktur verkörpert, welche zum Stoppen eines sich ausbreitenden Risses konfiguriert ist, was die Absorption der kinetischen Energie des Risses involvieren kann. Wie gezeigt ist, weist die Rissstoppstruktur 112 horizontale metallische Strukturen 118 und vertikale metallische Strukturen 120 auf. Die horizontalen metallischen Strukturen 118 können einen Teil von strukturierten Metallschichten bilden, wohingegen die vertikalen metallischen Strukturen 120 vertikal beabstandete horizontale metallische Strukturen 118 verbinden können und als metallische Vias verkörpert sein können. Die horizontalen metallischen Strukturen 118 und die vertikalen metallischen Strukturen 120 der Rissstoppstruktur 112 können auch den dielektrischen Rissleitkanal der Rissleitstruktur 110 begrenzen. Ferner können die horizontalen vertikalen Strukturen 118 und die vertikalen metallischen Strukturen 120 in dem Back-End-of-the-Line Dielektrikum 140 der Back-End-of-the-Line Struktur 116 eingebettet sein.
  • Funktionell können ein unterseitiger Abschnitt 122 und ein oberseitiger Abschnitt 128 der Rissstoppstruktur 112 unterschieden werden:
    • Der unterseitige Abschnitt 122 der Rissstoppstruktur 112 weist auf der linken Seite eine Rissbarrierensektion 124 auf, welche dem aktiven Bereich 108 zugewandt ist, und weist auf der rechten Seite eine Opfersektion 126 auf, welche von dem aktiven Bereich 108 abgewandt ist.
  • Anschaulich funktioniert die Rissbarrierensektion 124 als eine starre metallische Wand, welche verhindert, dass sich ausbreitende Risse sich dem aktiven Bereich 108 in dem zentralen Abschnitt 104 des Substrats 102 annähern. Somit ist die Rissbarrierensektion 124 als eine Barriere konfiguriert, welche die Ausbreitung eines Risses durch die Rissbarrierensektion 124 in Richtung zu dem aktiven Bereich 108 hemmt. Zu diesem Zweck weist die Rissbarrierensektion 124 eine kontinuierlich verbundene vertikale Anordnung von horizontalen metallischen Strukturen 118 und vertikalen metallischen Strukturen 120 auf. Genauer kann jedes Paar von benachbarten horizontalen metallischen Strukturen 118 in der Rissbarrierensektion 124 mittels zumindest einer jeweiligen vertikalen metallischen Struktur 120 dazwischen verbunden sein. Die Rissbarrierensektion 124 ist so konstruiert, dass sie Rissen widersteht, ohne beim Interagieren mit dem Riss selbst zerstört zu werden.
  • Im Gegensatz dazu kann die Opfersektion 126 - welche im Vergleich mit der Rissbarrierensektion 124 abseits oder weiter weg von dem aktiven Bereich 108 angeordnet ist - so konstruiert sein, dass sie beim Interagieren mit einem Riss absichtlich zerstört, d. h. geopfert, wird. Dies ist allerdings nicht schädlich für den aktiven Bereich 108, da die Opfersektion 126 abseits von dem aktiven Bereich 108 angeordnet ist und von dem aktiven Bereich 108 durch die robuste Rissbarrierensektion 124 getrennt ist. Ferner kann die selbstzerstörende Funktion der Opfersektion 126 eine signifikante Menge der Energie eines Risses absorbieren, und kann dadurch den Riss effizient verlangsamen oder sogar stoppen. Anders als die Rissbarrierensektion 124 ist nur ein Teil der Paare der benachbarten horizontalen metallischen Strukturen 118 in der Opfersektion 126 mittels einer jeweiligen vertikalen metallischen Struktur 120 dazwischen verbunden, wohingegen ein anderer Teil der Paare der benachbarten horizontalen metallischen Strukturen 118 der Opfersektion 126 unverbunden bleiben, d. h. nicht durch eine vertikale metallische Struktur 120 dazwischen verknüpft sind. Genauer weist die Opfersektion 126 horizontale metallische Strukturen 118 und vertikale metallische Strukturen 120 auf, wobei ein Teil der horizontalen metallischen Strukturen 118 mit den vertikalen metallischen Strukturen 120 verbunden sind, und wobei ein anderer Teil der horizontalen metallischen Strukturen 118 von den vertikalen metallischen Strukturen 120 getrennt sind. Folglich kann eine Via-Dichte (zum Beispiel eine Anzahl von Vias pro Volumen) in der Opfersektion 126 im Vergleich mit der Rissbarrierensektion 124 geringer sein. In anderen Worten kann die Opfersektion 126 durch eine lokal reduzierte Via-Dichte gekennzeichnet sein. Folglich kann eine Anzahl von vertikalen metallischen Strukturen 120 pro Volumen in der Rissbarrierensektion 124 größer sein als in der Opfersektion 126, was die ausgeprägte mechanische Festigkeit der Rissbarrierensektion 124 im Vergleich mit der eingeschränkten mechanischen Festigkeit der Opfersektion 126 weiter fördert. Somit ist die Opfersektion 126 konfiguriert, mittels eines Risses, welcher sich zu der Rissstoppstruktur 112 ausbreitet, zumindest teilweise zerstört zu werden. Dies schwächt selektiv die Opfersektion 126, um ihre beabsichtigte Rissenergie-Absorptionsfunktion zu fördern.
  • Noch auf 3 bezugnehmend, ist dargestellt, dass die Rissleitstruktur 110 sich zwischen der Rissbarrierensektion 124 und der Opfersektion 126 erstrecken kann. Dies kann ebenfalls eine effiziente Interaktion zwischen einem geleiteten Riss und der Rissstoppstruktur 112 sicherstellen.
  • Mit dem unterseitigen Abschnitt 122 der Rissstoppstruktur 112 direkt strukturell gekoppelt ist ein oberseitiger Abschnitt 128 der Rissstoppstruktur 112 vorgesehen, wie ebenfalls in 3 gezeigt ist. Der oberseitige Abschnitt 128 der Rissstoppstruktur 112 weist eine asymmetrische metallische Bulk-Struktur 130 auf, welche eine größere Menge von Metall pro Volumen auf einer Seite, welche dem aktiven Bereich 108 zugewandt ist, als auf einer gegenüberliegenden Seite hat, welche von dem aktiven Bereich 108 abgewandt ist. Auf der linken Seite der Rissstoppstruktur 112 weist der oberseitige Abschnitt 128 die metallische Bulk-Struktur 130 auf, welche sich vertikal von der Rissbarrierensektion 124 erstreckt und damit verbunden ist. Allerdings ist die metallische Bulk-Struktur 130 durch einen vertikalen Abstand, d, von der Opfersektion 126 getrennt und erstreckt sich als Ausleger seitlich über einen Teil der Opfersektion 126. Der vertikale Abstand, d, bildet die vertikale Sektion des Rissleitkanals, welche den Halbleiterkörper 114 mit einem Abschnitt des Back-End-of-the-Line Dielektrikums 140 verbindet, welcher von dem aktiven Bereich 108 des elektronischen Chips 100 abgewandt ist. Ein Durchmesser des Rissleitkanals kann in einem Bereich von 0,5 µm bis 5 µm sein, zum Beispiel 0,9 µm.
  • Wieder auf 3 bezugnehmend, weist die Rissstoppstruktur 112 eine Mehrzahl von vertikal gestapelten und zueinander beabstandeten horizontalen Metallstrukturen 118 auf, welche verschiedene Dicken 11< 12< 13 haben, welche sich von der Unterseite zu der Oberseite der Rissstoppstruktur 112 vergrößern. In dem Bereich der metallischen Bulk-Struktur 130 ist eine vertikale Dicke der horizontalen Metallstrukturen 118 in dem Back-End-of-the-Line Dielektrikum 140 maximal. Bei der gezeigten Ausführungsform haben die vier unteren horizontalen Metallstrukturen 118 eine Dicke 11, welche kleiner als eine Dicke 12 der fünften horizontalen metallischen Struktur 118 ist, welche wiederum kleiner als eine Dicke 13 einer obersten horizontalen metallischen Struktur 118 ist. Aufgrund dieser Dickenverteilung kann die metallische Bulk-Struktur 130 eine größere Menge von Metall pro Volumen als jede der Rissbarrierensektion 124 und der Opfersektion 126 des unterseitigen Abschnitts 122 der Rissstoppstruktur 112 haben. Somit ist das Bulk-Metall in dem oberen Abschnitt der Rissstoppstruktur 112, und insbesondere in der metallischen Bulk-Struktur 130 konzentriert. Folglich kann die metallische Bulk-Struktur 130 einen großen Beitrag zum Riss-Stoppen bereitstellen.
  • Wie gezeigt ist, ist die metallische Bulk-Struktur 130 des oberseitigen Abschnitts 128 der Rissstoppstruktur 112 an ihrer unteren Seite asymmetrisch nur mit der Rissbarrierensektion 124 verbunden, jedoch nicht mit der Opfersektion 126. Die Asymmetrie der Rissstoppstruktur 112 korrespondiert zu dem Umstand, dass die Rissstoppstruktur 112 eine asymmetrische Metallverteilung in Bezug auf eine vertikale zentrale Achse 160 durch die Rissstoppstruktur 112 hat. Dies hat Vorteile: einerseits fördert dies die beabsichtigte schwache mechanische Stabilität der Opfersektion 126 (welche nicht durch die räumlich getrennte metallische Bulk-Struktur 130 verstärkt wird), was zu einer effizienten Übertragung der Rissenergie zu der Opfersektion 126 beitragen kann, welche dadurch zerstört wird. Andererseits kann die asymmetrische Fußbaugruppe der metallischen Bulk-Struktur 130 zu einem Kippen und sogar zu einem Kollabieren der metallischen Bulk-Struktur 130 führen, wenn während des Zerteilens Risse eine Belastung auf die metallische Bulk-Struktur 130 ausüben.
  • Zusätzlich zu den vorangehend genannten metallischen Strukturen 118, 120, welche die Rissstoppstruktur 112 darstellen, ist ein Dichtungsring 132 seitlich zwischen dem aktiven Bereich 108 einerseits und der Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 andererseits angeordnet. Funktionell ist der Dichtungsring 132 zum Schützen des aktiven Bereichs 108 vor Flüssigkeit und geladenen Partikeln konfiguriert. Darüber hinaus kann der Dichtungsring 132 als eine letzte Verteidigungslinie für Risse dienen, welche sich dem aktiven Bereich 108 annähern. Ferner kann der Dichtungsring 132 optional mit Masse verbunden sein, um eine elektrische Schutzfunktion bereitzustellen. Auf vorteilhafte Weise kann der Dichtungsring 132 in einem gemeinsamen Herstellungsprozess gebildet werden, welcher zum Bilden der Rissstoppstruktur 112 ausgeführt wird. Zum Beispiel kann dies mittels Bildens horizontaler metallischer Strukturen 118 des Dichtungsrings 132 und der Rissstoppstruktur 112 bei der gleichen vertikalen Ebene mittels Strukturierens einer entsprechenden gemeinsamen Metallschicht erreicht werden. Entsprechend kann dies mittels Bildens vertikaler metallischer Strukturen 120 des Dichtungsrings 132 und der Rissstoppstruktur 112 bei der gleichen vertikalen Ebene mittels Abscheidens eines Metalls zum gleichzeitigen Bilden der Vias erreicht werden. Trotz ihrer gleichen Materialzusammensetzung erfüllen die Rissstoppstruktur 112 und der Dichtungsring 132 vollständig verschiedene Funktionen, als Ergebnis ihrer fundamental verschiedenen Positionen und strukturellen Konfigurationen. Zum Beispiel kann der Dichtungsring 132 eine vollständig symmetrische metallische Konfiguration haben, wohingegen die Rissstoppstruktur 112 bevorzugt eine asymmetrische metallische Konfiguration hat (insbesondere zum Fördern einer Deformation eines dedizierten Abschnitts davon bei der Anwesenheit einer Rissbelastung).
  • Darüber hinaus weist der elektronische Chip 100 an seiner unteren Hauptoberfläche eine Inspektionszone 134 für eine optische Inspektion der Integrität des elektronischen Chips 100 auf. Diese optische Inspektionszone 134 ist seitlich zwischen dem Dichtungsring 132 einerseits und der Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 andererseits angeordnet. Beim Inspizieren der Inspektionszone 134 mittels einer optischen Inspektionskamera (nicht gezeigt) oder mittels eines menschlichen Betreibers (ebenfalls nicht gezeigt), kann die Anwesenheit oder die Abwesenheit einer rissverursachten Zerstörung in der Inspektionszone 134 als ein zuverlässiger Indikator verwendet werden, ob der elektronische Chip 100 als intakt oder defekt klassifiziert werden kann oder nicht.
  • Ferner weist der elektronische Chip 100 gemäß 3 einen die Rissausbreitung hemmenden Graben 136 auf, welcher in einem oberen Abschnitt des Substrats 102 gebildet ist und zum Hemmen der horizontalen Ausbreitung eines Risses konfiguriert ist. Wenn ein Riss sich im Wesentlichen horizontal entlang einer Oberfläche des Substrats 102 ausbreitet und den die Rissausbreitung hemmenden Graben 136 erreicht, wird seine Ausbreitung anschaulich aufgrund der strukturellen Diskontinuität, welche durch die Anwesenheit des Grabens 136 eingebracht ist, fundamental gestört. Folglich kann eine weitere Ausbreitung des Risses mittels des Grabens 136 effizient gehemmt werden. Insbesondere Kanten 147 an einem Boden des Grabens 136 können Bereiche einer maximalen lokalen Belastung sein, welche einen rissanziehenden Effekt haben. Anschaulich kann der Graben 136 oberflächennahe Risse ausfiltern. Eine Tiefe des Grabens 136 kann zum Beispiel in einem Bereich von 0,5 µm bis 5 µm sein, zum Beispiel 1,5 µm. Eine Breite des Grabens 136 kann zum Beispiel in einem Bereich von 2 µm bis 4 µm sein, zum Beispiel 3 µm.
  • Bei der gezeigten Ausführungsform ist ein die Rissausbreitung hemmender Graben 136 so gebildet, dass die Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 seitlich zwischen dem die Rissausbreitung hemmenden Graben 136 einerseits und dem aktiven Bereich 108 andererseits angeordnet ist. Dies hat sich als eine äußerst vorteilhafte Position für den die Rissausbreitung hemmenden Graben 136 herausgestellt. Allerdings kann es auch möglich sein, zusätzlich oder alternativ einen die Rissausbreitung hemmenden Graben 136 seitlich zwischen der Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 einerseits und dem Dichtungsring 132 andererseits zu bilden. Bei der Abwesenheit des optionalen Dichtungsrings 132 kann ein solcher die Rissausbreitung hemmende Graben 136 auch seitlich zwischen der Rissleitstruktur 110 kombiniert mit der Rissstoppstruktur 112 einerseits und dem aktiven Bereich 108 andererseits angeordnet sein.
  • Gemäß 3 kann der die Rissausbreitung hemmende Graben 136 teilweise in einer Passivierungsschicht 138 und teilweise in dem Back-End-of-the-Line Dielektrikum 140 unter der Passivierungsschicht 138 gebildet sein. Um es kurz zu halten, kann die Implementierung eines oder mehrerer Gräben 136 in der Passivierungsschicht 138 und dem Back-End-of-the-Line Dielektrikum 140 als ein Delaminierungsstopper wirken.
  • Zusammengefasst kann die kombinierte Rissleitstruktur 110 und Rissstoppstruktur 112 mit einer Kombination einer rissarretierenden Struktur - in dem Bereich der Opfersektion 126 - und einem Rissstopp - in dem Bereich der metallischen Bulk-Struktur 130 - als eine Struktur konstruiert sein. Durch die entkoppelte Anordnung zwischen der Opfersektion 126 einerseits und der Rissbarrierensektion 124 und der metallischen Bulk-Struktur 130 andererseits kann es möglich sein, dazwischen die Rissleitstruktur 110 zu bilden, um Risse in einer gesteuerten Weise räumlich zu leiten. Anschaulich kann die Rissleitstruktur 110 als eine dielektrische nicht metallische Aussparung in der Rissstoppstruktur 112 gebildet sein. Aufgrund des teilweisen Weglassens von Vias in der Opfersektion 126 kann die Absorption der Rissenergie in der Opfersektion 126 zusätzlich gefördert werden.
  • Ferner kann die Bildung der Zone 134 für eine automatische optische Inspektion zwischen dem Dichtungsring 132 und der rissarretierenden Struktur einen Qualitätsinspektionsprozess vereinfachen.
  • Auf vorteilhafte Weise führt die Konfiguration von 3 zu einer Platzeinsparung beim Bilden der kombinierten Rissleitstruktur 110 und Rissstoppstruktur 112. Ferner kann eine hohe Robustheit erzielt werden. Darüber hinaus kann ein Platzieren einer automatischen optischen Inspektionszone 134 zwischen der Rissstoppstruktur 112 und dem Dichtungsring 132 dabei helfen, nach der Trennung die Ausbeuteverluste zu verbessern.
  • Das Bezugszeichen 168 in 3 zeigt ein optionales Chipverbindungselement, zum Beispiel aus einem polykristallinen Siliziummaterial.
  • 4 zeigt ein Bild eines elektronischen Chips 100 gemäß einer anderen beispielhaften Ausführungsform.
  • Die Konstruktion von 4 korrespondiert im Wesentlichen zu der Konstruktion, welche oben mit Bezug auf 3 erläutert ist. Das Bezugszeichen 170 in 4 zeigt ein Artefakt einer Vorbereitung zum Erfassen des gezeigten Bildes. Pfeile in 4 in Kombination mit den Bezugszeichen 166 zeigen einen typischen Rissausbreitungspfad.
  • 5 zeigt eine Querschnittsansicht von elektronischen Chips 100 eines gemeinsamen Wafers 148 gemäß einer beispielhaften Ausführungsform.
  • Gemäß 5 können die elektronischen Chips 100 noch einen integralen Teil eines gemeinsamen Wafers 148 bilden, wie zum Beispiel eines Silizium-Wafers. Zum Trennen eines einzelnen elektronischen Chips 100 kann der Wafer 148 in einem Zerteilungsbereich zu einzelnen elektronischen Chips 100 zerteilt werden, mittels Zerteilens entlang von Trennlinien 150. Risse, welche während des Zerteilens erzeugt werden, können mittels einer entsprechenden Rissleitstruktur 110 kombiniert mit der zugeordneten Rissstoppstruktur 112 geleitet und gestoppt werden, zum Schützen jedes aktiven Bereichs 108 jedes elektronischen Chips 100. Jede entsprechende Rissleitstruktur 110 kombiniert mit der zugeordneten Rissstoppstruktur 112 kann den gesamten aktiven Bereich 108 des jeweiligen elektronischen Chips 100 umfänglich umgeben. Somit kann jede entsprechende Rissleitstruktur 110 kombiniert mit der zugeordneten Rissstoppstruktur 112 eine ringförmige Struktur bilden.
  • Mehrere strukturelle Merkmale A, B, C, D, E für ein Riss-Management sind in 5 gezeigt:
    • Wie gezeigt ist, enthält die Die-Fläche zwischen zwei benachbarten elektronischen Chips 100 einen Dichtungsring 132, eine Rissstoppstruktur 112, welche mit einer Rissleitstruktur 110 integral gebildet ist, und den Zerteilungsbereich, welcher mit dem Bezugszeichen 150 gezeigt ist. Die Rissstoppstruktur 112 weist die Teile B, C, auf, und ein Teil von D trägt ebenfalls zum Riss-Stoppen bei. Der Teil D zeigt den Graben 136 in der Passivierungsschicht 138. Der Teil C umfasst verspreizte Metallstrukturen, welche sich gemäß dem Bezugszeichen D zu dem Passivierungsgraben 136 erstrecken können (bis zu dem Graben 136 oder den Graben 136 einschließend).
  • Die Metallschichten (teilweise ohne Via-Kontakte) der Opfersektion 126 können mittels Reißens zerstört werden und sind in der Lage, Rissenergie zu absorbieren.
  • Die Metallschichten in Teil B sind untereinander verbunden. Die obere Metallschicht von Teil B wirkt als eine Abdeckung über dem Teil C. Die Strukturen B und C halten einen Riss fern von dem integrierten Schaltkreisbereich des elektronischen Chips 100.
  • Die kaskadierte Struktur von A, B, und C unterstützt das Leiten eines Risses in Richtung zu der Chipoberfläche (d. h. weg von dem aktiven Bereich 108). Aufgrund der entkoppelten Struktur zwischen A, B, und C sind metallfreie Pfade E erzeugt. Diese Pfade ermöglichen eine bestimmte Rissausbreitung weg von dem aktiven Bereich 108 zu unkritischen Bereichen und stellen die Rissleitstruktur 110 dar.
  • 6 zeigt eine Querschnittsansicht eines eingegossenen Halbleiterpackages 142 gemäß einer beispielhaften Ausführungsform.
  • Das gezeigte Package 142 weist einen Träger 144, einen elektronischen Chip 100 gemäß 1, 3, oder 5, welcher auf dem Träger 144 montiert ist, und eine Einkapselung 146 auf, welche den elektronischen Chip 100 und einen Teil des Trägers 144 einkapselt.
  • Das Halbleiterpackage 142 ist auf einer Montagestruktur 232 montiert, welche hier als eine gedruckte Leiterplatte verkörpert ist.
  • Die Montagestruktur 232 weist einen elektrischen Kontakt 234 auf, welcher als eine Plattierung in einer Durchgangsöffnung der Montagestruktur 232 verkörpert ist. Wenn das Halbleiterpackage 142 auf der Montagestruktur 232 montiert ist, ist der elektronische Chip 100 des Halbleiterpackages 142 mit dem elektrischen Kontakt 234 via den elektrisch leitfähigen Träger 144 elektrisch verbunden, welcher hier als ein Leiterrahmen aus Kupfer verkörpert ist.
  • Wie 6 entnommen werden kann, ist ein Pad 260 auf einer oberen Hauptoberfläche des elektronischen Chips 100 mit dem Träger 144 via einen Bonddraht als elektrisch leitfähiges Verbindungselement 216 elektrisch gekoppelt. Alternativ kann ein Clip als elektrisch leitfähiges Verbindungselement 216 verwendet werden (nicht gezeigt).
  • Während des Betriebs des Leistungshalbleiterpackages 142 erzeugt der Leistungshalbleiterchip in Form des elektronischen Chips 100 eine beträchtliche Wärmemenge. Gleichzeitig soll sichergestellt sein, dass jeder unerwünschte Stromfluss zwischen einer unteren Oberfläche des Halbleiterpackages 142 und einer Umgebung zuverlässig vermieden ist.
  • Zum Sicherstellen der elektrischen Isolation des elektronischen Chips 100 und zum Ableiten der Wärme von einem Inneren des elektronischen Chips 100 in Richtung zu einer Umgebung kann eine elektrisch isolierende und thermisch leitfähige Schnittstellenstruktur 248 bereitgestellt sein, welche einen freiliegenden Oberflächenabschnitt des Trägers 144 und einen verbundenen Oberflächenabschnitt der Einkapselung 146 an der Unterseite des Halbleiterpackages 142 bedeckt. Die elektrisch isolierende Eigenschaft der Schnittstellenstruktur 248 verhindert einen unerwünschten Stromfluss selbst bei der Anwesenheit von hohen Spannungen zwischen einem Inneren und einem Äußeren des Halbleiterpackages 142. Die thermisch leitfähige Eigenschaft der Schnittstellenstruktur 248 fördert eine Ableitung der Wärme von dem elektronischen Chip 100 via den elektrisch leitfähigen Träger 144 (aus thermisch gut leitfähigem Kupfer), durch die Schnittstellenstruktur 248 und in Richtung eines Wärmeableitungskörpers 262. Der Wärmeableitungskörper 262, welcher aus einem äußerst thermisch leitfähigen Material sein kann, wie zum Beispiel Kupfer oder Aluminium, hat einen Basiskörper 264, welcher mit der Schnittstellenstruktur 248 direkt verbunden ist, und hat eine Mehrzahl von Kühlrippen 266, welche sich von dem Basiskörper 264 und parallel zueinander erstrecken, um die Wärme in Richtung der Umgebung abzuleiten.
  • Die Package-Konfiguration gemäß 6 ist nur beispielhaft, da der Chipherstellungsprozess gemäß beispielhaften Ausführungsformen mit vielen Package-Typen kompatibel sein kann.
  • 7 zeigt eine Querschnittsansicht eines elektronischen Chips 100 gemäß noch einer anderen beispielhaften Ausführungsform, bei welcher verschiedene Arten von Rissvarianten gezeigt sind.
  • Ein äußerst relevanter Rissausbreitungspfad ist mit dem Bezugszeichen 166 gezeigt. Wie oben erläutert ist, kann ein solcher Typ von Riss sich horizontal entlang einer Unterseite der kombinierten Rissleitstruktur 110 und Rissstoppstruktur 112 ausbreiten und wird von der kanalartigen Rissleitstruktur 110 angezogen, welche zwischen verschiedenen Sektionen der Rissstoppstruktur 110 räumlich begrenzt ist. Anschaulich folgt der sich horizontal ausbreitende Riss dem Pfad des geringsten mechanischen Widerstands und tritt daher in die kanalartige Rissleitstruktur 110 ein, um weg von dem aktiven Bereich 108 geleitet zu werden und gestoppt zu werden.
  • Ein weiterer relevanter Rissausbreitungspfad ist mit dem Bezugszeichen 176 gezeigt. Ein solcher oberflächennaher Riss kann von dem Graben 136 ausgefiltert werden und kann daher daran gehindert werden, sich dem aktiven Bereich 108 anzunähern oder diesen sogar zu erreichen.
  • Darüber hinaus zeigt 7 ferner Risse mit dem Bezugszeichen 180, welche von den verschiedenen Bestandteilen der Rissstoppstruktur 112 gestoppt oder reflektiert werden können.
  • Es versteht sich, dass die Risse in 7 nur für veranschaulichende Zwecke gezeigt sind, und dass in der Praxis zusätzliche und/oder alternative Typen von Rissen auftreten können.
  • 8 zeigt eine Querschnittsansicht eines elektronischen Chips 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ein Unterschied zwischen der Ausführungsform von 8 und der Ausführungsform von 1 ist, dass gemäß 8 die Rissstoppstruktur 112 eine metallische Struktur aufweist, welche in der gezeigten Querschnittsansicht eine auf dem Kopf stehende L-Form hat. Die gezeigte Rissstoppstruktur 100 hat eine Ringform mit nach außen ausgerichteten metallischen Verlängerungen auf der Oberseite. Folglich können Risse entlang einer Außenseite der Rissstoppstruktur 112 und entlang der Rissleitstruktur 110 geleitet werden, zum Umlenken der Risse in Richtung zu unkritischen Bereichen des elektronischen Chips 104. Dies ist in einem Detail 182 gezeigt.
  • 9 zeigt eine Querschnittsansicht eines elektronischen Chips 100 gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ein Unterschied zwischen der Ausführungsform von 9 und der Ausführungsform von 8 ist, dass gemäß 9 die Rissstoppstruktur 112 eine Mehrzahl von konzentrischen ringförmigen metallischen Strukturen aufweist, welche in der Querschnittsansicht eine auf dem Kopf stehende L-Form haben. Benachbart zu der Rissstoppstruktur 112 und zwischen benachbarten Abschnitten der Rissstoppstruktur 112 können jeweilige Abschnitte der Rissleitstruktur 110 begrenzt sein.
  • Es ist anzumerken, dass der Begriff „aufweisend“ keine anderen Elemente oder Merkmale ausschließt, und dass „ein“ oder „eine“ keine Mehrzahl ausschließen. Auch Elemente, welche in Zusammenhang mit verschiedenen Ausführungsformen beschrieben sind, können kombiniert werden. Es ist ebenfalls anzumerken, dass Bezugszeichen nicht als einschränkend für den Schutzbereich der Ansprüche auszulegen sind. Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren, und der Schritte eingeschränkt sein, welche in der Beschreibung beschrieben sind. Entsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich solche Prozesse, Maschinen, Herstellungen, Stoffzusammensetzungen, Mittel, Verfahren, oder Schritte enthalten.

Claims (20)

  1. Ein elektronischer Chip (100), aufweisend: • ein Substrat (102) aufweisend einen zentralen Abschnitt (104) und einen Randabschnitt (106) um zumindest einen Teil des zentralen Abschnitts (104); • einen aktiven Bereich (108), welcher in dem zentralen Bereich (104) angeordnet ist; und • eine Rissleitstruktur (110) kombiniert mit einer Rissstoppstruktur (112), wobei beide in dem Randabschnitt (106) angeordnet sind.
  2. Der elektronische Chip (100) gemäß Anspruch 1, wobei die Rissleitstruktur (110) einen räumlich begrenzten Rissausbreitungspfad zumindest teilweise in der Rissstoppstruktur (112) definiert.
  3. Der elektronische Chip (100) gemäß Anspruch 1 oder 2, wobei die Rissleitstruktur (110) zum Umlenken einer Ausbreitungsrichtung eines Risses beim Passieren der Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) konfiguriert ist.
  4. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 3, wobei die Rissleitstruktur (110) zum Umlenken eines Risses, welcher sich in eine Richtung zu dem aktiven Bereich (108) ausbreitet, zu einem sich nach oben ausbreitenden Riss konfiguriert ist, wobei insbesondere die Rissleitstruktur (110) zum weiteren Umlenken des sich nach oben ausbreitenden Risses zu einem Riss konfiguriert ist, welcher sich seitlich weg von dem aktiven Bereich (108) ausbreitet.
  5. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 4, wobei die Rissstoppstruktur (112) zum Stoppen eines Risses, als eine Barriere für einen Riss, und/oder zum Absorbieren der Energie eines Risses konfiguriert ist.
  6. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 5, wobei das Substrat (102) einen Halbleiterkörper (114) mit einer Back-End-of-the-Line Struktur (116) darauf aufweist, und wobei die Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) einen Teil der Back-End-of-the-Line Struktur (116) bildet.
  7. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 6, wobei die Rissleitstruktur (110) einen dielektrischen Pfad definiert, welcher von metallischen Strukturen (118, 120) der Rissstoppstruktur (112) begrenzt ist, wobei insbesondere der dielektrische Pfad eine unterseitige Aufwärtspfadsektion aufweist, welche in eine oberseitige seitliche Pfadsektion übergeht.
  8. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 7, wobei die Rissstoppstruktur (112) horizontale metallische Strukturen (118) und vertikale metallische Strukturen (120) aufweist.
  9. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 8, wobei ein unterseitiger Abschnitt (122) der Rissstoppstruktur (112) eine Rissbarrierensektion (124) aufweist, welche dem aktiven Bereich (108) zugewandt ist, und eine Opfersektion (126) aufweist, welche von dem aktiven Bereich (108) abgewandt ist, wobei sich zumindest ein Teil der Rissleitstruktur (110) zwischen der Rissbarrierensektion (124) und der Opfersektion (126) erstreckt.
  10. Der elektronische Chip (100) gemäß Anspruch 9, aufweisend mindestens eines der folgenden Merkmale: wobei die Rissbarrierensektion (124) als eine Barriere zum Hemmen der Ausbreitung eines Risses durch die Rissbarrierensektion (124) in Richtung des aktiven Bereichs (108) konfiguriert ist; wobei die Rissbarrierensektion (124) eine kontinuierlich verbundene vertikale Anordnung von horizontalen metallischen Strukturen (118) und vertikalen metallischen Strukturen (120) aufweist; wobei die Opfersektion (126) konfiguriert ist, mittels eines Risses, welcher sich zu der Rissstoppstruktur (112) ausbreitet, zumindest teilweise zerstört zu werden; wobei die Opfersektion (126) horizontale metallische Strukturen (118) und vertikale metallische Strukturen (120) aufweist, wobei ein Teil der horizontalen metallischen Strukturen (118) mit den vertikalen metallischen Strukturen (120) verbunden ist, und wobei ein anderer Teil der horizontalen metallischen Strukturen (118) von den vertikalen metallischen Strukturen (120) getrennt ist.
  11. Der elektronische Chip (100) gemäß Anspruch 9 oder 10, wobei ein oberseitiger Abschnitt (128) der Rissstoppstruktur (112) eine metallische Bulk-Struktur (130) aufweist, welche sich vertikal von der Rissbarrierensektion (124) erstreckt und damit verbunden ist.
  12. Der elektronische Chip (100) gemäß Anspruch 11, wobei die metallische Bulk-Struktur (130) mittels eines vertikalen Abstands (d) von der Opfersektion (126) getrennt ist und sich seitlich über zumindest einen Teil der Opfersektion (126) erstreckt.
  13. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 12, wobei die Rissstoppstruktur (112) eine Mehrzahl von vertikal gestapelten und zueinander beabstandeten horizontalen Metallstrukturen (118) aufweist, welche eine Dicke (11, 12, 13) haben, welche sich von einer Unterseite zu einer Oberseite der Rissstoppstruktur (112) vergrößert.
  14. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 13, aufweisend einen Dichtungsring (132), welcher seitlich zwischen dem aktiven Bereich (108) einerseits und der Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) andererseits angeordnet ist.
  15. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 14, aufweisend mindestens eines der folgenden Merkmale: der elektronische Chip (100) ist als ein nackter Die konfiguriert; die Rissstoppstruktur (112) ist asymmetrisch in Bezug auf eine vertikale zentrale Achse (160) durch die Rissstoppstruktur (112); die Rissstoppstruktur (112) weist eine oder mehrere Strukturen auf, welche in einer Querschnittsansicht eine auf dem Kopf stehende L-Form haben.
  16. Der elektronische Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 15, aufweisend mindestens einen die Rissausbreitung hemmenden Graben (136), welcher in dem Substrat (102) gebildet ist und zum Hemmen einer horizontalen Ausbreitung eines Risses konfiguriert ist.
  17. Der elektronische Chip (100) gemäß Anspruch 16, aufweisend mindestens eines der folgenden Merkmale: wobei der mindestens eine die Rissausbreitung hemmenden Graben (136) so gebildet ist, dass die Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) seitlich zwischen dem mindestens einen die Rissausbreitung hemmenden Graben (136) einerseits und dem aktiven Bereich (108) andererseits angeordnet sind; wobei der mindestens eine die Rissausbreitung hemmende Graben (136) seitlich zwischen der Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) einerseits und einem Dichtungsring (132) andererseits angeordnet ist; wobei der mindestens eine die Rissausbreitung hemmende Graben (136) seitlich zwischen der Rissleitstruktur (110) kombiniert mit der Rissstoppstruktur (112) einerseits und dem aktiven Bereich (108) andererseits angeordnet ist; wobei der mindestens eine die Rissausbreitung hemmende Graben (136) zumindest teilweise in einer Passivierungsschicht (138) des Substrats (102) gebildet ist, sich insbesondere in ein hinteres Ende des Leitungsdielektrikums (140) des Substrats (102) unter der Passivierungsschicht (138) erstreckt.
  18. Ein Package (142), aufweisend: • einen Träger (144); • einen elektronischen Chip (100) gemäß einem beliebigen der Ansprüche 1 bis 17, welcher auf dem Träger (144) montiert ist; und • eine Einkapselung (146), welche zumindest einen Teil des elektronischen Chips (100) und des Trägers (144) einkapselt.
  19. Ein Herstellungsverfahren, wobei das Verfahren aufweist: • Bereitstellen eines Wafers (148), welcher eine Mehrzahl von integral verbundenen elektronischen Chips (100) gemäß einem beliebigen der Ansprüche 1 bis 17 aufweist; und • Trennen des elektronischen Chips (100) von dem Wafer (148) entlang von Trennlinien (150) welche sich zwischen benachbarten Randabschnitten (106) der elektronischen Chips (100) so erstrecken, dass zumindest ein Teil der Risse, welche während des Trennens erzeugt werden, entlang der Rissleitstrukturen (110) geleitet werden, und/oder mittels der Rissstoppstrukturen (112) gestoppt werden.
  20. Das Verfahren gemäß Anspruch 19, wobei das Verfahren aufweist Trennen der elektronischen Chips (100) von dem Wafer (148) mittels mechanischen Zerteilens, mittels Laser-Zerteilens, oder mittels einer anderen Chiptrennungstechnik.
DE102022128335.6A 2022-10-26 2022-10-26 Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur Pending DE102022128335A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022128335.6A DE102022128335A1 (de) 2022-10-26 2022-10-26 Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur
US18/378,858 US20240145408A1 (en) 2022-10-26 2023-10-11 Chip with crack guiding structure combined with crack stop structure
CN202311397881.0A CN117936467A (zh) 2022-10-26 2023-10-26 具有与裂纹终止结构相结合的裂纹引导结构的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022128335.6A DE102022128335A1 (de) 2022-10-26 2022-10-26 Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur

Publications (1)

Publication Number Publication Date
DE102022128335A1 true DE102022128335A1 (de) 2024-05-02

Family

ID=90629117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022128335.6A Pending DE102022128335A1 (de) 2022-10-26 2022-10-26 Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur

Country Status (3)

Country Link
US (1) US20240145408A1 (de)
CN (1) CN117936467A (de)
DE (1) DE102022128335A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039470A1 (en) 2007-08-08 2009-02-12 Nhat Dinh Vo Stress relief of a semiconductor device
US20090203192A1 (en) 2008-02-13 2009-08-13 Erdem Kaltalioglu Crack Stop Trenches
US20110068435A1 (en) 2009-09-18 2011-03-24 Russell Hudson Semiconductor Chip with Crack Deflection Structure
US20200373250A1 (en) 2019-05-24 2020-11-26 International Business Machines Corporation Crack bifurcation in back-end-of-line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039470A1 (en) 2007-08-08 2009-02-12 Nhat Dinh Vo Stress relief of a semiconductor device
US20090203192A1 (en) 2008-02-13 2009-08-13 Erdem Kaltalioglu Crack Stop Trenches
US20110068435A1 (en) 2009-09-18 2011-03-24 Russell Hudson Semiconductor Chip with Crack Deflection Structure
US20200373250A1 (en) 2019-05-24 2020-11-26 International Business Machines Corporation Crack bifurcation in back-end-of-line

Also Published As

Publication number Publication date
CN117936467A (zh) 2024-04-26
US20240145408A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
DE102015115999B4 (de) Elektronische Komponente
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102019129091B4 (de) Verfahren zum Ausbilden von Halbleitervorrichtungen mit in Schnittfugengebieten zur Die-Vereinzelung ausgebildeten vorbereitenden Gräben
DE102019100130B4 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE112019005209T5 (de) Halbleiterbauelement
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers
DE112019004385T5 (de) SiC-HALBLEITERVORRICHTUNG
DE112021001606T5 (de) Elektronische komponente
DE102021100945A1 (de) Chip-Eckbereiche mit einer Dummy-Füllstruktur
DE102022128335A1 (de) Chip mit Rissleitstruktur kombiniert mit Rissstoppstruktur
DE102017200167A1 (de) Halbleitervorrichtung und Verfahren der Fertigung derselben
DE102017127089B4 (de) Multi-Die-Gehäuse und Leistungswandler
DE112019004619T5 (de) SiC-HALBLEITERBAUTEIL
DE102021118992A1 (de) Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung
DE102018124497A1 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE112020004599T5 (de) Halbleiterbauteil
DE102015111838A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
DE102021130924B4 (de) Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist
DE102023101894A1 (de) Stressabbau-Struktur als seitlicher Randbereich eines Halbleiterkörpers
DE102016113020B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication