CN109950208A - 适合划片且能避免裂痕的半导体晶粒 - Google Patents

适合划片且能避免裂痕的半导体晶粒 Download PDF

Info

Publication number
CN109950208A
CN109950208A CN201711397508.XA CN201711397508A CN109950208A CN 109950208 A CN109950208 A CN 109950208A CN 201711397508 A CN201711397508 A CN 201711397508A CN 109950208 A CN109950208 A CN 109950208A
Authority
CN
China
Prior art keywords
substrate
device area
crystal grain
polygon
slight crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711397508.XA
Other languages
English (en)
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haicun IP Technology LLC
Original Assignee
Chengdu Haicun IP Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haicun IP Technology LLC filed Critical Chengdu Haicun IP Technology LLC
Priority to CN201711397508.XA priority Critical patent/CN109950208A/zh
Publication of CN109950208A publication Critical patent/CN109950208A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

本发明提出一种适合划片且能避免裂痕的晶粒及其制造方法,该方法主要适用于衬底材料和基板材料热膨胀系数严重失配的情况。基板材料形成的器件区域为多边形,其所有内角均为钝角。划片道不横穿器件区域,它与至少部分包围器件区域的边界区域重合。器件区域与晶粒外形不同。

Description

适合划片且能避免裂痕的半导体晶粒
技术领域
本发明涉及集成电路领域,更确切地说,涉及在衬底上生长的半导体基板及其制法,尤其涉及与衬底热膨胀系数严重失配的半导体基板及其制法。
背景技术
氮化镓(GaN)在发光二极管(LED)、电力电子(power electronics)、射频电子(rfelectronics)等领域有广泛应用。氮化镓基板可以在硅衬底上生长以降低其生产成本。但是,氮化镓和硅的热膨胀系数严重失配:氮化镓的热膨胀系数为5.59x10-6/K,而硅则为3.59x10-6/K,两者之间的失配度高达36%。在硅衬底上生长氮化镓时会产生严重的拉伸应力,从而造成氮化镓基板出现裂痕,该裂痕问题随之氮化镓基板的面积增大(或厚度增大)而更加严重。因此,目前硅衬底氮化镓(GaN-on-Si)晶圆的最大尺寸仅为6英寸。工业界极其希望能制成8英寸甚至12英寸的硅衬底氮化镓晶圆。
为了解决氮化镓基板和硅衬底热膨胀系数失配的问题,图形化衬底(patternedsubstrate)提供了一种新的思路。通过在衬底上形成网状图形(如凹陷图形或凸出图形),可以在氮化镓薄膜的指定位置“故意”形成裂痕,这些裂痕能释放氮化镓生长后晶圆冷却时产生的拉伸应力,从而避免在器件区域(形成氮化镓器件的区域,为生长在网状图形内的氮化镓基板)形成裂痕。目前,数个专利披露了多种图形化衬底,如美国专利US 7,888,779 B2(发明人:Jiang等,授权日:2011年2月15日)在衬底上采用三角形网状图形,美国专利US 6,982,435 B2(发明人:Shibata等,授权日:2006年1月3日)在衬底上采用方形网状图形等。
在氮化镓器件制造过程结束后,需要对晶圆进行划片。为了保护制成的氮化镓器件,划片道(dicing street,saw street或scribe line)最好不横穿器件区域(即穿过器件区域两个不相交的边线),这样就不会切割到在器件区域形成的氮化镓器件。实际上,现有技术中图形化衬底的很多网状图形并不适合划片,如三角形网状图形就不适合划片。美国专利US 8,557,681(发明人:Herman等,授权日:2013年10月15日)披露了一种适合划片的硅衬底氮化镓。图1A表示一种具有相互垂直划片道16a、16b的晶圆12及与其适应的图形化衬底:晶圆12含有多个方形的器件区域14,器件区域14被边界区域10包围,器件区域14的边线17a、17b分别与划片道16a、16b重合,边线17a和17b相交于方形的边角Q点。图1B是一种具有相互交叉划片道16a`、16b`的晶圆12`及与其适应的图形化衬底:晶圆12`含有多个菱形的器件区域14`,器件区域14`被边界区域10`包围,器件区域14`的边线与划片道16a`和16b`重合。
从图1A可以看出,由于器件区域14的边界区域10分别与划片道16a、16b重合,器件区域14中的内角αs等于划片道16a、16b之间的夹角并为直角;从图1B可以看出,由于器件区域14`的边界区域10`分别与划片道16a`、16b`重合,器件区域14`中的内角αp等于划片道16a`、16b`之间的夹角并为锐角。基于Tanaka等人在2017年的Advanced Materials第29卷的“Si complies with GaN to overcome thermal mismatches for the heteroepitaxyof thick GaN on Si”中的研究结论,当氮化镓基板的边角形成一个非钝角(小于等于90度的内角,如三角形或正方形)时,氮化镓基板在晶圆冷却时会在该非钝角处产生裂痕。一般说来,氮化镓基板边角形成的内角越小,在晶圆冷却时产生的拉伸应力越大,越容易形成裂痕。
发明内容
本发明的主要目的是提供一种既能适合划片、又能避免基板裂痕的硅衬底氮化镓晶圆及其制作方法。
本发明的另一目的是提供一种能在晶粒边角处避免降低基板应力的硅衬底氮化镓晶粒及其制作方法。
根据这些以及别的目的,本发明提出一种适合划片且能避免基板裂痕的晶粒,其特征在于含有:一含有一种衬底材料、具有第一多边形形状的衬底,该第一多边形含有一边角以及在该边角处相交的第一边和第二边;至少一含有一种半导体材料、具有第二多边形形状的基板,该基板形成在该衬底上,该第二多边形的边数超过四条且所有内角均大于90度;该第二多边形的边数大于该第一多边形的边数,该第二多边形含有一与该第一边平行的第三边和一与该第二边平行的第四边,该第三边和该第四边不相交;该衬底材料的热膨胀系数与该半导体材料的热膨胀系数不同。
附图说明
图1A表示一种具有相互垂直划片道的晶圆以及与其适应的图形化衬底(以往技术);图1B表示一种具有相交划片道的晶圆以及与其适应的图形化衬底(以往技术)。
图2A是第一种适合划片且能避免裂痕的晶圆之顶视图;图2B披露器件区域中各种参数的定义;图2C是第一种适合划片且能避免裂痕的晶粒之顶视图。
图3A是第二种适合划片且能避免裂痕的晶圆之顶视图;图3B是第二种适合划片且能避免裂痕的晶粒之顶视图。
图4A-图4B表示第一种适合划片且能避免裂痕的晶圆制造方法:图4A是氮化镓薄膜形成之前的晶圆截面图(沿ZZ`方向);图4B是氮化镓薄膜形成之后的晶圆截面图(沿ZZ`方向)。
图5A-图5B表示第二种适合划片且能避免裂痕的晶圆制造方法:图5A是氮化镓薄膜形成之前的晶圆截面图(沿ZZ`方向);图5B是氮化镓薄膜形成之后的晶圆截面图(沿ZZ`方向)。
图6A-图6B表示第三种适合划片且能避免裂痕的晶圆制造方法:图6A是氮化镓薄膜形成之前的晶圆截面图(沿ZZ`方向);图6B是氮化镓薄膜形成之后的晶圆截面图(沿ZZ`方向)。
图7A-图7B表示第四种适合划片且能避免裂痕的晶圆制造方法:图7A是氮化镓薄膜形成之前的晶圆截面图(沿ZZ`方向);图7B是氮化镓薄膜形成之后的晶圆截面图(沿ZZ`方向)。
图8A是第三种适合划片且能避免裂痕的晶圆之顶视图;图8B是第三种适合划片且能避免裂痕的晶粒之顶视图。
注意到,这些附图仅是概要图,它们不按比例绘图。为了显眼和方便起见,图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中,相同的符号一般表示对应或类似的结构。
具体实施方式
在采用图形化衬底时,为了避免在划片时不切割器件区域形成的氮化镓器件,晶粒形状最好在某种程度上与图形化衬底的网状图形重合。此外,为了避免氮化镓基板在晶粒边角处形成裂痕,有必要对器件区域的形状做一定限制:器件区域最好具有一多边形形状,该多边形的边数超过四条且所有内角均大于90度。
图2A表示第一种适合划片且能避免裂痕的晶圆22。该晶圆22的划片道26a、26b相互垂直。该晶圆22还含有多个器件区域24、24`、24``。其中,器件区域24被边界区域20包围。为了避免器件区域24的边角为非钝角,该实施例有别于以往技术,其器件区域24不是方形(四边形),而是八边形C1-C8。该八边形C1-C8的边线27a与划片道26a重合、边线27b与划片道26b重合,但边线27a和27b并不相交,它们之间被边线27c隔开。换句话说,在以往技术的器件区域14中,与划片道16a重合的边线17a和与划片道16b重合的边线17b直接相交与边角Q点(图1A);在本实施例中,与划片道26a重合的边线27a与边线27c相交于边角C7,与划片道26b重合的边线27b与边线27c相交于边角C8,边线27a与27b之间并不直接相交。
图2B披露器件区域24中各种参数的定义。器件区域24呈八边形C1-C8,它由以往技术的器件区域14(方形PQRS,图1A)衍生而来。由于方形PQRS的四个边角为直角,具有较大的拉伸应力,故边角P、Q、R、S的附近区域为应力区25。为了避免裂痕,应将方形的应力区25从方形图形中切除。这样方形PQRS变成八边形C1-C8。八边形有八个边角C1-C8,其内角α18定义为相邻边线之间的角度。内角α18均为钝角,这样边角C1-C8附近的应力小于以往技术中直角P、Q、R、S附近的应力,降低了裂痕发生的可能性。器件区域24的尺寸a为其在各个方向上的最大长度,切除量c为切除的应力区25的边长,器件区域的间距s为相邻器件区域24、24``之间的最小距离。
图2C表示第一种适合划片且能避免裂痕的晶粒28。它是将图2A中的晶圆22进行划片后形成的晶粒28。在该实施例中,晶粒28呈方形,它含有边角29以及在该边角29处相交的边线29a和29b;该晶粒28含有一个器件区域24,该器件区域24为八边形C1-C8,每个内角均为钝角。其中,该器件区域24含有边线27a和27b,它们分别与晶粒28的边线29a和29b平行。但是,边线27a和27b并不直接相交,它们分别与边线27c相交。
图3A-图3B表示第二种适合划片且能避免裂痕的晶圆32及晶粒38。与图2A-图2C中的实施例不同之处是晶粒38含有九个器件区域34a-34i。所有器件区域34a-34i都为八边形,这些八边形的每个内角均为钝角。器件区域34a-34i被边界区域30包围,边界区域30与划片道36a、36b重合(图3A)。在划片后,晶粒38呈方形,它含有一边角39以及在该边角39处相交的边线39a和39b;与该边角39相邻的器件区域34g含有边线37a和37b,它们分别与边线39a和39b平行。与图2C类似,边线37a和37b并不直接相交,它们分别与边线37c相交(图3B)。
图4A-图7B表示多种适合划片且能避免裂痕的晶圆制造方法。其中,图4A-图5B中的实施例采用凹陷图形;图6A-图7B中的实施例采用凸起图形。
在图4A-图4B的实施例中,器件区域24、24``和边界区域20具有不同的衬底表面:在器件区域24、24``中,衬底表面84是平整的;在边界区域20中,衬底0上的凹陷图形为沟槽82。沟槽82将器件区域24、24``分隔开,其表面低于衬底表面84,宽度为s(图4A)。之后,采用如MOCVD等方法淀积一层基板88。基板88的厚度为t。由于该厚度t小于沟槽82的宽度s,在淀积完成后,沟槽82中的基板材料中有一间隙82G,该间隙82G可降低热胀冷缩时在基板88中产生的拉伸应力(图4B)。熟悉本专业的人士应了解,在形成基板88之前,可以在衬底0上形成缓冲层等薄膜(未画出)。
图5A-图5B与图4A-4B类似,唯一的差别是器件区域24、24``采用横向外延生长法(lateral overgrowth)来形成具有较低缺陷密度的氮化镓基板88。该方法可参考美国专利US 7,619,261 B2(发明人:Kode,授权日:2009年11月17日)等。在横向外延生长之前,在器件区域24、24``中的衬底表面81上形成规则排列的、不适合外延生长的非外延表面83。非外延表面83可以含有氧化硅、氮化硅等材料。这样,适合外延生长的衬底表面81和不适合外延生长的非外延表面83相互间隔。在外延生长过程中,从衬底表面81上生长出的基板材料(如氮化镓)将横向生长,以覆盖非外延表面83。在横向外延生长法中,非外延表面83的尺寸w与基板88的厚度t相当。另一方面,基板88的厚度t小于沟槽82的宽度s。
图6A-图6B的实施例采用了一种三角凸起85。该三角凸起85含有氧化硅、氮化硅等非外延材料,其高度t1小于基板88的厚度t。在外延生长过程中,从三角凸起85左边表面84L(器件区域24)上横向生长的基板材料88与从三角凸起85右边表面84R(器件区域24``)上横向生长的基板材料在三角凸起85上方会合。由于会合处的基板材料生长自不同衬底表面84L、84R,此处的基板材料会产生裂痕85C。有关该实施例的具体细节可参考美国专利US 7,915,747 B2(发明人:Matsushita,授权日:2011年3月29日)。
图7A-图7B的实施例采用了一种矩形凸起87。该矩形凸起87含有氧化硅、氮化硅等非外延材料,其高度t2大于基板88的厚度t。在该实施例中,氮化镓的外延生长为选择性外延,即氮化镓薄膜仅在器件区域24、24``的衬底表面84上生长,而不在矩形凸起87的表面上生长。矩形凸起87将器件区域24、24``中的基板材料完全隔绝。
图8A表示第三种适合划片且能避免裂痕的晶圆42。该晶圆42的划片道46a、46b相互交叉,它们之间的夹角为60度。该晶圆42还含有多个器件区域44、44`、44``。其中,器件区域44被边界区域40包围。为了避免非钝角,器件区域44是六边形C1-C6。该六边形C1-C6的边线47a与划片道46a重合、边线47b与划片道46b重合,但边线47a和47b并不相交,它们之间被边线47c隔开。换句话说,与划片道46a重合的边线47a与边线47c相交于边角C5,与划片道46b重合的边线47b与边线47c相交于边角C4,边线47a与47b并不直接相交。
图8B表示第三种适合划片且能避免裂痕的晶粒48。它是将图8A中的晶圆42进行划片后形成的晶粒48。在该实施例中,晶粒48呈菱形(或平行四边形),它含有边角49以及在该边角49处相交的边线49a和49b;该晶粒48含有一个器件区域44,该器件区域44为六边形C1-C6,其所有内角均为钝角。其中,器件区域44含有边线47a和47b,它们分别与晶粒48的边线49a和49b平行。但是,边线47a和47b并不直接相交,它们分别与边线47c相交。相应地,器件区域44可避免裂痕,且适合划片。
本发明主要目的是在衬底材料和基板材料热膨胀系数严重失配的情况下,避免裂痕以保证器件质量;同时,器件区域的设计要适合划片。本发明虽然以硅衬底和氮化镓基板作为例子,对于熟悉本领域的人士来说,本发明中的衬底可以推广到多种衬底材料,包括半导体材料、绝缘体材料或金属材料,如硅、蓝宝石、碳化硅等。基板也可以推广到各种半导体材料,如氮化镓、砷化镓、硫化锌等。在本发明中,基板材料形成在衬底材料之上。为简便计,本发明的附图没有画出衬底和基板之间的缓冲层(如含有不同铝浓度的AlGaN薄膜)或其它薄膜,这并不影响披露本发明的精神。
应该了解,在不远离本发明的精神和范围的前提下,可以对本发明的形式和细节进行改动,这并不妨碍它们应用本发明的精神。因此,除了根据附加的权利要求书的精神,本发明不应受到任何限制。

Claims (10)

1.一种适合划片且能避免裂痕的半导体晶粒,其特征在于含有:
一含有一种衬底材料、具有第一多边形形状的衬底,该第一多边形含有一边角以及在该边角处相交的第一边和第二边;
至少一含有一种半导体材料、具有第二多边形形状的基板,该基板形成在该衬底上,该第二多边形的边数超过四条且所有内角均大于90度;
该第二多边形的边数大于该第一多边形的边数,该第二多边形含有一与该第一边平行的第三边和一与该第二边平行的第四边,该第三边和该第四边不相交;
该衬底材料的热膨胀系数与该半导体材料的热膨胀系数不同。
2.根据权利要求1所述的晶粒,其特征还在于:该第一多边形为一平行四边形。
3.根据权利要求1所述的晶粒,其特征还在于:该第一多边形为一方形。
4.根据权利要求1所述的晶粒,其特征还在于:该第二多边形为一六边形。
5.根据权利要求1所述的晶粒,其特征还在于:该第二多边形为一八边形。
6.根据权利要求1所述的晶粒,其特征还在于:该基板形成一器件区域,该器件区域被一边界区域包围。
7.根据权利要求6所述的晶粒,其特征还在于:该器件区域与该边界区域含有不同材料。
8.根据权利要求6所述的晶粒,其特征还在于:该器件区域与该边界区域具有不同结构。
9.根据权利要求6所述的晶粒,其特征还在于:该器件区域的衬底图形与该边界区域的衬底图形不同。
10.一种适合划片且能避免裂痕的半导体晶粒,其特征在于含有:
一含有一种衬底材料的衬底;
至少一含有一种半导体材料、具有一多边形形状的基板,该基板形成在该衬底上,该多边形的边数超过四条且所有内角均大于90度;
该衬底材料的热膨胀系数与该半导体材料的热膨胀系数不同。
CN201711397508.XA 2017-12-21 2017-12-21 适合划片且能避免裂痕的半导体晶粒 Pending CN109950208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711397508.XA CN109950208A (zh) 2017-12-21 2017-12-21 适合划片且能避免裂痕的半导体晶粒

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711397508.XA CN109950208A (zh) 2017-12-21 2017-12-21 适合划片且能避免裂痕的半导体晶粒

Publications (1)

Publication Number Publication Date
CN109950208A true CN109950208A (zh) 2019-06-28

Family

ID=67006077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711397508.XA Pending CN109950208A (zh) 2017-12-21 2017-12-21 适合划片且能避免裂痕的半导体晶粒

Country Status (1)

Country Link
CN (1) CN109950208A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314041A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 承载基板、应用其的封装结构及封装元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384553A (zh) * 2001-04-28 2002-12-11 佳大世界股份有限公司 半导体元件及其制造方法
CN101779286A (zh) * 2007-08-08 2010-07-14 飞思卡尔半导体公司 半导体器件的应力消减
US20130181219A1 (en) * 2012-01-12 2013-07-18 Xiaolong Fang Semiconductor growth substrates and associated systems and methods for die singulation
CN104517906A (zh) * 2013-09-06 2015-04-15 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384553A (zh) * 2001-04-28 2002-12-11 佳大世界股份有限公司 半导体元件及其制造方法
CN101779286A (zh) * 2007-08-08 2010-07-14 飞思卡尔半导体公司 半导体器件的应力消减
US20130181219A1 (en) * 2012-01-12 2013-07-18 Xiaolong Fang Semiconductor growth substrates and associated systems and methods for die singulation
CN104517906A (zh) * 2013-09-06 2015-04-15 英飞凌科技股份有限公司 半导体器件和用于制造半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314041A (zh) * 2023-05-24 2023-06-23 深圳和美精艺半导体科技股份有限公司 承载基板、应用其的封装结构及封装元件

Similar Documents

Publication Publication Date Title
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
EP1738419B1 (en) Production method of compound semiconductor light-emitting device wafer
US7834423B2 (en) Method of producing a nitride semiconductor device and nitride semiconductor device
CN101207174B (zh) 氮化物半导体衬底及其制造方法
TWI447783B (zh) 三族氮化合物半導體發光元件之製造方法及其結構
JPH0888201A (ja) サファイアを基板とする半導体素子
CN104018214A (zh) 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
CN103400913B (zh) 一种用于生长六方相GaN的矩形图形化硅衬底
JP2011068503A (ja) 窒化物半導体基板
CN109950208A (zh) 适合划片且能避免裂痕的半导体晶粒
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
JPH07122520A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP5141809B2 (ja) 半導体レーザ
US10050173B2 (en) Light emitting device comprising micro-structures
CN110021593A (zh) 由解理面决定器件区域边界的半导体基板
US20050003632A1 (en) Method for cutting a sapphire substrate for a semiconductor device
JP7005122B6 (ja) SiCシード及びSiCインゴット
KR101016317B1 (ko) 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼
TW465129B (en) Semiconductor electro-optic device having non-rectangular substrate
JP6943217B2 (ja) 発光素子の配光特性の調整方法及び発光素子の製造方法
US20240006257A1 (en) Composite substrate, manufacturing method thereof, and semiconductor device
CN109962037A (zh) 采用不连续边界结构的半导体基板
JP2017041616A (ja) 化合物半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190628