CN109962037A - 采用不连续边界结构的半导体基板 - Google Patents

采用不连续边界结构的半导体基板 Download PDF

Info

Publication number
CN109962037A
CN109962037A CN201711413616.1A CN201711413616A CN109962037A CN 109962037 A CN109962037 A CN 109962037A CN 201711413616 A CN201711413616 A CN 201711413616A CN 109962037 A CN109962037 A CN 109962037A
Authority
CN
China
Prior art keywords
substrate
semiconductor
device area
further characterized
grain according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711413616.1A
Other languages
English (en)
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haicun IP Technology LLC
Original Assignee
Chengdu Haicun IP Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haicun IP Technology LLC filed Critical Chengdu Haicun IP Technology LLC
Priority to CN201711413616.1A priority Critical patent/CN109962037A/zh
Publication of CN109962037A publication Critical patent/CN109962037A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

为了降低异质外延的片中应力，本发明提出一种采用不连续边界结构的半导体基板及其制造方法。通过在边界区域的特定位置移除边界结构，尤其是在边角附近移除边界结构，使在边角附近的应力能释放出来，从而避免了以边角为起源的裂痕。

Description

采用不连续边界结构的半导体基板
技术领域
本发明涉及集成电路领域，更确切地说，涉及异质外延生长晶圆，尤其涉及在衬底材料与外延材料晶格失配和/或热失配时，降低异质外延片中应力的方法。
背景技术
氮化镓（GaN）晶体管在发光二极管（LED）、电力电子（power electronics）、射频电子（rf electronics）等领域有广泛应用。由于氮化镓衬底价格昂贵，工业界一直希望在硅衬底上通过异质外延生长氮化镓薄膜来降低氮化镓的产生成本。在本说明书中，由于氮化镓器件（如氮化镓二极管或氮化镓晶体管）将形成在该层异质生长的氮化镓薄膜中，因此该层氮化镓薄膜被称为氮化镓基板。
硅衬底氮化镓基板的缺陷密度很大。这是因为氮化镓与硅的晶格常数和热膨胀系数严重失配：氮化镓的晶格常数为3.189，硅为5.43，两者失配度为-16.9%；氮化镓的热膨胀系数为5.59x10-6/K，硅为3.59 x10-6/K，两者失配度为36%。在硅衬底上高温形成氮化镓薄膜后，在晶圆冷却时会产生严重的拉伸应力，从而造成氮化镓薄膜中出现裂痕，该裂痕问题随之氮化镓基板的面积增大（或厚度增大）而变得更加严重。
为了解决硅和氮化镓晶格失配和热失配的问题，图形化衬底（patternedsubstrate）提供了一种新的思路。如图1所示，首先在硅衬底上形成网状图形10。由于网状图形将影响异质外延的生长，因此在网状图形10附近的氮化镓薄膜中会形成潜在的缺陷点。在晶圆12冷却过程中，这些潜在的缺陷点在受到拉伸应力时最有可能产生裂痕，从而避免在网状图形10内部随机形成裂痕。采用图形化衬底后，裂痕大多分布在网状图形10附近，网状图形10内部几乎没有裂痕。因此，网状图形10内部适合形成氮化镓器件。相应地，位于网状图形10内部的氮化镓基板被称为器件区域14、14`、14`，包围器件区域14的网状图形10为其边界区域18，这在图1中由虚线表示。在边界区域18中，网状图形可以采用凹陷结构（concave）或凸起结构（convex）。它们合称为边界结构。
传统的图形化衬底中的边界结构是连续的。尤其在在器件区域的边角附近，由于连续的边界结构限制应力的释放，边角附近的应力强度最大。因此，氮化镓薄膜的裂痕一般都起源于边角附近。如何降低器件区域边角处的应力强度是一个急需解决的问题。
发明内容
本发明的主要目的是提供一种降低异质外延片中应力的方法。
本发明的另一目的是提供一种在不增加生产成本的前提下，降低异质外延片中应力的方法。
根据这些以及别的目的，本发明提出一种一种半导体晶粒，其特征在于含有：一衬底，以及至少一在该衬底上通过一异质外延生长的半导体基板；至少一器件区域，所述器件区域由一边界区域包围并含有所述半导体基板；所述边界区域的衬底表面含有一不连续的边界结构，所述器件区域不含有该边界结构；所述器件区域构成一多边形，在所述多边形的至少一个边角附近，所述边界区域不含有所述边界结构。
附图说明
图1是一种图形化衬底的网状图形俯视图（以往技术）。
图2是第一种采用不连续边界结构器件区域的俯视图。
图3是第二种采用不连续边界结构器件区域的俯视图。
图4是第三种采用不连续边界结构器件区域的俯视图。
图5A是图2中采用不连续凹陷结构的器件区域沿XX`方向的截面图；图5B是该器件区域的第一实施例沿YY`方向的截面图；图5C是该器件区域的第二实施例沿YY`方向的截面图。
图6A是图2中采用不连续凸起结构的器件区域沿XX`方向的截面图；图6B是该器件区域的第一实施例沿YY`方向的截面图；图6C是该器件区域的第二实施例沿YY`方向的截面图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。为了简明起见，图2-图4未画出邻近的器件区域及其边界结构。
具体实施方式
由于以往技术采用连续的边界结构，在器件区域的边角附近应力强度很大，这将导致裂痕。本发明提出利用不连续的边界结构来降低异质外延片中的应力。通过在边界区域的特定位置移除边界结构，尤其是在边角附近移除边界结构，使边角附近的应力能释放出来，从而避免了以边角为起源的裂痕。本方法仅需对网状图形的布局做一定改动，而对异质外延的工艺流程没有改变，故其增加的生产成本可以忽略不计。
图2表示第一种采用不连续边界结构的器件区域24，它为一方形C1-C4。该器件区域24被边界区域28包围。边界区域28含有不连续的边界结构20a-20d。边界区域28还含有不连续的中间结构26a-26d。中间结构26a-26d与边界结构20a-20d具有不同的衬底表面且相互间隔（参见图5A-图6C）。在边界区域24的每个边角C1-C4附近，边界区域28不含有边界结构。这样能帮助释放在边角C1-C4处的应力。
图3表示第二种采用不连续边界结构的器件区域34，它也为一方形C1-C4。该器件区域34被边界区域38包围。边界区域38含有不连续的边界结构30a-30h。边界区域38还含有不连续的中间结构36a-36h。中间结构36a-36h与边界结构30a-30h具有不同的衬底表面且相互间隔。与图2中的实施例相比，图2中的边界结构20a在本实施例中变成了两段不连续的边界结构30a和30b。所以，本实施例的边界结构30a-30h的数目大于图2中的边界结构20a-20d。与图2类似，在边界区域34的每个边角C1-C4附近，边界区域38不含有边界结构。这样能帮助释放在边角C1-C4处的应力。
图4表示第三种采用不连续边界结构的器件区域44，它为一八边形C1-C8。八边形C1-C8的所有内角均为钝角，其边角C1-C8处的应力比图2-图3中的方形C1-C4要小。该器件区域44被边界区域48包围。边界区域48含有不连续的边界结构40a-40h。边界区域48还含有不连续的中间结构46a-46h。中间结构46a-46h与边界结构40a-40h具有不同的衬底表面且相互间隔。在边界区域44的每个边角C1-C8附近，边界区域48不含有边界结构。这样能帮助释放在边角C1-C8处的应力。很明显，除了方形和八边形以外，器件区域还可以具有其它形状，如六边形等。
图5A-图5C表示一种采用不连续凹陷结构的器件区域及其制造方法。该实施例采用凹陷结构23作为图形化衬底的边界结构。图5A是图2沿XX`的截面图；图5B-图5C是其沿YY`的截面图。在开始异质外延生长之前，首先在衬底0S上形成沟槽23。在本实施例中，边界区域20a的衬底表面80a为沟槽23，器件区域24的衬底表面84和器件区域24i``的衬底表面84``为衬底0S的原始表面（图5A）。对于采用横向异质外延生长（lateral overgrowth）的半导体基板，衬底表面84和84``还可以含有相应图形。
之后，采用如MOCVD等方法淀积一层氮化镓薄膜0E。在氮化镓薄膜淀积完成后，沟槽23被充满。在XX`方向，从沟槽23左边生长的氮化镓薄膜88与从其右边生长的氮化镓薄膜88``在结合部88I结合，这里的氮化镓薄膜结构相对脆弱，是潜在的裂痕点（图5A）。在YY`方向，对于图5B中的实施例，中间结构26a的衬底表面86a和中间结构26b的衬底表面86b均为衬底0S的原始表面，它们与器件区域24、24``的衬底表面84、84``相同。在氮化镓薄膜淀积完成后，在表面86a、86b以及80a上形成氮化镓薄膜88。对于图5C中的实施例，中间结构26a的衬底表面86a和中间结构26b的衬底表面86b与器件区域24、24``的衬底表面84、84``不同，它们具有凸起结构27，该凸起结构的表面86a和86b是非外延表面。在氮化镓薄膜淀积完成后，在表面86a、86b以及80a上形成氮化镓薄膜88。
图6A-图6C表示一种采用不连续凸起结构的器件区域及其制造方法。该实施例采用凸起结构27作为图形化衬底的边界结构。图6A是图2沿XX`的截面图；图6B-图6C是其沿YY`的截面图。在开始异质外延生长之前，首先在衬底0S上形成非外延表面27。该非外延表面27可以是氧化硅、氮化硅等材料。在本实施例中，边界区域20a的衬底表面80a为非外延表面27，器件区域24的衬底表面84和器件区域24i``的衬底表面84``为衬底0S的原始表面（图6A）。对于采用横向异质外延生长（lateral overgrowth）的半导体基板，衬底表面84和84``还可以含有相应图形。
之后，采用如MOCVD等方法淀积一层氮化镓薄膜0E。在氮化镓薄膜淀积完成后，非外延表面27被覆盖。在XX`方向，从非外延表面27左边生长的氮化镓薄膜88与从其右边生长的氮化镓薄膜88``在结合部88I结合，这里的氮化镓薄膜结构相对脆弱，是潜在的裂痕点（图6A）。在YY`方向，对于图6B中的实施例，中间结构26a的衬底表面86a和中间结构26b的衬底表面86b均为衬底0S的原始表面，它们与器件区域24、24``的衬底表面84、84``相同。在氮化镓薄膜淀积完成后，在表面86a、86b以及80a上形成氮化镓薄膜88。对于图6C中的实施例，中间结构26a的衬底表面86a和中间结构26b的衬底表面86b与器件区域24、24``的衬底表面84、84``不同，它们为沟槽23。在氮化镓薄膜淀积完成后，在表面86a、86b以及80a上形成氮化镓薄膜88。
本发明主要目的是在衬底材料和基板半导体材料晶格失配和/或热失配的情况下，降低异质外延的片中应力。本发明虽然以硅衬底和氮化镓基板作为例子，对于熟悉本领域的人士来说，本发明中的衬底可以推广到多种衬底材料，包括半导体材料、绝缘体材料或金属材料，如硅、蓝宝石、碳化硅等。基板材料也可以推广到各种半导体材料，如GaN、GaAs、AlGaAs、GaASP、AlGaInP、GaP、ZnSe、InGaN、AlGaN、AlN等。在本发明中，基板材料形成在衬底材料之上。为简便计，本发明的附图没有画出衬底和基板之间的缓冲层薄膜（如含有不同铝浓度的AlGaN薄膜）、中间层薄膜或其它薄膜，这并不影响披露本发明的精神。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种半导体晶粒，其特征在于含有：
一衬底，以及至少一在该衬底上通过一异质外延生长的半导体基板；
至少一器件区域，所述器件区域由一边界区域包围并含有所述半导体基板；
所述边界区域的衬底表面含有一不连续的边界结构，所述器件区域不含有该边界结构；
所述器件区域构成一多边形，在所述多边形的至少一个边角附近，所述边界区域不含有所述边界结构。
2.根据权利要求1所述的半导体晶粒，其特征还在于：该衬底含有一衬底材料，该半导体基板含有一个半导体材料，所述衬底材料与所述半导体材料晶格失配。
3.根据权利要求1所述的半导体晶粒，其特征还在于：该衬底含有一衬底材料，该半导体基板含有一个半导体材料，所述衬底材料与所述半导体材料热失配。
4.根据权利要求1所述的半导体晶粒，其特征还在于：所述边界区域的衬底表面还含有一中间结构，所述中间结构与所述边界结构具有不同的衬底表面且相互间隔。
5.根据权利要求4所述的半导体晶粒，其特征还在于：所述中间结构的衬底表面与所述器件区域的衬底表面相同。
6.根据权利要求4所述的半导体晶粒，其特征还在于：所述中间结构的衬底表面与所述器件区域的衬底表面不同。
7.根据权利要求1所述的半导体晶粒，其特征还在于：所述多边形为矩形、六边形或八角形。
8.根据权利要求1所述的半导体晶粒，其特征还在于：所述多边形的所有内角均为钝角。
9.根据权利要求1所述的半导体晶粒，其特征还在于：该边界结构为一凸起结构。
10.根据权利要求1所述的半导体晶粒，其特征还在于：该边界结构为一凹陷结构。
CN201711413616.1A 2017-12-24 2017-12-24 采用不连续边界结构的半导体基板 Pending CN109962037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711413616.1A CN109962037A (zh) 2017-12-24 2017-12-24 采用不连续边界结构的半导体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711413616.1A CN109962037A (zh) 2017-12-24 2017-12-24 采用不连续边界结构的半导体基板

Publications (1)

Publication Number Publication Date
CN109962037A true CN109962037A (zh) 2019-07-02

Family

ID=67020319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711413616.1A Pending CN109962037A (zh) 2017-12-24 2017-12-24 采用不连续边界结构的半导体基板

Country Status (1)

Country Link
CN (1) CN109962037A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587831A (zh) * 2008-05-19 2009-11-25 先进开发光电股份有限公司 半导体元件结构及半导体元件的制造方法
CN101908587A (zh) * 2010-06-23 2010-12-08 山东华光光电子有限公司 一种退火剥离倒装SiC衬底GaN基LED的制作方法
CN102194945A (zh) * 2010-03-09 2011-09-21 台湾积体电路制造股份有限公司 发光装置及其形成方法
CN102969410A (zh) * 2012-11-30 2013-03-13 中国科学院半导体研究所 制备GaN厚膜垂直结构LED的方法
CN108666306A (zh) * 2017-03-27 2018-10-16 英属开曼群岛商錼创科技股份有限公司 图案化基板与发光二极管晶圆

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587831A (zh) * 2008-05-19 2009-11-25 先进开发光电股份有限公司 半导体元件结构及半导体元件的制造方法
CN102194945A (zh) * 2010-03-09 2011-09-21 台湾积体电路制造股份有限公司 发光装置及其形成方法
CN101908587A (zh) * 2010-06-23 2010-12-08 山东华光光电子有限公司 一种退火剥离倒装SiC衬底GaN基LED的制作方法
CN102969410A (zh) * 2012-11-30 2013-03-13 中国科学院半导体研究所 制备GaN厚膜垂直结构LED的方法
CN108666306A (zh) * 2017-03-27 2018-10-16 英属开曼群岛商錼创科技股份有限公司 图案化基板与发光二极管晶圆

Similar Documents

Publication Publication Date Title
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
CN101207174B (zh) 氮化物半导体衬底及其制造方法
CN101853808A (zh) 形成电路结构的方法
US8643059B2 (en) Substrate structure and method of manufacturing the same
JP6484328B2 (ja) バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2007243155A (ja) ＧａＮ半導体装置および多結晶炭化ケイ素基板上のサファイア薄層上のＧａＮを用いる方法
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2009267412A (ja) Ｉｉｉ族窒素化合物半導体発光素子の製造方法およびその構造
CN101651092A (zh) 电路结构的制造方法
KR20090041536A (ko) 화합물 반도체 기판 제조 방법
CN104018214A (zh) 一种用于GaN半导体材料外延的矩形图形化Si衬底AlN模板及其制备方法
KR20110120019A (ko) 반도체 소자
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
KR20050077902A (ko) 질화물 반도체 박막의 성장 방법
US20180358221A1 (en) Reduction of wafer bow during growth of epitaxial films
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
CN109962037A (zh) 采用不连续边界结构的半导体基板
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
CN110021593A (zh) 由解理面决定器件区域边界的半导体基板
CN111312800B (zh) 具有外延层的半导体结构及其制作方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
US10229976B2 (en) Compound semiconductor film structure
KR20150097182A (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자
US20090008657A1 (en) Semiconductor light-emitting device with low-density defects and method of fabricating the same
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190702