CN104517906A - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN104517906A
CN104517906A CN201410450086.8A CN201410450086A CN104517906A CN 104517906 A CN104517906 A CN 104517906A CN 201410450086 A CN201410450086 A CN 201410450086A CN 104517906 A CN104517906 A CN 104517906A
Authority
CN
China
Prior art keywords
semiconductor chip
line
leading flank
semiconductor
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410450086.8A
Other languages
English (en)
Other versions
CN104517906B (zh
Inventor
M·聪德尔
T·奥斯特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104517906A publication Critical patent/CN104517906A/zh
Application granted granted Critical
Publication of CN104517906B publication Critical patent/CN104517906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种半导体器件和用于制造半导体器件的方法，该器件包括半导体芯片。半导体芯片的前侧面的轮廓线包括多边形线和弧形线中的至少一项，该多边形线包括以大于90°的内角被接合在一起的两条线段。

Description

半导体器件和用于制造半导体器件的方法
技术领域
本公开涉及半导体器件和用于制造半导体器件的方法。
背景技术
半导体器件的制造可能包括对半导体晶片的划切，其中划切工艺可能损伤半导体材料。此外，半导体器件可能在操作期间被损伤。可能期望改善半导体器件的性能和质量。具体地，可能期望避免在制造和操作期间对半导体器件的损伤。
发明内容
根据器件的实施例，器件包括半导体芯片。半导体芯片的前侧面的轮廓线包括多边形线和弧形线中的至少一项，该多边形线包括以大于90°的内角被接合在一起的两条线段。
根据器件的另一实施例，器件包括半导体芯片，该半导体芯片包括前侧面、后侧面和从后侧面延伸到前侧面的侧表面。侧表面包括弯曲的表面和具有大于90°的内角的边缘中的至少一项。
根据方法的实施例，方法包括：在半导体晶片上形成至少一个半导体芯片；以及分离至少一个半导体芯片，其中经分离的半导体芯片的前侧面的轮廓线包括多边形线和弧形线中的至少一项，该多边形线包括以大于90°的内角被接合在一起的两条线段。
在阅读以下详细的说明书时并且在观察附图时，本领域技术人员会意识到另外的特征和优点。
附图说明
附图被包括以提供对各个方面的进一步理解，并且被并入本说明书中和构成本说明书的一部分。附图图示了各个方面并且与说明书一起用于解释各个方面的原理。因为通过参照以下详细描述它们变得更好理解，其它方面和各个方面的预期优点将容易被理解。附图的元件相对于彼此未必是按比例的。同样的附图标记可以指定对应的相似部分。
图1A示意性地图示了依照本公开的器件100的截面图。
图1B示意性地图示了被包括在器件100中的半导体芯片的前侧面的示例性轮廓线。
图1C示意性地图示了被包括在器件100中的半导体芯片的前侧面的另一示例性轮廓线。
图1D示意性地图示了被包括在器件100中的半导体芯片的前侧面的另一示例性轮廓线。
图2A示意性地图示了依照本公开的另一器件200的截面图。
图2B示意性地图示了被包括在器件200中的半导体芯片的示例性侧表面。
图2C示意性地图示了被包括在器件200中的半导体芯片的另一示例性侧表面。
图2D示意性地图示了被包括在器件200中的半导体芯片的另一示例性侧表面。
图3A至图3E示意性地图示了用于制造依照本公开的器件300的示例性方法。
具体实施方式
在以下详细描述中，参照形成其一部分并且通过说明的方式本公开可以被实践在其中的具体方面被示出在其中的附图。在这点上，诸如“顶”、“底”、“前”、“后”等之类的方向术语可以参照所描述的图的取向来使用。由于所描述的器件的部件可以以许多不同取向被定位，方向术语可以为说明的目的来使用并且绝不是限制性的。可以利用其它方面并且可以做出结构上或逻辑上的改变而不脱离本公开的范围。因此，以下详细描述不在限制性意义上被使用，并且本公开的范围由所附权利要求限定。
如在该说明书中采用的，术语“耦合”和/或“电耦合”不意在意指元件必须直接耦合在一起。中介元件可以设置在“耦合”或“电耦合”的元件之间。
器件和用于制造器件的方法被描述在本文中。关于所描述的器件做出的说明还可以适用于对应的方法，并且反之亦然。例如，如果器件的具体部件被描述，用于制造器件的对应方法可以包括以适当的方式提供该部件的动作，即使这种动作没有被明确描述或者图示在图中。此外，除非另外特别指出，本文中描述的各种示例性方面的特征可以与彼此组合。
依照本公开的器件可以包括一个或多个半导体芯片。半导体芯片可以是不同类型的并且可以使用不同技术来制造。例如，半导体芯片可以包括集成的电的、光电的或机电的电路，或者无源器件。集成电路可以被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、集成无源器件或微机电系统。半导体芯片不需要从特定的半导体材料被制造。例如，半导体芯片可以包括至少Si、SiC、SiGe、GaAs之一。此外，半导体芯片可以包含不是半导体、诸如例如绝缘体、塑料或金属之类的无机和/或有机材料。半导体芯片可以被包装或不被包装，并且可以是任意尺寸的。具体地，半导体芯片的厚度可以小于或等于100μm(微米)。
半导体芯片可以具体包括一个或多个功率半导体。半导体芯片(或者功率半导体芯片)可以具有竖直结构，即半导体芯片可以被制造使得电流可以沿垂直于半导体芯片的主面的方向流动。具有竖直结构的半导体芯片在其两个主面上可以具有电极，即在其顶侧面和底侧面上。具体地，功率半导体芯片可以具有竖直结构并且在两个主面上皆可以具有负载电极。例如，竖直功率半导体芯片可以被配置为功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、JFET(结型栅场效应晶体管)、超结器件、功率双极型晶体管等。功率MOSFET的源极电极和栅极电极可以位于一个面上，而功率MOSFET的漏极电极可以被布置在另一面上。依照本公开的器件可以进一步包括被配置用于控制功率半导体芯片的集成电路的集成电路。
术语半导体芯片或半导体晶片的“前侧面”和“后侧面”可以被使用在本文中。术语“前侧面”可以具体指的是可以包括至少掺杂区域、电部件、微电子部件、集成电路等之一的半导体芯片的主面。半导体芯片可以从可以用作(用于要被建造在半导体晶片中和之上的微电子器件的)衬底的半导体晶片被制造。集成电路可以通过掺杂、离子注入、材料沉积、光刻图案形成等来制造。制造工艺通常可以在半导体晶片的特定主表面(其还可以被称为半导体晶片的“前侧面”)上执行。在从半导体晶片分离各个半导体芯片之后，半导体晶片的“前侧面”因此可以变成分离的半导体芯片的“前侧面”。
术语半导体芯片的“后侧面”可以指的是可以相对于半导体芯片的前侧面被布置的半导体芯片的主表面。半导体芯片的后侧面可以没有电子部件，即它可以主要由半导体材料构成。即使半导体芯片的后侧面可以不类似于半导体芯片的前侧面那样被处理，后侧面可以包括提供到半导体芯片的内部电子结构的电耦合的接触焊盘。半导体芯片的前侧面和后侧面可以通过从前侧面延伸到后侧面的至少一个侧表面被连接。
划切工艺可以被采用用于制造依照本公开的器件。具体地，划切工艺可以被使用用于将半导体晶片分离成多个半导体芯片。在这方面，适当的划切技术可以被应用，例如激光划切、湿法刻蚀、刻蚀、溅射刻蚀、气相刻蚀、等离子刻蚀等。刻蚀工艺可以在半导体晶片的减薄之前或之后执行。在后者的情况下，刻蚀的沟槽可以从半导体晶片的前侧面延伸到半导体晶片的后侧面。在前者的情况下，沟槽可以被刻蚀在半导体晶片的前侧面上，其中沟槽可以未必完全延伸到半导体晶片的后侧面。半导体晶片然后可以通过从半导体晶片的后侧面移除半导体材料被减薄，直到半导体晶片在先前形成的沟槽的位置处被分离。
术语“等离子刻蚀”可以指的是采用等离子的任何适当的刻蚀或划切工艺，例如反应离子刻蚀、深反应离子刻蚀、离子束刻蚀等。在等离子刻蚀中，半导体晶片可以利用掩模材料被掩蔽，由此使得在各个半导体芯片(或者裸片)之间留下开口区域。掩蔽的半导体晶片然后可以使用可以刻蚀被暴露在半导体芯片之间的半导体晶片材料的活性气体等离子来处理。等离子刻蚀可以通过在腔室之内使气体混合物离子化以获得可以与目标材料反应的离子来执行。采用的气体的离子化可以使用由电极发射的射频激励来执行。使用的等离子源(或者刻蚀物种)可以是带电荷的(离子)和/或中性的(原子和基团)。在等离子刻蚀工艺期间，等离子可以从要被刻蚀的材料元素与由等离子生成的活性物种之间的化学反应中生成挥发性刻蚀产物。经处理的元素的原子可以将它们自己嵌入在目标材料的表面上或者下面，使得目标材料的物理性质可以被修改。
在等离子刻蚀工艺中使用的气体的化学成份可以具体取决于要被刻蚀的材料。例如，可以使用卤素(氟、氯、溴或碘)气体或者包含卤素的气体，其中可以添加一种或多种另外的气体以便改善刻蚀的质量(例如刻蚀的各向异性、掩模的选择性、刻蚀的均匀性等)。例如，诸如例如SF6、F2或NF3之类的包括氟的气体可以被使用用于刻蚀硅。包括氯和/或溴的气体可以被使用用于刻蚀III-V族材料。
在湿法刻蚀中，刻蚀剂可以被使用用于将半导体晶片分离成多个半导体芯片。掩模可以被使用用于从目标材料选择性地移除材料。湿法刻蚀工艺可以是各向同性的，使得刻蚀速率可以在水平和竖直方向两者皆是完全相同的。备选地，湿法刻蚀工艺可以是各向异性的，使得刻蚀速率可以在水平和竖直方向是不同的。在一个示例中，湿法刻蚀工艺可以使用氢氟酸。
被包括在依照本公开的器件中的半导体芯片可以具有可以具体位于半导体芯片的一个或多个侧表面的起伏。例如，半导体芯片的侧表面可以以从约100nm至约5μm(微米)并且更具体的从约100nm至约500nm的幅度起伏。起伏可能起因于可能已经被使用用于从半导体晶片分离半导体芯片的等离子刻蚀工艺。例如，时间调节的两阶段刻蚀工艺可以被采用用于在半导体晶片要被分离的位置处将沟槽刻蚀到半导体晶片中。该工艺可以包括其中各向同性的等离子刻蚀步骤可以被执行的第一阶段，和其中可以被配置用于在刻蚀步骤期间保护沟槽侧壁的钝化层可以被沉积的第二阶段。第一阶段的刻蚀动作和第二阶段的沉积动作可以被重复多次，从而导致多个刻蚀动作发生在沟槽的底部处，从而产生提到的侧表面起伏(或者波形形成或者波形形状)。例如，第一和第二阶段的动作可以被重复10次至100次。起伏的幅度以及刻蚀的沟槽9的深度可以具体取决于第一和第二阶段动作的重复数目。具体地，起伏的幅度可以随着增加的重复数目而减小(对于给定的要被刻蚀的半导体晶片厚度)。
使用用于分离半导体晶片的像锯切或激光划切那样的工艺可能在半导体芯片的侧表面处导致半导体材料的损伤。这些损伤可以通过采用用于分离半导体晶片的刻蚀工艺至少部分地被避免。在一个示例中，半导体芯片的侧表面可以保持没有从侧表面延伸到半导体材料中的缺陷。在另一示例中，可能出现从侧表面延伸到半导体材料中的缺陷，其中缺陷的尺寸可以小于20μm(微米)，更具体的小于10μm(微米)，并且甚至更具体的小于5μm(微米)。相反地，应用用于分离半导体晶片的例如机械或激光划切技术可能导致从侧表面延伸到分离的半导体芯片中的半导体材料缺陷。在划切工艺之后不久，这些缺陷可以具有约几微米至高达约100μm(微米)的尺寸。在可以在进一步的制造步骤和/或分离的半导体芯片的操作期间出现的进一步的热应力和/或应用应力之后，缺陷可以增加至高达几百微米。
划片线可以被采用用于制造依照本公开的器件。划片线可以被布置在半导体晶片前侧面上的半导体芯片(或者裸片)之间，并且可以指示半导体晶片通过划切工艺要被分离成各个半导体芯片的定位。尤其是，划片线可以不含已经在半导体芯片的电子结构的制造期间被使用的金属。划片线可以具有从约5μm(微米)至约100μm(微米)并且更具体的从约15μm(微米)至约50μm(微米)的宽度。划片线的宽度可以具体取决于半导体芯片的对准性质和/或灵敏度和/或采用的光刻级的对准性质。回引先前描述的等离子刻蚀工艺和湿法刻蚀工艺，划片线的布局可以类似于被使用用于刻蚀工艺的刻蚀掩模的布局。
依照本公开的器件可以包括其可以具体被布置在半导体芯片的前侧面之上(或上)的光学可检测的对准结构。对准结构可以被配置用于支持半导体芯片或者包括半导体芯片的半导体晶片的对准。例如，对准结构可以包括三维物体。对准结构可以具有至少5μm(微米)的、更具体的至少20μm(微米)的、更具体的至少30μm(微米)的以及更具体的至少40μm(微米)的尺寸。在这点上，术语“尺寸”可以指的是对准结构的最大延伸量。在具有上面提到的尺寸之一时，对准结构可以通过采用平常的图像数据处理工具来标识或检测。这样，诸如例如高性能显微镜之类的更复杂的工具的采用可以被避免。对准结构可以由任意材料形成并且可以是任意形状的。例如，标识标记可以包括至少文字、数字、形状和符号之一。对准结构可以由至少半导体材料、绝缘材料、聚合物、塑料材料、金属、合金等之一形成。
依照本公开的器件可以包括被配置用于支持对器件的半导体芯片的电子性质进行测量的结构。测量结构可以具体被布置在半导体芯片的前侧面之上(或上)。在一个示例中，测量结构可以包括诸如例如接触焊盘之类的电活性元件。接触焊盘可以被使用作为用于可以被使用用于测试半导体芯片的内部电子结构的电信号的输入和/或输出。为了这一目的，接触焊盘可以被电耦合到可以被配置用于提供电信号的外部引脚。例如，测试焊盘可以被使用用于测试是否半导体芯片(或者裸片)满足关键的电参数。一般而言，测量结构可以包括可以被配置用于支持半导体芯片的电性质测试的任何电部件。
在依照本公开的器件制造期间可以使用牺牲结构。牺牲结构可以在划片线中或者在划片线的交叉区域中被形成。因为结构的至少一部分可能在半导体晶片的分离期间被破坏，结构可以被叫做“牺牲”。在一个示例中，牺牲结构在划切工艺期间可以完全被破坏，使得分离的半导体芯片可以完全没有牺牲结构。在另一示例中，牺牲结构的仅仅一部分可以在划切工艺期间被破坏，使得分离的半导体芯片可以至少部分地包括牺牲结构的剩余部分。剩余部分可能至少部分地被损伤。用于牺牲结构的示例在以下内容中给出。
在依照本公开的器件制造期间，监控结构可以被形成。监控结构可以是牺牲结构并且可以具体在划片线或者划片线的交叉中被形成。监控结构可以被配置用于监控器件的制造，并且具体地可以在半导体晶片被分离成多个半导体芯片之前被形成。
例如，监控结构可以包括工艺控制监控(PCM)结构。PCM结构可以与其生产会被监控的集成电路半导体部件并行形成。通过应用完全相同的动作用于制造半导体部件和PCM结构，形成的PCM结构可以类似于在相应裸片上形成的半导体部件。PCM结构和要被监控的半导体部件因此可以具有相似的电子性质。也就是说，传输电信号通过PCM结构的电路装置可以提供可以被分析用于监控目的的输出信号。半导体晶片可以包括多个掩模版投射区(reticle shot)，其中每个掩模版投射区可以包括多个半导体芯片(或者裸片)。例如，一个PCM结构可以被采用用于监控一个掩模版投射区的半导体芯片的生产。监控数据从而可以从仅仅一个PCM位点而不是掩模版投射区的任何单独的半导体芯片被收集。监控数据可以被使用用于决定是否对于半导体晶片要进一步被处理可以是合理的。如果由PCM结构提供的信号不符合预定的处理规格，可以是可能的是，大多数半导体芯片可能失效或者可能稍后不正常发挥功能。
制造依照本公开的器件可以包括形成辅助结构。辅助结构可以是牺牲结构并且可以具体在划片线中或者划片线的交叉中被形成。一般而言，辅助结构可以被配置用于改善和支持半导体芯片的制造(尤其是关于晶片级)。示例性辅助结构在以下内容中被描述。
辅助结构可以包括一个或多个光学可检测的(牺牲)对准结构。在一个示例中，牺牲对准结构可以类似于如先前描述的被布置在半导体芯片的前侧面之上的对准结构。然而，对准结构可以在它们的尺寸方面不同。牺牲对准结构可以具体被配置用于支持半导体晶片的对准。例如，牺牲对准结构在平行于半导体晶片的前侧面方向的(横向)尺寸可以在与半导体芯片的横向尺寸相同的范围内。例如，一组对准结构的横向尺寸可以位于从约0.5mm至约10mm的范围内。牺牲对准结构可以通过采用平常的图像数据处理工具或者光学检测系统来检测。
牺牲对准结构的位置可以相对于半导体晶片的半导体芯片阵列的标称位置被精确定义。在一个示例中，牺牲对准结构的表面可以设置有线图案。线图案可以包括诸如例如同心圆、菱形和/或十字线图案之类的几何图形元素。例如，十字线图案可以在半导体晶片的平面中定义特定的点，其可以用作由牺牲对准结构建立的基准点。其它几何图形元素或图案可以被配置成便于十字线图案的定位和检测。
辅助结构可以包括一个或多个虚设沟槽。形成半导体晶片的各个半导体芯片的集成电路可以包括沟槽的形成。例如，沟槽可以在晶体管结构被制造时被形成。术语“虚设沟槽”可以指的是与在半导体晶片的活性区域中形成的沟槽并行(或者同时)形成在划片线区域中的沟槽。例如，在活性区域中形成的沟槽可以填充有绝缘材料。在不采用虚设沟槽的情况下，绝缘材料在半导体晶片之上的均匀沉积将导致在划片线中形成的绝缘材料的凸形部分。与此相比，通过使用可以被配置用于接收被沉积在划片线区域之上的绝缘材料的虚设沟槽，可以避免凸形部分的形成。因此，虚设沟槽可以表示可以在制造工艺期间增加半导体晶片表面的平面性的惰性结构。
依照本公开的器件可以包括可以至少部分地覆盖器件的一个或多个部件的封装材料。封装材料可以是电绝缘的并且可以形成封装体。封装材料可以包括任何适宜的硬质塑料、热塑性或热固性材料、模塑复合物、或者层压材料(预浸材料)。各种技术可以被使用用于利用封装材料来封装器件的部件，例如至少压缩模塑、注射模塑、粉料模塑、液体模塑和层压之一。电接触可以从封装材料中伸出，或者可以被布置在封装材料的外表面上。电接触可以被配置用于提供到由封装材料封装的器件的部件的电耦合。
图1A至图1D示意性地图示了依照本公开的器件的各种视图和示例。图1A示意性地图示了依照本公开的器件100的截面图。器件100可以包括具有前侧面11的半导体芯片10。半导体芯片10的前侧面11可以包括掺杂区域、电部件和集成电路中的至少一项。半导体芯片10可以是任一先前描述的芯片类型的。具体地，半导体芯片10可以包括功率半导体芯片。半导体芯片的厚度t可以具体小于或等于100μm(微米)。在图1A中，虚线框A指示半导体芯片10的一部分。该部分的示例性顶视图被图示在图1B至图1D中。
图1B示意性地图示了被包括在器件100中的半导体芯片10的前侧面11的示例性轮廓线(或周线)12。图1B没有图示出前侧面11的全部轮廓线12，而是仅图示出轮廓线12的与图1A的虚线框A关联的部分。半导体芯片10的前侧面11的轮廓线12可以包括多边形线(或多边形曲线)，其包括以大于90°的内角接合在一起的至少两条线段。术语“内”可以指示角位于半导体芯片10的前侧面11上。
例如，轮廓线12可以包括第一线段12A、第二线段12B和第三线段12C。第一线段12A与第二线段12B之间的内角α可以大于90°。类似地，第二线段12B与第三线段12C之间的内角β可以大于90°。例如，α≈135°并且β≈135°。第一线段12A可以大致垂直于第三线段12C。
在图1B中，轮廓线12包括三条线段12A、12B、12C，其中每对连接的线段通过大于90°的内角被接合在一起。在进一步的示例中，轮廓线12可以包括形成多边形线的任意数目的线段。在此，每对连接的线段也可以通过大于90°的内角被接合在一起。也就是说，多边形线可以包括任意数目n的线段，其中n≥3。第n线段和第(n-1)线段可以以大于90°的内角被接合在一起。第一线段和第n线段可以大致垂直于彼此。
不同于图1B的半导体芯片10的半导体芯片的轮廓线可以包括具有带有90°内角的拐角的轮廓线。这样的轮廓线在图1B中由虚线B指示。与由虚线B指示的矩形轮廓线相比，依照本公开的半导体芯片10的拐角如在图1B中图示的可以是有斜角的。斜角轮廓线可以降低在制造和/或操作期间可能出现在半导体芯片10的拐角中的机械应力。进一步地，采用斜角轮廓线可以降低半导体芯片10的前侧面11的表面面积。
图1C示意性地图示了被包括在器件100中的半导体芯片10的前侧面11的另一示例性轮廓线12。类似于图1B，仅仅图示了全部轮廓线12的一部分。半导体芯片10的前侧面11的轮廓线12可以包括弧形(或拱形或弓形或弯曲的)线。
例如，轮廓线12可以包括第一线段12A、第二线段12B和第三线段12C。第二线段12B可以对应于弧形线。第一线段12A可以大致垂直于第三线段12C。为了说明性目的，虚直线C连接第一线段12A的端点与第三线段12C的端点。从而虚线C可以类似于图1B的第二线段12B。第一线段12A与虚线C之间的内角α可以大于90°。类似地，虚线C与第三线段12C之间的内角β可以大于90°。例如，α≈135°并且β≈135°。类似于虚线C，弧形线段12B可以连接第一线段12A的端点与第三线段12C的端点。弧形的第二线段12B的曲率可以是稳定的。在这种情况下，第二线段12B可以是例如圆的一部分。备选地，弧形的第二线段12B的曲率可以变化。在图1C中，具有不同曲率的两条另外的示例性弧形线段由虚线D和E图示。具体地，弧形的第二线段12B可以被布置在由虚线B和C形成的三角形中。
在图1C中，轮廓线12包括仅仅一条弧形线段12B。在另外示例中，轮廓线12可以包括任意数目的连接第一线段12A的端点与第三线段12C的端点的弧形线段。
类似于图1B，包括90°内角的不同轮廓线由虚线B指示。与该矩形轮廓线相比，图1C中的半导体芯片10的拐角可以是圆形的。圆形轮廓线12可以降低在半导体芯片10的制造和/或操作期间可能出现的机械应力。此外，圆形轮廓线12可以降低半导体芯片10的前侧面11的表面面积。
在进一步的示例中，图1B和图1C的轮廓线12可以被组合以形成另外的示例性轮廓线(未图示)。另外的轮廓线可以例如包括多边形线和弧形线的组合。组合的轮廓线可以包括任意数目的多边形线(其具有任意数目的线段)以及任意数目的弧形线段。具体地，组合的轮廓线可以被布置在由虚线B和C形成的三角形中。
图1B和图1C图示了半导体芯片10的前侧面11的全部轮廓线12的仅仅一部分。前侧面11的全部轮廓线12可以分别包括任意数目的斜角和圆形轮廓线部分。例如，不同于半导体芯片10的半导体芯片的轮廓线可以具有矩形的形状。依照本公开的半导体芯片可以对应于这样的半导体芯片，其中四个拐角均是如在图1B和图1C中图示的有斜角的或圆形的。
图1D示意性地图示了被包括在器件100中的半导体芯片10的前侧面11的另一示例性轮廓线12。例如，半导体芯片10可以类似于图1C的半导体芯片10。然而，依照本公开，半导体芯片10还可以具有任何其它的先前描述的轮廓线。相比于图1B和图1C，半导体芯片10另外包括可以邻近轮廓线12被布置的结构13。例如，结构13可以包括光学可检测的对准结构和被配置用于支持对半导体芯片10的电子性质进行测量的结构中的至少一项。依照本公开的器件不限于包括仅仅一个结构13，而是还可以包括多个这样的结构。
图2A至图2D示意性地图示了依照本公开的器件的各种视图和示例。器件可以类似于关于图1A至图1D描述的器件。从而关于图1A至图1D做出的描述还可以适用于图2A至图2D，并且反之亦然。
图2A示意性地图示了依照本公开的半导体器件200的截面图。器件200可以包括具有前侧面11、后侧面14和从后侧面14延伸到前侧面11的侧表面15的半导体芯片10。在图2A中，侧表面15由简单的线指示。对侧表面15更详细的示例性说明在图2B至图2D中给出。半导体芯片10的前侧面11可以包括掺杂区域、电部件和集成电路中的至少一项。半导体芯片10可以是任一先前描述的芯片类型的。具体地，半导体芯片10可以包括功率半导体芯片。半导体芯片的厚度t可以具体小于或等于100μm(微米)。在图2A中，虚线框A’和点虚线框A”指示半导体芯片10的一部分。这些部分的示例性侧视图被图示在图2B至图2D中。
图2B示意性地图示了器件200的示例性侧视图。图2B没有图示出全部半导体芯片10，而是仅图示出半导体芯片10的与图2A中的虚线框A’和点虚线框A”关联的部分。侧表面15可以包括具有大于90°的内角的至少一个边缘。
例如，侧表面15可以包括第一表面15A、第二表面15B和第三表面15C。除了可能的起伏和/或缺陷以外，表面15A至15C均可以是大致平面的。第一表面15A与第二表面15B之间的内角α可以大于90°。类似地，第二表面15B与第三表面15C之间的内角β可以大于90°。例如，α≈135°并且β≈135°。第一表面15A可以大致垂直于第三表面15C。对于与图2A的虚线框A’关联的图示部分的情况，第二表面15B的高度可以对应于半导体芯片10的厚度t。对于与图2A的点虚线框A”关联的图示部分的情况，第二表面15B的高度t’可以小于半导体芯片10的厚度t。在这种情况下，被布置在第二表面15B下面的半导体芯片10的侧表面(未示出)可以具有类似于矩形形状的常规半导体芯片的矩形拐角。与线A’和A”关联的半导体芯片10的不同形状可以通过选择相应的刻蚀次数(对于刻蚀、等离子刻蚀等的情况)或者被使用用于从半导体晶片分离半导体芯片10的激光的相应焦点(对于激光划切的情况)来实现。半导体芯片10的前侧面11的轮廓线12.1可以类似于图1B中的轮廓线12。此外，半导体芯片10的后侧面14的轮廓线12.2也可以类似于图1B中示出的轮廓线12。表面15A至15C可以被布置成分别大致垂直于半导体芯片10的前侧面11和后侧面14。
在图2B的示例中，半导体芯片10的侧表面15包括三个表面15A、15B、15C，其中每对连接的表面通过大于90°的内角被接合在一起。据此，半导体芯片10可以包括具有大于90°的内角的两个边缘。在另一示例中，侧表面15可以包括类似于表面15A、15B、15C(和关联的边缘)的任意数目的表面，其中每对连接的表面可以通过大于90°的内角被接合在一起。在这种情况下，半导体芯片10的前侧面11和后侧面14的轮廓线可以是如关于图1B描述的具有对应数目的线段的多边形线。
不同于图2B的半导体芯片10的半导体芯片可以是包括具有90°内角的横向边缘的矩形形状的(或立方形状的)。与这样的矩形边缘相比，图2B中的半导体芯片10的拐角区域是有斜角的。斜角形状可以降低在半导体芯片10的制造和/或操作期间可能出现的机械应力。
图2C示意性地图示了被包括在器件200中的半导体芯片10的另一示例性侧视图。类似于图2B，仅仅图示了全部半导体芯片10的一部分。半导体芯片10的侧表面15可以包括弯曲的表面。
例如，侧表面15可以包括第一表面15A、第二表面15B和第三表面15C。除了可能的起伏和/或缺陷以外，第一表面15A和第三表面15C可以是大致平面的，然而第二表面15B可以是弯曲的。第一表面15A可以大致垂直于第三表面15C。第二表面15B的高度可以再次对应于t或t’的值(见图2A和2B)。半导体芯片10的前侧面11的轮廓线12.1可以类似于图1C中的轮廓线12。此外，半导体芯片10的后侧面14的轮廓线12.2可以类似于图1C中的轮廓线12。表面15A至15C均可以大致垂直于半导体芯片10的前侧面11和后侧面14。
为了说明性目的，第一表面15A与第二表面15B之间的过渡和第二表面15B与第三表面15C之间的过渡由虚线F和G指示。在一个示例中，一个或两个过渡可以包括横向边缘。在另一示例中，一个或两个过渡可以是平滑的。直虚线C连接虚线F的端点与虚线G的端点。第一表面15A的上边缘与虚线C之间的内角α可以大于90°。类似地，虚线C与第三表面15C的上边缘之间的内角β可以大于90°。例如，α≈135°并且β≈135°。弯曲的第二表面15B的上边缘可以连接虚线F和G的端点。第二表面15B的曲率可以是稳定的或者可以变化。
在图2C的示例中，侧表面15包括仅仅一个弯曲的表面15B。在另一示例中，侧表面15可以包括连接虚线F和G的弯曲的任意数目的侧表面。
不同于图2C的半导体芯片10的半导体芯片可以是包括具有约90°内角的横向边缘的矩形形状的(或立方形状的)。与这样的横向边缘相比，图2C中的半导体芯片10的拐角区域是圆形的。圆形形状可以降低在半导体芯片10的制造和/或操作期间可能出现的机械应力。
图2B和图2C的侧表面可以被组合以形成半导体芯片10的另外的示例性侧表面。另外的示例性侧表面可以包括如关于图2C描述的任意数目的弯曲的表面和如关于图2B描述的具有大于90°的内角的任意数目的边缘的组合。
图2B和图2C只图示了全部半导体芯片10的一部分。全部的半导体芯片10可以包括如关于图2B和图2C描述的任意数目的斜角和圆形部分。例如，另外的示例性半导体芯片(未图示)可以是大致矩形形状的或者立方形状的，其中拐角均可以是如在图2B和图2C中图示的有斜角的或圆形的。
图2D示意性地图示了可以被包括在器件200中的另一示例性半导体芯片10。半导体芯片10可以类似于图2C的半导体芯片10，但是还可以类似于依照本公开的任何其它半导体芯片。相比于图2B和图2C，图2D的半导体芯片10包括可以被布置在半导体芯片10的前侧面11上的另外的结构13。例如，结构13可以包括光学可检测的对准结构和被配置用于支持对半导体芯片10的电子性质进行测量的结构中的至少一项。半导体芯片10可以包括任意数目的这样的结构13。
图2A至图2D的半导体芯片10可以通过任何适当的技术来制造。在这方面，侧表面15的至少一部分可以被刻蚀、等离子刻蚀或激光划切。用于制造依照本公开的器件的示例性方法关于图3A至图3E被描述。半导体芯片10的侧表面15可以包括从侧表面15延伸到半导体芯片10中的缺陷，其中缺陷可以具有小于约20μm(微米)的尺寸。进一步地，侧表面15可以包括起伏，其中起伏可以具有从约100纳米至约5μm(微米)的幅度。
图3A至图3E示意性地图示了用于制造依照本公开的器件的方法。通过所描述的方法获得的器件300的顶视图和侧视图分别被示出在图3D和3E中。
在图3A中，具有前侧面11和后侧面14的半导体晶片16可以被提供。半导体晶片16可以由任意的半导体材料制成，并且可以具有任意尺寸。在一个示例中，半导体晶片16的厚度t可以小于或等于100μm(微米)。在另一示例中，半导体晶片16的厚度t可以大于100μm(微米)，并且通过稍后从半导体晶片16的后侧面14移除半导体材料，半导体晶片16可以被减薄到小于或等于100μm(微米)的厚度。
图3B图示了半导体晶片16的一部分的顶视图。一个或多个半导体芯片(或者裸片)17可以被形成在半导体晶片16上。为了简单起见，仅仅示出了九个半导体芯片17。然而，被形成在半导体晶片16上的半导体芯片17的实际数目可以是任意的。制造半导体芯片17和被包括在其中的集成电路可以包括掺杂、离子注入、材料沉积、光刻图案形成等中的至少一项。划片线18可以被形成在半导体晶片16的前侧面11上。划片线18可以指示稍后半导体晶片16要被分离成个体半导体芯片17的位置。
在图3B的示例中，划片线18可以形成将半导体晶片16分成多个半导体芯片17的大致矩形的点阵。在另一示例中，点阵可以具有不同的形式，例如金刚石图案。在图3B的示例中，划片线18被图示为直线。然而，划片线18还可以是不同形状的。例如，划片线18中的一条或多条可以是弯曲的、波形的、起伏的等。划片线18可以被形成在半导体芯片17之间，并且可以相交于交叉点19。划片线18可以被形成使得半导体芯片17的轮廓线可以包括多边形线(其包括以大于90°的内角处被接合在一起的两条线段)。也就是说，半导体芯片17的拐角可以是有斜角的。例如，半导体芯片17的轮廓线可以类似于图1B中的半导体芯片的轮廓线12。因此关于图1B做出的描述还可以适用于图3B。
在进一步的示例中，划片线18可以被形成使得半导体芯片17的轮廓线可以包括弧形线。从而半导体芯片17的轮廓线可以类似于图1C中的轮廓线12。在又进一步的示例中，半导体芯片17的轮廓线可以包括至少一条多边形线(其包括以大于90°的内角被接合在一起的两条线段)和至少一条弧形线的组合。
在不同于图3B的半导体晶片16的半导体晶片(未图示)处，划片线18可以被布置使得半导体芯片17的拐角在交叉点19处可以是矩形的。这样的布置由图3B的左上侧上的交叉点19处的虚线指示，其中划片线18之间的交叉点19可以类似于矩形。例如，第一划片线18可以具有宽度w1，并且第二划片线18可以具有宽度w2，因此矩形交叉点的表面积可以对应于第一宽度w1和第二宽度w2的乘积。如可以从图3B中看到的，矩形表面积小于由具有斜角轮廓线的半导体芯片17形成的交叉点的表面积。
在图3C中，一个或多个(牺牲)结构20可以被布置在划片线18中的一条或多条中和/或在交叉点19中的一个或多个中。为了简单起见，仅仅图示了在交叉点19中的结构20。在图3C的示例中，结构20具有示例性矩形形式。然而，结构20的形状和布置可以是任意的。例如，图3C中的矩形结构20可以以任意角度旋转。在进一步的示例中，结构20中的一个或多个可以具有圆、条纹、正方形、梯形等的形状。此外，结构20的数目和精确定位可以是任意的。相比于包括矩形形状的半导体芯片的半导体晶片，由于半导体芯片17的斜角轮廓线，用于形成结构20的可用区域可以被增加。由于增加的区域，可以是可能的是，将可能通常被布置在各个半导体芯片17之间的划片线18中的结构20布置在交叉点19中。在一个示例中，半导体晶片16可以排它地包括交叉点19中的结构20，而不是在各个半导体芯片17之间的划片线18中。在这种情况下，划片线的宽度可以被降低到可能小于结构20的典型尺寸的宽度。
结构20可以包括一个或多个牺牲结构。在一个示例中，结构20可以包括监控结构(其可以例如包括PCM结构)。在进一步的示例中，结构20可以包括一个或多个辅助结构(其可以例如包括虚设沟槽和光学可检测的对准结构中的至少一项)。在又一示例中，结构20可以包括先前提到的结构的任意组合。
在另一动作中，半导体晶片16可以被分离成多个半导体芯片17(或者器件300)。示例性器件300被示出在图3D和图3E中。分离半导体芯片17可以包括至少刻蚀工艺、等离子刻蚀工艺、激光划切工艺等之一。具体地，用于分离半导体芯片17的技术可以被配置用于沿着划片线18来分离半导体芯片17。在半导体芯片17沿着划片线18被分离时，结构20可以被部分或完全破坏，使得在分离之后结构20未必被包括在半导体芯片17中。
图3D图示了示例性分离的器件300的顶视图。半导体芯片17的前侧面11的轮廓线12可以包括多边形线(其包括以大于90°的内角被接合在一起的两条线段)。半导体芯片17可以例如类似于图1B的半导体芯片10。在进一步的示例中，半导体芯片17的前侧面11的轮廓线12可以包括弧形线。在此，半导体芯片17可以类似于图1C的半导体芯片10。在又一示例中，半导体芯片17的前侧面的轮廓线可以包括多边形线(其包括以大于90°的内角被接合在一起的两条线段)和弧形线的组合。一般而言，器件300的半导体芯片17可以类似于任一先前描述的依照本公开的半导体芯片。从而关于前述图做出的说明还可以适用于器件300。
图3E图示了示例性分离的器件300的侧视图。半导体芯片17的侧表面可以包括具有大于90°的内角α的至少一个边缘。半导体芯片17可以例如类似于图2B的半导体芯片10。在另一示例中，半导体芯片17的侧表面可以包括弯曲的表面。在这种情况下，半导体芯片17可以类似于图2C的半导体芯片10。在又一示例中，半导体芯片17的侧表面可以包括弯曲的表面和具有大于90°的内角的边缘。
所描述的方法可以包括未明确图示在本文中的另外的动作。在可选动作中，器件300可以组装有另外的电子部件。在另外的可选动作中，器件300或者包括器件300的组件可以由封装材料封装。在另外的可选动作中，如关于图1D和图2D描述的一个或多个结构13可以被形成在半导体芯片17的前侧面11上。
如果技术上可能，关于图3A至图3E描述的动作的先后顺序可以被交换。还有，所描述的动作中的至少两个可以至少部分地同时执行。例如，在半导体晶片16上形成半导体芯片17的动作(见图3B)可以在形成牺牲结构20的动作(见图3C)之前或者之后或者与之至少部分地同时执行。
尽管本公开的具体特征或方面可能已经仅关于若干实施方式之一被公开，但是这些特征或方面可以与如对于任何给定的或具体应用可能是期望和有利的其它实施方式的一个或多个其它特征或方面组合。此外，在术语“包含”、“具有”、“含有”或者其其它变体被使用在详细的说明书或权利要求中的程度上，这些术语旨在于以类似于术语“包括”的方式包括。还有，术语“示例性”只意为示例，而不是最好的或最佳的。还要理解的是，为了简单的目的和便于理解，本文中描述的特征和/或元件利用相对于彼此的具体尺寸被图示，并且实际尺寸可以大幅不同于本文中图示的尺寸。
虽然具体的示例已经被图示和描述在本文中，本领域普通技术人员将理解的是，各种备选和/或等效实施方式可以代替示出和描述的具体方面，而不脱离本公开的范围。该申请旨在涵盖本文中讨论的具体方面的任何改写或变化。因此，旨在本公开仅仅由权利要求及其等效物来限制。

Claims (20)

1.一种器件，包括：
半导体芯片，其中所述半导体芯片的前侧面的轮廓线包括多边形线和弧形线中的至少一项，所述多边形线包括以大于90°的内角被接合在一起的两条线段。
2.根据权利要求1所述的器件，其中所述半导体芯片的所述前侧面包括掺杂区域、电部件和集成电路中的至少一项。
3.根据权利要求1所述的器件，其中所述半导体芯片包括后侧面和从所述后侧面延伸到所述前侧面的侧表面，其中所述侧表面包括弯曲的表面和具有大于90°的内角的边缘中的至少一项。
4.根据权利要求1所述的器件，其中所述半导体芯片包括后侧面和从所述后侧面延伸到所述前侧面的侧表面，其中所述侧表面的至少一部分被刻蚀、等离子刻蚀或者激光划切。
5.根据权利要求1所述的器件，其中所述半导体芯片包括后侧面和从所述后侧面延伸到所述前侧面的侧表面，其中从所述侧表面延伸到所述半导体芯片中的缺陷具有小于20微米的尺寸。
6.根据权利要求1所述的器件，其中所述半导体芯片包括后侧面和从所述后侧面延伸到所述前侧面的侧表面，其中所述侧表面包括具有在100纳米与5微米之间的幅度的起伏。
7.根据权利要求1所述的器件，其中所述半导体芯片的厚度小于或等于100微米。
8.根据权利要求1所述的器件，其中所述半导体芯片包括功率半导体。
9.根据权利要求1所述的器件，进一步包括：
邻近所述多边形线和弧形线中的至少一项被布置的光学可检测的对准结构。
10.根据权利要求1所述的器件，进一步包括：
被配置用于支持对所述半导体芯片的电子性质进行测量并且邻近所述多边形线和弧形线中的至少一项被布置的结构。
11.一种器件，包括：
半导体芯片，所述半导体芯片包括前侧面、后侧面和从所述后侧面延伸到所述前侧面的侧表面，其中所述侧表面包括弯曲的表面和具有大于90°的内角的边缘中的至少一项。
12.根据权利要求11所述的器件，其中所述侧表面的高度小于所述半导体芯片的厚度。
13.一种方法，包括：
在半导体晶片上形成至少一个半导体芯片；一级
分离所述至少一个半导体芯片，其中经分离的半导体芯片的前侧面的轮廓线包括多边形线和弧形线中的至少一项，所述多边形线包括以大于90°的内角被接合在一起的两条线段。
14.根据权利要求13所述的方法，其中分离所述半导体芯片包括刻蚀、等离子刻蚀和激光划切中的至少一项。
15.根据权利要求13所述的方法，其中分离所述半导体芯片包括：
在所述半导体晶片上形成划片线，其中所述划片线的轮廓线包括所述多边形线和弧形线中的至少一项；和
沿着所述划片线分离所述至少一个半导体芯片。
16.根据权利要求13所述的方法，进一步包括：
形成具有第一宽度的第一划片线；以及
形成与所述第一划片线交叉并且具有第二宽度的第二划片线，其中所述第一划片线和第二划片线的交叉面积大于所述第一宽度和所述第二宽度的乘积。
17.根据权利要求16所述的方法，进一步包括：
在所述交叉区域中布置监控结构。
18.根据权利要求17所述的方法，其中所述监控结构包括工艺控制监控结构。
19.根据权利要求16所述的方法，进一步包括：
在所述交叉区域中布置辅助结构。
20.根据权利要求19所述的方法，其中所述辅助结构包括虚设沟槽和光学可检测的对准结构中的至少一项。
CN201410450086.8A 2013-09-06 2014-09-05 半导体器件和用于制造半导体器件的方法 Active CN104517906B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/020,117 US9443807B2 (en) 2013-09-06 2013-09-06 Semiconductor device and method for manufacturing a semiconductor device
US14/020,117 2013-09-06

Publications (2)

Publication Number Publication Date
CN104517906A true CN104517906A (zh) 2015-04-15
CN104517906B CN104517906B (zh) 2017-08-11

Family

ID=52478693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410450086.8A Active CN104517906B (zh) 2013-09-06 2014-09-05 半导体器件和用于制造半导体器件的方法

Country Status (3)

Country Link
US (1) US9443807B2 (zh)
CN (1) CN104517906B (zh)
DE (1) DE102014112644A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950208A (zh) * 2017-12-21 2019-06-28 成都海存艾匹科技有限公司 适合划片且能避免裂痕的半导体晶粒

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103341692A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 切割不规则图形基板的方法和显示装置
US10685883B1 (en) * 2019-05-02 2020-06-16 Winbond Electronics Corp. Method of wafer dicing and die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
CN1762053A (zh) * 2003-03-13 2006-04-19 Pdf全解公司 具有非矩形单元片的半导体晶片
US20110241174A1 (en) * 2008-12-17 2011-10-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US7214568B2 (en) * 2004-02-06 2007-05-08 Agere Systems Inc. Semiconductor device configured for reducing post-fabrication damage
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
US8946902B2 (en) * 2013-02-21 2015-02-03 Infineon Technologies Austria Ag Device and method for manufacturing a device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1762053A (zh) * 2003-03-13 2006-04-19 Pdf全解公司 具有非矩形单元片的半导体晶片
CN1713354A (zh) * 2004-06-22 2005-12-28 恩益禧电子股份有限公司 半导体晶片和半导体器件的制造工艺
US20110241174A1 (en) * 2008-12-17 2011-10-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950208A (zh) * 2017-12-21 2019-06-28 成都海存艾匹科技有限公司 适合划片且能避免裂痕的半导体晶粒

Also Published As

Publication number Publication date
CN104517906B (zh) 2017-08-11
US20150069394A1 (en) 2015-03-12
US9443807B2 (en) 2016-09-13
DE102014112644A1 (de) 2015-03-12

Similar Documents

Publication Publication Date Title
TWI485802B (zh) 子欄位增強的全域對準
JP5466820B2 (ja) 半導体基板、及び半導体装置の製造方法
US8525277B2 (en) MEMS device
Landesberger et al. New dicing and thinning concept improves mechanical reliability of ultra thin silicon
TWI709183B (zh) 半導體測試結構及其形成方法
US9356092B2 (en) Semiconductor device and method for manufacturing a semiconductor device
JP2018109613A (ja) リードフレームを備えた集積回路パッケージ
CN104517906A (zh) 半导体器件和用于制造半导体器件的方法
US8030180B2 (en) Method of manufacturing a semiconductor device
US20170294577A1 (en) Magnetic sensor and method of manufacturing the same
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
US10921349B2 (en) Piezoelectric package-integrated current sensing devices
US9211626B2 (en) Semiconductor device and grinding method of semiconductor device
JP5278147B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
TW201519403A (zh) 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法
JP2014070962A (ja) 圧力センサ素子
CN115513084B (zh) 用于电迁移测试的虚置结构
TWI764376B (zh) 檢測結構及其製造方法，利用檢測結構的半導體結構檢測方法
JP2008166351A (ja) 半導体装置
CN108701624B (zh) 半导体装置的制造方法以及半导体装置
TWI675213B (zh) 磁性感測器及其製造方法
CN114512414A (zh) 测试结构及其制造方法，利用测试结构的半导体结构测试方法
KR20150145413A (ko) 센서 패키지 및 그 제조 방법
JP2014157866A (ja) 半導体装置およびその製造方法
CN104377190B (zh) 用于监控集成电路工艺中多晶硅层光刻对准偏差的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant