CN108701624B - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN108701624B
CN108701624B CN201680082698.3A CN201680082698A CN108701624B CN 108701624 B CN108701624 B CN 108701624B CN 201680082698 A CN201680082698 A CN 201680082698A CN 108701624 B CN108701624 B CN 108701624B
Authority
CN
China
Prior art keywords
film
film thickness
measurement wiring
thickness measurement
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680082698.3A
Other languages
English (en)
Other versions
CN108701624A (zh
Inventor
川崎裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108701624A publication Critical patent/CN108701624A/zh
Application granted granted Critical
Publication of CN108701624B publication Critical patent/CN108701624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

在半导体晶片(1)形成多个半导体元件(5)。在对多个半导体元件(5)进行划分的切割线(6、7)之上形成膜厚测量用配线图案(3、4)。在半导体元件(5)及膜厚测量用配线图案(3、4)之上形成SOG膜(10)。对膜厚测量用配线图案(3、4)的中央部之上的SOG膜(10)的膜厚进行测量。膜厚测量用配线图案(3、4)是长边与切割线(3、4)平行的长方形图案。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及形成SOG膜的半导体装置的制造方法以及半导体装置。
背景技术
作为用于制造半导体装置的晶片工艺工序之一，具有SOG(Spin on Glass)膜形成工序(例如，参照专利文献1)。SOG膜主要用于缓和在配线之上形成的层间绝缘膜的台阶或填埋配线间的槽。SOG膜具有粘性，一边旋转硅晶片一边进行涂覆，为了调整膜厚，在涂覆后再次旋转而成膜。为了晶片工艺的品质管理，需要对SOG膜的膜厚进行测量。
SOG膜的膜厚測量是通过对配线和SOG膜的不同的光的反射率进行计算而对配线之上的SOG膜的膜厚进行测量来实施的。膜厚测量用配线图案通常不配置在芯片内部，而是配置在切割线之上。为了增加每个晶片的芯片获取数、提高生产率，切割线的宽度需要设为所需最小限度。
专利文献1：日本特开2007-329248号公报
发明内容
SOG膜的膜厚是在配线图案的中央部进行测量的。但是，由于SOG膜成膜时的晶片旋转所引起的离心力，SOG膜向图案的外侧移动，图案中央部的膜厚测量点的SOG膜被薄膜化。在离心力弱的晶片中央部，SOG膜的移动比较少而成为厚膜，越是离心力强的晶片外周，SOG膜的移动越大而成为薄膜。因此，存在下述问题，即，膜厚具有同心圆状的晶片面内依赖性，不能稳定地测量膜厚。
本发明就是为了解决上述课题而提出的，其目的在于得到能够稳定地测量膜厚的半导体装置的制造方法。
本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：在半导体晶片形成多个半导体元件的工序；在对所述多个半导体元件进行划分的切割线之上形成膜厚测量用配线图案的工序；在所述半导体元件及所述膜厚测量用配线图案之上形成SOG膜的工序；以及对所述膜厚测量用配线图案的中央部之上的所述SOG膜的膜厚进行测量的工序，所述膜厚测量用配线图案是长边与所述切割线平行的长方形图案。
发明的效果
在本发明中，膜厚测量用配线图案是长边与切割线平行的长方形图案。由此，能够相对于图案的长度方向抑制薄膜化，因此，能够稳定地测量SOG膜的膜厚。
附图说明
图1是表示本发明的实施方式1涉及的半导体晶片的俯视图。
图2是图1的由虚线包围的1个单元块(Shot)的放大俯视图。
图3是沿图2的Ⅰ－Ⅱ的剖视图。
图4是对比例涉及的半导体晶片的1个单元块的放大俯视图。
图5是沿图4的Ⅰ－Ⅱ的剖视图。
图6是表示在对比例中施加有离心力的状态的剖视图。
图7是表示对比例的膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。
图8是表示本发明的实施方式1的第一膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。
图9是表示本发明的实施方式1的第二膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。
图10是表示本发明的实施方式2涉及的半导体晶片的1个单元块的放大俯视图。
图11是表示本发明的实施方式2的膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置的制造方法进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1
图1是表示本发明的实施方式1涉及的半导体晶片的俯视图。在半导体晶片1之上以矩阵状配置有多个单元块2。图2是图1的由虚线包围的1个单元块的放大俯视图。图1的其他的单元块2的结构也与图2相同。图3是沿图2的Ⅰ－Ⅱ的剖视图。图3示出第一膜厚测量用配线图案3的剖面，但第二膜厚测量用配线图案4的剖面也同样如此。参照这些图对本实施方式涉及的半导体装置的制造方法进行说明。
首先，在半导体晶片1形成多个半导体元件5。此处，由相互正交的第一和第二切割线6、7划分出多个半导体元件5。然后，在半导体晶片1之上形成第一层间绝缘膜8。然后，在第一和第二切割线6、7之上，将由金属等构成的第一和第二膜厚测量用配线图案3、4各自通过成膜-加工工序形成。
然后，在半导体元件5、第一以及第二膜厚测量用配线图案3、4之上，依次形成第二层间绝缘层9和SOG膜10。然后，计算第一、第二膜厚测量用配线图案3、4和SOG膜10的不同的光的反射率，各自测量第一和第二膜厚测量用配线图案3、4的中央部之上的SOG膜10的膜厚。然后，经由沿第一和第二切割线6、7劈开等工序而制造本实施方式的半导体装置。
接着，与对比例进行比较，更详细地说明本实施方式的膜厚测量方法。图4是对比例涉及的半导体晶片的1个单元块的放大俯视图。图5是沿图4的Ⅰ－Ⅱ的剖视图。对比例中，膜厚测量用配线图案11是正方形图案。图6是表示在对比例中施加有离心力的状态的剖视图。由于成膜时的晶片旋转所引起的离心力，SOG膜10向图案的外侧移动，图案中央部的膜厚测量点的SOG膜10被薄膜化。图7是表示对比例的膜厚测量用配线图案11的中央部之上的SOG膜的膜厚面内倾向的俯视图。在离心力弱的晶片中央部，SOG膜10的移动比较少而成为厚膜，越是离心力强的晶片外周，SOG膜10的移动越大而成为薄膜。
与此相对，本实施方式中，第一和第二膜厚测量用配线图案3、4各自是长边与第一和第二切割线6、7平行的长方形图案。通过使配线图案的长度方向足够长，从而配线图案之上的SOG膜10的绝对量增加，相对于由于离心力而沿长度方向流向配线图案外侧的SOG膜10的量，在配线图案之上残留的SOG膜10的量增加。因此，能够相对于图案的长度方向抑制薄膜化。
图8是表示本发明的实施方式1的第一膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。相对于半导体晶片1的中央部在与第一切割线6平行的3点/9点方向，第一膜厚测量用配线图案3的中央部之上的SOG膜10是厚膜。图9是表示本发明的实施方式1的第二膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。相对于半导体晶片1的中央部在与第二切割线7平行的12点/6点方向，第二膜厚测量用配线图案4的中央部之上的SOG膜10是厚膜。在这些区域，SOG膜10没有被薄膜化，成为相对于半导体晶片1的中央部来说均匀的膜厚。
因此，本实施方式中，在半导体晶片1的中央部以及位于3点/9点方向的半导体晶片1的外周部，测量第一膜厚测量用配线图案3之上的SOG膜10的膜厚。并且，在半导体晶片1的中央部以及位于12点/6点方向的半导体晶片1的外周部，测量第二膜厚测量用配线图案4之上的SOG膜10的膜厚。由此，能够在半导体晶片1的中央部和12点、3点、6点、9点方向的外周部这面内5点处稳定地测量SOG膜10的膜厚。
实施方式2
图10是本发明的实施方式2涉及的半导体晶片的1个单元块的放大俯视图。本实施方式中，膜厚测量用配线图案12是配置在第一和第二切割线6、7相交叉的区域的十字形图案。
图11是表示本发明的实施方式2的膜厚测量用配线图案的中央部之上的SOG膜的膜厚面内倾向的俯视图。在12点/6点方向和3点/9点方向，膜厚测量用配线图案12的中央部之上的SOG膜10是厚膜。在这些区域，SOG膜10没有被薄膜化，成为相对于半导体晶片1的中央部来说均匀的膜厚。
因此，本实施方式中，在半导体晶片1的中央部、位于12点/6点方向的半导体晶片1的外周部、以及位于3点/9点方向的半导体晶片1的外周部，对膜厚测量用配线图案12之上的SOG膜10的膜厚进行测量。由此，能够在半导体晶片1的中央部、和12点、3点、6点、9点方向的外周部这面内5点处稳定地测量SOG膜10的膜厚。另外，能够通过1次测量而对这些膜厚进行测量，因此能够简化工序。
另外，半导体晶片1不限定于由硅形成，也可以由与硅相比带隙大的宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料或者金刚石。这种由宽带隙半导体形成的功率半导体元件的耐电压性、容许电流密度高，因此能够小型化。通过使用该小型化的元件，从而也能够使安装了该元件的半导体模块小型化。另外，由于元件的耐热性高，因此能够将散热器的散热鳍片小型化，能够将水冷部空冷化，所以能够使半导体模块进一步小型化。另外，由于元件的电力损耗低且效率高，因此能够将半导体模块高效率化。
标号的说明
1半导体晶片，5半导体元件，6、7切割线，3、4、12膜厚测量用配线图案，10SOG膜

Claims (8)

1.一种半导体装置的制造方法，其特征在于，具有下述工序：
在半导体晶片形成多个半导体元件的工序；
在对所述多个半导体元件进行划分的切割线之上形成膜厚测量用配线图案的工序；
在所述半导体元件及所述膜厚测量用配线图案之上形成层间绝缘膜的工序；
在形成所述层间绝缘膜的工序之后，一边使所述半导体晶片旋转一边在所述半导体元件及所述膜厚测量用配线图案之上涂覆形成SOG膜的工序；以及
对所述膜厚测量用配线图案的中央部之上的所述SOG膜的膜厚进行测量的工序，
所述膜厚测量用配线图案是长边与所述切割线平行的长方形图案。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述切割线具有相互正交的第一和第二切割线，
所述膜厚测量用配线图案具有长边与所述第一切割线平行的第一膜厚测量用配线图案和长边与所述第二切割线平行的第二膜厚测量用配线图案，
分别对所述第一和第二膜厚测量用配线图案的中央部之上的所述SOG膜的膜厚进行测量。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
在所述半导体晶片的中央部及相对于所述半导体晶片的中央部位于与所述第一切割线平行的方向的所述半导体晶片的外周部，对所述第一膜厚测量用配线图案之上的所述SOG膜的膜厚进行测量，
在所述半导体晶片的中央部及相对于所述半导体晶片的中央部位于与所述第二切割线平行的方向的所述半导体晶片的外周部，对所述第二膜厚测量用配线图案之上的所述SOG膜的膜厚进行测量。
4.一种半导体装置的制造方法，其特征在于，具有下述工序：
在半导体晶片形成多个半导体元件的工序；
在对所述多个半导体元件进行划分的切割线之上形成膜厚测量用配线图案的工序；
在所述半导体元件和所述膜厚测量用配线图案之上形成SOG膜的工序；以及
对所述膜厚测量用配线图案的中央部之上的所述SOG膜的膜厚进行测量的工序，
所述切割线具有相互正交的第一和第二切割线，
所述膜厚测量用配线图案是配置在第一和第二切割线相交叉的区域的十字形图案。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
在所述半导体晶片的中央部、相对于所述半导体晶片的中央部位于与所述第一切割线平行的方向的所述半导体晶片的外周部、以及相对于所述半导体晶片的中央部位于与所述第二切割线平行的方向的所述半导体晶片的外周部，对所述膜厚测量用配线图案之上的所述SOG膜的膜厚进行测量。
6.一种半导体装置，其具有：
第一切割线，其沿第一方向配置；
第二切割线，其沿与所述第一方向正交的第二方向配置；
第一层间绝缘膜，其在所述第一切割线以及所述第二切割线之上配置；
第一膜厚测量用配线图案，其在所述第一切割线之上经由所述第一层间绝缘膜配置，由长边与所述第一方向平行的长方形的大于或等于1个图案构成；
第二膜厚测量用配线图案，其在所述第二切割线之上经由所述第一层间绝缘膜配置，由长边与所述第二方向平行的长方形的大于或等于1个图案构成；
第二层间绝缘膜，其配置在所述第一膜厚测量用配线图案以及所述第二膜厚测量用配线图案之上；以及
SOG膜，其在所述第一膜厚测量用配线图案以及所述第二膜厚测量用配线图案之上经由所述第二层间绝缘膜配置，具有与所述第一膜厚测量用配线图案以及所述第二膜厚测量用配线图案不同的光的反射率。
7.根据权利要求6所述的半导体装置，其中，
所述第一膜厚测量用配线图案配置在所述半导体装置的中央部和外周部，所述第二膜厚测量用配线图案配置在所述半导体装置的中央部和外周部。
8.根据权利要求6或7所述的半导体装置，其中，
所述第一膜厚测量用配线图案或所述第二膜厚测量用配线图案中的至少1个是配置在所述第一切割线以及所述第二切割线相交叉的区域的十字形图案。
CN201680082698.3A 2016-03-01 2016-03-01 半导体装置的制造方法以及半导体装置 Active CN108701624B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056271 WO2017149662A1 (ja) 2016-03-01 2016-03-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108701624A CN108701624A (zh) 2018-10-23
CN108701624B true CN108701624B (zh) 2023-03-21

Family

ID=59742594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082698.3A Active CN108701624B (zh) 2016-03-01 2016-03-01 半导体装置的制造方法以及半导体装置

Country Status (5)

Country Link
US (2) US10553500B2 (zh)
JP (1) JP6593524B2 (zh)
CN (1) CN108701624B (zh)
DE (1) DE112016006543T5 (zh)
WO (1) WO2017149662A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204101A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 半導体ウエハ
JP2002083792A (ja) * 2000-09-06 2002-03-22 Sony Corp 半導体装置の製造方法及び半導体装置
JP2003051470A (ja) * 2001-08-06 2003-02-21 Fujitsu Ltd 半導体装置の製造方法、マスクパターンの設計方法およびプログラム
JP2007329248A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 測長用モニター
JP2010066546A (ja) * 2008-09-11 2010-03-25 Sharp Corp 配線基板製造装置、配線基板における絶縁膜の欠損修正判定方法、絶縁膜の欠損の修正を判定するプログラム、及び、当該プログラムを記録した記録媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219922A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001127014A (ja) * 1999-10-27 2001-05-11 Fujitsu Ltd 半導体装置及びその製造方法
JP4817907B2 (ja) * 2006-03-22 2011-11-16 Ｏｋｉセミコンダクタ株式会社 レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法
KR100791340B1 (ko) * 2006-09-04 2008-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8680653B2 (en) 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
JP2010287845A (ja) 2009-06-15 2010-12-24 Renesas Electronics Corp 半導体集積回路装置の製造方法
US8884400B2 (en) * 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
KR20170041378A (ko) * 2015-10-07 2017-04-17 삼성전자주식회사 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법
JP6617045B2 (ja) * 2016-02-02 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204101A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 半導体ウエハ
JP2002083792A (ja) * 2000-09-06 2002-03-22 Sony Corp 半導体装置の製造方法及び半導体装置
JP2003051470A (ja) * 2001-08-06 2003-02-21 Fujitsu Ltd 半導体装置の製造方法、マスクパターンの設計方法およびプログラム
JP2007329248A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 測長用モニター
JP2010066546A (ja) * 2008-09-11 2010-03-25 Sharp Corp 配線基板製造装置、配線基板における絶縁膜の欠損修正判定方法、絶縁膜の欠損の修正を判定するプログラム、及び、当該プログラムを記録した記録媒体

Also Published As

Publication number Publication date
CN108701624A (zh) 2018-10-23
JP6593524B2 (ja) 2019-10-23
JPWO2017149662A1 (ja) 2018-09-20
US20180315669A1 (en) 2018-11-01
DE112016006543T5 (de) 2018-11-15
US11037840B2 (en) 2021-06-15
US20200075433A1 (en) 2020-03-05
US10553500B2 (en) 2020-02-04
WO2017149662A1 (ja) 2017-09-08

Similar Documents

Publication Publication Date Title
US11439037B2 (en) Jet vectoring fluid impingement cooling using pivoting nozzles
US20130069205A1 (en) Semiconductor wafer and processing method therefor
US20130313711A1 (en) Semiconductor Device And A Method Of Manufacturing Same
US7858406B2 (en) Semiconductor device test structures and methods
US11024538B2 (en) Hardened plug for improved shorting margin
EP3971961A1 (en) Direct bonding in microelectronic assemblies
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
US9455188B2 (en) Through silicon via device having low stress, thin film gaps and methods for forming the same
US20200075473A1 (en) High density package substrate formed with dielectric bi-layer
US20170294577A1 (en) Magnetic sensor and method of manufacturing the same
CN108701624B (zh) 半导体装置的制造方法以及半导体装置
US7358153B2 (en) Method for cutting junction board, and chip
US20090008799A1 (en) Dual mirror chips, wafer including the dual mirror chips, multi-chip packages, methods of fabricating the dual mirror chip, the wafer, and multichip packages, and a method for testing the dual mirror chips
CN114203679A (zh) 微电子组件中的直接接合界面处的电容器和电阻器
US11295954B2 (en) Manufacturing method for a semiconductor device including a polysilicon resistor
CN108788940B (zh) 化学机械研磨设备工艺能力的监控方法
US9443807B2 (en) Semiconductor device and method for manufacturing a semiconductor device
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
US8471335B2 (en) Semiconductor structure with alignment control mask
WO2018111289A1 (en) Interconnects provided by subtractive metal spacer based deposition
US20020036505A1 (en) Evaluating pattern for measuring an erosion of a semiconductor wafer polished by a chemical mechanical polishing
US10163674B2 (en) Circular support substrate for semiconductor
KR100548723B1 (ko) 막 두께 측정용 패턴이 형성된 반도체 웨이퍼 및 이를이용한 웨이퍼의 막 두께 측정방법
US20230118952A1 (en) Heat sink with adaptive curvature to mitigate thermal runaway for a circuit component
KR20040058651A (ko) 모니터링 포인트가 형성된 반도체 웨이퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant