JP2007329248A - 測長用モニター - Google Patents

測長用モニター Download PDF

Info

Publication number
JP2007329248A
JP2007329248A JP2006158490A JP2006158490A JP2007329248A JP 2007329248 A JP2007329248 A JP 2007329248A JP 2006158490 A JP2006158490 A JP 2006158490A JP 2006158490 A JP2006158490 A JP 2006158490A JP 2007329248 A JP2007329248 A JP 2007329248A
Authority
JP
Japan
Prior art keywords
film
insulating film
length measurement
interlayer insulating
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006158490A
Other languages
English (en)
Other versions
JP4878926B2 (ja
Inventor
Yuichi Inaba
裕一 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006158490A priority Critical patent/JP4878926B2/ja
Publication of JP2007329248A publication Critical patent/JP2007329248A/ja
Application granted granted Critical
Publication of JP4878926B2 publication Critical patent/JP4878926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】コンタクトホールの径を調べるための測長用モニターの信頼性を向上させることを目的とする。
【解決手段】半導体基板10に絶縁膜11を介して金属層6を設ける。当該金属層6は複数の列をなすようにして形成する。当該金属層6上を含めた半導体基板10の表面上にはSOG(Spin On Glass)膜13を含む層間絶縁膜15を形成する。隣り合う金属層6の間にスペースがあることから、当該スペースによって金属層6上のSOG膜13の厚みは従来の測長用モニターに比して薄く形成される。そして、金属層6上の層間絶縁膜15の膜圧をLSI内部の配線パターン上の層間絶縁膜と同等にすることができ、実際の配線パターン上のコンタクトホールと近い条件の測長用コンタクトホールが形成される。
【選択図】図3

Description

本発明は、LSIのコンタクトホールの径を調べるための測長用モニターに関するものである。
半導体装置の製造においては、配線やコンタクトをはじめとする様々なパターンが形成されるが、これらのパターンが実際どのように形成されているかを知る必要がある。それには実際のLSI内で形成されているパターンを測長することが確実な方法である。しかしながら、この方法によると個々のLSIごとに測長しなければならないので作業が煩雑となる。
そこで、LSI形成領域間のスクライブライン上に、LSIに実際に形成されているパターンの模擬パターンを形成し、その寸法をSEM(Scanning Electron Microscope:走査型電子顕微鏡)を用いて測長することが行われている。この方法によれば、1枚のウェハーに模擬パターンを数個設けてそれを測長すればよいので、実際のパターンを測長する場合に比して作業が省力化する。このような模擬パターンを測長用モニターと称する。
図4は従来の測長用モニター100の周囲を示す平面図であり、図5は図4に係る測長用モニター100の部分拡大図である。
この測長用モニター100は図4に示すように、ウェハ上のLSI形成領域101の間に設けられたスクライブライン102上に形成されている。そして、図5に示すように例えば5行×5列に配列された25個の測長用コンタクトホール103と、当該25個の測長用コンタクトホール103とは離間して形成された一つの測長用コンタクトホール104が形成されている。そして、測長用コンタクトホール103,104の下方には金属層105が、測長用モニター100のほぼ全面に渡り一様に形成されている。金属層105は平面的に見た場合、例えば縦×横が24μm×14μmの長方形を構成している。
図5のY−Y線に沿った断面構造について図6を参照しながら説明する。
図6に示すように半導体基板110の上に絶縁膜111を介してアルミニウム等から成る金属層105が形成されている。また、金属層105上にはPE‐TEOS膜112,SOG(Spin On Glass)膜113,PE‐TEOS膜114がそれぞれ順に積層して形成されている。これらの層間絶縁膜をまとめて層間絶縁膜115とし、その金属層105上の膜厚をLとする。なお、PE‐TEOS膜112,114は、TEOS(テトラ・エチル・オルソシリケート)を用いてプラズマCVD法により形成された層間絶縁膜である。SOG膜113は、シリコン化合物をアルコール等の溶媒に溶かした液を半導体基板110上に回転塗布した後、熱処理で溶媒を蒸発させた酸化膜である。
そして、金属層105の所定領域上には、金属層105の表面を一部露出させる測長用コンタクトホール104が形成されている。測長用コンタクトホール104は、層間絶縁膜115上に所定の開口部を有したレジスト膜を形成し、当該レジスト膜をマスクとして層間絶縁膜115をエッチングすることで形成される。
本願と関連する技術は、例えば以下の特許文献に記載されている。
特開平7−297252号公報
測長用モニターに形成される測長用コンタクトホールは、LSI形成領域に形成されたコンタクトホールと完全に同じパターン(開口径や深さ)であることが、測長結果の信頼性を向上させる上で好ましい。
しかしながら、上述した従来の測長用モニターの構造であると、図6に示すように金属層105上のSOG膜113の膜厚Tが厚くなり過ぎてしまう傾向があり、これにより測長用コンタクトホールの径のサイズが、実際の配線パターン上のコンタクトホールの径よりも小さくなってしまっていた。このため、測長用コンタクトホールが実際のコンタクトホールの模擬パターンとはいえず、測長の精度が劣化するという問題があった。なお、ここでいう実際の配線パターンとは、詳しく言えばLSIの最小デザインルールに従って形成された配線パターンである。
そこで本発明は、測長用モニターの測長結果の信頼性を向上させることを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の測長用モニターは、半導体基板上に形成された金属層と、前記金属層上に形成されたSOG膜を含む層間絶縁膜と、前記層間絶縁膜を貫通し、前記金属層に至る測長用コンタクトホールとを備え、前記金属層は複数の列を成すようにして形成されていることを特徴とする。
また、本発明の測長用モニターは、前記金属層の幅が、前記半導体基板上のLSIの最小デザインルールの配線パターンの幅と実質的に同じであることを特徴とする。
本発明の測長用モニターでは、一つの測長用モニターに対して金属層を一様に形成するのではなく、複数の列を成すようにして形成されている。そのため、隣り合う金属層の列の間にも層間絶縁膜の一部が形成され、従来の構造に比して金属層上の層間絶縁膜の膜厚が厚くなることを抑えることができる。従って、金属層上の層間絶縁膜の膜厚をLSI内部の配線パターン上の層間絶縁膜の膜厚と同等にすることができる。そして、測長用コンタクトホールを、LSI形成領域に形成された実際のコンタクトホールに近い状態で形成することができ、測長結果の信頼性を向上させることができる。
次に、本発明の最良の実施形態に係る測長用モニターについて図面を参照しながら説明する。図1は本実施形態の測長用モニター1の周囲を示す平面図であり、図2は図1に係る測長用モニター1の部分拡大図である。
この測長用モニター1は図1に示すように、ウェハ上のLSI形成領域2の間に設けられたスクライブライン3上に形成されている。なお、測長用モニター1は設計に応じてスクライブライン上に形成されなくてもよい。なお、LSI形成領域2には例えばMOSトランジスタや配線パターン等の素子が多数形成されている。
そして、例えば5行×5列に配列された25個の測長用コンタクトホール4と、当該25個の測長用コンタクトホール4とは離間して形成された単一の測長用コンタクトホール5が形成されている。これらの測長用コンタクトホール4,5は、LSI形成領域2に形成された実際のコンタクトホールの径がデザインルールに従ったものであるか否かを測長するためのホールである。
測長用コンタクトホール4は、多数の近接したコンタクトホールが形成されているようなデバイス素子と非常に近い条件を擬似的に再現し、かかる条件が反映された測長結果を得るために設けられている。一方、単一の測長用コンタクトホール5は、コンタクトホールがまばらに形成されているようなデバイス素子と非常に近い条件を擬似的に再現し、かかる条件が反映された測長結果を得るために設けられている。
測長用コンタクトホール4,5の下方にはLSI形成領域2に形成された実際の配線パターンと同様の幅を有する金属層6が複数の列を成すように形成されている。
次に、図3を参照しながら測長用モニター1の断面構造について説明する。図3は図2のX−X線に沿った断面図である。
半導体基板10上に絶縁膜11(例えば酸化シリコン膜やシリコン窒化膜)が形成されている。そして、半導体基板10上には絶縁膜11を介してアルミニウム(Al)や銅(Cu)等から成る金属層6が形成されている。金属層6上には第1の層間絶縁膜としてのPE‐TEOS膜12、第2の層間絶縁膜としてのSOG膜13、第3の層間絶縁膜としてのPE‐TEOS膜14がこの順に積層されている。これらの層間絶縁膜をまとめて層間絶縁膜15とし、その金属層6上の膜厚をMとする。
そして、上述した層間絶縁膜15を貫通し、金属層6の表面に至る測長用コンタクトホール5が形成されている。
以下、測長用モニター1の製造方法について説明する。
まず、半導体基板10上に絶縁膜11を形成した後、CVD法,スパッタリング法その他の成膜方法により金属層6となるアルミニウムや銅等の層を全面に形成する。
次に、不図示のレジスト層をマスクとしてエッチングすることで、図2及び図3に示すように複数の列を成す金属層6が形成される。なお、隣合う金属層6間に一定のスペースがあり、当該スペースに層間絶縁膜の一部が形成される構成であればそのパターニングデザインは特に限定されない。金属層6の列の幅は例えば2μmであり、隣り合う金属層6の間のスペースは例えば1μmである。なお、金属層6の列の幅はLSI形成領域2の最小デザインルールによって形成された配線パターンと実質的に同じになるように形成することが、測長用コンタクトホールのパターン(径や深さ)を実際のコンタクトホールに近くすることができ、測長の精度を向上させる上で好ましい。
なお、金属層6の各列の幅は全て同じであってもよいし、それぞれの幅に変化をもたせても良い。これによって、金属層の幅とコンタクトホールのパターンの関係を調べることもできる。
次に、PE‐TEOS膜12,SOG膜13,PE‐TEOS膜14を順に形成する。このうち、PE‐TEOS膜12,14は、TEOS(テトラ・エチル・オルソシリケート)を用いたプラズマCVD法により形成された層間絶縁膜である。SOG膜13は、シリコン化合物をアルコール等の溶媒に溶かした液を半導体基板10上に回転塗布した後、熱処理で溶媒を蒸発させることで形成された層間絶縁膜である。
ここで、上述のとおり下地の金属層6は従来と異なりいくつかの列を成すように形成され、その間にスペースがある。そのため、SOG膜13は隣り合う金属層6の間にも形成され、金属層6上に形成されるSOG膜13の膜厚は従来構造(図6参照)の膜厚Tに比べて非常に薄く形成される。そして、層間絶縁膜15の膜厚MはSOG膜13の影響を受けず、従来構造の膜厚Lに比して薄く形成される。
次に、測長用コンタクトホール4,5の形成領域に開口を有するレジスト層を形成し、当該レジスト層をマスクとして各層間絶縁膜をエッチングし、金属層6の表面を露出させる測長用コンタクトホール4,5が形成される。層間絶縁膜15の膜厚が従来構造に比して薄くなっているので、測長用コンタクトホールの径のサイズが深さ方向に行くほど小さくなることを抑え、実際の配線パターン上に形成されたコンタクトホールに近い測長用コンタクトホールを形成することができる。
このように本実施形態では、従来のように一様に形成するのではなく金属層6をいくつかの列を成すように設け、これによって金属層6上に形成されるSOG膜の膜厚の厚みを薄くしている。そのため、測長用コンタクトホールの径のサイズが小さくなるという問題を防止することができる。また、従来の構造に比して金属層上の層間絶縁膜の膜厚をLSI内部の配線パターン上の層間絶縁膜の膜厚と同等にすることができ、実際の配線パターン上のコンタクトホールと近い条件の測長用コンタクトホールが形成できる。従って、本実施形態の測長用モニターを用いることで、測長結果の信頼性が向上する。
なお、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。
本発明の実施形態に係る測長用モニターを説明する平面図である。 本発明の実施形態に係る測長用モニターを説明する平面図である。 本発明の実施形態に係る側長用モニターを説明する断面図である。 従来の測長用モニターを説明する平面図である。 従来の測長用モニターを説明する平面図である。 従来の測長用モニターを説明する断面図である。
符号の説明
1 測長用モニター 2 LSI形成領域 3 スクライブライン
4 測長用コンタクトホール 5 測長用コンタクトホール 6 金属層
10 半導体基板 11 絶縁膜 12 PE‐TEOS膜 13 SOG膜
14 PE‐TEOS膜 15 層間絶縁膜 100 測長用モニター
101 LSI形成領域 102 スクライブライン
103 測長用コンタクトホール 104 測長用コンタクトホール
105 金属層 110 半導体基板 111 絶縁膜
112 PE‐TEOS膜 113 SOG膜 114 PE‐TEOS膜
115 層間絶縁膜

Claims (3)

  1. 半導体基板上に形成された金属層と、
    前記金属層上に形成されたSOG膜を含む層間絶縁膜と、
    前記層間絶縁膜を貫通し、前記金属層に至る測長用コンタクトホールとを備え、
    前記金属層は複数の列を成すようにして形成されていることを特徴とする測長用モニター。
  2. 前記金属層の幅は、前記半導体基板上のLSIの最小デザインルールの配線パターンの幅と実質的に同じであることを特徴とする請求項1に記載の測長用モニター。
  3. 前記層間絶縁膜は、第1のTEOS膜,前記SOG膜,第2のTEOS膜をこの順に積層して成ることを特徴とする請求項1または請求項2に記載の測長用モニター。
JP2006158490A 2006-06-07 2006-06-07 測長用モニター Expired - Fee Related JP4878926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158490A JP4878926B2 (ja) 2006-06-07 2006-06-07 測長用モニター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006158490A JP4878926B2 (ja) 2006-06-07 2006-06-07 測長用モニター

Publications (2)

Publication Number Publication Date
JP2007329248A true JP2007329248A (ja) 2007-12-20
JP4878926B2 JP4878926B2 (ja) 2012-02-15

Family

ID=38929525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158490A Expired - Fee Related JP4878926B2 (ja) 2006-06-07 2006-06-07 測長用モニター

Country Status (1)

Country Link
JP (1) JP4878926B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701624A (zh) * 2016-03-01 2018-10-23 三菱电机株式会社 半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08128812A (ja) * 1994-10-31 1996-05-21 Sanyo Electric Co Ltd 測長用モニター
JPH10163317A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005109436A (ja) * 2003-07-25 2005-04-21 Matsushita Electric Ind Co Ltd 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08128812A (ja) * 1994-10-31 1996-05-21 Sanyo Electric Co Ltd 測長用モニター
JPH10163317A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005109436A (ja) * 2003-07-25 2005-04-21 Matsushita Electric Ind Co Ltd 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701624A (zh) * 2016-03-01 2018-10-23 三菱电机株式会社 半导体装置的制造方法
US10553500B2 (en) 2016-03-01 2020-02-04 Mitsubishi Electric Corporation Method of manufacturing semiconductor apparatus
US11037840B2 (en) 2016-03-01 2021-06-15 Mitsubishi Electric Corporation Method of manufacturing semiconductor apparatus including measuring a film thickness of an SOG film
CN108701624B (zh) * 2016-03-01 2023-03-21 三菱电机株式会社 半导体装置的制造方法以及半导体装置

Also Published As

Publication number Publication date
JP4878926B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
JP5117791B2 (ja) 半導体装置
JP5697842B2 (ja) 半導体装置の製造方法及びこれに用いるsoq基板
JP2006005288A (ja) 半導体装置
JP2005109145A (ja) 半導体装置
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
JP2008027934A (ja) 半導体装置及びその製造方法
US20070258637A1 (en) Overlay Mark Arrangement for Reducing Overlay Shift
JP2009049034A (ja) 半導体装置
US20070290204A1 (en) Semiconductor structure and method for manufacturing thereof
JP6025190B2 (ja) Sram
JP4878926B2 (ja) 測長用モニター
JP5501668B2 (ja) 半導体装置の製造方法、半導体チップ及び半導体ウェハ
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2007049067A (ja) 半導体ウェハおよびレチクル
JPWO2006098023A1 (ja) 半導体装置及びその製造方法
US8129791B2 (en) Semiconductor device having a contact plug and manufacturing method thereof
US20090267142A1 (en) Semiconductor device and method of manufacturing same
JP5504311B2 (ja) 半導体装置およびその製造方法
US6765296B2 (en) Via-sea layout integrated circuits
JP2007048849A (ja) 半導体装置
JP4239985B2 (ja) 半導体装置の製造方法
JP5481928B2 (ja) 配線層レイアウト方法及び半導体装置
JPH06112102A (ja) 半導体装置
JP2007116041A (ja) 半導体装置の製造方法及び半導体装置
JP2008060213A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees