JP2007048849A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007048849A JP2007048849A JP2005230150A JP2005230150A JP2007048849A JP 2007048849 A JP2007048849 A JP 2007048849A JP 2005230150 A JP2005230150 A JP 2005230150A JP 2005230150 A JP2005230150 A JP 2005230150A JP 2007048849 A JP2007048849 A JP 2007048849A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- pcm
- pad
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 本番チップにPCMを設けても、チップサイズが増大しないようにする。
【解決手段】 製造工程の不良解析用のPCM22は半導体装置21のチップ内に埋め込まれている。PCM22の測定用のパッド12はチップの側面に設けられている。半導体装置21は各層が積層されて構成され、パッド12はその積層構造の最上層のメタルより下層に位置するメタルで形成されている。
【選択図】 図2
【解決手段】 製造工程の不良解析用のPCM22は半導体装置21のチップ内に埋め込まれている。PCM22の測定用のパッド12はチップの側面に設けられている。半導体装置21は各層が積層されて構成され、パッド12はその積層構造の最上層のメタルより下層に位置するメタルで形成されている。
【選択図】 図2
Description
本発明は、LSIなどの半導体装置に関する。
特許文献1には、ボンディングパッドの下にプロセスコントロールモニタ(PCM:Process Control Monitor)を配置し、測定のためのパッドはスクライブライン上に置いた構造が開示されている。
特許文献2には、解析用のパッドを本番チップ内に配置することによって、本番チップの面積に影響を与えることなく、パッドを増やすことができる点が開示されている。
特許文献3には、パッドをスクライブライン上に置き、ダイシングにより側面を使うことができる技術について開示されている。
特開2002−313864公報
特開2003−100824公報
特開2001−332579公報
特許文献2には、解析用のパッドを本番チップ内に配置することによって、本番チップの面積に影響を与えることなく、パッドを増やすことができる点が開示されている。
特許文献3には、パッドをスクライブライン上に置き、ダイシングにより側面を使うことができる技術について開示されている。
半導体装置の製造に際し、製造工程の不良解析を行うために半導体装置にPCMを設けることは、LSIなどの半導体装置の出来具合を確認するために非常に重要である。また、LSIの微細化・高集積化により、不良解析は増々、難しくなってきているので、PCMの重要性は高くなってきている。
通常、PCMは、図1に示すようなスクライブライン31上に配置されている(図1の符号Aの領域を参照)。このため、エリア的にサイズの制限があり、十分なPCMを配置できなかった。また、ダイシング後、1つのチップになってからは測定できないため、解析が困難であった。
このため、スクライブライン31を除去した後の本番チップ32にPCMを設けることも行われている(図1の符号B、Cの領域を参照)。
しかしながら、この場合には、各チップ単位での解析は可能であるものの、その分だけチップサイズが大きくなってしまう問題がある。
また、近年、パッドの下に、種々回路やデバイスを配置する技術が使われている。
これらの事情を考慮すると、チップサイズを増大させることなく、チップ単位で容易に解析できるPCMを半導体装置に設ける必要がある。
そこで、本発明の目的は、本番チップにPCMを設けても、チップサイズが増大しないようにすることである。
通常、PCMは、図1に示すようなスクライブライン31上に配置されている(図1の符号Aの領域を参照)。このため、エリア的にサイズの制限があり、十分なPCMを配置できなかった。また、ダイシング後、1つのチップになってからは測定できないため、解析が困難であった。
このため、スクライブライン31を除去した後の本番チップ32にPCMを設けることも行われている(図1の符号B、Cの領域を参照)。
しかしながら、この場合には、各チップ単位での解析は可能であるものの、その分だけチップサイズが大きくなってしまう問題がある。
また、近年、パッドの下に、種々回路やデバイスを配置する技術が使われている。
これらの事情を考慮すると、チップサイズを増大させることなく、チップ単位で容易に解析できるPCMを半導体装置に設ける必要がある。
そこで、本発明の目的は、本番チップにPCMを設けても、チップサイズが増大しないようにすることである。
請求項1に記載の発明は、製造工程の不良解析用のプロセスコントロールモニタがチップ内に埋め込まれ、前記プロセスコントロールモニタの測定用のパッドが前記チップの側面に設けられている半導体装置を特徴とする。
請求項2に記載の発明は、請求項1に記載の半導体装置において、各層が積層されて構成され、前記パッドは前記積層構造の最上層のメタルより下層に位置するメタルで形成されていることを特徴とする。
請求項2に記載の発明は、請求項1に記載の半導体装置において、各層が積層されて構成され、前記パッドは前記積層構造の最上層のメタルより下層に位置するメタルで形成されていることを特徴とする。
請求項1に記載の発明によれば、PCMの測定用のパッドがチップの側面に設けることでチップサイズの増大を防ぐことができる。
請求項2に記載の発明によれば、PCMの測定用のパッドをチップの下層に位置するメタルで形成することで、PCMの測定用が本番回路に影響を与えないようにすることができる。
請求項2に記載の発明によれば、PCMの測定用のパッドをチップの下層に位置するメタルで形成することで、PCMの測定用が本番回路に影響を与えないようにすることができる。
以下、本発明を実施するための最良の一形態について説明する。
図1は、プロセスコントロールモニタ(PCM)の配置例を示す平面図である。
A、B、Cの各領域にある従来例の構成については前述のとおりであり、詳細な説明は省略する。図1において、Dの領域には、本実施形態の半導体装置を示している。図2は、本実施形態の半導体装置の拡大平面図であり、図3は、図2のX−X’拡大縦断面図である。図2において、円内は半導体装置のチップ内に設けられたPCMを示している。
半導体装置21において、PCM22は、ボンディングパッドとなるメタル配線10の下のチップ内に埋め込まれている。符号3は拡散層、符号4はゲート電極である。PCM22の測定用のパッド12は、半導体装置21のチップ側面に設けられている。そのため、チップサイズの増大を抑えることができる。なお、符号11は絶縁膜である。
パッド12は各層が積層されて形成された半導体装置21の最上層のメタルではなく、この最上層のメタルより下層に位置するメタルが使用されている。これにより、PCM22の測定が本番回路に影響を与えないようにすることができる。
図1は、プロセスコントロールモニタ(PCM)の配置例を示す平面図である。
A、B、Cの各領域にある従来例の構成については前述のとおりであり、詳細な説明は省略する。図1において、Dの領域には、本実施形態の半導体装置を示している。図2は、本実施形態の半導体装置の拡大平面図であり、図3は、図2のX−X’拡大縦断面図である。図2において、円内は半導体装置のチップ内に設けられたPCMを示している。
半導体装置21において、PCM22は、ボンディングパッドとなるメタル配線10の下のチップ内に埋め込まれている。符号3は拡散層、符号4はゲート電極である。PCM22の測定用のパッド12は、半導体装置21のチップ側面に設けられている。そのため、チップサイズの増大を抑えることができる。なお、符号11は絶縁膜である。
パッド12は各層が積層されて形成された半導体装置21の最上層のメタルではなく、この最上層のメタルより下層に位置するメタルが使用されている。これにより、PCM22の測定が本番回路に影響を与えないようにすることができる。
次に、半導体装置21の製造方法について説明する。
図4、図5は、半導体装置21の製造方法について説明する工程図である。
なお、図4、図5の(a)〜(e)は、いずれも左図が図2のX−X’断面図、右図が同Y−Y’断面図である。
[第1工程]
図4(a)に示すように、まず、周知の技術によりシリコン基板1上にデバイスを形成する。すなわち、符号2は素子分離の絶縁膜で、符号3は拡散層、符号4はゲート電極、符号5はメタル配線である。このメタル配線5は、材料としてAlやCuなどが用いられ、2000〜8000Å程度の厚さを有している。右図において、右のメタル配線5(符号5a)は内部回路、左のメタル配線5(符号5b)はパッドとなる。実施例の図ではダマシン法によるメタル配線5の埋め込みの構造をとっているが、通常のメタル配線構造でもかまわない。また、各配線間は絶縁膜として色々な種類の酸化膜などが使用されるが、ここでは図示を省略する。
[第2工程]
図4(b)に示すように、図4(a)の構造に、Viaホール6と上部メタル配線7とを形成する。これらの厚さは2000〜8000Å程度であり、通常のプロセス技術で形成することができる。これらの配線はCuやAlなどの他にTi/TiNなどの材料を積層して使用されるが、ここでは図示を省略する。
[第3工程]
図4(c)に示すように、図4(b)の構造に、第2工程の場合と同様に、上部Viaホール8と配線9を形成する。本例では側面パッドは3層分を使う例を図示しているが、PCMの測定時にパッド5bの面積は大きいほど接触に対して有利なので、できるだけ多くのメタル層を使うことが望ましい。
図4、図5は、半導体装置21の製造方法について説明する工程図である。
なお、図4、図5の(a)〜(e)は、いずれも左図が図2のX−X’断面図、右図が同Y−Y’断面図である。
[第1工程]
図4(a)に示すように、まず、周知の技術によりシリコン基板1上にデバイスを形成する。すなわち、符号2は素子分離の絶縁膜で、符号3は拡散層、符号4はゲート電極、符号5はメタル配線である。このメタル配線5は、材料としてAlやCuなどが用いられ、2000〜8000Å程度の厚さを有している。右図において、右のメタル配線5(符号5a)は内部回路、左のメタル配線5(符号5b)はパッドとなる。実施例の図ではダマシン法によるメタル配線5の埋め込みの構造をとっているが、通常のメタル配線構造でもかまわない。また、各配線間は絶縁膜として色々な種類の酸化膜などが使用されるが、ここでは図示を省略する。
[第2工程]
図4(b)に示すように、図4(a)の構造に、Viaホール6と上部メタル配線7とを形成する。これらの厚さは2000〜8000Å程度であり、通常のプロセス技術で形成することができる。これらの配線はCuやAlなどの他にTi/TiNなどの材料を積層して使用されるが、ここでは図示を省略する。
[第3工程]
図4(c)に示すように、図4(b)の構造に、第2工程の場合と同様に、上部Viaホール8と配線9を形成する。本例では側面パッドは3層分を使う例を図示しているが、PCMの測定時にパッド5bの面積は大きいほど接触に対して有利なので、できるだけ多くのメタル層を使うことが望ましい。
[第4工程]
図4(d)に示すように、図4(c)の構造に、最上層のボンディングのためのメタル配線10を形成する。これは、下層はAlであってもCuであっても、全てAlを使用し、膜厚は5000〜20000Å程度となる。
[第5工程]
図5(e)に示すように、図4(d)の構造に、チップ保護のための絶縁膜11を窒化膜や酸化膜/窒化膜との積層膜で形成し、その膜厚は5000〜20000Å程度となる。その後、メタル配線5aの開口部をエッチング技術により形成するが、この時、スクライブライン上の酸化膜も同時に除去され(残りが本番チップ領域となる)、チップの側面にパッド12が開口する。
図4(d)に示すように、図4(c)の構造に、最上層のボンディングのためのメタル配線10を形成する。これは、下層はAlであってもCuであっても、全てAlを使用し、膜厚は5000〜20000Å程度となる。
[第5工程]
図5(e)に示すように、図4(d)の構造に、チップ保護のための絶縁膜11を窒化膜や酸化膜/窒化膜との積層膜で形成し、その膜厚は5000〜20000Å程度となる。その後、メタル配線5aの開口部をエッチング技術により形成するが、この時、スクライブライン上の酸化膜も同時に除去され(残りが本番チップ領域となる)、チップの側面にパッド12が開口する。
次に、図6を参照してPCM22の測定方法について説明する。すなわち、PCM22を測定するには、図6(b)(c)の符号14、15に示すように、直接ワイヤーボンディングや針当てをすることも可能であるが、チップ側面のパッド12の厚さはそれほど厚くないので、図6(a)に符号13で示すように、FIBにてパッドを追加で加工すると、更に測定は容易になる。これらはウェハでもチップでも可能である。
12 パッド、21 半導体装置、22 PCM
Claims (2)
- 製造工程の不良解析用のプロセスコントロールモニタがチップ内に埋め込まれ、前記プロセスコントロールモニタの測定用のパッドが前記チップの側面に設けられていることを特徴とする半導体装置。
- 各層が積層されて構成され、前記パッドは前記積層構造の最上層のメタルより下層に位置するメタルで形成されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005230150A JP2007048849A (ja) | 2005-08-08 | 2005-08-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005230150A JP2007048849A (ja) | 2005-08-08 | 2005-08-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007048849A true JP2007048849A (ja) | 2007-02-22 |
Family
ID=37851449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005230150A Pending JP2007048849A (ja) | 2005-08-08 | 2005-08-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007048849A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212871A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体発光装置およびその製造方法 |
-
2005
- 2005-08-08 JP JP2005230150A patent/JP2007048849A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012212871A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体発光装置およびその製造方法 |
US8614455B2 (en) | 2011-03-23 | 2013-12-24 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
US9401343B2 (en) | Method of processing a semiconductor wafer | |
JP2005109145A (ja) | 半導体装置 | |
US8648444B2 (en) | Wafer scribe line structure for improving IC reliability | |
US7399698B2 (en) | Semiconductor device and method of manufacturing the same | |
US6683329B2 (en) | Semiconductor device with slot above guard ring | |
JP2006210631A (ja) | 半導体装置 | |
US20240038689A1 (en) | Structure and Method for Sealing a Silicon IC | |
US20070290204A1 (en) | Semiconductor structure and method for manufacturing thereof | |
US20200303268A1 (en) | Semiconductor device including residual test pattern | |
TW531776B (en) | Metal pad structure suitable for connection pad and inspection pad | |
JP4675147B2 (ja) | 半導体装置 | |
US10090215B2 (en) | System and method for dual-region singulation | |
JP2006318988A (ja) | 半導体装置 | |
JP2007048849A (ja) | 半導体装置 | |
JP4759229B2 (ja) | 半導体装置 | |
JPH0677315A (ja) | 半導体装置 | |
JP2011014821A (ja) | 半導体装置およびその製造方法 | |
JP3941645B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体製造方法 | |
JPH09129524A (ja) | 半導体装置の製造方法 | |
JP2006120962A (ja) | 半導体装置及びその製造方法 | |
JP5037159B2 (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ | |
KR20000067291A (ko) | 반도체 소자의 스크라이브 라인 | |
TW200903681A (en) | Test IC structure | |
JP2006203143A (ja) | 半導体装置 |