JP4704792B2 - 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 - Google Patents

Description

本発明は、薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置に関し、詳しくは、イメージセンサのような半導体素子を実装可能な薄膜付きガラス基板に関する。

赤外線カットフィルター付きガラスにイメージセンサが実装された半導体装置としては、図１１（従来例１）に示すように、特開２００２−３２９８５０号公報（特許文献１）のものが公知である。この半導体装置は、プリント基板２００上にイメージセンサーチップ１０１がワイヤーボンディング２０３を介して接続されている。センサーチップ１０１を搭載した基板２００は、接着層２０４を介して赤外線カットフィルター付きガラス板２０１で封止される。赤外線カットフィルター付きガラス板２０１は透過率の高い平坦なガラス板上に赤外線カットフィルターとして金属膜と絶縁膜が５〜５０層にわたって積層されたものである。赤外線カットフィルター付きガラス板２０１は、１枚の大きなサイズのガラス板の表面に赤外線カットフィルターが成膜されたものを、イメージセンサチップのサイズに応じて切断したものである。

また、図１２（従来例２）に示すように、ガラス基板１１７上に金属薄膜による配線パターン１１６を形成してガラス基板自身をプリント基板として用い、接着剤に導電性接着剤１１４を用いてイメージセンサ１１１の電極と接合するＣＯＧ(チップ・オン・グラス)と呼ばれる構造の半導体装置が特開平１１−１２１６５３号公報（特許文献２）に開示されている。

上記のような薄膜を表面に有するガラス基板の切断方法としては、図１３に示すように、例えば赤外線カットフィルターである薄膜２０１ｂ側よりダイシングと呼ばれる切断機で薄膜２０１ｂとガラス基板２０１ａを一括して切断する手法や、図１４に示すように、ガラス基板２０１ａの裏面にスクライブと呼ばれるブレードで傷（スクライブ溝）を入れ、スクライブ加工時にガラス基板２０１ａに対して極めて深い垂直クラックを形成し、その後ガラス基板２０１ａと薄膜２０１ｂを同時に、ブレイクと呼ばれる物理的な力で分断する手法が用いられている。

特開２００２−３２９８５０号公報 特開平１１−１２１６５３号公報

しかしながら、前述したような薄膜を有するガラス基板では、ガラス基板と薄膜との熱的性質の差によるストレスが大きく、切断前のガラス基板が数ミリも反る場合があり、切断時のアライメント（位置決め）や、金属薄膜を配線としてパターンニング加工する際に悪影響を及ぼし、はなはだ加工精度を悪化させるものであった。

また、図１５に示すように、イメージセンサ３０１が複数個形成された半導体ウェハ３００上に切断前の赤外線カットフィルター３０２ｂを有するガラス基板３０２ａを一括して貼り付けようとする場合は、ガラス基板３０２ａの反り量に応じて、下地のイメージセンサ３０１との位置ずれが大きくなる問題、ガラス面とイメージセンサ３０１の距離が場所により異なるため、所望のギャップ長が得られず、イメージセンサ３０１とガラス基板３０２ａが水平に貼り合わせできない問題、イメージセンサ３０１毎にガラス基板３０２ａとの接着強度にばらつきが生じ、品質にばらつきが生じる問題等が発生し、一括貼り付けが困難であった。

また、図１３に示すダイシング方式による薄膜付きガラス基板の切断においては、ダイシング時に薄膜（赤外線カットフィルター）２０１ｂにラテラル（横方向）クラックが発生するため、切断ピッチのマージンを大きくとる必要があるとともに、ダイシングによる切断面積（切り代）が大きいため切断ロスが大きい問題がある。また、図１４に示すスクライブ−ブレーク方式では、ガラス基板２０１ａの裏面にスクライブ溝の形成による厚み方向に対する浸透処理（メディアンクラック）により、薄膜２０１ｂまでガラス基板２０１ａにクラックを形成しても、薄膜２０１ｂと共にガラス基板２０１ａをブレイクにより切断する段階で薄膜２０１ｂの結晶方向にしたがって薄膜２０１ｂの切断位置が位置ずれしたり、薄膜２０１ｂ（特に金属膜の場合）が展延し、最悪の場合は薄膜２０１ｂが引っ張られることによりガラス基板２０１ａに新たなストレスを発生させる原因となる。

本発明は上記問題点に鑑み、ガラス基板上の薄膜による応力を緩和し、ガラス基板の反り量を低減し、薄膜の加工精度の向上を図ること、複数個の半導体素子を有する半導体ウェハとの高精度な貼り合わせを可能にすること、および、半導体ウェハと貼り合わせた薄膜付きガラス基板にダメージを与えることなく切断することを可能とする膜薄膜付きガラス基板およびその製造方法を提供することを課題とする。

かくして、本発明によれば、ガラス基板の表面に該基板の反りを低減するための溝を１つ以上形成する工程と、前記溝を有するガラス基板の前記表面に薄膜を成膜する工程とを有し、前記ガラス基板に溝を形成する工程において、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０の溝を形成し、前記薄膜を形成する工程において、スパッタリング法により薄膜材料をガラス基板面に対して斜めに入射させて、溝の内面に形成される薄膜部分の最小膜厚／ガラス基板表面に形成される薄膜部分の膜厚の比で表される段差被覆係数が０の薄膜を形成する薄膜付きガラス基板の製造方法が提供される。
本発明の別の観点によれば、基板の反りを低減するための溝を表面に１つ以上有するガラス基板と、このガラス基板の表面および溝内面に形成された薄膜とを備え、前記溝は、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０であり、前記薄膜は、溝内面に形成された薄膜部分の最小膜厚／ガラス基板表面に形成された薄膜部分の膜厚の比で表される段差被覆係数が０である薄膜付きガラス基板が提供される。
また、本発明のさらに別の観点によれば、上記薄膜付きガラス基板と、この薄膜付きガラス基板に接着部を介して接合された複数の半導体素子を有する半導体ウェハとを備えた半導体装置モジュールが提供される。
また、本発明のさらに別の観点によれば、上記半導体装置モジュールを薄膜付きガラス基板の溝の位置で切断してなる半導体装置が提供される。

本発明の薄膜付きガラス基板およびその製造方法によれば、ガラス基板に溝を設けたことにより、切断前の薄膜付きガラス基板の反り量が、薄膜付きガラス基板を溝の位置で切断してなる薄膜付きガラス基板単位の反り量と同程度に低減される。その結果、切断前において薄膜にパターンニングを要する場合はパターニング加工精度が向上すると共に、薄膜付きガラス基板を、複数の半導体素子を有する半導体ウェハに一括貼り合せする場合には、半導体素子との貼り付け加工精度を大幅に改善することが可能となる。さらに、一括貼り合わせの後の切断においても、溝内面の薄膜の段差被覆係数が０．５以下と低く、段差被覆性が低いため、切断時のダイシング作業における薄膜部分のラテラルクラックの発生が溝部分で防止される。また、スクライブ−ブレーク処理による切断工程においても、薄膜の切断が溝内部で確実に行なわれ、薄膜の展延が無く、ガラスに新たなストレスを加えることが無い。また、溝はアスペクト比が１〜１０と大きいため、溝内に段差被覆係数０．５以下の薄膜を容易に形成することができる。
また、例えばＳｉ基板とガラス基板とＩＲカットフィルタ膜等の膜は熱膨張係数が異なり、一般的にＩＲカットフィルタ膜は金属酸化膜系で高温で成膜される場合が多く、その場合にガラス基板に圧縮応力がかかり、同様にＳｉ基板にも応力がかかり、その影響でＳｉ基板に形成されている素子にダメージが加わるが、本発明によればこのような素子へのダメージを低減することができる。

図１は本発明の薄膜付きガラス基板の実施の形態１を示す正面断面図であり、図２は図１の部分拡大断面図である。
図１および２に示すように、本発明の薄膜付きガラス基板１は、基板の反りを低減するための溝２を表面に１つ以上有するガラス基板３と、このガラス基板３の表面および溝内面に形成された薄膜４とを備え、前記溝２は、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０であり、前記薄膜４は、溝内面に形成された薄膜部分の最小膜厚／ガラス基板表面に形成された薄膜部分の膜厚の比で表される段差被覆係数が０．５以下であることを特徴としている。
この薄膜付きガラス基板１は、ガラス基板３の表面に該基板の反りを低減するための溝２を１つ以上形成する工程と、前記溝２を有するガラス基板３の前記表面に薄膜４を成膜する工程とを有し、前記ガラス基板３に溝２を形成する工程において、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０の溝を形成し、前記薄膜４を形成する工程において、溝の内面に形成される薄膜部分の最小膜厚／ガラス基板表面に形成される薄膜部分の膜厚の比で表される段差被覆係数が０．５以下の薄膜を形成する薄膜付きガラス基板の製造方法により製造することができる。

この実施の形態１の薄膜付きガラス基板１の場合、溝２の断面形状は、底面と側面がほぼ垂直（テーパ角約０°）に交わり、かつ、アスペクト比（溝の深さ／溝底部の幅）が１の正方形であり、溝２の内面に形成されている薄膜４の一部が、溝２の側面の底面近傍位置で切断（断線）しているため、溝２の内面に形成された薄膜部分の最小膜厚は０であり、したがって段差被覆係数は０である。
このようにガラス基板３の表面に溝２を設け、溝２を有する面に薄膜４を成膜する目的は、ガラス基板３の反り量の低減と、薄膜４の溝２での被覆性を低下させることによる応力緩和を図り、従来問題となっていた切断時のダイシング作業における薄膜部分のラテラルクラックの発生を溝部分で防止し、あるいはスクライブ−ブレーク処理による切断工程において薄膜の展延を防止して、薄膜にダメージを与えずに切断できるようにすると共に、ガラスに新たなストレスがかからないようにすること等にある。これについて、詳しくは後述する。

ガラス基板３に溝２を形成する方法としては、ガラス基板３の表面に公知のフォトリソグラフィー技術によりレジストパターンを形成し、ドライエッチングまたはウエットエッチングにより形成する方法、レーザー加工法、金属刃によるスクライブ加工法等が挙げられるが、上記の目的のために高アスペクト比およびテーパ角の小さな溝を形成できれば、特に限定されるものではない。なお、アスペクト比およびテーパ角についても、詳しくは後述する。

この薄膜付きガラス基板１は、図３に示すように、複数個の半導体素子６を有する半導体ウェハ７に接着部８にて貼り合わせ、チップサイズに切断して半導体装置を構成する場合に適用することができる。なお、図３に示す半導体ウェハ７において、２点鎖線は各半導体素子６の境界を表している。
ここで、半導体ウェハ７としては、例えば、シリコン基板に複数のイメージセンサや、トランジスタ、メモリ等の素子が形成されたものを挙げることができる。したがって、本発明の薄膜付きガラス基板１は、イメージセンサを有する半導体ウェハに貼り合わせる場合には、薄膜４が例えば赤外線カットフィルターである保護ガラスに適用される。また、イメージセンサに加え発光ダイオード等の素子を有する半導体ウェハに貼り合わせる場合には、薄膜４が例えば金属配線であるプリント基板に適用することができる。この場合、金属配線を素子に対向させてガラス基板を半導体ウェハに貼り合せることができる（図示省略）。

このような保護ガラスやプリント基板としての薄膜付きガラス基板１において、ガラス基板３は厚さ０．３〜２ｍｍの一般的なものを用いることができる。
また、薄膜４は、公知のスパッタ法により形成することができ、その膜厚は、薄膜の目的、溝の形状、大きさ等によっても異なるが、溝深さの５０％より厚いと溝に巣が生じ、上部で薄膜がつながってしまうので好ましくない。
具体的に、薄膜が赤外線カットフィルターである場合の膜厚は３〜５μｍとすることができる。その形成方法は、公知のスパッタ法により例えば厚さ０．１μｍ程度の金属酸化膜と絶縁膜（例えばＳｉＯ₂）を交互に５〜５０層にわたって積層して形成することができる。また、薄膜が金属配線である場合、スパッタ法により例えば厚さ０．１〜１μｍ程度の銅膜またはアルミニウム膜を形成することができる。

半導体装置ウェハ７は複数の半導体素子６（イメージセンサ）を例えばマトリックス状に有しており、薄膜付きガラス基板１の溝２は各素子６の境界に位置するよう平面視格子状に形成されており、チップサイズに分割するための分割用溝を兼ねている。また、薄膜付きガラス基板１は、半導体ウェハ７のサイズと略等しいサイズに形成されている。接着部８は、半導体装置モジュール９を各素子６毎のチップサイズに分割する際に干渉しないように、半導体ウェハ７の外周付近および各素子６の境界付近に点状または包囲状に形成されている。

また、本発明の薄膜付きガラス基板は、図４の実施の形態２に示すように、ガラス基板３の裏面における溝２の対応位置に、物理的な外力を加えることによりガラス基板３を溝２の位置で割ることができるようにするための浅いスクライブ溝５を有するものであってもよい。なお、実施の形態２におけるその他の構成は実施の形態１と同様であり、実施の形態１の薄膜付きガラス基板と同様の構成要素には同一の符号を付している。

次に、薄膜付きガラス基板１の溝２の目的、作用、効果について、一般的な硼珪酸ガラス基板と赤外線カットフィルター膜との組合せの場合の実験結果とシュミレーション結果に基づいて説明する。
ガラス基板と薄膜のストレスは、薄膜自身が持つ真性応力およびガラスと薄膜との熱的性質（熱膨張係数）の差に依存するところが大きい。図５は、それを表すグラフである。すなわち、図５は、溝無しのガラス基板に薄膜を形成した場合の、正方形のガラス基板の大きさと反り量（●）、曲率半径（◆）および一辺が１００ｍｍの正方形ガラス基板に溝有りの反り量（◎）についてのグラフを示す。なお、図５における曲率半径（◆）を示すグラフは、溝無しのガラス基板と溝有りのガラス基板の両方に共通のグラフである。
なお、この場合、薄膜付きガラス基板は以下の条件で作製されたものが使用された。
ガラス基板：厚さ０．５ｍｍ
溝：縦横の各ピッチ５ｍｍの格子状、溝底部の幅：２０μｍ、溝深さ：２０μｍ、アスペクト比：１
薄膜：厚さ０．１μｍの金属酸化膜と厚さ０．１μｍの絶縁膜をスパッタ法により交互に積層した赤外線カットフィルター

図５から判るように、溝無しのガラス基板の反り量は、一辺の長さ（正方形の面積）に比例して顕著に大きくなっているが、曲率半径はほとんど変化がない。
溝無しのガラス基板では、一辺の長さが１００ｍｍの場合に２ｍｍ以上も反っているため、図４で示したごとくイメージセンサを複数有する半導体ウェハと貼り合わせると、センター部と周辺部で２ｍｍのギャップ長が生じてしまう。また、２ｍｍの反り量はアークタンジェントより１°以上の角度であり、一辺が１００ｍｍに対する水平方向の位置ずれは２０μｍの位置ずれとなる。ガラス基板が一辺５ｍｍの場合は反り量は１／２０の０．１ｍｍであり、位置ずれも１μｍで収まる。
これに対し、溝有りのガラス基板は、図５に示すように一辺の長さが大きくなっても曲率半径はほぼ一定であり、正方形の一辺が１００ｍｍの場合の反り量は０．２ｍｍ（溝無しの場合の１／１０）に収まることが確認でき、理論上の０．１ｍｍに近い結果が得られ、実用できるレベルであることが確認できた。今回の実験ではアスペクト比が１のトレンチに対するスパッタ法による成膜形成であり、全ての溝で完全に薄膜が切断されてないこともあり、完全に切断された場合には理論上の０．１ｍｍになると推測される。このように、薄膜付きガラス基板の反り量の低減には、ガラス基板の一面に溝を形成し、かつ、溝を有する表面に薄膜を形成することが有効であり、反り量の低減により、半導体ウェハと貼り合わせる場合の精度を大幅に向上することができると共に、薄膜をパターニングする場合（例えば金属配線の形成）においても高精度で行なうことが可能となる。

また、薄膜の応力緩和に対しては、上述したように溝内の薄膜の段差被覆係数を小さくすることが有効である。図６および７はそれを表すグラフである。すなわち、図６および７は、ガラス基板に対して入射角ω°（±の範囲）を振り分けたスパッタ法による薄膜の段差被覆性のシュミレーション結果であって、図６はテーパー角０°におけるアスペクト比と薄膜の段差被覆係数の相関を示し、図７はアスペクト比１におけるトレンチ形状（テーパー角）と段差被覆係数の相関を示す。

図６からは、溝底面と溝側面が９０°に交わる溝（テーパ角０°）の場合、アスペクト比が大きいほど段差被覆性が悪く（段差被覆係数が小さく）なることが判る。この結果より、ガラス基板の表面に形成される薄膜を溝部分で切断（断線）させるためには、アスペクト比は大きい方が有効である。
また、図７からは、溝底面に対して溝側面が垂直からテーパ状に傾斜していくにつれて段差被覆性がよく（段差被覆係数が大きく）なることが判る。この結果より、ガラス基板の表面に形成される薄膜を溝部分で切断（断線）させるためには、テーパ角θはできるだけ小さい方が好ましく、さらには図８（実施の形態３）に示すように、蟻溝のような逆テーパ状（アンダーカット形状）にすることが有効である。なお、図８において、１２は薄膜、１３はガラス基板、１４は溝である。

さらに、これらの結果は垂直方向からのスパッタによるものであるが、ターゲットをガラス基板から離れた位置に設置し、シャドーイング効果を利用した成膜手法がより効果的な場合もある。すなわち、図９（実施の形態４）および１０（実施の形態５）に示すように、溝側面が垂直およびテーパ状の溝を有するガラス基板に対して、入射方向を斜め（矢印方向）にしたスパッタリングを行なうことにより（例えば入射角θ１＝４５°）、一方の溝側面および溝底面に薄膜材料が入射し難くなり、溝内において薄膜の切断状態を容易かつ確実に生じさせることができる。なお、図１０に示すようなテーパ状の溝の場合、スパッタ入射角θ１は溝のテーパ角θよりも大きい方が段差被覆性をより悪化させる上で好ましい。なお、図９および１０において、１５、１７は薄膜、１６、１８はガラス基板、１７、１９は溝である。

以上のことから、本発明の薄膜付きガラス基板において、溝の内面に形成される薄膜の最小膜厚／ガラス基板表面に形成される薄膜の膜厚の比で表される段差被覆係数が０．５以下となるように薄膜を形成することが好ましく、段差被覆係数が０であることが特に好ましい。なお、段差被覆係数が０．５を超えると、ガラス基板全体に与える応力緩和が不十分であり、薄膜付きガラス基板を溝の位置でチップ毎に分割する際に、ガラス基板表面（上面）の薄膜にラテラルクラックまたは展延が発生しやすくなる。
また、溝の深さ／溝底部の幅で表される溝のアスペクト比は１以上が好ましく、アスペクト比が大きいほど好ましい。なお、アスペクト比が１より小さいと段差被覆係数が大きくなり過ぎるため、上記ラテラルクラックまたは展延の問題が発生しやすくなる。一方、アスペクト比が１０より大きくするのは、溝形成の工程時間が長くなり好ましくない。
また、薄膜を形成する工程において、スパッタリング法により薄膜材料をガラス基板面に対して垂直または斜めに入射させて薄膜を形成することができるが、斜めに入射させるのが好ましい。特に、溝がテーパ状である場合は、溝側面のテーパ角以上の入射角とするのが好ましい。
また、溝は、溝側面がテーパ状の断面逆台形であってもよいが、溝の開口部の幅が底部の幅以下の断面四角形、すなわち、正方形、長方形および台形（逆テーパ形）であることが、段差被覆性を悪化させる上で好ましい。

また、溝の深さは、赤外線カットフィルターや金属配線等の薄膜の形成や、イメージセンサー等のごとき複数の素子を有する半導体ウェハへの貼り合わせ工程および搬送に十分耐える強度や、切断時に容易に割れる脆さを兼ね備えることを考慮する必要があり、ガラス基板の厚みにより異なるが、一般的にガラス基板の厚さの０．０１〜５０％の範囲が好ましく、１０〜２０％がさらに好ましい。溝深さがガラス基板の厚さの０．０１％より小さいと薄膜付きガラス基板を溝の位置で容易に割れ難くなり、５０％を越えるとガラス基板の強度が不足する。なお、実施の形態２のように、薄膜付きガラス基板がその裏面にガラス基板切断用のスクライブ溝を有する場合は、ガラス基板の表面からスクライブ溝までの寸法がガラス基板の厚みとされる。具体的には、例えば、ガラス基板の厚みが０．３〜２ｍｍの場合、溝の深さは０．０３〜１ｍｍが好ましい。
また、溝底部の幅は、所望のアスペクト比および溝深さによって決定される。例えば、ガラス基板の厚さが、０．３〜２ｍｍ、アスペクト比が１、溝の深さが０．０３〜１ｍｍの場合、溝底部の幅は０．０３〜１ｍｍとされる。また、ガラス基板の厚さが、０．３〜２ｍｍ、アスペクト比が２、溝の深さが０．０４〜０．２ｍｍの場合、溝底部の幅は０．０２〜０．１ｍｍとされる。

なお、本発明は上述の実施の形態に限定されるものではなく、例えば図１に示した薄膜付きガラス基板において、薄膜を金属膜にて形成し、その後、金属膜をパターニング加工して金属配線を形成してもよい。さらに、この金属配線を有するガラス基板の金属配線と、イメージセンサ等の半導体素子を複数有する半導体ウェハの電極とを導電性接着部を介して接合させるよう、ガラス基板と半導体ウェハとを貼り合わせてもよい。

本発明の薄膜付きガラス基板は、イメージセンサモジュール等の赤外線カットフィルターを有する保護ガラスに好適である。

本発明の薄膜付きガラス基板の実施の形態１を示す正面断面図である。 図１の部分拡大断面図である。 本発明の半導体装置モジュールを示す正面断面図である。 本発明の薄膜付きガラス基板の実施の形態２を示す正面断面図である。 正方形のガラス基板の大きさと反り量および曲率半径についてのグラフである。 ガラス基板に対して垂直方向のスパッタ法による薄膜の段差被覆性のシュミレーション結果であって、アスペクト比と薄膜の段差被覆係数の相関を示すグラフである。 ガラス基板に対して垂直方向のスパッタ法による薄膜の段差被覆性のシュミレーション結果であって、トレンチ形状と段差被覆係数の相関を示すグラフである。 本発明の薄膜付きガラス基板の実施の形態３を示す部分拡大断面図である。 本発明の薄膜付きガラス基板の実施の形態４を示す部分拡大断面図である。 本発明の薄膜付きガラス基板の実施の形態５を示す部分拡大断面図である。 従来例１の半導体装置を示す正面断面図である。 従来例２の半導体装置を示す正面断面図である。 従来の薄膜付きガラス基板をダイシングにより切断する状態を説明する図である。 従来の薄膜付きガラス基板をスクライブ−ブレーク処理により切断する状態を説明する図である。 従来の半導体装置モジュールを示す正面断面図である。

符号の説明

１、１１ 薄膜付きガラス基板
２、１４、１７、１９ 溝
３、１３、１６、１８ ガラス基板
４、１２、１５、１７ 薄膜
５ スクライブ溝
６ 半導体素子
７ 半導体ウェハ
８ 接着部
９ 半導体装置モジュール

Claims (14)

1. ガラス基板の表面に該基板の反りを低減するための溝を１つ以上形成する工程と、
   前記溝を有するガラス基板の前記表面に薄膜を成膜する工程とを有し、
   前記ガラス基板に溝を形成する工程において、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０の溝を形成し、
   前記薄膜を形成する工程において、スパッタリング法により薄膜材料をガラス基板面に対して斜めに入射させて、溝の内面に形成される薄膜部分の最小膜厚／ガラス基板表面に形成される薄膜部分の膜厚の比で表される段差被覆係数が０の薄膜を形成することを特徴とする薄膜付きガラス基板の製造方法。
2. 溝を形成する工程において、溝の開口部の幅が底部の幅以下の断面四角形に溝を形成する請求項１に記載の薄膜付きガラス基板の製造方法。
3. 溝の深さが、ガラス基板の厚みの０．０１〜５０％である請求項１または２に記載の薄膜付きガラス基板の製造方法。
4. ガラス基板の厚さが０．３〜２ｍｍである請求項１〜３の何れか１つに記載の薄膜付きガラス基板の製造方法。
5. ガラス基板の表面部分における薄膜の膜厚が、溝の深さの５０％以下である請求項１〜４の何れか１つに記載の薄膜付きガラス基板の製造方法。
6. 溝の底部の幅が２０〜５００μｍである請求項１〜５の何れか１つに記載の薄膜付きガラス基板の製造方法。
7. ガラス基板の裏面における溝対応位置に、外力を加えることによりガラス基板を溝の位置で分割可能とするためのスクライブ溝を形成する工程を含む請求項１〜６の何れか１つに記載の薄膜付きガラス基板の製造方法。
8. 板基板の反りを低減するための溝を表面に１つ以上有するガラス基板と、このガラス基板の表面および溝内面に形成された薄膜とを備え、前記溝は、溝の深さ／溝底部の幅の比で表されるアスペクト比が１〜１０であり、前記薄膜は、溝内面に形成された薄膜部分の最小膜厚／ガラス基板表面に形成された薄膜部分の膜厚の比で表される段差被覆係数が０であることを特徴とする薄膜付きガラス基板。
9. 溝は、溝の開口部の幅が底部の幅以下の断面四角形である請求項８に記載の薄膜付きガラス基板。
10. 薄膜が、赤外線カットフィルターまたは金属配線である請求項８または９に記載の薄膜付きガラス基板。
11. 溝が、所望のチップサイズの平面視格子状に形成されて基板分割用として兼用可能である請求項８〜１０の何れか１つに記載の薄膜付きガラス基板。
12. 請求項１０に記載の薄膜付きガラス基板と、この薄膜付きガラス基板に接着部を介して接合された複数の半導体素子を有する半導体ウェハとを備えたことを特徴とする半導体装置モジュール。
13. 請求項１２に記載の半導体装置モジュールを薄膜付きガラス基板の溝の位置で切断してなることを特徴とする半導体装置。
14. 半導体装置モジュールの半導体素子がイメージセンサである請求項１３に記載の半導体装置。

Images