JP2021108344A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2021108344A JP2021108344A JP2019239484A JP2019239484A JP2021108344A JP 2021108344 A JP2021108344 A JP 2021108344A JP 2019239484 A JP2019239484 A JP 2019239484A JP 2019239484 A JP2019239484 A JP 2019239484A JP 2021108344 A JP2021108344 A JP 2021108344A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- line
- main surface
- processed
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
【課題】基板上に窒化物半導体層が積層された基板を、極めて高い歩留りで意図するように、正確にチップ化することができる半導体発光素子の製造方法を提供することを目的とする。【解決手段】第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光照射により第１加工変質部で第１破断線を形成し、得られた基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１破断線に対して線対称の位置にレーザ光照射により第２及び第３加工変質部で第２及び第３破断線をそれぞれ形成し、得られた基板に外力を加えて、前記基板内の、前記第１破断線から前記第２又は第３破断線に向かう傾斜方向に沿って基板を分割して、分割面を傾斜面とする半導体素子の製造方法。【選択図】図１Ｄ
Description
本発明は半導体素子の製造方法に関する。
従来から、半導体層が積層されたウェハは、ダイサー、スクライバー、レーザースクライバー等によってチップ化されている。
さらに窒化物半導体層及び／又はサファイア基板表面に割り溝を形成し、レーザをサファイア基板内部に照射するなどによって、半導体層が積層されたウェハをチップ化する方法が提案されている（例えば、特許文献１）。
さらに窒化物半導体層及び／又はサファイア基板表面に割り溝を形成し、レーザをサファイア基板内部に照射するなどによって、半導体層が積層されたウェハをチップ化する方法が提案されている（例えば、特許文献１）。
基板上に窒化物半導体層が積層された基板を、極めて高い歩留りで意図するように、正確にチップ化することができる半導体発光素子の製造方法を提供することを目的とする。
本開示は、以下の一実施形態を含む。
第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、線状に配置した第１線を形成し、
該第１加工変質部の前記第１線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２線及び第３線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする半導体素子の製造方法。
第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、線状に配置した第１線を形成し、
該第１加工変質部の前記第１線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２線及び第３線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする半導体素子の製造方法。
本発明の一実施形態に係る半導体発光素子の製造方法によれば、基板上に窒化物半導体層が積層された基板を、高い歩留りで意図するように正確にチップ化することができる半導体発光素子の製造方法を提供することができる。
以下、本願の実施の形態について適宜図面を参照して説明する。ただし、以下に説明する実施形態は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明は以下のものに限定されない。各図面が示す部材の大きさ及び位置関係等は、説明を明確にするため、誇張していることがある。以下の説明において、同一又は同質の部材は同一の名称、符号で示しており、詳細説明を適宜省略する。
実施の形態においては、基板の厚み方向をＺ方向、基板の主面に平行であってかつＺ方向に垂直な方向をＸ方向、基板の主面に平行であってかつＺ方向及びＸ方向に垂直な方向をＹ方向と記載することがある。また、図１Ｂ、１Ｃ、１Ｄ及び図２においては、第１加工変質部、第２加工変質部及び第３加工変質部が一断面に表されているが、これは説明の便宜のためであって、必ずしも、これら第１加工変質部、第２加工変質部及び第３加工変質部は、基板をＺ方向に切断した１つの二次元の面（断面）に配置していなくてもよい。
実施の形態においては、基板の厚み方向をＺ方向、基板の主面に平行であってかつＺ方向に垂直な方向をＸ方向、基板の主面に平行であってかつＺ方向及びＸ方向に垂直な方向をＹ方向と記載することがある。また、図１Ｂ、１Ｃ、１Ｄ及び図２においては、第１加工変質部、第２加工変質部及び第３加工変質部が一断面に表されているが、これは説明の便宜のためであって、必ずしも、これら第１加工変質部、第２加工変質部及び第３加工変質部は、基板をＺ方向に切断した１つの二次元の面（断面）に配置していなくてもよい。
従来の半導体発光素子の製造方法では、窒化物半導体層は、通常、サファイア基板からなるウェハ上に積層され、サファイア基板はオリエンテーションフラット（多くはＡ面、Ｍ面である。またオリフラやＯＦと称することがある）に対する平行方向で劈開性を有していないことから、サファイア基板は膜厚方向に斜めに、つまり、傾斜するように割れが入り、素子として機能する半導体層の一部にまで割れが入り、不良品となることがあった。
また、このような割れを回避するため、窒化物半導体層及び／又はサファイア基板表面に割り溝を形成し、レーザをサファイア基板内部に照射するなどによって、半導体層が積層されたウェハをチップ化する方法が提案されている。
しかし、意図するようにサファイア基板が劈開せず、斜め方向への割れが依然として出現するという課題がある。また、サファイア基板の厚み方向のほぼ全体にわたる多段かつ断続的なレーザ照射による変質部に起因して、得られた半導体素子は発光効率の低下を招くという課題もある。
また、このような割れを回避するため、窒化物半導体層及び／又はサファイア基板表面に割り溝を形成し、レーザをサファイア基板内部に照射するなどによって、半導体層が積層されたウェハをチップ化する方法が提案されている。
しかし、意図するようにサファイア基板が劈開せず、斜め方向への割れが依然として出現するという課題がある。また、サファイア基板の厚み方向のほぼ全体にわたる多段かつ断続的なレーザ照射による変質部に起因して、得られた半導体素子は発光効率の低下を招くという課題もある。
これに対して、本願の実施形態の半導体発光素子の製造方法では、第１主面上に窒化物半導体層が積層された基板に対して、所定位置に第１線を形成し、第１線に対して所定の位置に第２線及び第３線をそれぞれ形成し、得られた基板に外力を加えて、基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って基板を分割する。これによって、分割された基板の側面を傾斜させた面とする。
このような製造方法によって、窒化物半導体層が積層された基板を、容易に、高精度に、側面を傾斜面として分割することができる。その結果、光取り出し効率を向上させた半導体素子を効率的に製造することができる。
このような製造方法によって、窒化物半導体層が積層された基板を、容易に、高精度に、側面を傾斜面として分割することができる。その結果、光取り出し効率を向上させた半導体素子を効率的に製造することができる。
〔半導体発光素子の製造方法１〕
本願の一実施形態の半導体発光素子の製造方法では、
第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、線状に配置した第１線を形成し、
該第１加工変質部の前記第１線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ線状に配置した第２線及び第３線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
なお、線状に第１線、第２線、第３線を形成するとは、第１加工変質部、第２加工変質部、第３加工変質部をそれぞれ形成する際、例えば第１加工変質部を形成する際に、ある方向に、第１加工変質部を複数形成するが、その際に、隣り合った第１加工変質部同士が亀裂により繋がることで第１線が形成されることになる。またこの亀裂は、第１主面と第２主面のうち、第１加工変質部に近い側の表面まで現れることがある。第２線、第３線についても同様である。また、亀裂により繋がる線であることから、線状とはつながっている状態を指すものであり、直線に限られるものではない。
本願の一実施形態の半導体発光素子の製造方法では、
第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、線状に配置した第１線を形成し、
該第１加工変質部の前記第１線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ線状に配置した第２線及び第３線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
なお、線状に第１線、第２線、第３線を形成するとは、第１加工変質部、第２加工変質部、第３加工変質部をそれぞれ形成する際、例えば第１加工変質部を形成する際に、ある方向に、第１加工変質部を複数形成するが、その際に、隣り合った第１加工変質部同士が亀裂により繋がることで第１線が形成されることになる。またこの亀裂は、第１主面と第２主面のうち、第１加工変質部に近い側の表面まで現れることがある。第２線、第３線についても同様である。また、亀裂により繋がる線であることから、線状とはつながっている状態を指すものであり、直線に限られるものではない。
（第１破断線の形成）
第１破断線を形成するために、まず、図１Ａに示すように、第１主面１０１上に窒化物半導体層１４が積層された基板１０を準備する。
基板１０は、第１主面１０１と、第１主面１０１の反対側の第２主面１０２を有する。第１主面１０１と第２主面１０２とは互いに平行であることが好ましい。第１主面及び／又は第２主面が平坦であってもよいし、凸部を有していてもよい。ここでの凸部の形状、大きさ等は特に限定されず、例えば、特開２００３−３１８４４１号公報に記載されているようなものが挙げられる。
基板１０は、絶縁基板、半導体基板等、種々の基板が挙げられるが、顕著な劈開性を有していない基板が好ましい。顕著な劈開性がある基板では、軽微な外力によって、容易に劈開するが、意図する部位での高精度の分割ができないことがあるからである。つまり、本願における基板の分割は、劈開性を利用するものではなく、基板内に形成した加工変質部及び破断線ならびにそこから伸展する亀裂の繋がりを利用するものである。基板としては、例えば、サファイア基板又はシリコン基板であることが好ましい。このような基板を用いることにより、第１主面上に、窒化物半導体層を良好な結晶性で成長させることができる。また、劈開性が弱いために、後述する工程によって、意図する部位での高精度の基板の分割を実現することができる。
第１破断線を形成するために、まず、図１Ａに示すように、第１主面１０１上に窒化物半導体層１４が積層された基板１０を準備する。
基板１０は、第１主面１０１と、第１主面１０１の反対側の第２主面１０２を有する。第１主面１０１と第２主面１０２とは互いに平行であることが好ましい。第１主面及び／又は第２主面が平坦であってもよいし、凸部を有していてもよい。ここでの凸部の形状、大きさ等は特に限定されず、例えば、特開２００３−３１８４４１号公報に記載されているようなものが挙げられる。
基板１０は、絶縁基板、半導体基板等、種々の基板が挙げられるが、顕著な劈開性を有していない基板が好ましい。顕著な劈開性がある基板では、軽微な外力によって、容易に劈開するが、意図する部位での高精度の分割ができないことがあるからである。つまり、本願における基板の分割は、劈開性を利用するものではなく、基板内に形成した加工変質部及び破断線ならびにそこから伸展する亀裂の繋がりを利用するものである。基板としては、例えば、サファイア基板又はシリコン基板であることが好ましい。このような基板を用いることにより、第１主面上に、窒化物半導体層を良好な結晶性で成長させることができる。また、劈開性が弱いために、後述する工程によって、意図する部位での高精度の基板の分割を実現することができる。
サファイア基板及びシリコン基板等の基板１０は、図３Ａに示すように、通常、ウェハとして、略円盤状でオリフラを有している。サファイア基板は、例えば、六方晶のＡｌ2Ｏ3からなり、Ｃ面、Ａ面、Ｒ面、Ｍ面のいずれか、またはこれらの面に対して１°〜５°のオフ角を有した面のいずれかを第１主面、第２主面としてもよい。なかでもＣ面およびＣ面に対して１°〜５°のオフ角を有した面を第１主面、第２主面とすることが好ましい。オリフラ面は、Ａ面又はＭ面としてもよく、Ａ面であることが好ましい。
基板の厚みは、例えば、２０μｍから２ｍｍが挙げられ、５０μｍから５００μｍが好ましく、８０μｍから１６０μｍがより好ましい。また、直径が５０ｍｍから１５０ｍｍのウェハ状のものが挙げられる。
窒化物半導体層１４としては、例えば、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるものが挙げられる。窒化物半導体層は、基板側から、第１半導体層、発光層、第２半導体層がこの順に積層されている。窒化物半導体層１４の厚みは、任意に設定することができる。第１半導体層には第１電極が電気的に接続され、第２半導体層には第２電極が電気的に接続されている。
基板の厚みは、例えば、２０μｍから２ｍｍが挙げられ、５０μｍから５００μｍが好ましく、８０μｍから１６０μｍがより好ましい。また、直径が５０ｍｍから１５０ｍｍのウェハ状のものが挙げられる。
窒化物半導体層１４としては、例えば、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるものが挙げられる。窒化物半導体層は、基板側から、第１半導体層、発光層、第２半導体層がこの順に積層されている。窒化物半導体層１４の厚みは、任意に設定することができる。第１半導体層には第１電極が電気的に接続され、第２半導体層には第２電極が電気的に接続されている。
次いで、図１Ｂに示すように、基板１０内の第１主面１０１に近い側であって、一定の深さに、第１加工変質部１１を形成する。第１主面１０１に近い側とは、基板１０の総厚みの中央よりも第１主面１０１側を指す。
第１加工変質部１１は、例えば、レーザによって形成することができる。つまり、レーザ光を、基板１０内の一定の深さに対して集光させて、第１加工変質部１１を形成する。そして、基板１０の第１主面１０１の所定方向、例えば、Ｘ方向に、レーザ光を走査する。第１破断線１１１を形成するためのレーザ光は、多光子吸収を生じさせて基板を加工し得るパルスレーザ又は連続波レーザ等を用いることができる。なかでも、高いピーク出力を有し、多光子吸収を容易に発生できるフェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザ等のパルスレーザを発生させるものが好ましい。
これによって、任意の方向、例えば、Ｘ方向に、第１加工変質部１１を複数形成することができる。そして、この第１加工変質部１１が、平面視において、図３Ａに示すように、破断線状に配置して、第１破断線１１１を形成する。第１破断線１１１は、レーザ光の１段の照射、つまり一走査によって形成することが好ましい。
ここで形成された第１加工変質部１１は、用いるレーザ光によって、図２に示すように、その幅ｗ1は、例えば、１μｍから５μｍとすることができ、その長さＬ1は、例えば、３μｍから５０μｍとすることができる。
ここで形成された第１加工変質部１１によって、基板１０の第１主面１０１側に、第１加工変質部１１の一部がボイドとなるとともに、第１加工変質部１１から伸展する亀裂が形成される。また、基板１０の第１主面１０１に平行又は略平行な面内において、第１加工変質部１１から隣接する第１加工変質部１１に伸展する亀裂が形成される。
なお、Ｘ方向は、例えば、オリフラ面に平行又は垂直な方向とすることができる。
第１加工変質部１１は、例えば、レーザによって形成することができる。つまり、レーザ光を、基板１０内の一定の深さに対して集光させて、第１加工変質部１１を形成する。そして、基板１０の第１主面１０１の所定方向、例えば、Ｘ方向に、レーザ光を走査する。第１破断線１１１を形成するためのレーザ光は、多光子吸収を生じさせて基板を加工し得るパルスレーザ又は連続波レーザ等を用いることができる。なかでも、高いピーク出力を有し、多光子吸収を容易に発生できるフェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザ等のパルスレーザを発生させるものが好ましい。
これによって、任意の方向、例えば、Ｘ方向に、第１加工変質部１１を複数形成することができる。そして、この第１加工変質部１１が、平面視において、図３Ａに示すように、破断線状に配置して、第１破断線１１１を形成する。第１破断線１１１は、レーザ光の１段の照射、つまり一走査によって形成することが好ましい。
ここで形成された第１加工変質部１１は、用いるレーザ光によって、図２に示すように、その幅ｗ1は、例えば、１μｍから５μｍとすることができ、その長さＬ1は、例えば、３μｍから５０μｍとすることができる。
ここで形成された第１加工変質部１１によって、基板１０の第１主面１０１側に、第１加工変質部１１の一部がボイドとなるとともに、第１加工変質部１１から伸展する亀裂が形成される。また、基板１０の第１主面１０１に平行又は略平行な面内において、第１加工変質部１１から隣接する第１加工変質部１１に伸展する亀裂が形成される。
なお、Ｘ方向は、例えば、オリフラ面に平行又は垂直な方向とすることができる。
第１破断線１１１を形成するためのレーザ光の波長は、例えば、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザ、チタンサファイアレーザ等による種々のものを利用することができる。レーザ光の出力は、例えば、０．５〜５Ｗ程度とすることができる。レーザ光の周波数は、例えば、５〜２００ｋＨｚとすることができる。レーザ光のパルス幅は、例えば、１００ｆｓから５００００ｆｓ（フェムト秒）とすることができる。具体的には、中心波長を１０３０ｎｍとするフェムト秒レーザを用いることが挙げられる。レーザ光の波長は、２５０ｎｍから１１００ｎｍとすることができる。レーザ光の照射走査速度は２０ｍｍ／ｓｅｃから２０００ｍｍ／ｓｅｃとすることができる。
レーザ光は、第１主面１０１及び第２主面１０２のいずれから照射してもよく、例えば、第２主面１０２側から照射することができる。ここでの一定の深さとは、図１Ｂに示すように、基板１０の第１主面１０１から深さｄ1の位置とする。深さｄ1は、基板１０の厚みによって適宜調整することができ、レーザ光を照射する側の基板１０の表面、例えば、第１主面１０１から、基板１０の厚みの２％から４９％の位置が挙げられ、３％から２０％の及び位置が好ましい。具体的には、基板１０の厚みが５０μｍから５００μｍの場合、１５μｍから２４５μｍの深さｄ1が挙げられ、３０μｍから１５０μｍの深さｄ1とすることができる。
レーザ光は、第１主面１０１及び第２主面１０２のいずれから照射してもよく、例えば、第２主面１０２側から照射することができる。ここでの一定の深さとは、図１Ｂに示すように、基板１０の第１主面１０１から深さｄ1の位置とする。深さｄ1は、基板１０の厚みによって適宜調整することができ、レーザ光を照射する側の基板１０の表面、例えば、第１主面１０１から、基板１０の厚みの２％から４９％の位置が挙げられ、３％から２０％の及び位置が好ましい。具体的には、基板１０の厚みが５０μｍから５００μｍの場合、１５μｍから２４５μｍの深さｄ1が挙げられ、３０μｍから１５０μｍの深さｄ1とすることができる。
レーザ光の走査は、当該分野で公知のレーザ光の照射装置を利用することによって行うことができる。この場合、レーザ光の照射装置は、ウェハを載置したステージを移動させるもの、レーザ光源を移動させるもの、ステージとレーザ光源との双方を移動させるもののいずれを用いてもよい。
レーザ光の走査は、Ｘ方向に１本のみ第１破断線１１１を形成するために１回のみ行なってもよいが、得ようとする半導体素子の平面形状によって、その方向、数、間隔等適宜調整することができる。例えば、Ｘ方向のほか、Ｙ方向、つまり、オリフラ面に垂直な方向又は平行な方向にレーザ光を照射して、Ｙ方向に第１破断線を形成してもよい。また、得ようとする半導体素子の平面形状が四角形の場合、Ｘ方向及びＹ方向の双方に第１破断線を形成することが好ましい。ここでの、Ｙ方向の第１破断線の形成は、Ｘ方向の第１破断線の形成の前後のいずれに行なってもよいし、後述する第２破断線及び又は第３破断線の形成の前後のいずれに行ってもよい。
図３Ａ及び３Ｂに示すように、第１破断線１１１を複数本形成する場合、そのピッチＰ1は、得ようとする半導体素子の大きさによって適宜設定することができる。例えば、８０μｍから２０００μｍが挙げられる。
レーザ光の走査は、Ｘ方向に１本のみ第１破断線１１１を形成するために１回のみ行なってもよいが、得ようとする半導体素子の平面形状によって、その方向、数、間隔等適宜調整することができる。例えば、Ｘ方向のほか、Ｙ方向、つまり、オリフラ面に垂直な方向又は平行な方向にレーザ光を照射して、Ｙ方向に第１破断線を形成してもよい。また、得ようとする半導体素子の平面形状が四角形の場合、Ｘ方向及びＹ方向の双方に第１破断線を形成することが好ましい。ここでの、Ｙ方向の第１破断線の形成は、Ｘ方向の第１破断線の形成の前後のいずれに行なってもよいし、後述する第２破断線及び又は第３破断線の形成の前後のいずれに行ってもよい。
図３Ａ及び３Ｂに示すように、第１破断線１１１を複数本形成する場合、そのピッチＰ1は、得ようとする半導体素子の大きさによって適宜設定することができる。例えば、８０μｍから２０００μｍが挙げられる。
（第２破断線及び第３破断線の形成）
続いて、図１Ｃに示すように、第１加工変質部１１の第１破断線１１１が形成された基板１０に、第２破断線１１２及び第３破断線１１３をそれぞれ形成する。つまり、第２主面１０２に近い一定の深さであって、平面視において、第２加工変質部１２及び第３加工変質部１３を距離Ｐ3離間して、第１破断線１１１に対して線対称の位置にレーザ光を集光させて第２加工変質部１２及び第３加工変質部１３を形成する。これによって、平面視において、第２加工変質部１２及び第３加工変質部がそれぞれ破断線状に配置した第２破断線１１２及び第３破断線１１３をそれぞれ形成することができる。なお、第２破断線１１２及び第３破断線１１３は、それぞれレーザ光の１段の照射、つまり一走査によって形成することが好ましい。
第２加工変質部１２及び第３加工変質部１３は、第１加工変質部の形成方法と同様の方法で形成することができる。第２加工変質部１２及び第３加工変質部１３は、基板１０の第１主面１０１側及び第２主面１０２側のいずれからレーザ光を照射して形成してもよく、例えば、第２主面１０２側からレーザ光を照射して形成することができる。特に、第２加工変質部１２及び第３加工変質部１３を形成するためのレーザ光の照射は、第１加工変質部１１を形成するためのレーザ光の照射と同じ側から行うことが好ましい。
続いて、図１Ｃに示すように、第１加工変質部１１の第１破断線１１１が形成された基板１０に、第２破断線１１２及び第３破断線１１３をそれぞれ形成する。つまり、第２主面１０２に近い一定の深さであって、平面視において、第２加工変質部１２及び第３加工変質部１３を距離Ｐ3離間して、第１破断線１１１に対して線対称の位置にレーザ光を集光させて第２加工変質部１２及び第３加工変質部１３を形成する。これによって、平面視において、第２加工変質部１２及び第３加工変質部がそれぞれ破断線状に配置した第２破断線１１２及び第３破断線１１３をそれぞれ形成することができる。なお、第２破断線１１２及び第３破断線１１３は、それぞれレーザ光の１段の照射、つまり一走査によって形成することが好ましい。
第２加工変質部１２及び第３加工変質部１３は、第１加工変質部の形成方法と同様の方法で形成することができる。第２加工変質部１２及び第３加工変質部１３は、基板１０の第１主面１０１側及び第２主面１０２側のいずれからレーザ光を照射して形成してもよく、例えば、第２主面１０２側からレーザ光を照射して形成することができる。特に、第２加工変質部１２及び第３加工変質部１３を形成するためのレーザ光の照射は、第１加工変質部１１を形成するためのレーザ光の照射と同じ側から行うことが好ましい。
一定の深さとは、図１Ｃに示すように、第２加工変質部１２及び第３加工変質部１３において、異なる深さでもよいが、同じ深さとすることが好ましい。そして、基板１０の第２主面１０２から深さｄ2の位置とする。深さｄ2は、基板１０の厚みによって適宜調整することができ、レーザ光を照射する側の基板１０の表面、例えば、第２主面１０２から、基板１０の厚みの２％から４５％の位置が挙げられ、３％から２０％の及び位置が好ましい。具体的には、基板１０の厚みが５０μｍから５００μｍの場合、１５μｍから２４５μｍの深さｄ2が挙げられ、３０μｍから１５０μｍの深さｄ2とすることができる。
第２破断線１１２及び第３破断線１１３は、平面視において、第１破断線１１１に対して線対称の位置に形成することが好ましい。言い換えると、平面視において、第１破断線１１１及び第２破断線１１２間の距離と、第１破断線１１１及び第３破断線１１３間の距離とが同じとなる位置に、第２破断線１１２及び第３破断線１１３を形成することが好ましい。このように設定することにより、製造後の半導体発光素子の側面を同じ傾斜角度とすることができ、発光面及びその周辺における光の取り出し効率の均一性を図ることができる。これらの距離Ｐ2（図３Ａ参照）は、用いる基板１０の厚み等によって適宜調整することができ、例えば、半導体素子の一辺が８０μｍから２０００μｍの場合、１０μｍから５００μｍとすることができる。また、別の観点から、例えば、図２に示すように、第１加工変質部１１と第２加工変質部１２とを結ぶ線Ｓ又は第１加工変質部１１と第３加工変質部１３とを結ぶ線Ｑが、第１加工変質部１１を通る基板の第１主面に垂線Ｒに対して、それぞれα度とすることができる。α度は、例えば、１０°から３０°が挙げられ、８°±５°程度が好ましい。なお、線Ｓと垂線Ｒとによる角度及び線Ｑと垂線Ｒとによる角度は同じであることが好ましいが、異なることを排除するものではない。
このように、第１加工変質部１１による第１破断線１１１、第２加工変質部１２による第２破断線１１２、第３加工変質部１３による第３破断線１１３を形成することにより、図１Ｄに示すように、第１加工変質部１１から基板の厚み方向、特に、第２主面１０２側に伸展する亀裂が、第２加工変質部１２から基板の厚み方向に伸展する亀裂と繋がり、第１加工変質部１１から基板の厚み方向、特に、第２主面１０２側に伸展する亀裂が、第３加工変質部１３から基板の厚み方向に伸展する亀裂と繋がる。さらに、第１加工変質部１１から基板の面内方向に伸展する亀裂が、隣接する第１加工変質部１１から基板の面内方向に伸展する亀裂と繋がり、第２加工変質部１２から基板の面内方向に伸展する亀裂が、隣接する第２加工変質部１２から基板の面内方向に伸展する亀裂と繋がり、第３加工変質部１３から基板の面内方向に伸展する亀裂が、隣接する第３加工変質部１３から基板の面内方向に伸展する亀裂と繋がる。このような亀裂は、例えば、レーザ光の出力等の条件を適宜調整することにより、効果的に繋がらせることができる。これにより、後述する基板の分割を、意図する部位で、高精度に行なうことができる。
上述したように、第１破断線１１１を複数形成する場合には、第２破断線１１２及び第３破断線１１３も、同様に、複数形成することが好ましい。その場合、それらは互いに平行であってもよいし、平行でなくてもよい。また、その一部において、線Ｓと垂線Ｒとによる角度及び線Ｑと垂線Ｒとによる角度が互いに異なっていてもよい。
上述したように、第１破断線１１１を複数形成する場合には、第２破断線１１２及び第３破断線１１３も、同様に、複数形成することが好ましい。その場合、それらは互いに平行であってもよいし、平行でなくてもよい。また、その一部において、線Ｓと垂線Ｒとによる角度及び線Ｑと垂線Ｒとによる角度が互いに異なっていてもよい。
（基板の分割）
得られた基板を分割する。分割は、基板１０に外力を加えることにより、基板の劈開性を利用することなく、行なうことができる。つまり、図１Ｄに示した、第１加工変質部１１から第２加工変質部１２間の亀裂、第１加工変質部１１から第３加工変質部１３間の亀裂、第２加工変質部１２と隣接する第２加工変質部１２間の亀裂、第３加工変質部１３と隣接する第３加工変質部１３間の亀裂、さらに、上述した、第１加工変質部１１から第２主面側に伸展した亀裂、第１加工変質部１１から隣接する第１加工変質部１１に伸展する亀裂が形成されても、なお割断されていない基板に対して、それらの亀裂において互いに分断されるように、外力を加えて基板を分割する。このような外力は、ナイフ、ブレード、ローラー、ノッチ等を使用したチップブレーカー等を利用して、基板の厚み方向に加える。また、基板を、例えば、伸縮性シートに貼着し、伸縮性シートを伸張することにより、基板に外力を加えることができる。これによって、意図した部位で、基板を分断することができる。
得られた基板を分割する。分割は、基板１０に外力を加えることにより、基板の劈開性を利用することなく、行なうことができる。つまり、図１Ｄに示した、第１加工変質部１１から第２加工変質部１２間の亀裂、第１加工変質部１１から第３加工変質部１３間の亀裂、第２加工変質部１２と隣接する第２加工変質部１２間の亀裂、第３加工変質部１３と隣接する第３加工変質部１３間の亀裂、さらに、上述した、第１加工変質部１１から第２主面側に伸展した亀裂、第１加工変質部１１から隣接する第１加工変質部１１に伸展する亀裂が形成されても、なお割断されていない基板に対して、それらの亀裂において互いに分断されるように、外力を加えて基板を分割する。このような外力は、ナイフ、ブレード、ローラー、ノッチ等を使用したチップブレーカー等を利用して、基板の厚み方向に加える。また、基板を、例えば、伸縮性シートに貼着し、伸縮性シートを伸張することにより、基板に外力を加えることができる。これによって、意図した部位で、基板を分断することができる。
分割された基板の側面は、第１加工変質部１１から第２加工変質部１２間の亀裂の方向に沿った傾斜面とすることができる。あるいは、第１加工変質部１１から第３加工変質部１３間の亀裂の方向に沿った傾斜面とすることができる。言い換えると、図２に示すように、第１加工変質部１１と第２加工変質部１２とを結ぶ線Ｓに沿った傾斜面とすることができる。あるいは、第１加工変質部１１と第３加工変質部１３とを結ぶ線Ｑに沿った傾斜面とすることができる。さらに言い換えると、第１破断線１１１から第２破断線１１２に向かう傾斜方向に沿った傾斜面とすることができる。あるいは第１破断線１１１から第３破断線１１３に向かう傾斜方向に沿った傾斜面とすることができる。
図３Ａに示すように、第１破断線１１１、第２破断線１１２及び第３破断線１１３を、それぞれ、Ｘ方向に複数本形成する場合、分割された基板は、向かいあった二側面において傾斜面とすることができる。また、図３Ｂに示すように、第１破断線１１１、第２破断線１１２及び第３破断線１１３を、それぞれ、Ｘ方向及びＹ方向に複数本形成する場合、分割された基板は、向かいあった２対の二側面において傾斜面とすることができる。そして、図４Ａ及び４Ｂに示すように、平面形状が四角形の半導体素子を得ることができる。
なお、得ようとする半導体素子の平面形状（例えば、三角形、ひし形、台形、六角形等の多角形又は略多角形等）に応じて、第１破断線１１１、第２破断線１１２及び第３破断線１１３の形成方向及び数等を任意に設定することができる。例えば、オリエンテーションフラットに対して、平行又は垂直のみならず、６０°、１２０°等の角度で配置することにより、半導体素子の平面形状を三角形、ひし形、台形、六角形等に設定することができる。
図３Ａに示すように、第１破断線１１１、第２破断線１１２及び第３破断線１１３を、それぞれ、Ｘ方向に複数本形成する場合、分割された基板は、向かいあった二側面において傾斜面とすることができる。また、図３Ｂに示すように、第１破断線１１１、第２破断線１１２及び第３破断線１１３を、それぞれ、Ｘ方向及びＹ方向に複数本形成する場合、分割された基板は、向かいあった２対の二側面において傾斜面とすることができる。そして、図４Ａ及び４Ｂに示すように、平面形状が四角形の半導体素子を得ることができる。
なお、得ようとする半導体素子の平面形状（例えば、三角形、ひし形、台形、六角形等の多角形又は略多角形等）に応じて、第１破断線１１１、第２破断線１１２及び第３破断線１１３の形成方向及び数等を任意に設定することができる。例えば、オリエンテーションフラットに対して、平行又は垂直のみならず、６０°、１２０°等の角度で配置することにより、半導体素子の平面形状を三角形、ひし形、台形、六角形等に設定することができる。
本実施形態においては、レーザ光の照射の前後、基板の分割の前等の任意の段階で、基板の第２主面側を研削及び／又は研磨してもよい。研削及び／又は研磨後の最終厚さが薄いほどウェハの割断時の半導体積層体等の損傷を低減することができ、発光素子を効率的に製造することができる。ウェハの研削及び研磨は、当該分野で公知の方法のいかなる方法を利用してもよい。なかでも、ダイヤモンド等の砥粒を用いた研削及び研磨が好ましい。
このようにして製造された半導体素子は、平面形状が四角形の場合、例えば、図４Ａ及び４Ｂに示すように、基板の向かいあった２対の二側面が、同じ傾斜角度を有する側面とすることができる。ただし、全ての側面の傾斜角度が必ずしも同じでなくてもよい。このように、基板の側面を傾斜面とすることにより、特に、基板の全側面を傾斜面とすることにより、基板が凸レンズ様の形状となる。よって、窒化物半導体層によって出射された光が、基板側面において臨界角反射し、半導体素子内部に再反射して、迷光化して消失又は損失することを低減することができる。つまり、窒化物半導体層によって出射された光が、基板の側面で反射されて内部に戻る場合においても、再度基板の側面に入射する光は、異なる方向に反射されるために、基板外部への取り出し効率を増大させることができる。その結果、光取り出し率を向上させることができる。
〔半導体発光素子の製造方法２〕
他の実施の形態の半導体発光素子の製造方法は、
第１主面上に窒化物半導体層が積層された基板に、前記第１主面と反対側の第２主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、破断線状に配置した第１破断線を形成し、
該第１加工変質部の破断線が形成された前記基板に、前記第１主面に近い一定の深さであって、平面視において、前記第１破断線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２破断線及び第３破断線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１破断線から前記第２破断線に向かう傾斜方向と、前記第１破断線から前記第３破断線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
他の実施の形態の半導体発光素子の製造方法は、
第１主面上に窒化物半導体層が積層された基板に、前記第１主面と反対側の第２主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、破断線状に配置した第１破断線を形成し、
該第１加工変質部の破断線が形成された前記基板に、前記第１主面に近い一定の深さであって、平面視において、前記第１破断線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２破断線及び第３破断線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１破断線から前記第２破断線に向かう傾斜方向と、前記第１破断線から前記第３破断線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
（第１破断線の形成）
第１破断線を形成するために、まず、図５Ａに示すように、第１主面１０１上に窒化物半導体層１４が積層された基板１０を準備する。
次いで、図５Ｂに示すように、基板１０内の第２主面１０２に近い側であって、一定の深さｄ1に、第１加工変質部１１を形成する。第２主面１０２に近い側とは、基板１０の総厚みの中央よりも第２主面１０２側を指す。深さｄ1は、上述した範囲から適宜設定することができる。
第１破断線を形成するために、まず、図５Ａに示すように、第１主面１０１上に窒化物半導体層１４が積層された基板１０を準備する。
次いで、図５Ｂに示すように、基板１０内の第２主面１０２に近い側であって、一定の深さｄ1に、第１加工変質部１１を形成する。第２主面１０２に近い側とは、基板１０の総厚みの中央よりも第２主面１０２側を指す。深さｄ1は、上述した範囲から適宜設定することができる。
（第２破断線及び第３破断線の形成）
続いて、図５Ｃに示すように、第１加工変質部１１の第１破断線１１１が形成された基板１０に、第２破断線１１２及び第３破断線１１３をそれぞれ形成する。つまり、第１主面１０１に近い一定の深さであって、平面視において、第２加工変質部１２及び第３加工変質部１３を距離Ｐ3離間して、第１破断線１１１に対して線対称の位置にレーザ光を集光させて第２加工変質部１２及び第３加工変質部１３を形成する。これによって、平面視において、第２加工変質部１２及び第３加工変質部がそれぞれ破断線状に配置した第２破断線１１２及び第３破断線１１３をそれぞれ形成することができる。なお、第２破断線１１２及び第３破断線１１３は、それぞれレーザ光の１段の照射、つまり一走査によって形成することが好ましい。
第２加工変質部１２及び第３加工変質部１３は、第１加工変質部の形成方法と同様の方法で形成することができる。第２加工変質部１２及び第３加工変質部１３は、基板１０の第１主面１０１側及び第２主面１０２側のいずれからレーザ光を照射して形成してもよく、例えば、第１主面１０１側からレーザ光を照射して形成することができる。特に、第２加工変質部１２及び第３加工変質部１３を形成するためのレーザ光の照射は、第１加工変質部１１を形成するためのレーザ光の照射と同じ側から行うことが好ましい。
続いて、図５Ｃに示すように、第１加工変質部１１の第１破断線１１１が形成された基板１０に、第２破断線１１２及び第３破断線１１３をそれぞれ形成する。つまり、第１主面１０１に近い一定の深さであって、平面視において、第２加工変質部１２及び第３加工変質部１３を距離Ｐ3離間して、第１破断線１１１に対して線対称の位置にレーザ光を集光させて第２加工変質部１２及び第３加工変質部１３を形成する。これによって、平面視において、第２加工変質部１２及び第３加工変質部がそれぞれ破断線状に配置した第２破断線１１２及び第３破断線１１３をそれぞれ形成することができる。なお、第２破断線１１２及び第３破断線１１３は、それぞれレーザ光の１段の照射、つまり一走査によって形成することが好ましい。
第２加工変質部１２及び第３加工変質部１３は、第１加工変質部の形成方法と同様の方法で形成することができる。第２加工変質部１２及び第３加工変質部１３は、基板１０の第１主面１０１側及び第２主面１０２側のいずれからレーザ光を照射して形成してもよく、例えば、第１主面１０１側からレーザ光を照射して形成することができる。特に、第２加工変質部１２及び第３加工変質部１３を形成するためのレーザ光の照射は、第１加工変質部１１を形成するためのレーザ光の照射と同じ側から行うことが好ましい。
一定の深さとは、図５Ｃに示すように、第２加工変質部１２及び第３加工変質部１３において、異なる深さでもよいが、同じ深さとすることが好ましい。そして、基板１０の第１主面１０１から深さｄ2の位置とする。深さｄ2は、基板１０の厚みによって適宜調整することができ、レーザ光を照射する側の基板１０の表面、例えば、第１主面１０１から、基板１０の厚みの２％から４５％の位置が挙げられ、３％から２０％の及び位置が好ましい。具体的には、基板１０の厚みが５０μｍから５００μｍの場合、１５μｍから２４５μｍの深さｄ2が挙げられ、３０μｍから１５０μｍの深さｄ2とすることができる。
第２破断線１１２及び第３破断線１１３は、平面視において、第１破断線１１１に対して線対称の位置に形成することが好ましい。言い換えると、平面視において、第１破断線１１１及び第２破断線１１２間の距離と、第１破断線１１１及び第３破断線１１３間の距離とが同じとなる位置に、第２破断線１１２及び第３破断線１１３を形成することが好ましい。このように設定することにより、製造後の半導体発光素子の側面を同じ傾斜角度とすることができ、発光面及びその周辺における光の取り出し効率の均一性を図ることができる。これらの距離Ｐ2（図３Ａ参照）は、用いる基板１０の厚み等によって適宜調整することができ、例えば、半導体素子の一辺が８０μｍから２０００μｍの場合、１０μｍから５００μｍとすることができる。また、別の観点から、例えば、図６に示すように、第１加工変質部１１と第２加工変質部１２とを結ぶ線Ｓ又は第１加工変質部１１と第３加工変質部１３とを結ぶ線Ｑが、第１加工変質部１１を通る基板の第１主面に垂線Ｒに対して、それぞれα度とすることができる。α度は、例えば、１０°から３０°が挙げられ、８°±５°程度が好ましい。なお、線Ｓと垂線Ｒとによる角度及び線Ｑと垂線Ｒとによる角度は同じであることが好ましいが、異なることを排除するものではない。
このように、第１加工変質部１１による第１破断線１１１、第２加工変質部１２による第２破断線１１２、第３加工変質部１３による第３破断線１１３を形成することにより、図５Ｄに示すように、第１加工変質部１１から基板の厚み方向、特に、第１主面１０１側に伸展する亀裂が、第２加工変質部１２から基板の厚み方向に伸展する亀裂と繋がり、第１加工変質部１１から基板の厚み方向、特に、第１主面１０１側に伸展する亀裂が、第３加工変質部１３から基板の厚み方向に伸展する亀裂と繋がる。さらに、第１加工変質部１１から基板の面内方向に伸展する亀裂が、隣接する第１加工変質部１１から基板の面内方向に伸展する亀裂と繋がり、第２加工変質部１２から基板の面内方向に伸展する亀裂が、隣接する第２加工変質部１２から基板の面内方向に伸展する亀裂と繋がり、第３加工変質部１３から基板の面内方向に伸展する亀裂が、隣接する第３加工変質部１３から基板の面内方向に伸展する亀裂と繋がる。このような亀裂は、例えば、レーザ光の出力等の条件を適宜調整することにより、効果的に繋がらせることができる。これにより、後述する基板の分割を、意図する部位で、高精度に行なうことができる。
上述したように、第１破断線１１１を複数形成する場合には、第２破断線１１２及び第３破断線１１３も、同様に、複数形成することが好ましい。その場合、それらは互いに平行であってもよいし、平行でなくてもよい。また、その一部において、線Ｓと垂線Ｒとによる角度及び線Ｑと垂線Ｒとによる角度が互いに異なっていてもよい。
（基板の分割）
得られた基板を分割する。基板の分割は、一実施の形態と同様である。
このようにして製造された半導体素子は、平面形状が四角形の場合、例えば、図７Ａ及び図７Ｂに示すように、基板の向かいあった２対の二側面が、同じ傾斜角度を有する側面とすることができる。ただし、全ての側面の傾斜角度が必ずしも同じでなくてもよい。このように、基板の側面を傾斜面とすることにより、特に、基板の全側面を傾斜面とすることにより、基板が凸レンズ様の形状となる。よって、窒化物半導体層によって出射された光が、基板側面において臨界角反射し、半導体素子内部に再反射して、迷光化して消失又は損失することを低減することができる。つまり、窒化物半導体層によって出射された光が、基板の側面で反射されて内部に戻る場合においても、再度基板の側面に入射する光は、異なる方向に反射されるために、基板外部への取り出し効率を増大させることができる。その結果、光取り出し率を向上させることができる
得られた基板を分割する。基板の分割は、一実施の形態と同様である。
このようにして製造された半導体素子は、平面形状が四角形の場合、例えば、図７Ａ及び図７Ｂに示すように、基板の向かいあった２対の二側面が、同じ傾斜角度を有する側面とすることができる。ただし、全ての側面の傾斜角度が必ずしも同じでなくてもよい。このように、基板の側面を傾斜面とすることにより、特に、基板の全側面を傾斜面とすることにより、基板が凸レンズ様の形状となる。よって、窒化物半導体層によって出射された光が、基板側面において臨界角反射し、半導体素子内部に再反射して、迷光化して消失又は損失することを低減することができる。つまり、窒化物半導体層によって出射された光が、基板の側面で反射されて内部に戻る場合においても、再度基板の側面に入射する光は、異なる方向に反射されるために、基板外部への取り出し効率を増大させることができる。その結果、光取り出し率を向上させることができる
本発明の他の実施形態に係る半導体発光素子の製造方法によれば、本発明の一の実施形態と同様に、基板上に窒化物半導体層が積層された基板を、極めて高い歩留りで意図するように正確にチップ化することができる半導体発光素子の製造方法を提供することができる。
最後に、本願の一実施形態によれば、以下の（１）〜（９）のうち、少なくともいずれか１つの半導体素子の製造方法が含まれる。
（１）第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、破断線状に配置した第１破断線を形成し、
該第１加工変質部の破断線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１破断線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２破断線及び第３破断線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１破断線から前記第２破断線に向かう傾斜方向と、前記第１破断線から前記第３破断線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
（２）（１）であって、前記基板の前記第１主面上に窒化物半導体層が積層されてなる請求項１に記載の半導体素子の製造方法。
（３）（１）または（２）であって、前記基板がサファイア基板又はシリコン基板である。
（４）（１）から（３）のいずれかであって、前記第１破断線を、前記基板の前記第２主面から１５μｍから２４５μｍの範囲の一定の深さに形成し、
前記第２破断線及び前記第３破断線を、前記基板の前記第１主面から１５μｍから２４５μｍの範囲の一定の深さにそれぞれ形成する。
（５）（１）から（４）のいずれかであって、前記分割された基板の一側面を１０°から３０°傾斜させた面とする。
（６）（１）から（５）のいずれかであって、前記基板はオリエンテーションフラットを有するウェハであり、前記第１破断線、第２破断線及び第３破断線を、前記オリエンテーションフラットに対して平行又は垂直に形成する。
（７）（１）から（６）のいずれかであって、前記第１破断線、第２破断線及び第３破断線をそれぞれ複数本、前記基板へのパルスレーザの複数回の走査により、それぞれ形成する。
（８）（７）であって、前記半導体素子の平面形状が四角形であり、
前記基板の分割を、向かいあった二側面又は向かいあった２対の二側面に対して行い、それぞれを傾斜させた面とする。
（９）（７）または（８）であって、前記分割された前記基板の複数の側面を１０°から３０°傾斜させた面とする。
該第１加工変質部の破断線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１破断線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２破断線及び第３破断線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１破断線から前記第２破断線に向かう傾斜方向と、前記第１破断線から前記第３破断線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする。
（２）（１）であって、前記基板の前記第１主面上に窒化物半導体層が積層されてなる請求項１に記載の半導体素子の製造方法。
（３）（１）または（２）であって、前記基板がサファイア基板又はシリコン基板である。
（４）（１）から（３）のいずれかであって、前記第１破断線を、前記基板の前記第２主面から１５μｍから２４５μｍの範囲の一定の深さに形成し、
前記第２破断線及び前記第３破断線を、前記基板の前記第１主面から１５μｍから２４５μｍの範囲の一定の深さにそれぞれ形成する。
（５）（１）から（４）のいずれかであって、前記分割された基板の一側面を１０°から３０°傾斜させた面とする。
（６）（１）から（５）のいずれかであって、前記基板はオリエンテーションフラットを有するウェハであり、前記第１破断線、第２破断線及び第３破断線を、前記オリエンテーションフラットに対して平行又は垂直に形成する。
（７）（１）から（６）のいずれかであって、前記第１破断線、第２破断線及び第３破断線をそれぞれ複数本、前記基板へのパルスレーザの複数回の走査により、それぞれ形成する。
（８）（７）であって、前記半導体素子の平面形状が四角形であり、
前記基板の分割を、向かいあった二側面又は向かいあった２対の二側面に対して行い、それぞれを傾斜させた面とする。
（９）（７）または（８）であって、前記分割された前記基板の複数の側面を１０°から３０°傾斜させた面とする。
１０ 基板
１０１ 第１主面
１０２ 第２主面
１１ 第１加工変質部
１１１ 第１破断線
１２ 第２加工変質部
１１２ 第２破断線
１３ 第３加工変質部
１１３ 第３破断線
１４ 窒化物半導体層
１０１ 第１主面
１０２ 第２主面
１１ 第１加工変質部
１１１ 第１破断線
１２ 第２加工変質部
１１２ 第２破断線
１３ 第３加工変質部
１１３ 第３破断線
１４ 窒化物半導体層
Claims (9)
- 第１主面と、前記第１主面と反対側の第２主面とを有する基板に、前記第１主面に近い一定の深さにレーザ光を集光させて第１加工変質部を、平面視において、線状に配置した第１線を形成し、
該第１加工変質部の前記第１線が形成された前記基板に、前記第２主面に近い一定の深さであって、平面視において、前記第１線に対して線対称の位置にレーザ光を集光させて第２加工変質部及び第３加工変質部を、平面視において、それぞれ破断線状に配置した第２線及び第３線をそれぞれ形成し、
得られた基板に外力を加えて、前記基板内の、前記第１線から前記第２線に向かう傾斜方向と、前記第１線から前記第３線に向かう傾斜方向とに沿って前記基板を分割して、該分割された基板の一側面を傾斜させた面とすることを特徴とする半導体素子の製造方法。 - 前記基板の前記第１主面上に窒化物半導体層が積層されてなる請求項１に記載の半導体素子の製造方法。
- 前記基板がサファイア基板又はシリコン基板である請求項１又は２に記載の半導体素子の製造方法。
- 前記第１線を、前記基板の前記第１主面から１５μｍから２４５μｍの範囲の一定の深さに形成し、
前記第２線及び前記第３線を、前記基板の前記第２主面から１５μｍから２４５μｍの範囲の一定の深さにそれぞれ形成する請求項１から３のいずれかに記載の半導体素子の製造方法。 - 前記分割された基板の一側面を１０°から３０°傾斜させた面とする請求項１から４のいずれかに記載の半導体素子の製造方法。
- 前記基板はオリエンテーションフラットを有するウェハであり、前記第１線、第２線及び第３線を、前記オリエンテーションフラットに対して平行又は垂直に形成する請求項１から５のいずれかに記載の半導体素子の製造方法。
- 前記第１線、第２線及び第３線をそれぞれ複数本、前記基板へのパルスレーザの複数回の走査により、それぞれ形成する請求項１から６のいずれかに記載の半導体素子の製造方法。
- 前記半導体素子の平面形状が四角形であり、
前記基板の分割を、向かいあった二側面又は向かいあった２対の二側面に対して行い、それぞれを傾斜させた面とする請求項７に記載の半導体素子の製造方法。 - 前記分割された基板の複数の側面を１０°から３０°傾斜させた面とする請求項７又は８に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019239484A JP7277782B2 (ja) | 2019-12-27 | 2019-12-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019239484A JP7277782B2 (ja) | 2019-12-27 | 2019-12-27 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021108344A true JP2021108344A (ja) | 2021-07-29 |
| JP7277782B2 JP7277782B2 (ja) | 2023-05-19 |
Family
ID=76968259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019239484A Active JP7277782B2 (ja) | 2019-12-27 | 2019-12-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7277782B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023276883A1 (ja) | 2021-06-30 | 2023-01-05 | Ｍｃｐｐイノベーション合同会社 | エアバッグ収納カバー及びその製造方法、熱可塑性エラストマー組成物、成形体、並びに複合成形体 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245043A (ja) * | 2005-02-28 | 2006-09-14 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子 |
| US20130260490A1 (en) * | 2012-03-28 | 2013-10-03 | Sensor Electronic Technology, Inc. | Light Emitting Device Substrate with Inclined Sidewalls |
| JP2014017433A (ja) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | 光デバイス及び光デバイスの加工方法 |
| JP2015130470A (ja) * | 2013-12-05 | 2015-07-16 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 |
| CN106328778A (zh) * | 2016-09-14 | 2017-01-11 | 中国科学院半导体研究所 | 隐形切割制备正、倒和倒梯形台状衬底的led芯片的方法 |
-
2019
- 2019-12-27 JP JP2019239484A patent/JP7277782B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245043A (ja) * | 2005-02-28 | 2006-09-14 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子 |
| US20130260490A1 (en) * | 2012-03-28 | 2013-10-03 | Sensor Electronic Technology, Inc. | Light Emitting Device Substrate with Inclined Sidewalls |
| JP2014017433A (ja) * | 2012-07-11 | 2014-01-30 | Disco Abrasive Syst Ltd | 光デバイス及び光デバイスの加工方法 |
| JP2015130470A (ja) * | 2013-12-05 | 2015-07-16 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 |
| CN106328778A (zh) * | 2016-09-14 | 2017-01-11 | 中国科学院半导体研究所 | 隐形切割制备正、倒和倒梯形台状衬底的led芯片的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023276883A1 (ja) | 2021-06-30 | 2023-01-05 | Ｍｃｐｐイノベーション合同会社 | エアバッグ収納カバー及びその製造方法、熱可塑性エラストマー組成物、成形体、並びに複合成形体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7277782B2 (ja) | 2023-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102065829B1 (ko) | 기판 프로세싱 방법 | |
| US9478696B2 (en) | Workpiece cutting method | |
| US8389384B2 (en) | Laser beam machining method and semiconductor chip | |
| US8143141B2 (en) | Laser beam machining method and semiconductor chip | |
| JP6260601B2 (ja) | 半導体素子の製造方法 | |
| TWI447964B (zh) | LED wafer manufacturing method | |
| US10639747B2 (en) | Method of manufacturing light emitting element | |
| US20150217400A1 (en) | Method for cutting object to be processed | |
| US20090081851A1 (en) | Laser processing method | |
| JP6345742B2 (ja) | 基板処理方法 | |
| WO2013176089A1 (ja) | 加工対象物切断方法、加工対象物、及び、半導体素子 | |
| JP5747743B2 (ja) | 発光素子の製造方法 | |
| WO2006013763A1 (ja) | レーザ加工方法及び半導体装置 | |
| US20150217399A1 (en) | Workpiece cutting method | |
| WO2008004394A1 (fr) | Procédé de travail par laser | |
| US20150174698A1 (en) | Workpiece cutting method | |
| JP2016134427A (ja) | 半導体ウエハおよびその製造方法 | |
| JP7277782B2 (ja) | 半導体素子の製造方法 | |
| TW201436017A (zh) | Ｌｅｄ元件之製造方法、ｌｅｄ元件製造用晶圓基材、及ｌｅｄ元件之製造裝置 | |
| KR102529797B1 (ko) | 발광소자의 제조 방법 | |
| JP2015144180A (ja) | Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子 | |
| JP6819897B2 (ja) | 発光素子の製造方法 | |
| JP6982264B2 (ja) | 発光素子の製造方法 | |
| JP2011159827A (ja) | 透明基板の改質領域形成方法 | |
| CN117334569A (zh) | 芯片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230417 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7277782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |