JP5768353B2 - 窒化物系化合物半導体素子の製造方法 - Google Patents

窒化物系化合物半導体素子の製造方法 Download PDF

Info

Publication number
JP5768353B2
JP5768353B2 JP2010232471A JP2010232471A JP5768353B2 JP 5768353 B2 JP5768353 B2 JP 5768353B2 JP 2010232471 A JP2010232471 A JP 2010232471A JP 2010232471 A JP2010232471 A JP 2010232471A JP 5768353 B2 JP5768353 B2 JP 5768353B2
Authority
JP
Japan
Prior art keywords
wafer
cutter
gan substrate
compound semiconductor
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010232471A
Other languages
English (en)
Other versions
JP2012089558A (ja
Inventor
耕一 松本
耕一 松本
裕史 吉田
裕史 吉田
豪 伊藤
豪 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2010232471A priority Critical patent/JP5768353B2/ja
Publication of JP2012089558A publication Critical patent/JP2012089558A/ja
Application granted granted Critical
Publication of JP5768353B2 publication Critical patent/JP5768353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、紫外光から赤色系まで発光可能な発光ダイオード(以下、「LED」という)、レーザーダイオード(以下、「LD」という)等の発光デバイスに使用される窒化物系化合物半導体チップに係り、特に、基板上に窒化物系化合物半導体が積層されたウエハーをチップ状に分離した窒化物系化合物半導体素子の製造方法に関する。
一般に、窒化物系化合物半導体LED素子は、サファイア基板上に成長させる。基板上に半導体材料が積層されたウエハーから発光デバイス用のチップを切り出す場合、ダイサーやスクライバー、レーザースクライバーが使用されている。ダイサーとは刃先をダイヤモンドとする円盤状のブレードの回転運動により、ウエハーを直接フルカットするか、または刃先巾よりも広い巾の溝を切り込んだ後(ハーフカット)、外力によってウエハーを割る装置である。一方、スクライバーとは同じく先端をダイヤモンドとする針の往復直線運動によりウエハーに極めて細い切断線(罫書線)を例えば碁盤目状に引いた後、外力によってウエハーを割る装置である。また、レーザースクライブとはレーザーにより基板に切り込みを入れた後、応力をかけて切り込み面で割る装置である。
窒化物系化合物半導体ウエハーは、スクライバーやダイサー等を組み合わせて所望のチップに分離することが行われている。ウエハーをチップに分離する従来技術として、サファイア基板上に窒化ガリウム系化合物半導体を積層した半導体ウエハーに対し、ダイサーによりサファイア基板の下面に溝部を、その底面とサファイア基板の上面との間隔がほぼ100μmとなるように形成する。次に、スクライバーにより、溝部の底面に切断線を形成する。続いて、切断線に沿って、ローラーにより荷重を加え、半導体ウエハーを切断することにより、半導体の表面の面積がサファイア基板の下面の面積より大きい半導体チップを形成することが開示されている(例えば、特許文献1参照)。
また、近年ではサファイア基板に替わり、導電性と透過性が優れたGaN基板を用い、GaN基板の厚さを最小化して、LED素子の光抽出効率を向上させることができる窒化ガリウム系LED素子が開示されている(例えば、特許文献2参照)。
特開平8−274371号公報 特開2007−305999号公報
GaPやGaAs等のせん亜鉛構造の結晶は、へき開性が「110」方向にある。そのため、この性質を利用してGaAs、GaAlAs、GaPなどの半導体ウエハーを比較的簡単に所望形状に分離することができる。
しかしながら、窒化物系化合物半導体はサファイア基板上などに積層されるヘテロエピ構造であり、窒化物系化合物半導体とサファイア基板とは格子定数不整が大きい。サファイア基板は六方晶系という性質上、へき開性を有していない。さらに、サファイア、窒化物系化合物半導体ともモース硬度がほぼ9と非常に硬い物質である。したがって、スクライバーで切断することは困難であり、ダイサーでは切断面にクラック、チッピングが発生しやすくなり正確に切断することができなかった。また、レーザースクライバーを用いた場合は、切断面のクラックやチッピングに加え、レーザーにより基板が気化した際に生じるスクライブ塵によって光出力が低下するという問題があった。
また、サファイア基板は電気的に不導体であり、熱伝導性が良くないため、光出力や半導体素子の特性を向上させるのに限界がある。特に、半導体素子の高出力化には大電流の印加を伴うため、半導体素子の熱放出といった温度特性の改善が求められる。したがって、導電性と透過性が優れたGaN基板を用いた窒化物系化合物半導体チップの開発が重要性を増している。
一枚のウエハーからできるだけ数多くの半導体チップを得て生産性を上げることは非常に重要であり、しかも窒化物系化合物半導体の結晶性を傷めずに多くのチップを得ることは必須要件である。GaN基板上に窒化物系化合物半導体を積層したLEDについては、工業的にウエハーをチップに分離する手段は開発されていないが、近い将来のGaN基板を用いたLEDの実用化に向けて、益々高度なチップ化技術が求められている。したがって、本発明はこのような事情を鑑みてなされたものである。その目的とするところは、GaNを基板とする窒化物系化合物半導体ウエハーをチップ状に分離するに際し、歩留まり良く、正確に切断する窒化物系化合物半導体チップの製造方法を提供することにある。
本発明によれば、前記課題は次の手段により解決される。
本発明に係る窒化物系化合物半導体チップの製造方法は、GaN基板上に窒化物系化合物半導体が積層されたウエハーをチップ状に分離する方法であって、前記GaN基板を厚み100μm以上210μm以下になるように研磨する工程と、前記ウエハーを、窒化物系化合物半導体が積層された側から、前記ウエハーに対してカッターの中心軸の角度が60°より大きく75°より小さく、カッター押し込み深さが前記GaN基板の厚みの15%以下でカッターにより複数回スクライブすることで切断する工程と、を具備する。
これにより、高い歩留まりで正確に切断することができ、一枚のウエハーから取り出せるチップ数を増加させて、生産性が向上する。
また、前記カッターにより複数回スクライブすることで切断する工程は、前記ウエハーに対して押圧するカッターの荷重が0.2N以上0.4N以下であって、同じ荷重で複数回スクライブを行うことが好ましい。
これにより、カッターによる加工幅を制限する事で、半導体層や電極の破損を防ぎ、かつウエハーの未切断を防ぐことができる。

本発明によれば、GaNを基板とする窒化物系化合物半導体ウエハーをチップ状に分離するに際し、歩留まり良く、正確に切断する窒化物系化合物半導体チップの製造方法を提供することができる。
本発明の製造方法の一工程を示す概略断面図である。 本発明の製造方法の一工程を示す概略断面図である。 本発明の製造方法の一工程を示す概略断面図である。 本発明の製造方法の一工程を示す概略図である。 本発明の製造方法の一工程において形成した溝を、光学顕微鏡で上面から撮影した写真である。 実施例及び参考例に係る分離後のチップの切断線を、光学顕微鏡で上面から撮影した写真である。 実施例及び参考例に係る分離後のチップを、走査型電子顕微鏡(SEM)で撮影した写真である。
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための半導体発光素子やその製造方法を例示するものであって、本発明を以下に限定するものではない。
また、本明細書は特許請求の範囲に示される部材を、実施形態の部材に特定されるものでは決してない。実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに、以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する様態としても良いし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
本発明の半導体チップの製造方法において、カッターとしては、例えば先端をダイヤモンドとする針を使用するカッタースクライブを用いるのが好ましい。カッタースクライブは線幅の狭い溝を形成しやすいため、ウエハーの隣接するチップの間に正確に溝を形成して半導体層や電極の破損を防ぐことができる。また、エッチングに比べて迅速に溝を形成することができる。さらに、ダイシングに比べてウエハー切断時にGaN基板を削り取る面積が小さくて済むので、一枚のウエハーから多くのチップが得られる。そして、レーザースクライブのように、発生したスクライブ塵が半導体素子に付着して光を遮断する恐れがないといった利点があるためである。
本発明の半導体チップ製造方法は、非常に硬いGaN基板及び窒化物系化合物半導体層を、カッタースクライブを用いた手法により溝を効率良く容易に形成したものである。GaN基板の厚み、ウエハーに対するカッターの角度、押し込み深さ、荷重を適宜調整することにより、ウエハーにかかるストレスを大幅に緩和して、所望のチップ形状に精度良く分離することができる。
本発明の半導体素子に係る製造方法を、図面を基に説明する。
図1〜3は、それぞれ本発明の製造方法の一工程を示す概略断面図であり、図4は本発明の製造方法の一工程を示す概略図である。
図1はGaN基板11の上にn型窒化物半導体層(n型層)12とp型窒化物半導体層(p型層)13とを積層したウエハーの概略断面図であり、p型層13が予めエッチングされて、n電極を設けるためのn型層12が露出される。n型層12とp型層13にはそれぞれ電極(図示せず)が形成されている。
まず、図2に示すように、GaN基板11を、厚みが100μm以上210μm以下になるように研磨する。研磨前のウエハー1(図1)は、GaN基板11の厚さが300〜800μm、その上に積層された半導体層20の厚さが多くとも数十μmあり、そのほとんどがGaN基板の厚さで占められている。しかも、GaN基板11は非常に硬く切断しにくい性質を有しているので、GaN基板が厚すぎるとチップに分離し難く歩留まりが悪くなる。したがって、GaN基板11の厚さを前記範囲に調整することにより、ウエハー1にストレスがかかってたわむことも割れることもなく、GaN基板11をほぼ垂直に割ることができる。
次に、ウエハーをカッタースクライバーのXYステージ上に固定配置させる。図3に示すように、半導体層20側から、ウエハーをX軸及びY軸方向にそれぞれ移動させて縦横にカッターで溝31を形成し切断する。このとき、図4に示すように、カッター21の中心軸Sとウエハー1のなす角度dが60°より大きく75°より小さくなるように、カッター21を傾けるのが好ましい。これにより、ウエハー1の隣接するチップの間に正確に、細い線状の溝31を形成することができる。
また、カッター21のウエハー1に対する押し込み深さは、研磨後のGaN基板11の厚みの15%以下が好ましい。これにより、カッターがウエハー外周部と接触する際に生じるカッターの跳ねを抑制することができ、外周部の歩留りを向上させることができる。
ウエハー1に対して押圧するカッター21の荷重は、0.2N以上0.4N以下が好ましく、0.3Nがさらに好ましい。荷重が大きすぎると溝の幅が大きくなって半導体層や電極を破損する恐れがあり、小さすぎると溝31が形成できない。したがって、このようにカッターによる加工幅を制限する事で、半導体層や電極の破損を防ぎ、かつウエハーの未割断を防ぐことができる。
カッター21の押し込み深さ、荷重においては、露出したn型層12内に溝31を形成するために、適宜調整することができる。
カッター21で溝31を形成する工程は、同一切断線の溝31に対して複数回繰り返して行うことができ、溝31は、GaN基板11まで到達する深さに形成することが好ましい。そうすることで、溝31はウエハー1の半導体層20側からGaN基板11の方向へと順次深く形成され、溝31がある程度の深さに達すると、外力を加えることなくウエハーを正確に切断することが可能となる。また、溝31を形成する工程の後、ウエハー1にローラーやブレード等外力による荷重衝撃を、半導体層20側、またはGaN基板11側から与えてチップに分離しても良い。ブレードを用いる場合は溝31に沿って荷重衝撃を加えるのが好ましい。
本発明の具体例を実施例に基づいて詳述するが、この実施例のみに限定されるものではないことはいうまでもない。
<実施例1>
厚さ550μm、大きさ3インチφのGaN基板11の上に順にn型GaN(n型層12)10.5μmと、p型GaN(p型層13)0.1μmとを積層したウエハー1を用意した。このウエハー1のn型GaNとp型GaNが積層された半導体層20側から、予め所定の形状で1.2μmの深さでエッチングして、図1に示すように電極を設けるべきn型GaNを一部露出させた後、n電極とp電極をそれぞれn型GaNとp型GaN上に形成した。分離させやすくするために、ウエハー1のGaN基板11側を研磨機により研磨して、GaN基板11の厚みを200μmにした。
次に、研磨後のウエハーのGaN基板11側に粘着シートを貼り合わせ、図4で示すようにスクライバーのテーブル22上にウエハー1を貼り付け、真空チャックで固定した。テーブルはX軸(左右)、Y軸(前後)方向に移動することができ、回転可能な構造となっている。固定後、半導体層20側からX軸方向に、カッターについて角度dが70°、押し込み深さ25μm、荷重0.3Nで1ラインにつき5回スクライブした。テーブルを90°回転させて今度はY軸方向に角度d、押し込み深さ、荷重を同様にして1ラインにつき5回スクライブして溝31を形成して切断し、3インチφのウエハーから320μm角のチップを多数得た。
<比較例1>
実施例1の溝31を形成する工程において、角度dが、55°〜75°になるようにカッター21を傾け、カッター押し込み深さ25μm、荷重0.3Nで1ラインにつき3回スクライブしてウエハー1に溝31を形成した。形成した溝を、光学顕微鏡で上面から撮影した写真を、図5A〜D(A:55°、B:60°、C:65°、D:75°)に示す。角度dを60°以下にするとカッター21の刃先がウエハー1に対して平坦になり、ウエハー1と刃先との接触面積が大きくなるため、ウエハー1に溝31が入りにくく、また角度dを75°以上にすると、カッター21がウエハー1上ではね易くなった。この後、引き続きカッタースクライブを行って溝31を形成したが、チップに分離することができたのは角度dが65°のもののみであった。
<参考例1>
実施例1の溝31を形成する工程において、溝31をGaN基板11の半導体層20が積層されていない側から形成する他は同様にして、チップに分離した。
<参考例2>
実施例1の溝31を形成する工程において、溝31をナノレーザーで加工速度15mm/sec、レーザーパワー1W、レーザー周波数100kHzにて深さ50μmほどの溝を形成し、応力をかけて切り込み面で割る他は同様にして、チップに分離した。
<参考例3>
実施例1の溝31を形成する工程において、溝31をナノレーザーでGaN基板11の半導体層20が積層されていない側から加工速度15mm/sec、レーザーパワー1W、レーザー周波数100kHzにて深さ50μmほどの溝を形成し、応力をかけて切り込み面で割る他は同様にして、チップに分離した。
<参考例4>
実施例1の研磨後のウエハーをダイサーのテーブルに固定し、ブレード幅30μmのブレードを用いて、半導体層側からX軸とY軸方向にそれぞれブレード押し込み深さ100μmでダイシングしてハーフカットした。ハーフカット後、ウエハーをテーブルから剥がし取り、GaN基板側から軽くローラーで押さえることによりチップに分離したが、歩留まりは約5%であった。
このようにして作製した実施例1及び参考例1〜4の半導体素子について、半導体チップの形状と光出力を比較した。図6は実施例及び参考例に係る分離後のチップの切断線を、光学顕微鏡で上面から撮影した写真であり、図6Aは実施例1、図6Bは参考例1、図6Cは参考例2、図6Dは参考例3、図6Eは参考例4を示す。また、図7は実施例及び参考例に係る分離後のチップを、走査型電子顕微鏡(SEM)で撮影した写真であり、図7Aは実施例1、図7Bは参考例1、図7Cは参考例4を示す。
光出力については実施例1及び参考例1〜3の光出力を算出し、参考例1を100%として、実施例1及び参考例2,3の光出力の比率を比較した。結果を表1に示す。また、実施例1、参考例1及び4については半導体チップの形状を走査型電子顕微鏡(SEM)により比較した。
実施例1では半導体層20側の外周端が、参考例1ではGaN基板11側の外周端が少し荒れていた。また、実施例1と参考例1の両方とも、GaN基板11の切断面(チップ側面)は半導体層20が積層された側から、GaN基板11の半導体層20が積層されていない側に向かって、ほぼ真っ直ぐな縦線が複数入っていた。
参考例1を基準とすると、実施例1は光出力の向上がみられ、一方レーザーで切断した参考例2,3は光出力が大幅に低下した。
ダイサーで切断した参考例4のチップは、ダイサーが接触した切断線で無数のクラックが生じた。GaN基板はブレードの幅でブレードが押し込まれた深さまで削り取られ、ブレードでハーフカットしなかったGaN基板の断面(チップ側面)には、実施例1と同様にほぼ真っ直ぐな縦線が複数入っていた。
以上のことから、本発明の方法によると、硬い性質を持つGaN基板上に窒化物系化合物半導体層を積層したウエハーでも、カッターを用いた手法により歩留まり良く正確に切断できる。しかも、カッターの刃は非常に細いため、切断した際に削り取る体積が少なくて済むことにより、小さいサイズのチップを得る場合、単位面積あたりのチップ収率が向上する。さらに、形成された半導体チップは、ウエハーの切断線において半導体層側の表面にスクライブ塵等が付着せず、カッターによってできた粗面を有することにより、光出力が向上することが明らかになった。
本発明は、GaN基板上に窒化物系化合物半導体層が積層されたLEDやLD等のあらゆる発光デバイスの製造方法に好適に利用することができる。
1 ウエハー
11 GaN基板
12 n型層
13 p型層
20 半導体層
21 カッター
22 テーブル
31 溝

Claims (2)

  1. GaN基板上に窒化物系化合物半導体が積層されたウエハーをチップ状に分離する方法であって、
    前記GaN基板を厚み100μm以上210μm以下になるように研磨する工程と、
    前記ウエハーを、窒化物系化合物半導体が積層された側から、前記ウエハーに対してカッターの中心軸の角度が60°より大きく75°より小さく、カッター押し込み深さが前記GaN基板の厚みの15%以下でカッターにより複数回スクライブすることで切断する工程と、
    を具備することを特徴とする窒化物系化合物半導体チップの製造方法。
  2. 前記カッターにより複数回スクライブすることで切断する工程は、前記ウエハーに対して押圧するカッターの荷重が0.2N以上0.4N以下であって、同じ荷重で複数回スクライブを行うことを特徴とする請求項1に記載の窒化物系化合物半導体チップの製造方法。
JP2010232471A 2010-10-15 2010-10-15 窒化物系化合物半導体素子の製造方法 Active JP5768353B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010232471A JP5768353B2 (ja) 2010-10-15 2010-10-15 窒化物系化合物半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232471A JP5768353B2 (ja) 2010-10-15 2010-10-15 窒化物系化合物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012089558A JP2012089558A (ja) 2012-05-10
JP5768353B2 true JP5768353B2 (ja) 2015-08-26

Family

ID=46260902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232471A Active JP5768353B2 (ja) 2010-10-15 2010-10-15 窒化物系化合物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5768353B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639520B2 (ja) * 2001-04-27 2011-02-23 パナソニック株式会社 窒化物半導体チップの製造方法
JP2003101158A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 半導体発光素子の製造方法
JP4539077B2 (ja) * 2003-10-29 2010-09-08 日本電気株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2012089558A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5179068B2 (ja) 化合物半導体素子の製造方法
TWI254468B (en) Compound semiconductor light-emitting device and production method thereof
JP5119463B2 (ja) 発光素子及びその製造方法
TWI631665B (zh) 光裝置之加工方法
JP3230572B2 (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
TWI327340B (en) Production method for semiconductor device
JP2004031526A (ja) 3族窒化物系化合物半導体素子の製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
US20120319149A1 (en) Light-Emitting Device Structure and Method for Manufacturing the Same
JP6301726B2 (ja) 光デバイスの加工方法
JP2006086516A (ja) 半導体発光素子の製造方法
JP2006135309A (ja) 半導体素子の製造方法
JP2009032970A (ja) 窒化物半導体素子の製造方法
JP2003151921A (ja) 化合物半導体とその製造方法
JP5561666B2 (ja) 基板スライス方法
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
JPH10125958A (ja) 窒化ガリウム系化合物半導体チップの製造方法
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
JP5716524B2 (ja) 発光素子の製造方法
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JP4594707B2 (ja) 半導体チップ製造方法
JP5271563B2 (ja) 窒化物半導体素子の製造方法
JP5768353B2 (ja) 窒化物系化合物半導体素子の製造方法
JP2006203251A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5768353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250