CN117043911A - 氧化镓基板的分割方法 - Google Patents

氧化镓基板的分割方法 Download PDF

Info

Publication number
CN117043911A
CN117043911A CN202280023312.7A CN202280023312A CN117043911A CN 117043911 A CN117043911 A CN 117043911A CN 202280023312 A CN202280023312 A CN 202280023312A CN 117043911 A CN117043911 A CN 117043911A
Authority
CN
China
Prior art keywords
gallium oxide
dividing
oxide substrate
type gallium
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280023312.7A
Other languages
English (en)
Inventor
藤田实
有马润
川崎克己
平林润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN117043911A publication Critical patent/CN117043911A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

[技术问题]良好地分割以(001)面为主面的β型氧化镓基板。[解决手段]本发明具备:沿着以(001)面为主面的β型氧化镓基板10的(100)面的延伸方向形成多个分割槽13的工序;通过在与分割槽13的延伸方向垂直的方向上进行切断,从而将β型氧化镓基板10加工成长条状的工序;以及,通过沿着分割槽13解理长条状的β型氧化镓基板10,从而进行单片化的工序。这样,由于沿着解理面形成多个分割槽13,因此通过沿着分割槽13进行解理,不会在解理面产生薄片状的剥离,能够良好地进行分割。

Description

氧化镓基板的分割方法
技术领域
本发明涉及氧化镓基板的分割方法,特别是涉及β型氧化镓基板的分割方法。
背景技术
作为化合物半导体的分割方法,已知有专利文献1和2所记载的方法。在专利文献1中公开了如下方法:使用划片机在基板的主面形成长度150μm~200μm的划痕后,通过切割基板而加工成长条状,进一步,通过沿着划痕解理长条状的基板,进行单片化。此外,在专利文献2中公开了如下方法:在基板的两面形成切断槽和划片线,通过沿着切断槽和划片线解理基板,进行单片化。
现有技术文献
专利文献
专利文献1:日本特开平7-201783号公报
专利文献2:日本特公平6-11071号公报
发明内容
发明要解决的技术问题
然而,由于β型氧化镓基板(100)面的解理性强,因此在专利文献1所记载的方法中,有如下问题:即,在未形成划痕的部分,在解理面产生薄片状的剥离。此外,对于以(001)面为主面的β型氧化镓基板而言,解理面即(100)面与主面不垂直,具有规定的倾斜度,因此,在专利文献2所记载的方法中,无法正确地解理β型氧化镓基板。
此外,也考虑将β型氧化镓基板单纯地切割为矩阵状的方法,但是,如上所述,解理面即(100)面不是垂直的,因此,如果沿着解理面的延伸方向进行切割,则会产生因部分解理而导致的芯片的缺口。
因此,本发明的目的在于,提供一种良好地分割以(001)面为主面的β型氧化镓基板的方法。
用于解决技术问题的手段
本发明的β型氧化镓基板的分割方法的特征在于,具备:沿着以(001)面为主面的β型氧化镓基板的(100)面的延伸方向形成多个第一分割槽的工序;通过在与第一分割槽的延伸方向垂直的方向上进行切断,从而将β型氧化镓基板加工成长条状的工序;以及,通过沿着第一分割槽解理长条状的β型氧化镓基板,从而进行单片化的工序。
根据本发明,由于沿着解理面形成多个第一分割槽,因此,通过沿着第一分割槽进行解理,不会在解理面产生薄片状的剥离,能够良好地进行分割。
在本发明中,可以通过刻蚀形成第一分割槽。由此,在形成第一分割槽时基板不会产生裂纹、缺口。
在本发明中,也可以在位于元件形成面的相反侧的背面形成第一分割槽。由此,不需要对元件形成面进行加工。
此外,对于本发明的β型氧化镓基板的分割方法而言,也可以是,还具备沿着(100)面的延伸方向在元件形成面形成多个第二分割槽的工序,连结第一分割槽和第二分割槽的直线相对于元件形成面具有约76°的角度。由此,由于第一分割槽和第二分割槽位于相同的解理面,因此能够更可靠地进行基于解理的单片化。
发明效果
这样,根据本发明,能够良好地分割以(001)面为主面的β型氧化镓基板。
附图说明
图1是用于说明本发明的第一实施方式的β型氧化镓基板的分割方法的示意图,图1的(a)是俯视图,图1的(b)是沿着图1的(a)所示的A-A线的大致截面图。
图2是用于说明本发明的第一实施方式的β型氧化镓基板的分割方法的示意性俯视图。
图3是用于说明本发明的第一实施方式的β型氧化镓基板的分割方法的示意性俯视图。
图4是单片化的元件20的yz截面。
图5是用于说明本发明的第二实施方式的β型氧化镓基板的分割方法的示意图,图5的(a)是俯视图,图5的(b)是沿着图5的(a)所示的A-A线的大致截面图。
图6是表示β型氧化镓基板的元件形成面11相对于(001)面偏移的例子的大致立体图。
具体实施方式
以下,参照附图对本发明的优选实施方式进行详细说明。
图1~图3是用于说明本发明的第一实施方式的β型氧化镓基板的分割方法的示意图。这里,图1的(a)、图2和图3是俯视图,图1的(b)是沿着图1的(a)所示的A-A线的大致截面图。
首先,如图1所示,准备在主面即元件形成面11形成有多个元件20的β型氧化镓(Ga2O3)基板10。虽然没有特别限制,但作为元件20,可以举出肖特基势垒二极管。使用β型氧化镓基板的肖特基势垒二极管是电流沿基板的厚度方向流动的元件,形成有漂移层和与之肖特基接触的阳极电极的一侧是元件形成面。氧化镓的带隙非常大,为4.8~4.9eV,绝缘击穿电场也高达约8MV/cm,因此使用氧化镓的肖特基势垒二极管非常有望作为功率器件用的开关元件。
元件形成面11和位于其相反侧的背面12构成(001)面(c面)。在图1中,(001)面构成xy平面,多个元件20在xy方向上形成为矩阵状。在这样的β型氧化镓基板10的背面12,以通过在y方向上相邻的元件20间的方式,形成沿x方向延伸的多个分割槽13。x方向是解理面即(100)面(a面)的延伸方向。作为分割槽13的形成方法,优选使用刻蚀。如果通过刻蚀形成分割槽13,则在形成分割槽13时β型氧化镓基板10不会产生裂纹或缺口。如果β型氧化镓基板10的厚度为250μm左右,则分割槽13的深度为25μm左右即可。分割槽13并非部分地形成,而是遍及β型氧化镓基板10的x方向上的整个宽度而形成。
接着,如图2所示,通过沿着在y方向上延伸的切割线14切断β型氧化镓基板10,将β型氧化镓基板10加工成长条状。即,切断方向是与分割槽13的延伸方向垂直的方向。切断位置是在x方向上相邻的元件20之间。由此,切成长条状的β型氧化镓基板10各自成为,在y方向上排列有多个元件20、且在y方向上相邻的元件20之间在背面12设置有分割槽13的状态。
然后,如图3所示,通过将长条状的β型氧化镓基板10沿着分割槽13解理,将元件20单片化。图4是单片化的元件20的yz截面,沿着分割槽13解理的解理面15相对于元件形成面11和背面12具有约76°(准确地说为76.3°)和约104°(准确地说为103.7°)的角度。
这样,根据本实施方式的β型氧化镓基板的分割方法,由于沿着解理面即(100)面的延伸方向形成多个分割槽13,因此,通过沿着分割槽13解理,不会产生薄片状的剥离等,能够得到大致平坦的解理面15。此外,如单纯地将β型氧化镓基板10切割为矩阵状的情况那样,不会产生芯片的缺口,且能够削减伴随切割的切削余量,因此芯片的取得个数也增加。而且,由于将分割槽13形成于与元件形成面11相反的一侧的背面12,因此不需要对元件形成面11进行加工。但是,在本发明中,并非必须在背面12形成分割槽13,可以在元件形成面11侧形成分割槽13。
图5是用于说明本发明的第二实施方式的β型氧化镓基板的分割方法的示意图。这里,图5的(a)是俯视图,图5的(b)是沿着图5(a)所示的A-A线的大致截面图。
在第二实施方式中,与第一实施方式的不同点在于,在元件形成面11还形成分割槽16。分割槽16与分割槽13平行地延伸。但是,分割槽13、16在厚度方向(z方向)上不具有重叠,而在y方向上偏移距离D。在将β型氧化镓基板10的厚度设为T的情况下,距离D为T×tanθ(θ=13.7°)。这里,连结分割槽13和分割槽16的直线L相对于元件形成面11和背面12具有约76°和约104°的角度。即,分割槽13、16位于相同的解理面。
由此,通过将β型氧化镓基板10切断而加工成长条状后,如果沿着分割槽13、16解理,则能够更可靠地进行基于解理的单片化。
形成元件的漂移层是在β型氧化镓基板的上表面使用反应性溅射、PLD法、MBE法、MOCVD法、HVPE法等外延生长氧化镓而成的薄膜。在β型氧化镓基板的上表面使用HVPE法外延生长薄膜的情况下,一般在(001)面上生长。但是,在将表面设为(001)面的β型氧化镓基板的情况下,作为制造上的偏差的范畴,有时相对于x轴、y轴有±1°左右的偏移角。此外,考虑到外延生长的容易性、堆积性,有时也在有几度左右的偏移角的β型氧化镓基板上生长。
在这样的情况下,如图6所示,若将(001)面相对于y轴的偏移角设为θ2,则距离D成为T×tan(θ+θ2)。
以上,对本发明的优选实施方式进行了说明,但本发明不限于上述实施方式,在不脱离本发明的主旨的范围内能够进行各种变更,不言而喻,它们也包含在本发明的范围内。
[符号说明]
10: β型氧化镓基板
11: 元件形成面
12: 背面
13、16: 分割槽
14: 切割线
15: 解理面
20: 元件。

Claims (4)

1.一种β型氧化镓基板的分割方法,其特征在于,
具备:
沿着以(001)面为主面的β型氧化镓基板的(100)面的延伸方向形成多个第一分割槽的工序;
通过在与所述第一分割槽的延伸方向垂直的方向上进行切断,从而将所述β型氧化镓基板加工成长条状的工序;以及
通过沿着所述第一分割槽解理所述长条状的β型氧化镓基板,从而进行单片化的工序。
2.根据权利要求1所述的β型氧化镓基板的分割方法,其特征在于:
通过刻蚀形成所述第一分割槽。
3.根据权利要求1或2所述的β型氧化镓基板的分割方法,其特征在于:
在位于元件形成面的相反侧的背面形成所述第一分割槽。
4.根据权利要求3所述的β型氧化镓基板的分割方法,其特征在于,
还具备:沿着(100)面的延伸方向在所述元件形成面形成多个第二分割槽的工序,
连接所述第一分割槽和所述第二分割槽的直线相对于所述元件形成面具有约76°的角度。
CN202280023312.7A 2021-03-24 2022-02-24 氧化镓基板的分割方法 Pending CN117043911A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021050286A JP2022148550A (ja) 2021-03-24 2021-03-24 酸化ガリウム基板の分割方法
JP2021-050286 2021-03-24
PCT/JP2022/007590 WO2022202074A1 (ja) 2021-03-24 2022-02-24 酸化ガリウム基板の分割方法

Publications (1)

Publication Number Publication Date
CN117043911A true CN117043911A (zh) 2023-11-10

Family

ID=83397027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280023312.7A Pending CN117043911A (zh) 2021-03-24 2022-02-24 氧化镓基板的分割方法

Country Status (6)

Country Link
US (1) US20240170335A1 (zh)
EP (1) EP4318552A1 (zh)
JP (1) JP2022148550A (zh)
CN (1) CN117043911A (zh)
TW (1) TWI812057B (zh)
WO (1) WO2022202074A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611071B2 (ja) 1983-09-07 1994-02-09 三洋電機株式会社 化合物半導体基板の分割方法
JPH07201783A (ja) 1993-12-28 1995-08-04 Victor Co Of Japan Ltd 化合物半導体の分割方法
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2007234902A (ja) * 2006-03-01 2007-09-13 Toyoda Gosei Co Ltd 発光素子およびその製造方法
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
CN110071170B (zh) * 2011-09-08 2022-10-11 株式会社田村制作所 晶体层叠结构体
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP6794896B2 (ja) * 2017-03-29 2020-12-02 Tdk株式会社 酸化ガリウム半導体装置の製造方法
US11171055B2 (en) * 2019-01-31 2021-11-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy UV laser slicing of β-Ga2O3 by micro-crack generation and propagation

Also Published As

Publication number Publication date
EP4318552A1 (en) 2024-02-07
WO2022202074A1 (ja) 2022-09-29
TWI812057B (zh) 2023-08-11
TW202241677A (zh) 2022-11-01
US20240170335A1 (en) 2024-05-23
JP2022148550A (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US20050263854A1 (en) Thick laser-scribed GaN-on-sapphire optoelectronic devices
KR101429837B1 (ko) 기능 소자 및 그의 제조방법
JP5503113B2 (ja) 半導体装置、ウエハ構造体および半導体装置の製造方法
EP3370253B1 (en) Semiconductor wafer dicing crack prevention using chip peripheral trenches
US8691602B2 (en) Method for producing semiconductor light-emitting chip
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
JP5233936B2 (ja) 窒化物半導体基板
JP2008078440A (ja) 発光素子及びその製造方法
JP2015146406A (ja) 縦型電子デバイスの製造方法および縦型電子デバイス
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
CN110521004B (zh) 半导体装置
US10672661B2 (en) Preliminary trenches formed in kerf regions for die singulation
US8471366B2 (en) Nitride semiconductor substrate
JP4594707B2 (ja) 半導体チップ製造方法
JP5141809B2 (ja) 半導体レーザ
CN117043911A (zh) 氧化镓基板的分割方法
US20160211225A1 (en) Semiconductor device and manufacturing method thereof
JP2008016694A (ja) 半導体素子の製造方法
US20200273951A1 (en) Semiconductor device and method of manufacturing the same
CN113728425B (zh) SiC半导体装置及其制造方法
US6489250B1 (en) Method for cutting group III nitride semiconductor light emitting element
EP4016586A1 (en) Semiconductor device and production method for semiconductor device
WO2023164821A1 (en) Semiconductor device and method for manufacturing the same
JP3772807B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2011251909A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination