KR101910568B1 - 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 - Google Patents
에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 Download PDFInfo
- Publication number
- KR101910568B1 KR101910568B1 KR1020120034341A KR20120034341A KR101910568B1 KR 101910568 B1 KR101910568 B1 KR 101910568B1 KR 1020120034341 A KR1020120034341 A KR 1020120034341A KR 20120034341 A KR20120034341 A KR 20120034341A KR 101910568 B1 KR101910568 B1 KR 101910568B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- semiconductor
- etching
- growth substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000002401 inhibitory effect Effects 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 196
- 229910052594 sapphire Inorganic materials 0.000 description 11
- 239000010980 sapphire Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자에 관한 것이다. 본 발명에 의하면, 지지 기판; 및 상기 지지 기판 상에 구비된 복수의 반도체층;을 포함하며, 상기 반도체층들 중 최상부층은 그 표면에 V자 식각 홈 또는 비-병합 홈을 구비한 반도체 소자가 제공된다.
Description
본 발명은 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
이러한 발광 다이오드의 상기 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 성장 기판 상에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다.
상기 성장 기판은 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나, 상기 사파이어는 전기적으로 부도체이므로, 그 상부에 형성되는 발광 다이오드 구조를 제한한다.
이에 따라, 최근에는 상기 사파이어와 같은 성장 기판 상에 상기 반도체층과 같은 에피층을 성장시킨 후, 상기 성장 기판을 분리하여 수직형 구조의 발광 다이오드를 제조하는 기술이 연구되고 있다.
상기 성장 기판을 분리하는 방법으로 기판 연마 가공에 의한 기판 제거 방법이 사용될 수 있으나, 상기 성장 기판, 즉, 사파이어 기판을 연마하여 제거하는 것은 많은 시간이 걸리고 비용이 많이 드는 단점이 있다.
따라서, 상기 에피층을 성장 기판으로부터 분리하는 방법으로 LLO(laser lift-off)법, SLO(stress lift-off)법 또는 CLO(chemical lift-off)법이 주로 이용된다.
이때, 상기 LLO법은 성장 기판 상에 에피층을 성장시키고, 상기 에피층 상에 본딩 기판을 본딩한 후, 상기 사파이어 기판을 통해 레이저 빔을 조사하여 에피층을 성장 기판으로부터 분리하는 기술이다.
상기 SLO법은 성장 기판의 일측 표면에 요철 패턴을 형성한 후 상기 성장 기판의 일부 영역 상에서만 에피층이 성장되도록 다른 영역은 절연막 등으로 패시베이션하고, 두꺼운 에피층을 성장시킨 후 냉각하게 되면 표면 스트레스에 의해 상기 에피층이 분리되는 기술이다.
상기 CLO법은 상기 성장 기판의 표면 상에 화학적 손상이 쉬운 물질을 패턴 등의 형태로 형성하고, 에피층을 성장시킨 후, 전기화학적 또는 화학적으로 상기 화학적 손상이 쉬운 물질을 제거하여 분리하는 기술이다.
그러나 상기에서 상술한 성장 기판을 분리하는 방법들 중, 상기 LLO법은 레이저 빔을 조사함으로써 상기 레이저 빔에 의해 발생된 열이 에피층에 영향을 주어 에피층의 특성을 저하시키는 단점이 있고, 상기 SLO법 또는 CLO법은 에피층을 성장하기 전에 상기 성장 기판의 표면을 가공하는 별도의 공정을 진행하여 공정이 복잡하다는 단점이 있을 뿐만 아니라 실제 에피층을 분리하는데 많은 시간이 걸려 양산성에 문제가 있다. 그리고 상기 SLO법의 경우에는 상기 에피층을 두껍게 성장시켜야만 상기 에피층이 분리되기 때문에 적용이 용이하지 않다는 문제가 있다.
본 발명의 목적은 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 에피층을 성장 기판으로부터 분리하는 방법을 이용한 반도체 소자를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 지지 기판; 및 상기 지지 기판 상에 구비된 복수의 반도체층;을 포함하며, 상기 반도체층들 중 최상부층은 그 표면에 V자 식각 홈 또는 비-병합 홈을 구비한 반도체 소자가 제공된다.
상기 반도체 소자는 발광 다이오드 소자이며, 상기 반도체층들은 적어도 활성층을 포함하며, 상기 최상부층은 상기 N형의 반도체층일 수 있다.
본 발명의 다른 측면에 따르면, 성장 기판을 준비하는 단계; 상기 성장 기판의 일측 표면에 복수의 철부 및 요부를 구비한 요철 패턴을 형성하는 단계; 상기 요철 패턴의 철부들 상에 희생층을 에피 성장하는 단계; 상기 희생층 상에 마스크 패턴을 형성하되, 상기 요철 패턴의 요부에 대응하는 영역에 오픈 영역이 형성되도록 상기 마스크 패턴을 형성하는 단계; 상기 오픈 영역을 통해 노출된 상기 희생층의 표면으로부터 에피 성장하여 상기 마스크 패턴 상에 복수의 반도체층을 에피 성장하는 단계; 상기 요철 패턴의 요부들로 상기 희생층을 식각하는 식각 용액을 주입하여, 적어도 상기 요부들에 의해 노출된 상기 희생층의 일부 및 상기 마스크 패턴의 오픈 영역에 구비된 상기 반도체층의 일부를 식각하는 단계; 및 상기 반도체층들을 상기 성장 기판으로부터 분리하는 단계를 포함하는 반도체 소자 제조 방법이 제공된다.
상기 반도체 소자 제조 방법은 상기 희생층을 에피 성장하기 전에, 상기 요철 패턴의 요부들에 성장 억제층을 형성하는 단계를 포함할 수 있다.
상기 반도체 소자 제조 방법은 상기 반도체층들을 분리하기 전에, 상기 반도체층들 상에 지지 기판을 부착하는 단계를 더 포함할 수 있다.
상기 반도체층들과 성장 기판의 분리는 상기 요철 패턴의 요부들로 상기 마스크 패턴을 식각하는 식각 용액을 주입하여 상기 마스크 패턴을 식각하여 이루어질 수 있다.
상기 요부는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈일 수 있다.
상기 요부는 그 단면 형상이 V자 형태의 홈일 수 있다.
상기 희생층의 에피 성장은 상기 철부들 각각으로부터 에피 성장되어 이루어질 수 있다.
본 발명에 의하면, 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 상기 에피층을 성장 기판으로부터 분리하는 방법을 이용한 반도체 소자를 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 도시한 개념도이다.
도 2 내지 도 8은 본 발명의 일 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도들이다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도들이다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 도시한 개념도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 반도체 소자(100)는 지지 기판(110), 본딩층(120) 및 복수의 반도체층(130)을 포함할 수 있다.
상기 지지 기판(110)은 상기 반도체층들(130)을 지지하는 어떠한 종류의 기판을 이용할 수 있다.
상기 지지 기판(110)은 사파이어 기판, 유리 기판, 실리콘카바이드 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.
상기 본딩층(120)은 상기 지지 기판(110) 상에 구비되며, 상기 지지 기판(110)과 반도체층들(130)을 결합하는 역할을 한다.
상기 본딩층(120)은 생략될 수 있다. 즉, 상기 지지 기판(110)과 반도체층들(130)이 상기 본딩층(120)이 없어도 체결될 수 있는 구조 또는 재료로 이루어지는 경우 생략될 수 있다. 예컨대, 상기 지지 기판(110)을 상기 반도체층들(130) 상에 증착하여 형성하거나, 도금하여 형성하거나 압착 등 기계적으로 결합시키는 경우에는 생략될 수 있다.
상기 반도체층들(130)은 제1형 반도체층(132), 활성층(134), 제2형 반도체층(136) 및 최상부층(138)을 포함할 수 있다. 상기 반도체층들(130)이 적어도 상기 활성층(134)을 포함하는 경우, 상기 반도체 소자(100)는 발광 다이오드 소자일 수 있다.
상기 제1형 반도체층(132)은 제1형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대, (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제1형 반도체층(132)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제1형 반도체층(132)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제1형 반도체층(132)은 초격자 구조로 이루어질 수 있다.
상기 활성층(134)은 Ⅲ-N 계열의 화합물 반도체, 예컨대, (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(134)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(134)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(136)은 제2형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제2형 반도체층(136)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제2형 반도체층(136)은 단일층 또는 다중층, 예컨대, 상기 제2형 반도체층(134)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 최상부층(138)은 제2형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있고, 바람직하게는 N-GaN층일 수 있다. 또한, 상기 최상부층(138)은 불순물이 도핑되지 않은 μ-GaN층일 수 있다.
이때, 상기 제2형 반도체층(136)과 상기 최상부층(138)이 동일한 물질로 이루어지는 경우, 상기 최상부층(138)은 상기 제2형 반도체층(136)의 일부일 수도 있고, 상기 최상부층(138)이 제2형 반도체층(136)과 동일한 역할을 하여 상기 제2형 반도체층(136)이 생략될 수 있다.
상기 반도체층들(130)은 초격자층(미도시) 또는 전자 장벽층(미도시)를 더 포함할 수 있다.
상기 전자 장벽층(미도시)은 상기 제1형 반도체층(132)과 활성층(134) 사이에 구비될 수 있으며, 전자 및 정공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 장벽층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
상기 초격자층(미도시)은 상기 활성층(134)와 제2형 반도체층(136) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(124) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(124)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(124)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(134)의 결정성을 우수하게 하는 역할을 할 수 있다.
한편, 상기 최상부층(138)은 상기 반도체층들(130)의 최상부에 구비될 수 있다.
또한, 상기 최상부층(138)은 그 표면에 V자 식각 홈(138a) 또는 비-병합 홈(138b)을 구비할 수 있다.
상기 V자 식각 홈(138a)은 이후 설명되는 본 발명의 일 실시 예에 따른 반도체 소자를 제조하는 방법에서 상술하는 바와 같이 성장 기판(110)으로부터 상기 최상부층(138)을 포함하는 반도체층들(130)을 분리할 때, 상기 최상부층(138)의 일부가 식각됨으로써 형성될 수 있고, 상기 비-병합 홈(138b)은 상기 최상부층(138)을 에피 성장할 때 그 에피 성장을 조절함으로 형성될 수 있다. 상기 V자 식각 홈(138a) 또는 비-병합 홈(138b)은 이후 제조 방법에서 자세히 설명한다.
도 2 내지 도 8은 본 발명의 일 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도들이다.
도 2를 참조하여 설명하면, 우선 성장 기판(210)을 준비한다.
상기 성장 기판(210)은 반도체층이 에피 성장할 수 있는 어떠한 기판이여도 무방하다. 상기 성장 기판(210)은 사파이어 기판, 유리 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(210)은 사파이어 기판일 수 있다.
상기 성장 기판(210)의 일측 표면에 요부(222)와 철부(224)를 구비한 요철 패턴(220)을 형성한다.
상기 요부(222)는 수㎛ 이하의 너비 및 깊이로 형성하고, 상기 철부(224)는 수㎛ 이하의 너비 및 높이로 형성할 수 있다.
이때, 도 2에서는 상기 요부(222) 및 철부(224)는 각각 복수 개 구비된 것으로 도시하고 있으나 이에 한정되지 않는다. 즉, 상기 요철 패턴(220)은 상기 철부(224)를 복수 개를 구비하나, 상기 철부(224)들 각각을 둘러싸는 하나의 연결된 요부(222)로 구비(즉, 일 표면에서 상기 철부(224)들이 돌출된 형태와 동일함)될 수 있고, 상기 요부(222) 및 철부(224)가 반복하여 구비되되, 상기 요부(222) 및 철부(224)가 스트라이프 형태로 구비될 수 있다. 이때, 상기 요부(222)로 식각 용액이 주입될 수 있으므로 상기 요부(222)들은 서로 연결되는 형태인 것이 바람직하다.
이때, 상기 요부(222)는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈으로 형성될 수 있다.
상기 요철 패턴(220)은 상기 요부(222)를 식각 공정으로 식각함으로써 형성할 수도 있다.
도 3을 참조하여 설명하면, 상기 성장 기판(210)의 요부(222)에 성장 억제층(230)을 형성한다.
상기 성장 억제층(230)은 상기 요철 패턴(220)의 요부(222)에서 반도체층들(130)이 성장되는 것을 방지하는 역할을 한다.
상기 성장 억제층(230)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiN) 등과 같은 절연막으로 이루어질 수 있다. 또한, 상기 성장 억제층(230)은 이후 설명되는 마스크 패턴(250)과 동일한 물질로 이루어질 수 있다.
상기 성장 억제층(230)은 상기 요부(222)의 바닥면을 덮을 정도로만 구비될 수 있다. 이는 이후 설명되는 반도체층들(130)의 에피 성장은 상기 요부(222)와 철부(224) 사이의 측면 상에서는 거의 성장되지 않지 않기 때문이다.
이어서, 상기 성장 기판(210) 상에 희생층(240)을 에피 성장시킨다.
상기 희생층(240)은 GaN을 포함하는 반도체층, 예컨대, N-GaN을 포함하여 이루어질 수 있으며, MOCVD 등과 같은 화학 기상 증착 장치를 이용하여 에피 성장하여 형성할 수 있다. 이때, 상기 희생층(240)은 상기 최상부층(138)과 마찬가지로 불순물이 도핑되지 않은 μ-GaN층으로 이루어질 수도 있다.
도 4를 참조하여 설명하면, 상기 희생층(240) 상에 마스크 패턴(250)을 형성할 수 있다.
상기 마스크 패턴(250)은 상기 희생층(240)과의 식각 선택비가 큰 물질, 예컨대, 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연막으로 이루어질 수 있다.
상기 마스크 패턴(250)은 하부의 상기 희생층(240)을 노출시키는 오픈 영역(252)들을 구비할 수 있다.
상기 오픈 영역(252)들은 상기 요철 패턴(220)의 요부(222)들에 대응하는 영역 상에 구비되는 것이 바람직하다.
도 5를 참조하여 설명하면, 상기 희생층(240) 상에 마스크 패턴(250)을 형성한 후, 상기 오픈 영역(252)에 의해 노출된 상기 마스크 패턴(250) 하부의 상기 희생층(240)의 표면으로부터 상기 최상부층(138)을 성장시킨다.
이때, 상기 최상부층(138)은 서로 이웃하는 상기 오픈 영역(252)들로부터 에피 성장된 에피층들이 서로 병합되어 완전히 하나의 층을 이루어질 때까지 에피 성장하여 형성할 수 있다.
또한, 상기 최상부층(138)은, 도 5에 도시된 바와 같이, 서로 이웃하는 상기 오픈 영역(252)들로부터 상기 마스크 패턴(250) 상부로 에피 성장하되, 성장된 에피층들이 서로 완전히 합쳐지지는 않을 정도로 에피 성장시켜 형성될 수도 있다. 즉, 상기 최상부층(138)은 그 층 내에 이웃하는 상기 오픈 영역(252)들로부터 상기 마스크 패턴(250) 상부로 에피 성장하되, 성장된 에피층들이 서로 완전히 합쳐지지는 않아 형성된 비-병합 홈(138b)들을 구비할 수 있다.
도 6을 참조하여 설명하면, 상기 최상부층(138)을 형성한 후, 연속적으로 상기 최상부층(138) 상에 반도체층들, 즉, 제2형 반도체층(136), 활성층(134) 및 제1형 반도체층(132)을 순차적으로 형성할 수 있다.
상기 제1형 반도체층(132), 활성층(134) 및 제2형 반도체층(136)은 MOCVD 등과 같은 화학적 기상 증착 장치로 에피 성장하여 형성할 수 있다.
이어서, 상기 반도체층들(130)의 에피 성장이 완료된 후, 상기 반도체층들(130) 상에 지지 기판(110)을 부착한다.
이때, 상기 지지 기판(110)과 반도체층들(130)의 부착은 상기 지지 기판(110)과 반도체층들(130) 사이에 본딩층(120)을 형성한 후, 상기 지지 기판(110)과 반도체층들(130) 사이를 부착함으로써 이루어질 수 있다.
이때, 상기 본딩층(120)은 도전성 물질로 이루어질 수 있다.
한편, 상기 본딩층(120)은 생략될 수 있다. 상기 본딩층(120)의 생략은 상기 지지 기판(110)과 반도체층들(130)은 상기 지지 기판(110)을 상기 반도체층들(130)에 열적 또는 기계적으로 압착하여 부착하거나, 상기 지지 기판(110)을 상기 반도체층들(130) 상에 증착 또는 도금 등에 의해 형성함으로써 상기 지지 기판(110)과 반도체층들(130)이 직접 부착되는 경우에 이루어질 수 있다.
도 7을 참조하여 설명하면, 상기 성장 기판(210)의 요부(222)들에 식각 용액을 주입하여 상기 희생층(240)을 식각한다.
이때, 상기 식각 용액은 상기 희생층(240)을 포함하는 상기 반도체층(130)을 식각하나, 상기 마스크 패턴(250)에 식각하지 않은 식각 용액일 수 있다.
상기 식각 용액은 상기 요철 패턴(220)의 요부(222)들에 의해 노출된 상기 희생층(240)의 일부를 식각하고, 상기 마스크 패턴(250)의 오픈 영역(252) 내에 구비된 상기 반도체층들(130)의 일부, 즉, 상기 최상부층(138)의 일부를 식각한다.
이때, 상기 식각 용액에 의한 상기 최상부층(138)의 식각이 많이 진행되면, 상기 마스크 패턴(250)의 오픈 영역(252)에 구비된 상기 최상부층(138)의 일부 뿐만 아니라, 상기 마스크 패턴(250)의 오픈 영역(252) 상의 상기 최상부층(138)의 일부까지 식각하여 상기 반도체층들(130)이 상기 성장 기판(210)으로부터 분리되었을 때, 상기 최상부층(138)의 표면에 V자 형태의 V자 식각 홈(138a)이 형성될 수 있다. 물론, 상기 식각 용액에 의한 상기 최상부층(138)의 식각을 적절히 조절하여, 상기 최상부층(138)의 표면에 상기 V자 식각 홈(138a)이 형성되지 않도록 할 수 있고, 또한 도 1 또는 도 7에 도시된 바와는 다르게 상기 V자 식각 홈(138a)이 형성된 영역에 돌출부(미도시)들을 형성할 수도 있다. 즉, 상기 오픈 영역(252) 내에 구비된 최상부층(138)의 일부를 완전히 식각하지 않아 상기 최상부층(138)의 표면에 상기 돌출부(미도시)들을 형성할 수도 있다.
도 8을 참조하여 설명하면, 상기 마스크 패턴(250)을 제거하여 상기 성장 기판(210)을 상기 반도체층들(130)이 형성된 지지 기판(110)으로부터 분리하여 도 1을 참조하여 설명한 상기 반도체 소자(100)를 형성한다.
이때, 상기 마스크 패턴(250)의 제거는 다양한 방법, 예컨대, BOE(Buffered Oxide Etchant), HF 등 플루오르(F)를 포함하는 액상 또는 기상 식각 물질을 이용하여 이루어질 수 있다. 한편, 상기 성장 억제층(230)이 상기 마스크 패턴(250)과 동일한 물질로 이루어지는 경우, 상기 마스크 패턴(250)과 동일한 물질 또는 방법으로 제거할 수 있다.
이후, 도에서 도시하고 있지 않으나, 상기 최상부층(138), 제2반도체층(136) 및 활성층(134)의 일부를 식각하여 상기 제1반도체층(132)의 일부 표면을 노출시키는 메사 식각을 실시하고, 이어서, 상기 노출된 제1반도체층(132)의 일부 표면 상에 제1전극(미도시)을 형성하고, 상기 최상부층(138) 상에 투명 전극층(미도시)과 제2전극(미도시)을 형성하여 상기 반도체 소자(100)를 이용하여 발광 다이오드 소자를 제조할 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 반도체 소자를 제조하는 방법을 도시한 단면도이다.
도 9를 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법은 도 2 내지 도 8을 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법과 동일한 방법으로 진행하되, 상기 성장 기판(210)의 요철 패턴(220)의 형상이 상이하고, 이로 인해 상기 성장 억제층(230)이 불필요하다는 점에서 차이가 있을 뿐 다른 공정은 동일하므로 자세한 설명은 생략한다.
즉, 본 실시 예에서는 상기 성장 기판(210)을 준비하는 공정에서 상기 요철 패턴(220)을 형성하되, 요부(226)를 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈으로 형성하는 것이 아니라 그 단면 형상이 V자 형태의 홈으로 형성하는 점에서 차이가 있다.
이때, 상기 요부(226)는 상기 성장 기판(210)을 식각하는 식각 용액, 예컨대, 황산 또는 인산을 포함하는 식각 용액을 이용함으로써 형성될 수 있다.
상기 성장 기판(210)이 사파이어 기판인 경우, 상기 요부(226)는 상기 식각 용액이 상기 사파이어 기판의 c-면과 r-면을 식각하여 형성된 V자 형태의 홈으로 형성될 수 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
110 : 지지 기판 120 : 본딩층
130 : 반도체층들
130 : 반도체층들
Claims (9)
- 삭제
- 삭제
- 성장 기판을 준비하는 단계;
상기 성장 기판의 일측 표면에 복수의 철부 및 요부를 구비한 요철 패턴을 형성하는 단계;
상기 요철 패턴의 철부들 상에 희생층을 에피 성장하는 단계;
상기 희생층 상에 마스크 패턴을 형성하되, 상기 요철 패턴의 요부에 대응하는 영역에 오픈 영역이 형성되도록 상기 마스크 패턴을 형성하는 단계;
상기 오픈 영역을 통해 노출된 상기 희생층의 표면으로부터 에피 성장하여 상기 마스크 패턴 상에 복수의 반도체층을 에피 성장하는 단계;
상기 요철 패턴의 요부들로 상기 희생층을 식각하는 식각 용액을 주입하여, 적어도 상기 요부들에 의해 노출된 상기 희생층의 일부 및 상기 마스크 패턴의 오픈 영역에 구비된 상기 반도체층의 일부를 식각하는 단계; 및
상기 반도체층들을 상기 성장 기판으로부터 분리하는 단계를 포함하는 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 희생층을 에피 성장하기 전에,
상기 요철 패턴의 요부들에 성장 억제층을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 반도체층들을 분리하기 전에, 상기 반도체층들 상에 지지 기판을 부착하는 단계를 더 포함하는 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 반도체층들과 성장 기판의 분리는
상기 요철 패턴의 요부들로 상기 마스크 패턴을 식각하는 식각 용액을 주입하여 상기 마스크 패턴을 식각하여 이루어지는 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 요부는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈인 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 요부는 그 단면 형상이 V자 형태의 홈인 반도체 소자 제조 방법.
- 청구항 3에 있어서, 상기 희생층의 에피 성장은 상기 철부들 각각으로부터 에피 성장되어 이루어지는 반도체 소자 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120034341A KR101910568B1 (ko) | 2012-04-03 | 2012-04-03 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
| US14/386,775 US9263255B2 (en) | 2012-03-19 | 2013-03-19 | Method for separating epitaxial layers from growth substrates, and semiconductor device using same |
| CN201380015444.6A CN104221170B (zh) | 2012-03-19 | 2013-03-19 | 用于分离外延层与生长基板的方法及使用其的半导体器件 |
| PCT/KR2013/002227 WO2013141561A1 (ko) | 2012-03-19 | 2013-03-19 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
| US15/040,969 US9882085B2 (en) | 2012-03-19 | 2016-02-10 | Method for separating epitaxial layers from growth substrates, and semiconductor device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120034341A KR101910568B1 (ko) | 2012-04-03 | 2012-04-03 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130112161A KR20130112161A (ko) | 2013-10-14 |
| KR101910568B1 true KR101910568B1 (ko) | 2018-10-22 |
Family
ID=49633210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120034341A KR101910568B1 (ko) | 2012-03-19 | 2012-04-03 | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101910568B1 (ko) |
-
2012
- 2012-04-03 KR KR1020120034341A patent/KR101910568B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130112161A (ko) | 2013-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882085B2 (en) | Method for separating epitaxial layers from growth substrates, and semiconductor device using same | |
| JP5932664B2 (ja) | Ｉｉｉ族窒化物半導体デバイス及びその製造方法 | |
| TWI559573B (zh) | 發光二極體 | |
| US8236583B2 (en) | Method of separating light-emitting diode from a growth substrate | |
| US9048086B2 (en) | Substrate recycling method | |
| KR20150072066A (ko) | 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR101507129B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| KR101134493B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| KR20140083357A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| JP2015005534A (ja) | 縦型発光ダイオードおよび結晶成長方法 | |
| KR101923671B1 (ko) | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 | |
| KR101843154B1 (ko) | 에피층과 성장 기판 분리 방법 | |
| KR101910568B1 (ko) | 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자 | |
| KR20130059026A (ko) | 에피층을 성장 기판으로부터 분리하는 방법 | |
| KR101923673B1 (ko) | 질화갈륨계 반도체 소자를 제조하는 방법 | |
| KR20140011071A (ko) | 질화물 반도체층과 성장 기판 분리 방법 | |
| KR20140008012A (ko) | 질화물 반도체층과 성장 기판 분리 방법 | |
| KR20140047869A (ko) | 성장 기판 분리 방법 및 발광 다이오드 제조 방법 | |
| KR101012638B1 (ko) | 수직형 질화물계 발광소자의 제조방법 | |
| KR101018244B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
| KR20110113311A (ko) | 기판 분리 기술을 이용한 발광 다이오드 제조방법 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 | |
| KR101202730B1 (ko) | 수직형 발광 다이오드 및 그 제조 방법 | |
| KR20110031943A (ko) | 발광 소자 및 그 제조방법 | |
| KR20130067514A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |