KR20110031943A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110031943A
KR20110031943A KR1020110024700A KR20110024700A KR20110031943A KR 20110031943 A KR20110031943 A KR 20110031943A KR 1020110024700 A KR1020110024700 A KR 1020110024700A KR 20110024700 A KR20110024700 A KR 20110024700A KR 20110031943 A KR20110031943 A KR 20110031943A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
light emitting
doping concentration
Prior art date
Application number
KR1020110024700A
Other languages
English (en)
Inventor
김창연
김윤구
서원철
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110024700A priority Critical patent/KR20110031943A/ko
Publication of KR20110031943A publication Critical patent/KR20110031943A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

N형 반도체층, 활성층, P형 반도체층이 차례로 적층된 발광 소자에 있어서, 상기 N형 반도체층은, 뿔 모양의 패턴이 형성된 제1 N형 반도체층; 상기 제1 N형 반도체층과 접하며, 상기 제1 N형 반도체층의 도핑 농도보다 상대적으로 낮은 도핑 농도를 가지고 형성되는 제2 N형 반도체층을 포함하는 발광 소자가 제공된다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 발광 소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 PEC 에칭되는 반도체층의 일부에 PEC 에칭에 따른 식각 깊이를 조절할 수 있는 층을 형성함으로써 PEC 에칭에 따른 반도체층의 손상을 방지하여 신뢰성 및 수율을 향상시킨 발광 다이오드 및 그 제조방법에 관한 것이다.
대표적인 발광 소자인 발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다.
위와 같은 발광다이오드로는 GaN계 발광다이오드가 공지되어 있다. GaN계 발광다이오드는 예컨대, 사파이어 또는 SiC 등의 소재로 이루어진 기판 위에 GaN계의 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순차적으로 적층 형성하여 제조된다.
최근, 고효율 발광 다이오드는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 발광 다이오드의 효율(efficiency)은 통상의 형광램프 효율에 유사한 수준에 도달하고 있다. 그러나, 발광 다이오드의 효율은 더욱 개선될 여지가 있으며, 따라서 지속적인 효율 개선이 더욱 요구되고 있다.
발광 다이오드의 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 둘째는 발광다이오드에서 생성된 광이 전체 외부로 방출되지 않고 내부에서 손실되는 광이 많음에 따라 광 추출 효율(light extraction efficiency)을 증가시키는 것이다.
종래의 경우, PEC 에칭(photon enhanced chemical etch)을 이용하여 GaN 표면을 식각하여 날카로운 뿔 모양의 패턴을 만들어 이를 통하여 내부로부터의 광추출 효율을 향상시키고자 하였다.
그러나, PEC 에칭은 GaN 성장의 결정성과 캐리어의 농도와 밀접한 관계가 있는 공정으로 임의의 제어가 용이하지 않다. 따라서, 전체 영역에서 균일하지 않고 국소적으로 깊게 식각되어 전기적 특성 저하를 야기하는 문제점이 있다.
도 1은 종래에 발광 다이오드를 구성하는 화합물 반도체층에서 PEC 에칭에 의해 표면에 뿔 모양의 패턴이 형성된 것을 개략적으로 보여준다. 도 1을 참조하면, N형 반도체층(5), 활성층(7), P형 반도체층(9)으로 적층된 상태에서, N형 반도체층(5)의 상부로부터 PEC 에칭이 수행되면, 대체적으로 N형 반도체층(5)의 상부로부터 일정 깊이까지 마이크로 콘(5a)이 형성되지만, PEC 에칭은 반도체층들의 결정결함을 따라 진행됨으로써 일부 영역(10)에서 과식각되어 활성층(7)에 까지 마이크로 콘이 형성되어 활성층(7)을 손상시키는 것을 볼 수 있다. 따라서, 식각의 깊이를 적절하게 제어할 필요가 있다.
본 발명이 해결하고자 하는 과제는, 식각을 이용하여 발광 소자의 화합물 ㅂ반도체층의 표면을 식각하여 뿔 모양의 패턴을 형성하되 그 식각의 깊이가 적절하게 제어되어 형성된 발광 소자 및 그 제조방법을 제공하는데 있다.
본 발명의 일측면에 의하면, N형 반도체층, 활성층, P형 반도체층을 포함하는 발광 소자에 있어서, 상기 N형 반도체층은, 뿔 모양의 패턴이 형성된 제1 N형 반도체층; 및 상기 제1 N형 반도체층과 접하며, 상기 제1 N형 반도체층의 도핑 농도보다 상대적으로 낮은 도핑 농도를 가지고 형성되는 제2 N형 반도체층을 포함하는 발광 소자가 제공된다.
바람직하게는, 상기 뿔 모양의 패턴은 상기 제1 N형 반도체층이 PEC 에칭에 의해 식각되어 형성된 형상을 가지며, 상기 제2 N형 반도체층의 도핑 농도는 PEC 에칭에 대하여 식각 정지층으로 사용될 수 있는 도핑 농도인 것이다.
바람직하게는, 상기 N형 반도체층은, 상기 제2 N형 반도체층과 접하며 상기 활성층과 접하는 제3 N형 반도체층을 더 포함할 수 있다.
바람직하게는, 상기 제3 N형 반도체층의 도핑 농도는 상기 제2 N형 반도체층의 도핑 농도보다 높은 것일 수 있다.
바람직하게는, 상기 발광 소자는 수직형 발광 다이오드일 수 있다.
본 발명의 다른 측면에 의하면, 희생 기판 상에 N형 질화물 반도체층, 활성층 및 P형 반도체층을 포함하는 화합물 반도체층들을 형성하는 단계; 및 상기 N형 질화물 반도체층의 상부 표면을 식각을 이용하여 뿔 모양의 패턴을 형성하는 단계를 포함하되; 상기 N형 반도체층은, 뿔 모양의 패턴이 형성된 제1 N형 반도체층; 및 상기 제1 N형 반도체층과 접하며, 상기 제1 N형 반도체층의 도핑 농도보다 상대적으로 낮은 도핑 농도를 가지고 형성되는 제2 N형 반도체층을 포함하는 발광 소자 제조 방법이 제공된다.
바람직하게는, 상기 식각은 PEC 에칭이다.
바람직하게는, 상기 뿔 모양의 패턴을 형성하는 단계는, 상기 제1 N형 반도체층에 뿔 모양의 패턴이 형성되도록 PEC 에칭을 수행하되, 상기 제2 N형 반도체층을 식각 정지층으로 이용하는 것이다.
바람직하게는, 상기 N형 반도체층은, 상기 제2 N형 반도체층과 접하며 상기 활성층과 접하는 제3 N형 반도체층을 더 포함할 수 있다.
바람직하게는, 상기 제3 N형 반도체층의 도핑 농도는 상기 제2 N형 반도체층의 도핑 농도보다 높은 것일 수 있다.
바람직하게는, 상기 발광 소자 제조 방법은, 상기 화합물 반도체층들을 생성하는 단계와 상기 뿔 모양의 패턴을 형성하는 단계 사이에, 상기 P형 반도체층위에 본딩 메탈층을 개재하여 기판을 형성하는 단계; 상기 N형 질화물 반도체층이 드러나도록 상기 희생 기판을 분리하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, PEC 식각이 수행되는 반도체층의 일부 영역에 로우 도핑된 층을 미리 형성해놓음으로써, 로우 도핑된 층이 PEC 식각에 따른 과식각을 방지하는 역할을 하여 뿔 모양의 패턴의 깊이가 적절하게 제어될 수 있게 하였다. 결과적으로, 발광 다이오드의 전기적 특성을 떨어뜨리지 않고도 활성층에서 생성된 광을 효과적으로 외부로 방출시킬 수 있다.
도 1은 종래에 발광 다이오드를 구성하는 화합물 반도체층에서 PEC 에칭에 의해 표면에 뿔 모양의 패턴이 형성된 것을 개략적으로 보여준다.
도 2는 본 발명의 일실시예에 따른 발광 다이오드를 구성하는 화합물 반도체층에서 PEC 에칭에 의해 표면에 뿔 모양의 패턴이 형성된 것을 개략적으로 보여준다.
도 3은 본 발명의 일시예에 따른 발광 다이오드에 적용할 수 있는 N형 반도체층내에서 도핑 농도에 따라 변화하는 PEC 에칭율을 보여준다.
도 4는 본 발명의 일실시예에 따른 발광 다이오드를 보여주는 단면도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일실시예에 따른 발광 다이오드를 구성하는 화합물 반도체층에서 PEC 에칭에 의해 표면에 뿔 모양의 패턴이 형성된 것을 개략적으로 보여준다.
도 2를 참조하면, 본 발명의 일실시예에 따른 발광 다이오드는 N형 반도체층(55), 활성층(57), P형 반도체층(29)을 포함하여 형성되어 있다. N형 반도체층(55)은 PEC 에칭에 의해 뿔 모양의 패턴(마이크로 콘)이 형성되어 있는 제1 N형 반도체층(55a), PEC 에칭의 정지층 역할을 수행하는 제2 N형 반도체층(55b), 활성층(57)과 접하는 제3 N형 반도체층(55c)으로 이루어져 있다. 제1 N형 반도체층(55a) 및 제3 N형 반도체층(55c)은 일반적인 발광 다이오드에서 사용되는 정도의 도핑 농도로 불순물이 도핑된 N형 반도체층이고, 제2 N형 반도체층(55b)는 제1 N형 반도체층(55a)에 비하여 로우 도핑된 반도체층이다. 여기에서, 로우 도핑이라 함은 제2 N형 반도체층(55b)의 도핑 농도가 제1 N형 반도체층(55a)의 도핑 농도에 비하여 상대적으로 낮은 도핑 농도로 도핑되어 있음을 의미한다. 따라서, 제2 N형 반도체층(55b)의 도핑 농도는 제1 N형 반도체층(55a)의 도핑 농도에 따라 상대적으로 결정될 수 있다.
도 3은 본 발명의 일시예에 따른 발광 다이오드에 적용할 수 있는 N형 반도체층내에서 도핑 농도에 따라 변화하는 PEC 에칭율을 보여준다. 그래프에서 볼 수 있는 바와 같이 반도체층내에서 도핑 농도가 낮아질수록 PEC 에칭율이 크게 떨어지는 것을 볼 수 있다. 따라서, 제1 N형 반도체층(55a)의 불순물 도핑 농도가 임의의 도핑 농도로 설정되면 제2 N형 반도체층(55b)의 도핑 농도는 그보다 상대적으로 낮은 도핑 농도로 설정될 수 있다. 좀더 상세하게 제2 N형 반도체층(55b)의 도핑 농도는 PEC 에칭의 정지층으로 역할할 수 있는 농도로서, 이는 PEC 에칭의 세기와 제1 N형 반도체층(55a)의 도핑 농도보다 상대적으로 낮은 도핑 농도로 적절하게 설정되면 되고, 특정 값으로 한정될 필요는 없다.
도 4는 본 발명의 일실시예에 따른 발광 다이오드를 보여주는 단면도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 발광 다이오드는 기판(71) 상에 본딩 메탈층(63), 커버 메탈층(61)을 개재하여 P형 반도체층(59), 활성층(57), N형 반도체층(55)을 포함하는 화합물 반도체층들이 위치한다. 기판(71)은 도전성 기판일 수 있다. 한편, 화합물 반도체층들은 III-N 계열의 화합물 반도체층들이다. 예를 들어, (Al,Ga,In)N 반도체층이다.
N형 반도체층(55)의 일부 영역(제1 N형 반도체층)(55a)에는 예를 들어, PEC 에칭을 통해 뿔 모양의 패턴들(56)이 형성되어 있다. 이들 다각뿔 모양의 패턴들(56)은 제2 N형 반도체층(55b)을 기준으로 하여 전체적으로 균일한 깊이를 가지고 형성되어 있다. 이에 따라 활성층(57)으로부터 발생된 광을 이들 뿔 모양의 패턴들을 통해 반사시킬 수 있다. 제1 N형 반도체층(55a)의 일부 영역에는 N 전극(83)이 형성되어 있으며, N 전극(83) 및 도전성 기판(71)에 전류를 공급함으로써 광을 방출할 수 있다.
N형 반도체층(55)은 PEC 에칭에 의해 뿔 모양의 패턴(마이크로 콘)이 형성되어 있는 제1 N형 반도체층(55a), PEC 에칭의 정지층 역할을 수행하는 제2 N형 반도체층(55b), 활성층(57)과 접하는 제3 N형 반도체층(55c)을 포함한다.
제1 N형 반도체층(55a) 및 제3 N형 반도체층(55c)은 일반적인 발광 다이오드에서 사용되는 정도의 도핑 농도로 도핑되고, 제2 N형 반도체층(55b)는 제1 N형 반도체층(55a)에 비하여 로우 도핑된다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 희생기판(51) 상에 화합물 반도체층들이 형성된다. 희생기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 이종기판일 수 있다. 상기 화합물 반도체층들은 N형 반도체층(55), 활성층(57), P형 반도체층(59)을 포함한다. 화합물 반도체층들은 III-N 계열의 화합물 반도체층들로, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.
한편, 상기 화합물 반도체층들을 형성하기 전, 희생기판(51)상에 버퍼층(53)이 형성될 수 있다. 버퍼층(53)은 희생기판(51)과 화합물 반도체층들의 격자 부정합을 완화하기 위해 채택되며, 일반적으로 질화갈륨 계열의 물질층일 수 있다.
N형 반도체층(55)은 제1 N형 반도체층(55a), 제2 N형 반도체층(55b), 제3 N형 반도체층(55c)으로 구분되어 형성된다. 이를 위해 희생기판(51)위에 적정 도핑 농도로 제1 N형 반도체층(55a)을 성장시킨다. 제1 N형 반도체층(55a)의 두께는 이후에 PEC 에칭을 통해 마이크로 콘이 형성될 수 있는 두께와 연관되어 있음에 따라 그에 따라 결정될 수 있다. 제1 N형 반도체층(55a)이 형성되면, 제1 N형 반도체층(55a)위에 제2 N형 반도체층(55b)을 증착하여 성장시킨다. 제2 N형 반도체층(55b)의 도핑 농도 및 두께는 PEC 에칭시 정지층으로 사용되기 위하여 제1 N형 반도체층(55a)의 도핑 농도보다 상대적으로 낮은 도핑 농도와, 적정 두께로 설정될 수 있으며, PEC 에칭의 세기와 시간에 따라 적절하게 설정될 수 있다. 제2 N형 반도체층(55b)가 형성되면, 제2 N형 반도체층(55b)위에 제3 N형 반도체층(55c)을 증착하여 성장시킨다. 제3 N형 반도체층(55c)의 도핑 농도 및 두께는 발광 다이오드의 전기적인 특성을 고려하여 적절하게 결정될 수 있다. 예를 들어, 제1 N형 반도체층(55b)의 도핑 농도와 동일하게 할 수 있으나, 본 발명은 이에 한정되지 않는다.
도 6을 참조하면, 상기 화합물 반도체층들(55, 57, 59) 상에 커버 메탈층(61) 및 본딩 메탈층(63)을 개재하여 기판(71)을 형성한다. 기판(71)은 수직형 발광 소자를 형성하기 위해 도전성 기판일 수 있으나, 이에 한정되는 것은 아니다.
도 7을 참조하면, 희생기판(51)이 화합물 반도체층들(55, 57, 59)로부터 분리된다. 희생기판(51)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법에 의해 분리될 수 있다. 이때, 버퍼층(53)도 함께 제거되어 N형 반도체층(55)의 제1 N형 반도체층(55a)이 노출된다.
도 8을 참조하면, N형 반도체층(55)의 일부 영역에 N형 전극(83)을 형성한다.
이후, 제1 N형 반도체층(55a)에 대한 러프닝을 위해 PEC 에칭과 같은 습식 에칭을 수행한다. PEC 에칭과 같은 습식 에칭을 수행하면 도 2에 도시된 바와 같이 제1 N형 반도체층(55a)에 뿔 모양의 패턴들(마이크로 콘들)이 형성된다. 뿔 모양의 패턴들의 깊이는 제2 N형 반도체층(55b)에 이르는 깊이로 형성된다. PEC 에칭시에 제2 N형 반도체층(55b)은 식각 정지층으로 작용함에 따라 식각의 깊이가 적절하게 제어된다. 일단 PEC 식각이 진행되면, 제2 N형 반도체층(55b)에 이르도록 제1 N형 반도체층(55a)내의 결정 결함을 따라 식각이 이루어져 식각의 깊이가 제어된다.
본 발명에 대해서 바람직한 실시예를 통하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 특허 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술 분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서 많은 수정과 변형이 가능함을 이해할 것이다.
예를 들어, 본 발명의 일실시예에서는 수직형 발광 다이오드를 설명하기 위해 도전성 기판을 사용하였으나, 수직형 발광 다이오드가 아닌 다른 형태인 경우, 기판은 필요에 따라 선택될 수 있다. 예를 들어, 기판은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 이에 한정되는 것은 아니며, 그에 따라 본 발명은 전극의 구조에 있어 적절하게 변형될 수 있다.

Claims (9)

  1. N형 반도체층, 활성층, P형 반도체층을 포함하는 발광 소자에 있어서,
    상기 N형 반도체층은,
    뿔 모양의 패턴이 형성된 제1 N형 반도체층;
    상기 제1 N형 반도체층과 접하며, 상기 제1 N형 반도체층의 도핑 농도보다 상대적으로 낮은 도핑 농도를 가지고 형성되는 제2 N형 반도체층; 및
    상기 제2 N형 반도체층과 접하며 상기 활성층과 접하는 제3 N형 반도체층을 포함하는 것을 특징으로 하는 발광 소자
  2. 청구항 1에 있어서,
    상기 뿔 모양의 패턴은 상기 제1 N형 반도체층이 PEC 에칭에 의해 식각되어 형성된 형상을 가지며,
    상기 제2 N형 반도체층의 도핑 농도는 PEC 에칭에 대하여 식각 정지층으로 사용될 수 있는 도핑 농도인 것을 특징으로 하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 제3 N형 반도체층의 도핑 농도는 상기 제2 N형 반도체층의 도핑 농도보다 높은 것을 특징으로 하는 발광 소자.
  4. 청구항 1에 있어서, 상기 발광 소자는 수직형 발광 다이오드인 것을 특징으로 하는 발광 소자.
  5. 희생 기판 상에 N형 질화물 반도체층, 활성층 및 P형 반도체층을 포함하는 화합물 반도체층들을 형성하는 단계; 및
    상기 N형 질화물 반도체층의 상부 표면을 식각을 이용하여 뿔 모양의 패턴을 형성하는 단계를 포함하되;
    상기 N형 반도체층은,
    뿔 모양의 패턴이 형성된 제1 N형 반도체층; 상기 제1 N형 반도체층과 접하며, 상기 제1 N형 반도체층의 도핑 농도보다 상대적으로 낮은 도핑 농도를 가지고 형성되는 제2 N형 반도체층; 및
    상기 제2 N형 반도체층과 접하며 상기 활성층과 접하는 제3 N형 반도체층을 포함하는 것을 특징으로 하는 발광 소자 제조 방법.
  6. 청구항 5에 있어서, 상기 식각은 PEC 에칭인 것을 특징으로 하는 발광 소자 제조 방법.
  7. 청구항 5에 있어서, 상기 뿔 모양의 패턴을 형성하는 단계는,
    상기 제1 N형 반도체층에 뿔 모양의 패턴이 형성되도록 PEC 에칭을 수행하되,
    상기 제2 N형 반도체층을 식각 정지층으로 이용하는 것을 특징으로 하는 발광 소자 제조 방법.
  8. 청구항 5에 있어서,
    상기 제3 N형 반도체층의 도핑 농도는 상기 제2 N형 반도체층의 도핑 농도보다 높은 것을 특징으로 하는 발광 소자 제조 방법.
  9. 청구항 5에 있어서, 상기 발광 소자 제조 방법은,
    상기 화합물 반도체층들을 생성하는 단계와 상기 뿔 모양의 패턴을 형성하는 단계 사이에,
    상기 P형 반도체층위에 본딩 메탈층을 개재하여 기판을 형성하는 단계;
    상기 N형 질화물 반도체층이 드러나도록 상기 희생 기판을 분리하는 단계를 더 포함하는 발광 소자 제조 방법.
KR1020110024700A 2011-03-21 2011-03-21 발광 소자 및 그 제조방법 KR20110031943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110024700A KR20110031943A (ko) 2011-03-21 2011-03-21 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110024700A KR20110031943A (ko) 2011-03-21 2011-03-21 발광 소자 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062399A Division KR20100002488A (ko) 2008-06-30 2008-06-30 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110031943A true KR20110031943A (ko) 2011-03-29

Family

ID=43936817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024700A KR20110031943A (ko) 2011-03-21 2011-03-21 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110031943A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881798A (zh) * 2011-07-14 2013-01-16 Lg伊诺特有限公司 发光器件，发光器件封装以及光单元

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881798A (zh) * 2011-07-14 2013-01-16 Lg伊诺特有限公司 发光器件，发光器件封装以及光单元
EP2546893A3 (en) * 2011-07-14 2014-06-18 LG Innotek Co., Ltd. Light emitting device with a roughened surface and including an etching control layer for photoelectrochemical etching, light emitting device package, and light unit

Similar Documents

Publication Publication Date Title
KR100820546B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
US7601621B2 (en) Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
TWI434433B (zh) 形成發光二極體裝置的方法
EP1788619A2 (en) Semiconductor device and method of fabricating the same
US8236583B2 (en) Method of separating light-emitting diode from a growth substrate
KR20090010284A (ko) 반도체 발광소자 및 그 제조방법
KR101507129B1 (ko) 발광 다이오드 및 그 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
US8314436B2 (en) Light emitting device and manufacturing method thereof
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
KR20130022815A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20060075539A (ko) 반도체 발광 소자 및 그 제조 방법
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101205527B1 (ko) 발광 다이오드 및 그 제조 방법
US20110303931A1 (en) Semiconductor light emitting diode and method for fabricating the same
JP2009076864A (ja) 窒化物系発光素子
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR20110031943A (ko) 발광 소자 및 그 제조방법
KR101381989B1 (ko) 발광 다이오드 및 그 제조방법
KR20100002488A (ko) 발광 소자 및 그 제조방법
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR20130092829A (ko) 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application