CN102947936A - 用于制造光电子半导体芯片的方法和光电子半导体芯片 - Google Patents

用于制造光电子半导体芯片的方法和光电子半导体芯片 Download PDF

Info

Publication number
CN102947936A
CN102947936A CN2011800298528A CN201180029852A CN102947936A CN 102947936 A CN102947936 A CN 102947936A CN 2011800298528 A CN2011800298528 A CN 2011800298528A CN 201180029852 A CN201180029852 A CN 201180029852A CN 102947936 A CN102947936 A CN 102947936A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
opto
conductting
electronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800298528A
Other languages
English (en)
Other versions
CN102947936B (zh
Inventor
L.赫佩尔
N.冯马尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN102947936A publication Critical patent/CN102947936A/zh
Application granted granted Critical
Publication of CN102947936B publication Critical patent/CN102947936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

说明一种用于制造光电子半导体芯片的方法，具有步骤：－提供n导通层（2），－将p导通层（4）布置在n导通层（2）上，－将金属层序列（5）布置在p导通层（4）上，－将掩模（6）布置在金属层序列（5）的背向p导通层（4）的侧上，－在使用掩模（6）的情况下局部地侵蚀金属层序列（5）并且暴露p导通层（4），以及－在使用掩模（6）的情况下局部地中和或去除p导通层（4）的所暴露的区域（4a）直至n导通层（2），其中－金属层序列（5）包括至少一个镜层（51）和阻挡层（52），以及－金属层序列（5）的镜层（52）朝向p导通层（4）。

Description

用于制造光电子半导体芯片的方法和光电子半导体芯片
技术领域
说明一种用于制造光电子半导体芯片的方法。此外说明一种光电子半导体芯片。
发明内容
要解决的任务在于，说明一种用于特别成本有利地制造光电子半导体芯片的方法。另外，要解决的任务在于，说明一种可特别简单地并且因此成本有利地制造的光电子半导体芯片。
根据用于制造光电子半导体芯片的方法的至少一个实施方式，所述方法包括以下步骤：
例如在第一方法步骤中提供n导通层。该n导通层例如用n掺杂的半导体材料构成。n导通层可以例如外延沉积到生长衬底上。
在例如接下来的方法步骤中将p导通层布置在n导通层上。该p导通层例如通过同样被外延沉积的p掺杂的半导体层构成。
在n导通层与p导通层之间优选构造至少一个活性区，所述活性区在光电子半导体芯片运行时被设置用于接收和/或发射电磁辐射。
光电子半导体芯片的半导体层，也就是例如n导通层、p导通层和活性区，在此例如基于氮化物半导体。这意味着，这些层或者这些层中的至少部分、尤其是还有活性区具有如AlnGamIn1-n-mN的氮化物化合物半导体材料或者由该材料构成，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，该材料不必一定具有按照上式的数学上精确的组成。更确切地说，该材料可以例如具有一种或多种掺杂物质以及附加的成分。但是，出于简单性的原因，上式仅包含晶格的主要成分，即使当这些成分可部分地被少量其它物质替换和/或补充时也是如此。
根据所述方法的至少一个实施方式，在下一方法步骤中将金属层序列布置在p导通层上。在此，金属层序列可以直接沉积在p导通层上，但是还可能的是，在金属层序列与p导通层之间布置一个或多个中间层。
根据所述方法的至少一个实施方式，金属层序列包括至少一个镜层和至少一个阻挡层，其中金属层序列的镜层朝向p导通层。金属层序列的镜层例如用银构成，也就是说镜层在该情况下包含银或者由银构成。阻挡层可以在镜层的背向p导通层的表面处直接排列在镜层后面。阻挡层例如用于阻止或抑制银的扩散。阻挡层尤其是还抑制其它材料扩散进入到镜层中。所述阻挡层例如包含TiWN或TiN或者由TiWN或TiN构成。另外可能的是，所述阻挡层包含透明的传导性的氧化物或者由这样的氧化物构成。例如，阻挡层于是包含ZnO或者阻挡层由ZnO构成。
根据所述方法的至少一个实施方式，在金属层序列的背向p导通层的侧布置掩模。所述掩模例如由光刻技术结构化并且可以具有封闭区域以及开放区域，在所述封闭区域中掩模覆盖金属层序列并且在所述开放区域中金属层序列可自由接近。
根据所述方法的至少一个实施方式，在使用掩模的情况下局部地侵蚀金属层序列，例如在金属层序列未被掩模覆盖的地方。通过所述侵蚀在去除了金属层序列的位置处暴露出p导通层。
例如以湿化学方式或者通过背面溅射对金属层序列进行结构化。
根据所述方法的至少一个实施方式，p导通层的所暴露的区域被局部地中和或去除。所述中和或去除在此在不定义另外的掩模的情况下发生。更确切地说，已经用于对金属层序列结构化的掩模被用于对p导通层的所暴露的区域进行中和或去除。可替换地，金属层序列的未被去除的区域可以用作为用于p导通层的结构化的掩模。
在此重要的是，对金属层序列的结构化以及对p导通层的结构化在没有定义另外的掩模的情况下在两个方法步骤之间进行，也就是说对金属层序列的结构化以及对p导通层的结构化利用相同的光刻技术进行。因此有利地，对p导通层的结构化是对于已经结构化的金属层序列自调整。总之，放弃另外的光刻技术被证明为一种针对光电子半导体芯片的制造降低生产费用的可能性，这导致制造光电子半导体芯片时成本降低。
对p导通层的所暴露区域的中和或去除例如通过利用Ar离子和/或氢离子的背面溅射来进行。在对p导通层中和时，p导通层中的p掺杂物质被中和，使得p导通层的经中和的区域被电绝缘。对p导通层的所暴露区域的中和或去除进行到直至n导通层，使得该n导通层经由所中和的或去除的区域变得能被接触。
在去除p导通层的情况下可以直接在n导通层处进行接触。在中和p导通层的情况下，p导通层的经中和的区域例如可以被局部地n导通地掺杂，使得对n导通层的接触穿过经中和的区域进行。在对p导通层的所暴露区域中和或去除时，在与经中和的或去除的区域接界的p导通层中产生边缘。在去除p导通层时，出现所述边缘与位于下方的n导通层的例如大约60°的角度。于是，所述边缘尤其是不垂直于位于下方的n导通层走向。
除此之外说明一种光电子半导体芯片。该光电子半导体芯片可用在此所述的方法制造。也就是说，对于所述方法公开的特征也对于该光电子半导体芯片公开，并且反之亦然。
根据所述光电子半导体芯片的至少一个实施方式，所述光电子半导体芯片包括金属层序列和p导通层，该金属层序列包括镜层和阻挡层。在此，金属层序列的镜层朝向p导通层并且p导通层在侧面超出该镜层。换句话说，镜层相对于p导通层在横向方向上缩回。“在侧面”或者“横向方向”在此表示例如垂直于外延制造的层的生长方向走向的方向。
p导通层超出镜层的侧面超出部例如为最高5μm，优选最高3μm，例如最高2μm。
p导通层至少局部超过镜层的事实通过以下方式引起，即对金属层序列的侵蚀和对p导通层的通过侵蚀所暴露的区域的中和或去除在一个工作步骤中进行，例如通过使用相同的掩模。
可能的是，p导通层相对于金属层序列的不同于镜层的其它层的超出部比相对于镜层的超出部小。例如，阻挡层可以在侧面超过金属层序列的镜层，使得p导通层在侧面超过阻挡层的绝对值比超过镜层的绝对值小，或者阻挡层和p导通层至少局部地甚至平齐地彼此端接。例如，阻挡层在侧面超过镜层，其中阻挡层超出镜层的超出部最高为1μm。阻挡层超出镜层的超出部例如可以通过如下方式引起，即用于对金属层序列结构化的蚀刻剂对镜层比对阻挡层更强地侵蚀。
p导通层优选沿着p导通层的所有如下边缘超过镜层，在所述边缘处p导通层与在其中p导通层被去除或中和的区域接界。
在下面说明既涉及这里所述的用于制造光电子半导体芯片的方法也涉及这里所述的光电子半导体芯片的实施方式。也就是说，下面的特征既对于方法也对于光电子半导体芯片公开。
根据至少一个实施方式，构造穿过n导通层和p导通层延伸的开口。也就是说，n导通层和p导通层在开口的区域中被局部地去除。例如，所述开口从n导通层出发穿过p导通层直至金属层序列地延伸，使得在开口的底面处暴露出金属层序列的层。所述开口例如可以在此从n导通层开始向金属层序列的方向逐渐变细。在开口的底面处，也就是朝向金属层序列的所暴露的层，构造有用于对半导体芯片电接触的连接面。
换句话说，金属层序列的层可以用作为用于对半导体芯片电接触的连接面（所谓的接合垫）。在此还可能的是，在金属层序列的该层上直接施加构成连接面的金属化部。在每种情况下，金属层序列、也就是说金属层序列的至少所暴露的层用于光电子半导体芯片中的电流注入以及必要时电流分布。通过这种方式，可以在光电子半导体芯片的制造方法期间放弃单独定义连接面，这又导致生产费用的降低并且因此导致光电子半导体芯片的特别成本有利的制造。
根据至少一个实施方式，所述开口至少部分地穿过金属层序列的镜层延伸，其中开口的侧面至少在镜层的区域中完全由钝化层覆盖。也就是说，在开口的区域中，金属层序列的镜层可以被去除。例如在开口的底面处于是暴露出金属层序列的阻挡层或者另外的层。为了保护镜层免受有害的大气气体和潮气，在此在开口的区域中所暴露的镜层区域被完全用钝化层覆盖。在此，所述钝化层例如借助于ALD（Atomic Layer Depostion，原子层沉积）过程产生。ALD方法特别良好地适用于镜层的保形变换（konforme Umformung），而不会在钝化层中出现通过其材料可以从镜层向外或者朝向镜层到达的通道。也就是说，这样制造的钝化层保护镜层免受有害物质、例如气体和/或潮气的损害。另外，钝化层阻碍或阻止镜层的成分－例如银离子－迁移到半导体芯片的邻接区域中。
借助于ALD过程制造钝化层可以在此明确地例如借助于电子显微镜的措施与通过例如CVD（Chemical Vapour Deposition，化学气相沉积）的其它制造过程产生的钝化层相区分。钝化层借助于ALD过程产生的特征因此也是代表性的特征，而不是纯粹的方法特征。
根据至少一个实施方式，p导通层在开口中在侧面超过镜层。p导通层在此优选在侧面环绕地以至少500nm、例如1μm、最高例如4μm的超出部超过镜层。如果借助于ALD过程产生钝化层，则钝化层在p导通层的超出部下方在镜层上方延伸直至镜层本身并且形状啮合地覆盖该镜层。
在此可能的是，通过p导通层在镜层上方的超出部构成的空腔完全地用钝化层的材料填充。但是，尤其是在使用ALD过程来制造钝化层时还可能的是，在p导通层下方构造倒棱。钝化层于是例如具有U形的横截面。该钝化层在超出部的区域中在p导通层的朝向金属层序列的侧完全覆盖p导通层，在开口的侧面的区域中完全覆盖镜层，并且完全覆盖金属层序列的在超出部的区域中朝向p导通层的所暴露的层。
根据至少一个实施方式，开口的侧面在镜层的区域中和开口的侧面在p导通层的区域中与半导体芯片的载体的朝向镜层的表面包围不同的角度。
例如，开口的侧面在镜层区域中垂直于载体的表面走向，而开口的侧面在p导通层的区域中与载体的表面包围不等于90°的角度。例如，金属层序列的区域中的开口构造为圆柱形的或方形的并且在其它情况下构造为平截头圆锥体形的或截锥体形的。p导通层在开口中在侧面超过镜层通过这种方式可以特别简单地实现。
根据至少一个实施方式，钝化层的厚度处于20nm至100nm之间，含20nm和100nm，尤其是处于35nm至70nm之间，含35nm和70nm。钝化层的厚度在此尤其是在平行于钝化层的生长方向的方向上被测量。如果钝化层具有多个一起生长的子区域，则所述厚度尤其是分别针对各个子区域来确定，例如直到各个子区域彼此接界的接缝。所述镜层优选具有100nm至200nm之间的厚度、含100nm和200nm，尤其是100nm至150nm、含100nm和150nm。
根据至少一个实施方式，钝化层包括氧化硅、氧化铝和/或氧化锆或者所述钝化层由氧化硅、氧化铝和/或氧化锆构成。同样地，钝化层可以包括以下材料之一或者由该材料构成：TiO2、HfO2、SnO2、SiC、Zr(SiO4)、Pb3（Si2O7）、Na（AlSiO4）、Si3N4、AlN、GaN。其它透明的、湿度稳定的氧化物、碳化物和/或氮化物也可以用于钝化层。
根据至少一个实施方式构造至少两个开口，所述开口穿过n导通层和p导通层延伸至金属层序列的层。在所述开口之一中构造用于在n侧接触半导体芯片的连接面，并且在所述开口的另一个中构造用于在p侧接触半导体芯片的连接面。换句话说，该实施方式中的半导体芯片穿过至少两个开口被接触。所述连接面通过其与光电子半导体芯片的不同导通区域的电连接进行区分。
根据至少一个实施方式，金属层序列的侧面（除了一个或多个开口之外）至少间接地与同n导通的半导体材料电导通地连接的金属层接界。“至少间接地”在此意味着，在金属层序列与电导通地与n导通的半导体材料连接的金属层之间可以布置电绝缘的绝缘层。但是，该绝缘层例如在光电子半导体芯片的边缘处不是暴露的，而是该绝缘层被环绕地、也就是在半导体芯片的所有边缘处被与n导通的半导体材料电导通地连接的金属层围绕。通过这种方式，具有镜层的金属层序列环绕地通过金属的n接触部被密封，这导致机械和化学方面特别稳定的光电子半导体芯片。金属层序列的镜层仅仅在开口的区域中不被以金属方式密封，而是例如由上述钝化层覆盖。
根据至少一个实施方式，从n导通层延伸直至金属层序列的层的开口中的至少一个在侧面完全由光电子半导体芯片的活性区围绕。优选地，所有开口在侧面完全由活性区围绕。也就是说，经由其进行光电子半导体芯片的电接触的一个或多个开口在发射辐射的光电子半导体芯片的情况下由光电子半导体芯片的发光面围绕。用于在活性区中产生辐射的电流的分布优选大部分地或者完全地在活性区下方进行，使得所述光电子半导体芯片具有特别大的辐射面。
根据至少一个实施方式，所述半导体芯片具有ESD子区域，该ESD子区域包括金属层序列、p导通层和n导通层的部分。ESD子区域在此与剩余的半导体芯片电反并联。也就是说，在半导体芯片中，通过对金属层序列、p导通层和n导通层结构化来构造ESD子区域，所述ESD子区域构成二极管，该二极管与剩余的半导体芯片反并联并且因此作为用于剩余的半导体芯片的ESD保护二极管起作用。优选地，所述ESD子区域在此在侧面完全地由活性区围绕，使得该ESD子区域在发射辐射的光电子半导体芯片的情况下处于发光面内。在ESD子区域中，在光电子半导体芯片运行时不产生电磁辐射，但是在ESD子区域周围。
根据至少一个实施方式，所述半导体芯片细分成至少两个电串联的活性子区域。换句话说，所述半导体芯片包括至少两个像素、即活性子区域，它们原则上可彼此无关地运行。在光电子半导体芯片中，所述子区域电串联，使得半导体芯片例如具有唯一的n连接点和唯一的p连接点。
根据至少一个实施方式，在半导体芯片的辐射出射面下方的活性区域之间布置至少一个电连接。也就是说，半导体芯片的活性子区域的串联不在关电子半导体芯片之外或者辐射出射面上方、也就是在光电子半导体芯片的光路中进行，而是在辐射出射面下方进行。在此，优选半导体芯片的活性子区域之间的所有电连接都布置在辐射出射面下方。
根据光电子半导体芯片的至少一个实施方式，在半导体芯片运行时，在每个活性子区域中电压下降至少2V。优选地，在每个活性子区域处电压下降至少3V。如果半导体芯片例如具有28个活性子区域，则该半导体芯片利用大约90V的电压运行，其中大约0.6mA的电流可以流经该半导体芯片。具有多个彼此串联的活性子区域的这种光电子半导体芯片可以在整流和平滑之后在适当地选择活性子区域的数量的情况下也用商业上常见的交流电流来运行。另外可能的是，所述半导体芯片包括像素彼此串联的第一组像素和像素彼此串联的第二组像素，其中第一组和第二主彼此反并联。在这种情况下可能的是，不经整流地直接用交流电流来运行半导体芯片。
附图说明
在下面根据实施例和所属附图详细阐述在此所述的方法和在此所述的光电子半导体芯片。
根据图1A至10的示意性剖视图详细阐述在此所述的方法的第一实施例。
根据图10的示意性剖视图详细阐述在此所述的光电子半导体芯片的第一实施例。
根据图2A至2B的示意性剖视图详细阐述在此所述的方法的另一实施例。
根据图2B的示意性剖视图详细阐述在此所述的光电子半导体芯片。
根据图3的示意性剖视图详细阐述在此所述的光电子半导体芯片的特征。
根据图4、5、6的示意性剖视图详细阐述在此所述的光电子半导体芯片的另外的实施例。
具体实施方式
相同的、相同类型的或者起相同作用的元件在附图中配备有同样的附图标记。附图和在附图中所示元件彼此之间的大小关系不应视为是比例正确的。更确切地说，各个元件可以为了更好的可表示性和/或为了更好的理解而被夸大地示出。
根据图1A至10的示意性剖视图，详细阐述用于制造这里所述的光电子半导体芯片的方法的实施例的不同方法步骤。图10的示意性剖视图然后示出在第一实施方式中借助于该方法制造的光电子半导体芯片。
如在图1A中所示，首先将n导通层2施加到、例如外延沉积到生长衬底1上。该生长衬底1例如由蓝宝石构成。n导通层2例如是n掺杂的GaN层。在该n导通层2之后是p导通层4。该p导通层4例如是p掺杂的GaN层。在n导通层2与p导通层4之间的界面处构造活性区3，该活性区3例如包括pn结、单重量子阱结构或者多重量子阱结构。活性层3优选在要制造的光电子半导体芯片运行时适于发射来自可见光的谱范围的电磁辐射。
在下一方法步骤中，金属层序列5被施加到p导通层4的背向n导通层2的侧上。在此，金属层序列5包括例如由银构成的镜层51。另外，金属层序列5包括阻挡层52，该阻挡层52例如由TiWN或者TiN或者ZnO构成或者包含这些材料中的一种或多种。可选地，金属层序列5包括强化层53，该强化层包含下列金属中的至少一种或者由这些金属之一构成：金、钛、铬。该强化层53用于在要制造的光电子半导体芯片中保证通过金属层序列5的足够的电流扩张。
在金属层序列5的背向p导通层4的上侧上，接下来构造掩模6，该掩模6例如用光致抗蚀剂构成。
如从图1C中可以看出的，借助于掩模6接着对金属层序列5以及p导通层4执行结构化。该金属层序列5被以湿化学方式结构化或者借助于背面溅射。
借助于与对金属层序列5结构化相同的光刻技术，还对p导通层4进行结构化。也就是说，掩模6用于对金属层序列5和p导通层4进行结构化。由此，对p导通层4结构化是自调整的过程，对其执行来说不必定义附加的掩模。对p导通层4结构化例如通过将被金属层序列5暴露的区域4a中和成经中和的区域来进行。可替换地，还可以去除在被金属层序列5暴露的区域中的p导通层4。所述中和或去除通过借助于氩离子或氢离子的背面溅射达例如少于两分钟的持续时间来进行。通过对p导通层4结构化直至n导通层2，产生p导通层4的边缘，该边缘以60°的角度例如倾斜于生长衬底1的生长面的平面。
根据图3的示意性剖视图，详细示出经结构化的金属层序列5与接界的p导通层4的部分。通过对金属层序列5结构化，该金属层序列5可以具有倒阶梯金字塔的形状，其中强化层53环绕地超出阻挡层52以超出部d1。阻挡层52在侧面、也就是说在横向方向上环绕地超出镜层51以绝对值d2。超出部d1和d2例如分别为最高1μm。如图3所示的将金属层序列结构化成倒阶梯金字塔尤其是在对金属层序列5进行湿化学结构化的情况下进行。基于接下来用与对金属层序列5结构化相同的光刻技术对p导通层4的结构化，p导通层4在侧面环绕地超出镜层51以绝对值d3。该超出部在此由结合图1B和1C所述的制造方法、也就是说用相同的掩模6对金属层序列5和p导通层4进行结构化来引起。
在接下来的方法步骤中，将绝缘层7施加在背向生长衬底1的表面上。该绝缘层7具有最高1μm并且优选至少400nm、例如450nm的厚度并且例如由二氧化硅构成。绝缘层7例如借助于在CVD处理时采用的TEOS初期形式（Precursor）施加，以便改善包覆特性（überformungseigenschaft）。绝缘层7形状啮合地覆盖n导通层的暴露区域以及p导通层、活性区3以及金属层序列5的所有暴露的外表面。
在结合图1E描述的方法步骤中，绝缘层7通过产生朝向n导通层2的开口71而打开。所述开口可以可选地用例如银的金属填充，但是这也可以在接下来的方法步骤中在施加金属层8时进行。在此，开口71被引入在p导通层4的经结构化的区域之间以及经结构化的p导通区域4以外。绝缘层7中的开口71例如构造为环形的。开口71之一完全围绕活性区3并且在引入金属之后完全环绕地以金属方式密封该活性区3。为了构造开口71定义掩膜，也就是说采用另一光刻技术。
结合图1F描述方法步骤，在该方法步骤中金属层8例如通过对银进行蒸镀被施加到背向生长衬底1的侧上，并且在此完全覆盖n导通层的背向生长衬底1的侧，并且完全包围活性区3、p导通层和金属层序列5。如果在开口71中还没有引入用于接触n导通层的金属，则开口71中的金属层8用于接触n导通层。
接下来，阻挡层81和加强层82被施加到金属层8的背向生长衬底1的侧上。例如通过这种方式产生以下层序列：Ti/TiWN/TiN/TiPtAu。加强层82在此优选地包含金。
接下来，将载体9施加到加强层82的背向生长衬底1的侧上。载体9可以被接合在上面，另外可能的是，载体9通过电镀过程产生。载体9在此以导电方式构造。载体9例如可以用以下材料之一形成或者由以下材料之一构成：锗、硅、铜、镍。
在结合图1I描述的接下来的方法步骤中，生长衬底1通过激光剥落方法或者以化学机械的方式从n导通层被剥落。
在下一方法步骤中，为此参见图1J，可以使n导通层21的背向载体9的表面粗糙。也就是说，在辐射出射面21上于是存在粗糙部，该粗糙部减小电磁辐射在穿透辐射出射面时全反射的可能性。
在结合图1K描述的方法步骤中产生开口10，该开口10穿过n导通层2和p导通层4朝向金属层序列5的镜层51延伸。可选地可以进行台式蚀刻，其中区域22被去除。该台式蚀刻以及开口10的产生借助于未示出的掩模、也就是说在使用光刻技术的情况下进行。为了结构化，使用例如热的磷酸，其在由二氧化硅构成的绝缘层7和由银构成的镜层51上停止。还可以采用可替换的化学试剂用于结构化。
在下一方法步骤中，在开口10的底面10a处去除镜层51和必要时阻挡层52。该去除例如通过蚀刻进行，其中作为掩模使用围绕开口的半导体层，也就是n导通层2和p导通层4以及活性区3。通过去除镜层51和必要时阻挡层52，产生超出部，在该超出部中p导通层4环绕地超出镜层1。该超出部为d4≤4μm，例如d4＝1μm。
加强层53在开口10的底面10a处暴露，该加强层53例如由金构成或者包含金。
在接下来的方法步骤中，图1M，钝化层11借助于ALD过程被施加到背向载体9的外表面上。钝化层11可以例如包含以下材料之一或者由以下材料之一构成：氧化铝、氧化锌、氧化钛、氧化硅。
在此可能的是，钝化层11完全填充由于p导通层4超过镜层52而产生的空腔。在钝化层11的沉积结束以后，开口10的底面10a也用钝化层11的材料覆盖。
在接下来的方法步骤（参加图1N）中，其中例如在使用掩模的情况下采用光刻技术，开口10的底面10a处的加强层53被再次暴露，使得形成连接面54，在该连接面处接下来可以固定接触线（也称为：接合线）。
在结合图1O描述的最后的方法步骤中，被分开成单个的光电子半导体芯片。如从图1O可以看出的，光电子半导体芯片包括以导电方式构造的载体9。在载体9之后跟随加强层82，在该加强层82上朝向金属层8构造阻挡层81。金属层9被开口71穿过地与光电子半导体芯片的n导通区域2导电连接。也就是说，金属层8用于在n侧接触光电子半导体芯片。除了开口10以外，金属层8在此在侧面环绕地围绕具有镜层51的金属层序列5，使得镜层51至少间接地环绕地被金属层8以金属方式密封。在金属层8和金属层序列5以及p导通层4之间引入绝缘层7，该绝缘层7将金属层8与p导通层4电去耦。p导通层4可经由金属层序列5的加强层53电接触。在开口10中——在其中加强层53是可接近的以电接触p导通层4，镜层1借助于开口10的侧面1b处的钝化层11被完全覆盖并且被密封。
总之，结合图1O所述的光电子半导体芯片可以通过仅四个光刻技术来制造（为此参照图1B、1E、1K和1N的描述）。
结合图2A和2B根据示意性剖视图详细阐述这里所述方法的另一实施例，在该另一实施例的情况下可以放弃结合图1N所述的用于经由金属层序列5的加强层53对钝化层11开口的光刻技术。如由图2A可以看出的，在此在没有之前的按照方法步骤1M定义掩模的情况下全面地执行等离子体支持的蚀刻。由此去除n导通层2的背向载体9的上侧、也就是辐射透射面21处的钝化层11。因为钝化层11在p导通层在开口10中超出镜层52的区域中比在半导体本体的其它区域中厚，因此钝化层11在那里保持存在，使得在开口10的侧面10b处确保了对镜层52的足够的密封。图2B在此以示意性剖视图示出分开的光电子半导体芯片。
结合图4的示意性剖视图详细阐述这里所述的光电子半导体芯片的另一实施例。与结合图1O所述的光电子半导体芯片不同地，光电子半导体芯片的n侧接触在此不经由载体9发生。载体9因此还可以用电绝缘材料构成。可替换地或者附加地，例如由二氧化硅构成的绝缘层83可以布置在载体9与金属层8之间。
光电子半导体芯片的电接触在图4的实施例中通过两个开口10进行。借助于开口101在p侧接触光电子半导体芯片。金属层序列5的加强层53又用作为连接面54。
光电子半导体芯片的n侧接触经由开口102进行。为此在金属层序列5、也就是加强层53与金属层8之间的开口102的区域中构造附加的开口711，在该开口711中绝缘层7被穿透。该开口例如可以在结合图1E描述的方法步骤中在钝化层7中、也就是在定义该方法中所需的第二掩模的情况下产生。结合图4描述的光电子半导体芯片可以分别借助于连接线穿过两个开口101、102被导电接触。
在这里所述的光电子半导体芯片的结合图5所述的实施例中，光电子半导体芯片也如在图1O的实施例中那样穿过载体9被在n侧接触。然而，该光电子半导体芯片在该实施例中附加地包括ESD子区域13，该ESD子区域在由开口102环绕地隔开的子区域中由n导通层2、活性区3和p导通的半导体层4以及金属层序列5构造。借助于与金属层序列5的在开口102的底面处暴露的加强层53导电连接的金属化部131以及绝缘层7中的开口711，ESD子区域与光电子半导体芯片的剩余区域反并联。通过这种方式，ESD子区域13构造了用于光电子半导体芯片的ESD保护二极管，该ESD保护二极管环绕地由发射辐射的活性区3围绕。在此，n接触部71也如开口102那样被设计为环绕的，以便避免短路。对于根据图5的实施例的光电子半导体芯片，需要至少一种另外的被需要对金属化部131进行结构化的光刻技术。
结合图6详细阐述这里所述的光电子半导体芯片的另一实施例。在该实施例中，光电子半导体芯片被细分成多个活性子区域31。也就是说，共同外延生长的层被细分成多个在横向方向上单独的子区域。在图6中示出两个活性子区域31，它们构成光电子半导体芯片的两个像素。活性子区域31在此通过电连接32彼此串联，其中用于在n侧接触光电子半导体芯片的金属层8通过相邻子区域31之间的绝缘部783分别中断。所述光电子半导体芯片是如结合图4所述的光电子半导体芯片，其中对芯片的n侧接触不通过载体9、而是通过开口101和102中的连接面54进行。绝缘层7中的为了电连接32所需的开口的产生以及用于构成金属层8中的绝缘部783的开口的产生例如与结合图1E描述的对绝缘层7开口一起、也就是在第二光刻技术期间进行。
在子区域31处，在光电子半导体芯片运行中，电压例如分别下降至少2V。通过这种方式，可以通过串联多个活性子区域31产生光电子半导体芯片，该光电子半导体芯片可以用90V或更多的电压来运行。
总之在这里描述了用于制造光电子半导体芯片的方法，利用该方法由于少量的光刻技术而可以特别成本有利地制造光电子半导体芯片。所述光电子半导体芯片的特点除了其简单的可制造性以外例如还在于镜层52的环绕的金属密封以及因此高的机械和化学的稳定性。
本发明不由于根据实施例的描述而限于此。更确切地说，本发明包括每个新特征以及特征的每种组合，这尤其是包含权利要求书中的特征的每种组合，即使当该特征或该组合本身没有明确地在权利要求书或实施例中说明时也是如此。
本专利申请要求德国专利申请102010024079.6的优先权，其公开内容通过回引结合于此。

Claims (15)

1.用于制造光电子半导体芯片的方法，具有步骤：
－ 提供n导通层（2），
－ 将p导通层（4）布置在n导通层（2）上，
－ 将金属层序列（5）布置在p导通层（4）上，
－ 将掩模（6）布置在金属层序列（5）的背向p导通层（4）的侧上，
－ 在使用掩模（6）的情况下局部地侵蚀金属层序列（5）并且暴露p导通层（4），以及
－ 在使用掩模（6）的情况下局部地中和或去除p导通层（4）的所暴露的区域（4a）直至n导通层（2），
其中
－ 金属层序列（5）包括至少一个镜层（51）和阻挡层（52），以及
－ 金属层序列（5）的镜层（52）朝向p导通层（4）。
2.光电子半导体芯片，具有
－金属层序列（5），其包括至少一个镜层（51）和阻挡层（52），和
－p导通层（4），其中
－金属层序列（5）的镜层（51）朝向p导通层（4），
－p导通层（4）在侧面超过镜层（51），以及
－p导通层（4）在侧面超出镜层（51）的超出部（d3）最高为5μm。
3.根据前面的权利要求的光电子半导体芯片或者方法，其中
－构造穿过n导通层（2）和p导通层（4）延伸的开口（10），
－金属层序列（5）的层在开口（10）的底面（10a）处暴露，以及
－在底面（10a）处构造用于电接触半导体芯片的连接面（54）。
4.根据前面的权利要求的光电子半导体芯片或者方法，其中
－开口（10）至少部分地穿过金属层序列（5）的镜层（51）延伸，以及
－开口（10）的侧面（10b）至少在镜层（51）的区域中完全由钝化层（11）覆盖。
5.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－p导通层（4）在侧面超出开口（10）中的镜层（51）。
6.根据前面的权利要求的光电子半导体芯片或者方法，其中
－开口（10）的侧面（10b）在镜层（51）的区域中和开口（10）的侧面（10b）在p导通层（4）的区域与半导体芯片的载体（9）的朝向镜层（15）的表面包围不同的角度。
7.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－借助于ALD过程来产生钝化层（11）。
8.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－构造至少两个开口（101，102），
－在其中一个开口（102）中构造用于在n侧接触半导体芯片的连接面，以及
－在其中另一个开口（101）中构造用于在p侧接触半导体芯片的连接面。
9.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－金属层序列（5）的侧面（5a）除了开口（10，101，102）以外至少间接地与金属层（8）接界，该金属层（8）与n导通的半导体材料（2）导电连接。
10.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－至少一个开口（10，101，102）在侧面完全地由活性区（3）包围。
11.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－半导体芯片的包括金属层序列（5）、p导通层（4）和n导通层（2）的部分的ESD子区域（13）与剩余的半导体芯片电反并联，以及
－ESD子区域（13）构成用于剩余的半导体芯片的ESD保护二极管。
12.根据前面的权利要求的光电子半导体芯片或者方法，其中
－ESD子区域（13）在侧面完全由活性区（3）围绕。
13.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－半导体芯片被细分成至少两个活性子区域（31），所述活性子区域电串联。
14.根据前面的权利要求的光电子半导体芯片或者方法，其中
－电连接（32）布置在半导体芯片的辐射出射面（22）下方的活性子区域（31）之间。
15.根据前面的权利要求之一的光电子半导体芯片或者方法，其中
－在半导体芯片运行中在每个活性子区域（31）处下降至少2V电压。
CN201180029852.8A 2010-06-17 2011-05-26 用于制造光电子半导体芯片的方法和光电子半导体芯片 Active CN102947936B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010024079A DE102010024079A1 (de) 2010-06-17 2010-06-17 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010024079.6 2010-06-17
PCT/EP2011/058653 WO2011157523A1 (de) 2010-06-17 2011-05-26 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
CN102947936A true CN102947936A (zh) 2013-02-27
CN102947936B CN102947936B (zh) 2016-04-06

Family

ID=44486975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180029852.8A Active CN102947936B (zh) 2010-06-17 2011-05-26 用于制造光电子半导体芯片的方法和光电子半导体芯片

Country Status (8)

Country Link
US (2) US9257612B2 (zh)
EP (1) EP2583305B1 (zh)
JP (1) JP5946446B2 (zh)
KR (2) KR101857426B1 (zh)
CN (1) CN102947936B (zh)
DE (1) DE102010024079A1 (zh)
TW (1) TWI524550B (zh)
WO (1) WO2011157523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764979A (zh) * 2021-10-11 2021-12-07 中国科学院半导体研究所 双层钝化薄膜材料及其制备方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010033137A1 (de) 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012110909A1 (de) * 2012-11-13 2014-05-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zum Betreiben eines Halbleiterchips
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014202424A1 (de) * 2014-02-11 2015-08-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer reflektierenden Schichtenfolge und Verfahren zum Erzeugen einer reflektierenden Schichtenfolge
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP6265032B2 (ja) * 2014-04-28 2018-01-24 住友電気工業株式会社 半導体受光素子
DE102015102374A1 (de) 2015-02-19 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
DE102015102378B4 (de) 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
DE102015112538B4 (de) 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102016104965A1 (de) * 2016-03-17 2017-09-21 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102016106928A1 (de) * 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016111113A1 (de) 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016112291A1 (de) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102430500B1 (ko) * 2017-05-30 2022-08-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 led 모듈
TWI706552B (zh) * 2019-08-28 2020-10-01 世界先進積體電路股份有限公司 光學感測器及其形成方法
US11217708B2 (en) 2020-06-02 2022-01-04 Vanguard International Semiconductor Corporation Optical sensor and method for forming the same
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588657A (zh) * 2004-07-02 2005-03-02 北京工业大学 高抗静电高效发光二极管及制作方法
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR20100054756A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 반도체 발광소자
CN101960575A (zh) * 2008-12-16 2011-01-26 住友电气工业株式会社 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
DE10147791A1 (de) 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
KR101332771B1 (ko) 2004-02-20 2013-11-25 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
JP4105656B2 (ja) 2004-05-13 2008-06-25 株式会社東芝 半導体装置及びその製造方法
US7064353B2 (en) 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
JP2006135229A (ja) 2004-11-09 2006-05-25 Elpida Memory Inc 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
TW200841393A (en) * 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP4625827B2 (ja) 2007-06-04 2011-02-02 株式会社東芝 半導体発光素子及び半導体発光装置
DE102007057672A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
JP5429770B2 (ja) * 2008-02-07 2014-02-26 シャープ株式会社 半導体発光素子の製造方法
KR20100030472A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102009006177A1 (de) 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588657A (zh) * 2004-07-02 2005-03-02 北京工业大学 高抗静电高效发光二极管及制作方法
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20100054756A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 반도체 발광소자
CN101960575A (zh) * 2008-12-16 2011-01-26 住友电气工业株式会社 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764979A (zh) * 2021-10-11 2021-12-07 中国科学院半导体研究所 双层钝化薄膜材料及其制备方法

Also Published As

Publication number Publication date
TW201208111A (en) 2012-02-16
KR20180051667A (ko) 2018-05-16
KR20130093075A (ko) 2013-08-21
KR101996665B1 (ko) 2019-07-04
US9627588B2 (en) 2017-04-18
WO2011157523A1 (de) 2011-12-22
US9257612B2 (en) 2016-02-09
KR101857426B1 (ko) 2018-05-14
CN102947936B (zh) 2016-04-06
EP2583305B1 (de) 2017-08-09
EP2583305A1 (de) 2013-04-24
TWI524550B (zh) 2016-03-01
DE102010024079A1 (de) 2011-12-22
US20160225957A1 (en) 2016-08-04
US20130140598A1 (en) 2013-06-06
JP2013528953A (ja) 2013-07-11
JP5946446B2 (ja) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102947936B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US9761772B2 (en) Method for producing an optoelectronic semiconductor chip with reflective electrode
JP6691076B2 (ja) パッシベーション層を有する半導体素子およびその生産方法
US9276167B2 (en) Light-emitting diode chip and method for producing the same
US10784408B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
US20160005930A1 (en) Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production
US10833224B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
CN105895683B (zh) 半导体器件及制造方法
TWI557944B (zh) 光電半導體晶片
TWI676216B (zh) 半導體裝置及其製造方法
US10777708B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
US10403747B2 (en) Gallium nitride/ aluminum gallium nitride semiconductor device and method of making a gallium nitride/ aluminum gallium nitride semiconductor device
US20140284759A1 (en) Semiconductor device and method of manufacturing the same
CN105934813B (zh) 半导体装置
CN112259607A (zh) 氮化镓半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant