CN101960575A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101960575A
CN101960575A CN2009801072023A CN200980107202A CN101960575A CN 101960575 A CN101960575 A CN 101960575A CN 2009801072023 A CN2009801072023 A CN 2009801072023A CN 200980107202 A CN200980107202 A CN 200980107202A CN 101960575 A CN101960575 A CN 101960575A
Authority
CN
China
Prior art keywords
layer
type
semiconductor device
wafer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801072023A
Other languages
English (en)
Other versions
CN101960575B (zh
Inventor
藤川一洋
玉祖秀人
原田真
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101960575A publication Critical patent/CN101960575A/zh
Application granted granted Critical
Publication of CN101960575B publication Critical patent/CN101960575B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件和用于制造半导体器件的制方法，并且更具体而言，涉及一种包括由碳化硅制成的具有至少一个主表面的晶片的半导体器件以及制造半导体器件的方法。
背景技术
近年来，碳化硅(SiC)越来越多地用作形成诸如晶体管和二极管的半导体器件的材料，以便使击穿电压增加和损耗降低，以及还使得可在高温环境等中使用。碳化硅用作宽带隙半导体，具有比通常广泛地用作形成半导体器件材料的硅(Si)的带隙更大的带隙。因而，当采用碳化硅作为形成半导体器件的材料时，在该半导体器件中可以实现击穿电压增加、导通电阻减小等。此外，与利用硅作为材料形成的半导体器件相比较，利用碳化硅作为材料形成的半导体器件还具有在高温环境中使用时特性劣化相对小的优点。
在多种结构中已经提出了几种采用具有上述优良特性的SiC作为材料的半导体器件(例如，参见日本专利特开No.2003-068762(专利文献1))。此外，在制造利用SiC作为材料形成的半导体器件的工艺中，杂质常常通过离子注入被引入到由SiC制成的晶片中。由此，还提出了用于满意地实施离子注入的各种方法(例如，参见日本专利特开No.2006-332180(专利文献2)和日本专利特开No.2008-147576(专利文献3))。
现有技术文献
专利文献
专利文献1：日本专利特开No.2003-068762
专利文献2：日本专利特开No.2006-332180
专利文献3：日本专利特开No.2008-147576
发明内容
本发明要解决的问题
然而，利用SiC作为材料形成的诸如晶体管的半导体器件，还会造成不能实现本来应该实现的诸如击穿电压的特性的问题。由此，本发明的目的是提供一种半导体器件，其允许更可靠地实现使用SiC作为材料本来可实现的特性，以及制造这种半导体器件的方法。
解决问题的方式
根据本发明的半导体器件包括：由碳化硅制成的具有至少一个主表面的晶片；以及电极，所述电极形成在一个主表面上。该晶片包括离子注入区，所述离子注入区被形成为包括所述一个主表面。此外，该离子注入区包括基区和突出区，所述基区被设置成包括所述一个主表面，所述突出区连接到基区并且在与电极相反的方向上延伸。此外，基区在沿着所述一个主表面的方向上的宽度比突出区大。电极被设置成与离子注入区接触，使得如从平面图观察时电极全部位于离子注入区上。
本发明的发明人详细研究了在利用SiC作为材料形成的诸如晶体管的半导体器件中本来应该实现的如上所述的诸如击穿电压的特性而没有实现的原因。结果，为实现本发明获得了如下发现。
通常，利用SiC作为材料形成的半导体器件的制造工艺常用如下方式进行：在SiC晶片上形成离子注入区，然后，由诸如镍(Ni)的金属制成的金属电极被形成为与离子注入区接触。在如上所述的制造工艺中，形成金属电极的金属与形成晶片的SiC之间的合金反应继续进行以使得金属扩散到晶片中。当这种扩散导致金属延伸到离子注入区的外部时，诸如要制造的半导体器件的击穿电压的特性被劣化，其引起不能获得本来可实现特性的问题。上述问题通常是由与注入离子的方向垂直的方向上的金属扩散引起的。
在这种情况下，上述问题可以通过充分降低金属电极的平面形状相对于离子注入区的平面形状的尺寸来解决。为此，与常规情况相比较，应当降低金属电极的尺寸或者应当增加离子注入区的平面形状的尺寸。然而，近年来逐渐减小了半导体器件的结构尺寸，其使得难以将金属电极构造成具有的平面形状尺寸比过去的平面形状更小。此外，考虑到半导体器件结构的尺寸减小的发展，也难以将离子注入区构造成具有的平面形状尺寸比过去的平面形状更大。
相反，在根据本发明的半导体器件中，被形成为与电极接触的离子注入区包括基区和突出区，所述基区被设置成接触电极，所述突出区从与电极相反的方向上的基区延伸。基区的宽度比突出区大。因此，在应该接触电极的基区中，确保基区具有足以使金属从电极扩散以落入到离子注入区中的宽度，以由此抑制半导体器件的特性劣化。另一方面，在与电极分隔开的以减小金属从电极扩散延伸到突出区的可能性的突出区中，可以采用宽度减小的突出区来减小半导体器件的结构尺寸。如上所述，根据本发明的半导体器件，可以提供一种半导体器件，其能够更可靠地实现通过采用SiC作为材料本来可实现的特性。
为了确保金属从电极扩散以落入到离子注入区中，优选的是电极被设置成接触离子注入区，使得从平面图观察时电极全部位于突出区的上方。
上述的半导体器件可以是结型场效应晶体管(JFET)，并且上述的电极可以是栅电极。
因此，栅极长度被减小成在抑制由形成栅电极的金属扩散引起的击穿电压的降低的同时不压抑JFET的尺寸减小，结果可以确保高的击穿电压。此外，在该JFET中，在沿着晶片的上述一个主表面的方向上的突出区的宽度对应于沟道长度。因此，基区被构造成具有在上述一个主表面的方向上的宽度，其允许形成栅电极，并且突出区被构造成具有比该宽度更窄的宽度，结果可以减小沟道长度。结果，可以提供一种具有比常规情形低的导通电阻并且允许高速切换的JFET。
在上述半导体器件中，晶片可以包括第一导电型的第一层；第二导电型层，所述第二导电型层的导电类型不同于第一导电型的第一层，且被设置在第一导电型的第一层上并与之接触；以及第一导电型的第二层，所述第一导电型的第二层的导电类型与第一导电型的第一层相同，且被设置在第二导电型层上并与所述第二导电型层接触。
当将该构造应用到与JFET相对应的上述半导体器件时，在JFET断开的状态下，耗尽层在晶片厚度的方向上延伸以使在漂移区内电场分布均匀，这导致栅电极附近的电场集中的缓和。结果，可以抑制由于电场集中引起的击穿。
优选地，在上述半导体器件中，基区在晶片厚度方向上的厚度小于或等于从一个主表面到第一导电型的第二层与第二导电型层之间的界面的距离。
因此，在位于与基区的电极相反侧上的尖端的外围附近，电场集中可以被缓和。结果，可以更可靠地抑制半导体器件的击穿电压的降低。
优选地，在上述半导体器件中，基区在沿着一个主表面的方向上的宽度比突出区大0.2μm或更大且1.0μm或更小。
通常，被形成为接触离子注入区的由诸如Ni的金属制成的电极具有大约500至
Figure BPA00001212891600041
的厚度。在这种情况下，由与SiC合金反应引起的金属扩散的距离为大约0.1μm。因此，考虑到如上所述的金属扩散距离的余量，优选的是基区宽度比突出区大0.2μm或更大。具有的宽度比突出区的宽度大超过1.0μm的基区会干扰半导体器件结构的尺寸减小。因此，优选的是基区被调节成具有的宽度比突出区的宽度大0.2μm或更大且1.0μm或更小。此外，当半导体器件结构的尺寸减小非常重要时，优选的是基区被调节成具有的宽度比突出区的宽度大0.2μm或更大且0.6μm或更小。
优选地，在上述的半导体器件中，基区具有0.3μm或更大的厚度。
由本发明的发明人进行试验的结果示出：具有小于0.3μm厚度的基区会导致在基区的厚度方向上金属扩散到基区的外部。因而，优选基区具有0.3μm或更大的厚度。要注意，具有的厚度超过0.4μm的基区会妨碍半导体器件结构尺寸的减小。因而，优选基区具有0.4μm以下的厚度。
制造根据本发明的半导体器件的方法包括步骤：制备晶片；形成阻挡层；在阻挡层中提供开口；在晶片中形成第一区；扩大开口；在晶片中形成第二区；以及形成金属膜。
制备晶片的步骤包括制备由碳化硅制成的具有至少一个主表面的晶片的步骤。形成阻挡层的步骤包括在所述一个主表面上形成阻挡层，用于阻挡离子注入到晶片中。在该晶片中形成第一区的步骤包括利用其中提供开口的阻挡层作为掩模注入第一导电型离子的步骤，以在晶片中形成具有注入到其内的第一导电型离子的第一区。扩大开口的步骤包括扩大用于形成第一区的阻挡层的开口的步骤。在晶片中形成第二区的步骤包括利用具有扩大开口的阻挡层作为掩模，以比晶片中形成第一区的步骤中的注入深度更浅的深度注入第一导电型离子的步骤，以在晶片中形成具有注入其内的第一导电型离子的第二区。形成金属膜的步骤包括在晶片上形成金属膜使得如从平面图观察时金属膜全部位于第二区上的步骤。
在制造根据本发明的半导体器件的方法中，根据第一区的期望形状，在阻挡层中提供开口，并且利用阻挡层作为掩模进行离子注入以形成第一区。然后，扩大阻挡层的开口以再次进行离子注入，以形成第二区。因此，制造根据本发明的半导体器件的方法，可以很容易地制造如上所述的本发明的半导体器件，其包括具有基区和突出区的离子注入区。另外，为了使金属扩散从金属膜更可靠地落在离子注入区内，优选的是在晶片上形成金属膜的步骤包括形成金属膜以便如从平面图观察时全部位于第一区上的步骤。
优选地，在用于制造半导体器件的上述制造方法中，形成阻挡层的步骤包括形成包括钛层和在钛层上设置的钨层的阻挡层的步骤；该阻挡层包括钛层和在钛层上设置的二氧化硅层，或者阻挡层包括二氧化硅层、在二氧化硅层上设置的钛层和在钛层上设置的钨层。
形成阻挡层的层可以包括具有阻挡离子注入到晶片中的良好能力的钨(W)层和二氧化硅(SiO2)层。在阻挡层中提供开口的步骤中，开口通常可以通过诸如干法蚀刻的蚀刻提供在阻挡层中。在这种情况下，当采用仅由W层或SiO2层制成的阻挡层时，蚀刻不仅对阻挡层有影响而且对晶片有影响，其会导致对晶片的损伤。相反，当形成在对W层或SiO2层蚀刻的情况下耐受蚀刻的钛(Ti)层作为晶片与W层或SiO2层之间的蚀刻停止层时，能够抑制对晶片的损伤。另外，当Ti层减小厚度、例如减小至大约100nm时，甚至在Ti层还保留的情况下也可以进行离子注入。此外，还可以形成SiO2层作为Ti层与晶片之间的牺牲层，以便促进在完成离子注入之后从晶片去除被形成为蚀刻停止层的Ti层的工艺。此外，通过利用氨水和充氧水(oxygenated water)等的混合溶液，可以相对于SiO2层选择性地去除Ti层。
换句话说，可以采用具有阻挡离子注入的良好能力的W层或SiO2层作为形成阻挡层的层。在这种情况下，可优选的是，形成Ti层作为晶片与W层或SiO2层之间的蚀刻停止层。此外，当形成Ti层作为蚀刻停止层时，为了便于去除Ti层，更可优选的是，形成SiO2层作为Ti层与晶片之间的牺牲层。
优选地，在制造半导体器件的上述方法中，扩大开口的步骤包括扩大开口使得从平面图观察时开口的外围边缘在周边增加了0.1μm或更大且0.5μm以下。
如上所述，由合金反应引起的形成金属膜(电极)的金属的扩散距离为大约0.1μm。因此，当扩大开口使得开口的外围边缘在周边增加0.1μm或更大时，可以形成第二区使得确保用于金属扩散距离的余量。另外，具有比突出区的宽度大超过1.0μm的宽度的基区会妨碍半导体器件结构的尺寸减小。因此，优选的是扩大开口使得开口的外围边缘在周边增加0.5μm以下。此外，当半导体器件的结构尺寸减小非常重要时，优选扩大开口使得开口的外围边缘在周边增加0.3μm以下。
优选地，在制造半导体器件的上述方法中，在晶片中形成第二区的步骤包括形成具有0.3μm或更大厚度的第二区的步骤。
如上所述，优选形成离子注入区的基区具有0.3μm或更大的厚度。因此，可优选的是，在晶片中形成第二区的步骤包括形成具有0.3μm或更大厚度的第二区的步骤。相反，如上所述，具有超过0.4μm厚度的基区会妨碍半导体器件结构的尺寸减小。因此，可优选的是，在晶片中形成第二区的步骤包括形成具有0.4μm以下厚度的第二区。
在制造半导体器件的上述方法中，半导体器件可以是结型场效应晶体管，并且金属膜可以是栅电极。结果，可以容易地制造JFET，其具有减小的栅极长度，以便在抑制由形成栅电极的金属的扩散引起的击穿电压降低的同时不抑制尺寸减小，以由此能够确保高的击穿电压。
发明效果
通过上述说明很显然，根据本发明的半导体器件及其制造方法，可以提供一种能够更可靠地实现通过使用SiC作为材料而本来可实现的特性的半导体器件，以及制造这种半导体器件的方法。
附图说明
图1是示出本发明第一实施例中的JFET构造的示意性横截面图。
图2是示出制造JFET方法的概要的流程图。
图3是示出制造JFET方法的示意性横截面图。
图4是示出制造JFET方法的示意性横截面图。
图5是示出制造JFET方法的示意性横截面图。
图6是示出制造JFET方法的示意性横截面图。
图7是示出制造JFET方法的示意性横截面图。
图8是示出制造JFET方法的示意性横截面图。
图9是示出制造JFET方法的示意性横截面图。
图10是示出制造JFET方法的示意性横截面图。
图11是示出制造JFET方法的示意性横截面图。
图12是示出制造JFET方法的示意性横截面图。
图13是示出制造JFET方法的示意性横截面图。
具体实施方式
在下文中参考附图将描述本发明的实施例，其中相同或相应的部件用相同的附图标记标注，并将不再重复对它们的描述。
参考图1，根据本实施例的JFET 1包括由具有n型导电性的SiC制成的n型衬底11、在n型衬底11上形成的第一p型层12、在第一p型层12上形成的n型层13和在n型层13上形成的第二p型层14。在这种情况下，p型层和n型层中的每个是分别由具有p型导电性和n型导电性的SiC制成的。n型衬底11、第一p型层12、n型层13和第二p型层14构成由SiC制成的晶片10。
第二p型层14和n型层13中的每个具有在其中形成的、包含浓度比n型层13的浓度更高(例如，大约1×1020cm-3)的n型导电性杂质(n型杂质)的第一n型区15和第二n型区17。此外，包含浓度比第一p型层12和第二p型层14更高(例如，大约1×1018cm-3)的p型导电性杂质(p型杂质)的第一p型区16被形成为插入在第一n型区15与第二n型区17之间。换句话说，第一n型区15、第一p型区16和第二n型区17中的每个被形成为穿过第二p型层14延伸到n型层13。此外，第一n型区15、第一p型区16和第二n型区17中的每个的底部被设置成与第一p型层12的上表面(第一p型层12与n型层13之间的界面)分隔开。
此外，沟槽51被形成在第一n型区15的与第一p型区16相反的一侧上，使其从第二p型层14的上表面14A(与n型层13相反侧上的主表面)穿过第二p型层14延伸到n型层13。换句话说，沟槽51的底壁51A与第一p型层12和n型层13之间的界面分隔开并位于n型层13内。此外，包含浓度比第一p型层12和第二p型层14更高(例如，大约1×1018cm-3)的p型杂质的第二p型区23被形成为从沟槽51的底壁51A穿过n型层13延伸到第一p型层12。第二p型区23的底部与n型衬底11的上表面(n型衬底11与第一p型层12之间的界面)分隔开。
此外，用作欧姆接触电极的源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24中的每个被形成为分别与第一n型区15、第一p型区16、第二n型区17和第二p型区23中的每个的上表面接触。源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24例如由Ni(镍)制成。
另外，用作欧姆接触电极的源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24中的每个被形成在它们各自相邻的欧姆接触电极上，并且氧化物膜18插入其间。更具体地，在第二p型层14的上表面14A处，在沟槽51的底壁51A和侧壁51B处，用作绝缘膜的氧化物膜18被形成为覆盖除了形成源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24之外的整个区域。从而，邻接的欧姆接触电极彼此绝缘。
此外，源极布线25、栅极布线26和漏极布线27被形成为分别与源接触电极19、栅接触电极21和漏接触电极22中的每个的上表面接触，并且电连接到每个欧姆接触电极。源极布线25还与电位保持接触电极24的上表面接触，并且还电连接到电位保持接触电极24。换句话说，源极布线25被形成为从源接触电极19的上表面延伸到电位保持接触电极24的上表面上，这使得电位保持接触电极24保持在与源接触电极19的电位相同的电位。例如，源极布线25、栅极布线26和漏极布线27中的每个由诸如Al的导体制成。源接触电极19和源极布线25构成源电极41。栅接触电极21和漏极布线26构成栅电极42。漏接触电极22和漏极布线27构成漏电极43。此外，钝化膜44被形成为覆盖源电极41、栅电极42、漏电极43和氧化物膜18中的每个的上表面。该钝化膜44例如由SiO2制成，并且用于使源电极41、栅电极42和漏电极43与外部电绝缘，同时具有保护JFET 1的功能。
第一p型区16和第二p型区23中的每个通过离子注入形成的离子注入区。第一p型区16具有：基区16A，其被设置为包括第二p型层14的上表面14A；和突出区16B，所述突出区16B在与栅接触电极21相反的方向上从基区16A延伸。基区16A在沿着第二p型层14的上表面14A的方向上具有比突出区16B的宽度w2大的宽度w1。此外，与上述第一p型区16的情况一样，第二p型区23也具有：基区23A，其被设置为包括沟槽51的底壁51A；和突出区23B，所述突出区23B在与电位保持接触电极24相反的方向上从基区23A延伸。基区23A在沿着沟槽51的底壁51A的方向上具有比突出区23B的宽度大的宽度。
因此，用作根据本实施例的半导体器件的JFET 1包括：由SiC制成的晶片10和栅接触电极21，所述栅接触电极21被形成在与晶片10的一个主表面相对应的第二p型层14的上表面14A上。晶片10包括被形成为包括上表面14A的作为离子注入区的第一p型区16。第一p型区16包括基区16A和突出区16B，所述基区16A被设置为包括上表面14A，所述突出区16B被连接到基区16A并且在与栅接触电极21相反的方向上延伸。此外，基区16A在沿着上表面14A的方向上具有比突出区16B的宽度w2大的宽度w1。栅接触电极21被设置为与第一p型区16接触，使得如从平面图观察时栅接触电极21全部位于第一p型区16上。
然后，在下文中将描述JFET 1的操作。参考图1，在栅电极42具有的电压大于或等于阈值电压的情况下，在第一p型区16与第二n型区17之间插入的区域、在上述插入区与第一p型层12之间插入的区域(漂移区)以及在第一p型区16和第一p型层12之间插入的区域(沟道区)在n型层13中没有损耗，其中，第一n型区15和第二n型区17通过n型层13彼此电连接。从而，从第一n型区15向第二n型区17移动的电子造成电流流动。
另一方面，当负电压施加到栅接触电极21上时，会发生如上所述的沟道区和漂移区中的损耗，这造成第一n型区15和第二n型区17彼此电中断的状态。因此，电子不能从第一n型区15向第二n型区17移动，这防止了电流流动。
在根据本实施例的JFET 1中，被形成为与栅接触电极21接触的第一p型区16包括：基区16A和突出区16B，所述基区16A被设置成与栅接触电极21接触，所述突出区16B在与栅接触电极21相反的方向上从基区16A延伸，其中基区16A具有比突出区16B宽度w2更大的宽度w1。从而，在与栅接触电极21接触的基区16A中，确保基区16A具有足以允许金属(例如，Ni)从栅接触电极21扩散以落入第一p型区16内的宽度，由此抑制JFET 1击穿电压的降低。相反，在与栅接触电极21分隔开以降低金属从栅接触电极21扩散延伸到突出区16B的可能性的突出区16B中，可以采用减小突出区16B的宽度，来减小JFET 1的结构尺寸。
更具体地，参考图1，在使用SiC作为材料形成的JFET 1的制造工艺中，在由SiC制成的晶片10中形成与离子注入区相对应的第一p型区16，然后，由诸如Ni的金属制成的栅接触电极21被形成为与第一p型区16接触。在这种情况下，会发生形成栅接触电极21的金属与形成晶片10的SiC之间的合金反应，这引起金属扩散到晶片10中，以形成扩散区21A。在这种情况下，当第一p型区16具有的宽度为w2时，扩散区21A延伸到第一p型区16的外部，这造成应该由pn结确保的击穿电压减小。另一方面，在根据本实施例的JFET 1中，由于形成具有的宽度为w1的基区16A，所以可以防止扩散区21A延伸到第一p型区16的外部。因此，JFET 1可以用来抑制由金属扩散导致的击穿电压降低。另外，由于与栅接触电极21充分分隔开的突出区16B被构造成具有比w1更小的宽度w2，所以栅极长度可以保持很短，以由此适合减小JFET 1的结构尺寸。此外，在如上所述的JFET 1中，沿着上表面14A的方向上突出区16B的宽度w2对应于沟道长度。因而，基区16A被构造成具有宽度w1，这允许形成栅接触电极21，并且突出部分16B被构造成具有比宽度w1小的宽度w2，结果可以减小沟道长度。因此，JFET 1可以构造成具有的导通电阻比过去的导通电阻更低，并且允许高速切换。
在如上所述的JFET 1中，优选的是，在晶片10厚度方向上基区16A的厚度d1小于或等于从上表面14A到在第二p型层14与n型层13之间界面的距离。换句话说，优选的是，基区16A具有小于或等于第二p型层14的厚度t的厚度d1。这允许位于与栅接触电极21的相反侧上的尖端外围附近，基区16A中电场集中的缓和。结果，可以更可靠地抑制JFET 1中击穿电压的降低。
此外，如图1所示，第一p型区16具有比第二p型层14的厚度t更大的深度d2。此外，优选的是，基区的宽度w1与突出区16B的宽度w2之间的差为0.2μm或更大且1.0μm以下，更优选为0.2μm或更大且0.6μm以下。
例如，对于JFET 1中的特定尺寸，可以使用下面的值。例如，第二p型层14可以构造成具有大约0.35μm的厚度t。基区16A可以被构造成具有大约0.30μm的厚度d1，并且第一p型区16可以被构造成具有大约0.70μm的深度d2。此外，基区和突出区16B可以被构造成分别具有大约1.6μm的宽度w1和大约1.0μm的宽度w2。
此外，第一p型层12可以被构造成例如具有大约10μm的厚度和具有大约1.0×1016cm-3的杂质密度。此外，n型层13可以被构造成例如具有大约0.65μm的厚度和具有大约2.0×1017cm-3的杂质密度。此外，第二p型层14可以被构造成例如具有大约0.35μm的厚度和具有大约2.0×1017cm-3的杂质密度。
然后，将描述作为根据本实施例半导体器件的用于制造JFET 1的方法。
参考图2，在根据本实施例的制造JFET 1的方法中，首先进行衬底制备步骤，作为步骤(S10)。在该步骤(S10)中，如图3所示，制备由包含高浓度n型杂质的SiC制成的n型衬底11。
然后，进行外延生长步骤，作为步骤(S20)。具体地，参考图3，例如，通过气相外延生长，在n型衬底11的一个主表面上顺序形成每个都由SiC制成的第一p型层12、n型层13和第二p型层14。在气相外延生长时，例如，可以使用硅烷(SiH4)和丙烷(C3H8)作为材料气体，以及可以使用氢气(H2)气体作为载气。例如，可以使用三甲基铝(TMA)作为用于形成p型层的p型杂质源，以及可以使用氮气(N2)作为用于形成n型层的n型杂质源。因此，形成含有诸如Al的p型杂质的第一p型层12和第二p型层14、以及含有诸如N的n型杂质的n型层13。
参考图2，然后进行沟槽形成步骤，作为步骤(S30)。在该步骤(S30)中，如图4所示，沟槽51被形成为从第二p型层14的上表面14A穿过第二p型层14延伸到n型层13。例如，可以通过在第二p型层14的上表面14A上形成在其中形成沟槽51的期望位置处具有开口的掩模层，然后利用SF6气体进行干法蚀刻，来形成沟槽51。
参考图2，然后进行阻挡层形成步骤，作为步骤(S40)。在该步骤(S40)中，参考图5，例如，通过溅射顺序形成由Ti制成的Ti层81和由W制成的W层82，以便从第二p型层14的上表面14A延伸到沟槽51的侧壁和底壁。在这种情况下，如图6所示，可以形成例如由SiO2制成的SiO2层89作为Ti层81与晶片10之间的牺牲层。此外，在该步骤(S40)中，代替W层82可以应用SiO2层。
参考图2，进行开口提供步骤，作为步骤(S50)。在该步骤(S50)中，参考图7，对于上述的Ti层81和W层82，分别与第一p型区16和第二p型区23的所期望位置相对应地提供开口84和83。例如，可以通过在W层82上形成具有与每个开口83和84的期望形状相对应的开口的抗蚀剂层，然后利用SF6气体进行干法蚀刻，来提供开口83和84中的每个。在这种情况下，由于Ti层81中的SF6气体的蚀刻速率比W层82中的蚀刻速率低，所以可以防止由这种蚀刻引起的对晶片的损伤。要注意，尽管图7示出了开口83和84延伸穿过Ti层81的状态，但即使Ti层81保留在开口83和84中的每个的底部中也可以进行如下描述的离子注入。此外，开口84的宽度限定了突起区16B的宽度w2(参见图1)，并且可以设定为例如大约2μm。
然后，参考图2，进行第一离子注入步骤，作为步骤(S60)。在该步骤(S60)中，参考图8，利用具有在其中提供有开口83和84的W层82作为掩模，将应该例如是p型杂质的铝(Al)离子注入到晶片10中。结果，形成分别形成第一p型区16和第二p型区23的第一区16C和第一区23C。在这种情况下，由Al离子的注入深度限定第一p型区16的深度d2(参见图1)，并且将注入深度被设定为例如大约0.5μm。
参考图2，然后进行阻挡层蚀刻步骤，作为步骤(S70)。在该步骤(S70)中，参考图9，通过利用SF6气体而没有应用例如抗蚀剂等进行干法蚀刻来扩大开口83和84。在这种情况下，开口84的宽度限定基区16A的宽度w1(参见图1)。然后，这种干法蚀刻导致侧蚀刻发生，使得从平面图观察时开口84的外围边缘在周边增加了0.1μm或更大且0.5μm或更小，例如为0.3μm。
然后，参考图2，进行第二离子注入步骤，作为步骤(S80)。在该步骤(S80)中，参考图9，利用具有在步骤(S70)中扩大的开口83和84的W层82作为掩模，将应该例如是p型杂质的Al离子注入到晶片10中。结果，形成了分别形成第一p型区16和第二p型区23的第二区16D和第二区23D。在这种情况下，由Al离子的注入深度来限定基区16A的厚度d1(参见图1)，并且将注入深度设定为0.3μm或更大且0.4μm或更小，例如大约0.3μm。
然后，参考图2，进行n型离子注入区形成步骤，作为步骤(S90)。在该步骤(S90)中，在首先去除W层82和Ti层81之后，如同步骤(S40)至(S60)一样再次顺序堆叠Ti层81和W层82。然后，如图10所示，形成与第一n型区15和第二n型区17分别相对应的开口85和86。然后，例如，应该是n型杂质的诸如磷(P)的离子被注入，以形成第一n型区15和第二n型区17。
然后，参考图2，进行活化退火步骤，作为步骤(S100)。在该步骤(S100)中，参考图11，首先去除了Ti层81和W层82。然后，例如，在诸如氩气的惰性气氛中将晶片10加热到大约1700℃，并保持活化退火大约30分钟。因此，活化在步骤(S60)、(S80)和(S90)中引入的诸如P和Al的杂质，使得这些杂质可以用作为n型杂质或p型杂质。因此，形成每个用作n型杂质区的第一n型区15和第二n型区17，并且形成了每个用作p型杂质区的第一p型区16和第二p型区23，其分别包括基区16A和23A以及突起区16B和23B。
然后，参考图2，进行氧化物膜形成步骤，作为步骤(S110)。具体地，在步骤(S110)中，参考图12，进行热氧化工艺，其中例如在氧气氛中将晶片10加热到大约1300℃并保持大约30分钟，这导致形成氧化物膜18(场氧化物膜)作为绝缘膜，覆盖第二p型层14的上表面14A和沟槽51的底壁51A和侧壁51B。例如，氧化物膜18具有大约0.1μm的厚度。
然后，参考图2，进行欧姆电极形成步骤，作为步骤(S120)。在该步骤(S120)中，参考图13，在首先将抗蚀剂涂覆到氧化物膜18上之后，进行曝光和显影，以形成具有开口的抗蚀剂膜，所述开口对应于其中要形成源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24的每个区域(见图1)。然后使用抗蚀剂膜作为掩模，例如，通过RIE部分地去除氧化物膜18。然后，例如，通过溅射形成具有例如大约
Figure BPA00001212891600161
厚度的Ni。此外，当去除抗蚀剂膜时，去除(剥离)抗蚀剂膜上的Ni膜，以由此形成每个都由Ni制成的源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24，以便分别位于第一n型区15、第一p型区16、第二n型区17和第二p型区23上并且与第一n型区15、第一p型区16、第二n型区17和第二p型区23接触。在这种情况下，栅接触电极21可以被构造成具有2μm以下的电极宽度。此外，进行合金化工艺，其中在诸如Ar的惰性气体气氛中将晶片10加热到例如大约1000℃。因此，每个都由Ni制成的源接触电极19、栅接触电极21、漏接触电极22和电位保持接触电极24被转化为硅化物。
然后，参考图2，进行布线形成步骤，作为步骤(S130)。在该步骤(S130)中，参考图1，源极布线25、栅极布线26和漏极布线27被形成为分别与源接触电极19、栅接触电极21和漏接触电极22中的每个的上表面接触。例如，可以通过在其中形成源极布线25、栅极布线26和漏极布线27的期望区域中的每个中形成具有开口的抗蚀剂层，然后，气相沉积Al，以与抗蚀剂层一起去除(剥离)抗蚀剂层上的Al，来形成源极布线25、栅极布线26和漏极布线27。
然后，参考图2，进行钝化膜形成步骤，作为步骤(S140)。在该步骤(140)中，参考图1，例如，由例如SiO2制成的钝化膜44被形成为覆盖源电极41、栅电极42、漏电极43和氧化物膜18中的每个的上表面。该钝化膜44例如可以通过CVD(化学气相沉积)方法来形成。
进行上述步骤以完成本实施例中的JFET 1。由此，根据用于制造本实施例中的半导体器件的方法，可以容易地制造本实施例中的JFET1。
虽然在上述实施例中描述了JFET 1作为本发明的半导体器件的例子，但是本发明的半导体器件及其制造方法并不限于此，还可以应用到其他半导体器件以及制造半导体器件的其他方法，所述其他半导体器件例如是具有高浓度离子注入层和该高浓度离子注入层上的欧姆电极的MOSFET和pn结二极管。
应该理解，这里公开的实施例是示范性的，且在每个方面都没有限制性。本发明的范围由权利要求条款限定，而不是由上面的描述来限定，并意图包括在本范围内的任何修改和等效于权利要求条款的含义。
工业适用性
根据本发明的半导体器件及其制造方法可以尤其有利地应用到包括由碳化硅制成的具有至少一个主表面的晶片的半导体器件以及该半导体器件的制造方法。
附图标记描述
1JFET，10晶片，11n型衬底，12第一p型层，13n型层，14第二p型层，14A上表面，15第一n型区，16第一p型区，16A基区，16B突出区，16C第一区，16D第二区，17第二n型区，18氧化物膜，19源接触电极，21栅接触电极，21A扩散区，22漏接触电极，23第二p型区，23A基区，23B突出区，23C第一区，23D第二区，24电位保持接触电极，25源极布线，26栅极布线，27漏极布线，41源电极，42栅电极，43漏电极，44钝化膜，51沟槽，51A底壁，51B侧壁，81 Ti层，82 W层，83、84、85和86开口，89 SiO2层。

Claims (11)

1.一种半导体器件(1)，包括：
由碳化硅制成的具有至少一个主表面(14A)的晶片(10)；以及
电极(21)，所述电极(21)形成在所述一个主表面(14A)上，
所述晶片(10)包括离子注入区(16)，所述离子注入区(16)被形成为包括所述一个主表面(14A)，
所述离子注入区(16)包括：
基区(16A)，所述基区(16A)被设置为包括所述至少一个主表面(14A)，以及
突出区(16B)，所述突出区(16B)被连接至所述基区(16A)并且在与所述电极(21)相反的方向上延伸，
所述基区(16A)在沿着所述一个主表面(14A)的方向上的宽度比所述突出区(16B)的宽度大，以及
所述电极(21)被设置成与所述离子注入区(16)接触，使得从平面图观察时所述电极(21)全部位于所述离子注入区(16)上。
2.根据权利要求1所述的半导体器件(1)，其中，
所述半导体器件(1)是结型场效应晶体管，以及
所述电极(21)是栅电极。
3.根据权利要求2所述的半导体器件(1)，其中，
所述晶片(10)包括：
第一导电型的第一层(12)，
第二导电型层(13)，所述第二导电型层(13)的导电类型不同于所述第一导电型的第一层(12)，并且被设置在所述第一导电型的第一层(12)上并且与所述第一导电型的第一层(12)接触，以及
第一导电型的第二层(14)，所述第一导电型的第二层(14)的导电类型与所述第一导电型的第一层(12)相同，并且被设置在所述第二导电型层(13)上并且与所述第二导电型层(13)接触。
4.根据权利要求3所述的半导体器件(1)，其中，所述基区(16A)的在所述晶片(10)的厚度方向上的厚度小于或等于从所述一个主表面(14A)到在所述第一导电型的第二层(14)与所述第二导电型层(13)之间的界面的距离。
5.根据权利要求1所述的半导体器件(1)，其中，所述基区(16A)在沿着所述一个主表面(14A)的方向上的宽度比所述突出区(16B)大0.2μm或更大且1.0μm或更小。
6.根据权利要求1所述的半导体器件(1)，其中，所述基区(16A)具有0.3μm或更大的厚度。
7.一种用于制造半导体器件(1)的方法，包括以下步骤：
制备由碳化硅制成的具有至少一个主表面(14A)的晶片(10)；
在所述一个主表面(14A)上形成阻挡层，用于阻挡离子注入到所述晶片(10)中；
在所述阻挡层中提供开口；
利用具有在其中提供有所述开口的所述阻挡层作为掩模，注入第一导电型的离子，以在所述晶片(10)中形成具有所述第一导电型的离子注入于其中的第一区；
扩大所述开口；
利用具有所述扩大开口的所述阻挡层作为掩模，以比在所述晶片(10)中形成所述第一区的所述步骤中的注入深度更浅的深度，注入所述第一导电型的离子，以在所述晶片(10)中形成具有所述第一导电型的离子注入于其中的第二区；以及
在所述晶片(10)上形成金属膜，使得从平面图观察时所述金属膜全部位于所述第二区上。
8.根据权利要求7所述的制造半导体器件(1)的方法，其中，形成所述阻挡层的所述步骤包括形成下述阻挡层的步骤：包括钛层和在所述钛层上设置的钨层的所述阻挡层、包括钛层和在所述钛层上设置的二氧化硅层的所述阻挡层、或者包括二氧化硅层、在所述二氧化硅层上设置的钛层以及在所述钛层上设置的钨层的所述阻挡层。
9.根据权利要求7所述的制造半导体器件(1)的方法，其中，扩大所述开口的所述步骤包括扩大所述开口使得从平面图观察时所述开口的外围边缘在周边增加0.1μm或更大且0.5μm或更小的步骤。
10.根据权利要求7所述的制造半导体器件(1)的方法，其中，在所述晶片(10)中形成所述第二区的所述步骤包括形成具有0.3μm或更大厚度的所述第二区的步骤。
11.根据权利要求7所述的制造半导体器件(1)的方法，其中
所述半导体器件(1)是结型场效应晶体管，以及
所述金属膜是栅电极。
CN2009801072023A 2008-12-16 2009-12-11 半导体器件及其制造方法 Expired - Fee Related CN101960575B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008319758 2008-12-16
JP2008-319758 2008-12-16
JP2009-244596 2009-10-23
JP2009244596A JP5564890B2 (ja) 2008-12-16 2009-10-23 接合型電界効果トランジスタおよびその製造方法
PCT/JP2009/070737 WO2010071084A1 (ja) 2008-12-16 2009-12-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101960575A true CN101960575A (zh) 2011-01-26
CN101960575B CN101960575B (zh) 2013-08-28

Family

ID=42268754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801072023A Expired - Fee Related CN101960575B (zh) 2008-12-16 2009-12-11 半导体器件及其制造方法

Country Status (8)

Country Link
US (1) US8643065B2 (zh)
EP (1) EP2360718B1 (zh)
JP (1) JP5564890B2 (zh)
KR (1) KR101171586B1 (zh)
CN (1) CN101960575B (zh)
CA (1) CA2717077A1 (zh)
TW (1) TW201030971A (zh)
WO (1) WO2010071084A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947936A (zh) * 2010-06-17 2013-02-27 奥斯兰姆奥普托半导体有限责任公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN103688342A (zh) * 2011-08-19 2014-03-26 住友电气工业株式会社 制造碳化硅半导体器件的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141338A (ko) 2010-12-22 2013-12-26 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP2012160584A (ja) * 2011-02-01 2012-08-23 Sumitomo Electric Ind Ltd 半導体装置
KR101444982B1 (ko) * 2011-06-20 2014-09-29 주식회사 엘지화학 광전지 모듈용 냉각시트, 이의 제조 방법 및 이를 포함하는 광전지 모듈
JP2013021219A (ja) * 2011-07-13 2013-01-31 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2013080762A (ja) * 2011-10-03 2013-05-02 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
EP2793265B1 (en) * 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US11888056B2 (en) * 2021-09-07 2024-01-30 Fast SiC Semiconductor Incorporated Silicon carbide MOS-gated semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230179A (en) * 1975-09-01 1977-03-07 Nec Corp Junction-type electric field effective transistor
JPS53132274A (en) * 1977-04-22 1978-11-17 Nec Corp Semiconductor device and its production
JPS554912A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Fieldeffect lateral transistor
JPS59167069A (ja) * 1983-03-14 1984-09-20 Toko Inc 接合形電界効果トランジスタの製造方法
JPH11307784A (ja) * 1998-04-17 1999-11-05 Miyazaki Oki Electric Co Ltd 高耐圧半導体装置および縦型拡散金属酸化物半導体装置
JP3812421B2 (ja) 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
JP4192469B2 (ja) * 2001-12-27 2008-12-10 住友電気工業株式会社 接合型電界効果トランジスタ、及び接合型電界効果トランジスタの製造方法
JP2006332180A (ja) 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US8049272B2 (en) * 2006-06-16 2011-11-01 Cree, Inc. Transistors having implanted channel layers and methods of fabricating the same
JP2008147576A (ja) 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP4751308B2 (ja) 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP5514726B2 (ja) * 2008-08-26 2014-06-04 本田技研工業株式会社 接合型半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102947936A (zh) * 2010-06-17 2013-02-27 奥斯兰姆奥普托半导体有限责任公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
US9257612B2 (en) 2010-06-17 2016-02-09 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
CN102947936B (zh) * 2010-06-17 2016-04-06 奥斯兰姆奥普托半导体有限责任公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
US9627588B2 (en) 2010-06-17 2017-04-18 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
CN103688342A (zh) * 2011-08-19 2014-03-26 住友电气工业株式会社 制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
EP2360718B1 (en) 2017-09-06
KR101171586B1 (ko) 2012-08-06
EP2360718A4 (en) 2012-08-15
CA2717077A1 (en) 2010-06-24
CN101960575B (zh) 2013-08-28
JP2010166024A (ja) 2010-07-29
TW201030971A (en) 2010-08-16
US8643065B2 (en) 2014-02-04
US20110001144A1 (en) 2011-01-06
KR20100118590A (ko) 2010-11-05
WO2010071084A1 (ja) 2010-06-24
EP2360718A1 (en) 2011-08-24
JP5564890B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
CN101960575B (zh) 半导体器件及其制造方法
US8884362B2 (en) Semiconductor device and manufacturing method of the same
US7582932B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US8754422B2 (en) Semiconductor device and process for production thereof
JP5741584B2 (ja) 半導体装置の製造方法
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20060120488A (ko) 트렌치 구조들을 가진 반도체 장치 및 이의 제조방법
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
JP5261907B2 (ja) トレンチゲート型炭化珪素半導体装置
CN104241250A (zh) 用于形成接触件的掺杂保护层
US20130313682A1 (en) Isolated Through Silicon Via and Isolated Deep Silicon Via Having Total or Partial Isolation
US20130137254A1 (en) Method for manufacturing semiconductor device
TW202137570A (zh) 半導體元件及其製造方法
US11677019B2 (en) IGBT device with narrow mesa and manufacture thereof
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP2013004539A (ja) 半導体装置、金属膜の製造方法及び半導体装置の製造方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
CN104603915A (zh) 半导体器件及其制造方法
CN105990432A (zh) 半导体装置及其制造方法
JP2023096841A (ja) 半導体装置およびその製造方法
JP2008251757A (ja) 半導体装置
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
KR20090068561A (ko) 반도체 소자의 제조방법
TWI824342B (zh) 半導體結構及其形成方法
CN108206135B (zh) 一种沟槽型igbt及其制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130828

Termination date: 20211211