JPH11307784A - 高耐圧半導体装置および縦型拡散金属酸化物半導体装置 - Google Patents
高耐圧半導体装置および縦型拡散金属酸化物半導体装置Info
- Publication number
- JPH11307784A JPH11307784A JP10793998A JP10793998A JPH11307784A JP H11307784 A JPH11307784 A JP H11307784A JP 10793998 A JP10793998 A JP 10793998A JP 10793998 A JP10793998 A JP 10793998A JP H11307784 A JPH11307784 A JP H11307784A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor device
- electric field
- layer
- field concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 230000015556 catabolic process Effects 0.000 title claims abstract description 54
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 7
- 150000004706 metal oxides Chemical class 0.000 title claims description 7
- 230000005684 electric field Effects 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 148
- 230000002093 peripheral effect Effects 0.000 claims description 62
- 239000012535 impurity Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 105
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007704 transition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 簡便な構成で耐圧性能に優れた高耐圧半導体
装置を提供する。 【構成】 高耐圧半導体装置１００は，半導体基板１１
２と，半導体基板の表面から内側に向かって形成される
半導体基板と異なる導電形の拡散層１２０と，少なくと
も拡散層１２０の電極形成部１１４以外を覆う絶縁層１
１６と，少なくとも拡散層１２０の電極形成部１１４を
覆う金属配線層１１８とから成り，その拡散層１２０
は，深さの異なる複数の領域１２０ａ，１２０ｂとから
構成されている。このように，拡散層を深さの異なる複
数の領域１２０ａ，１２０ｂから構成することにより，
異なる深さ領域に移行する部分に曲率部１２６を形成
し，その曲率部１２６に新たな電界集中を生じさせるこ
とが可能となり，電界集中をより多くの領域に分散さ
せ，最大電界集中度を低下させて，半導体装置の耐圧性
能を向上させることができる。
装置を提供する。 【構成】 高耐圧半導体装置１００は，半導体基板１１
２と，半導体基板の表面から内側に向かって形成される
半導体基板と異なる導電形の拡散層１２０と，少なくと
も拡散層１２０の電極形成部１１４以外を覆う絶縁層１
１６と，少なくとも拡散層１２０の電極形成部１１４を
覆う金属配線層１１８とから成り，その拡散層１２０
は，深さの異なる複数の領域１２０ａ，１２０ｂとから
構成されている。このように，拡散層を深さの異なる複
数の領域１２０ａ，１２０ｂから構成することにより，
異なる深さ領域に移行する部分に曲率部１２６を形成
し，その曲率部１２６に新たな電界集中を生じさせるこ
とが可能となり，電界集中をより多くの領域に分散さ
せ，最大電界集中度を低下させて，半導体装置の耐圧性
能を向上させることができる。
Description
【０００１】
【発明の属する技術分野】この発明は，高耐圧ダイオー
ドやＶＤＭＯＳなどの高耐圧半導体装置に関する。
ドやＶＤＭＯＳなどの高耐圧半導体装置に関する。
【０００２】
【従来の技術】図８（ａ）に，従来の高耐圧半導体装置
の一例として高耐圧ダイオード１０の断面構造図を示
す。図示のように，カソードとしてＮ形シリコン基板層
（以下，単にカソードという。）１２の表面には，アノ
ード電極形成部１４を除いて酸化膜などの絶縁層１６が
形成されている。そして，上記アノード電極形成部１４
から基板層１２の内側に向かって不純物が注入されてド
ライブイン処理等を実施されてＰ形拡散領域２０が形成
され，さらにアノード電極形成部１４を覆うようにアノ
ードとしてアルミニウムなどの配線層（以下，単にアノ
ードという。）１８が形成されている。
の一例として高耐圧ダイオード１０の断面構造図を示
す。図示のように，カソードとしてＮ形シリコン基板層
（以下，単にカソードという。）１２の表面には，アノ
ード電極形成部１４を除いて酸化膜などの絶縁層１６が
形成されている。そして，上記アノード電極形成部１４
から基板層１２の内側に向かって不純物が注入されてド
ライブイン処理等を実施されてＰ形拡散領域２０が形成
され，さらにアノード電極形成部１４を覆うようにアノ
ードとしてアルミニウムなどの配線層（以下，単にアノ
ードという。）１８が形成されている。
【０００３】ところで，耐圧試験時のように，高耐圧ダ
イオード１０に逆方向の電流を流した場合，例えば，カ
ソード１２に所定の＋の電位（例えば，１０００Ｖ）を
印加してアノード１８をグランド電位にして，カソード
１２からアノード１８に電流を流そうとすると，いくつ
かの領域２２，２４で電界集中が生じることが知られて
いる。
イオード１０に逆方向の電流を流した場合，例えば，カ
ソード１２に所定の＋の電位（例えば，１０００Ｖ）を
印加してアノード１８をグランド電位にして，カソード
１２からアノード１８に電流を流そうとすると，いくつ
かの領域２２，２４で電界集中が生じることが知られて
いる。
【０００４】まず，領域２２における電界集中の原理に
ついて説明する。高耐圧ダイオード１０に逆方向の電流
を流した場合に，図８（ｂ）に示すように，ＰＮジャン
クションの海面から図中点線８で示すように空乏層が伸
びていく。ところで，上記高耐圧ダイオード１０のＰ形
拡散領域２０には，Ｐ形拡散領域２０の深さ方向から幅
方向への移行部分（あるいは，幅方向から深さ方向への
移行部分）に曲率部２２が形成される。そして，この曲
率部２２において，図８（ｂ）に矢印１０で示すよう
に，空乏層が集中して伸びていくため，電界集中が生じ
てしまうことが知られている。なお，本明細書において
は，拡散領域の深さ方向から幅方向への移行部（あるい
は，幅方向から深さ方向への移行部）に形成される領域
を曲率部と称することにする。
ついて説明する。高耐圧ダイオード１０に逆方向の電流
を流した場合に，図８（ｂ）に示すように，ＰＮジャン
クションの海面から図中点線８で示すように空乏層が伸
びていく。ところで，上記高耐圧ダイオード１０のＰ形
拡散領域２０には，Ｐ形拡散領域２０の深さ方向から幅
方向への移行部分（あるいは，幅方向から深さ方向への
移行部分）に曲率部２２が形成される。そして，この曲
率部２２において，図８（ｂ）に矢印１０で示すよう
に，空乏層が集中して伸びていくため，電界集中が生じ
てしまうことが知られている。なお，本明細書において
は，拡散領域の深さ方向から幅方向への移行部（あるい
は，幅方向から深さ方向への移行部）に形成される領域
を曲率部と称することにする。
【０００５】また，高耐圧ダイオード１０の絶縁層１６
は固有の＋の電荷を持っており，そのため，図９（ａ）
に示すように，ウェハ表面に−の電荷を引きつける特性
を有している。その結果，空乏層８がウェハ表面部で伸
びずらくなり，空乏層８の形状がいびつになり，結果的
に，アノード配線層１８の下方のウェハ表面部２４にお
いて，空乏層８の伸びが集中し，電界集中が生じてしま
うことが知られている。
は固有の＋の電荷を持っており，そのため，図９（ａ）
に示すように，ウェハ表面に−の電荷を引きつける特性
を有している。その結果，空乏層８がウェハ表面部で伸
びずらくなり，空乏層８の形状がいびつになり，結果的
に，アノード配線層１８の下方のウェハ表面部２４にお
いて，空乏層８の伸びが集中し，電界集中が生じてしま
うことが知られている。
【０００６】なお，ウェハ表面近傍部２４における電界
集中を緩和するために，図９（ｂ）に示すように，アノ
ード配線層１８を幅方向に拡大し絶縁層１６上にまで伸
ばすフィールドプレート構造が知られている。かかるフ
ィードプレート構造によれば，拡大部１８ａと表面部１
２ａ間に電位差を生じさせ，ウェハ表面部２４に＋の電
荷を引きつけることができる。その結果，絶縁層１６の
固有電荷が打ち消されて，空乏層８の伸び形状のいびつ
さが補正されて，ウェハ表面部２４における電界集中が
緩和される。しかしながら，フィールド構造によって
も，絶縁層１６の固有電荷を完全に打ち消すことはでき
ないので，依然としてウェハ表面近傍部２４に電界集中
部が存在する。
集中を緩和するために，図９（ｂ）に示すように，アノ
ード配線層１８を幅方向に拡大し絶縁層１６上にまで伸
ばすフィールドプレート構造が知られている。かかるフ
ィードプレート構造によれば，拡大部１８ａと表面部１
２ａ間に電位差を生じさせ，ウェハ表面部２４に＋の電
荷を引きつけることができる。その結果，絶縁層１６の
固有電荷が打ち消されて，空乏層８の伸び形状のいびつ
さが補正されて，ウェハ表面部２４における電界集中が
緩和される。しかしながら，フィールド構造によって
も，絶縁層１６の固有電荷を完全に打ち消すことはでき
ないので，依然としてウェハ表面近傍部２４に電界集中
部が存在する。
【０００７】以上のように，従来の高耐圧ダイオード１
０では，Ｐ形拡散領域２０の曲率部２２とウェハ表面近
傍部２４に電界集中部が形成されるが，逆に言えば，電
界集中部を，Ｐ形拡散領域２０の曲率部２２とウェハ表
面近傍部２４との２カ所しか分散できないため，各部位
での最大電界集中度が高くなってしまい，耐圧性能を向
上させることができないという問題があった。
０では，Ｐ形拡散領域２０の曲率部２２とウェハ表面近
傍部２４に電界集中部が形成されるが，逆に言えば，電
界集中部を，Ｐ形拡散領域２０の曲率部２２とウェハ表
面近傍部２４との２カ所しか分散できないため，各部位
での最大電界集中度が高くなってしまい，耐圧性能を向
上させることができないという問題があった。
【０００８】また，耐圧性能を向上させるために，Ｐ形
拡散領域の曲率部２２とウェハ表面近傍部２４の電界集
中度を同程度になる様にプロセス設定することも可能で
ある。例えば，ウェハ表面近傍部２４における電界集中
度を制御するためには，絶縁層１６の膜厚を調整した
り，フィールドプレート構造によりウェハ表面に引きつ
ける電荷量を調整するようにプロセス設定することがで
きる。あるいは，Ｐ形拡散領域２０の曲率部２２におけ
る電界集中度を制御するためには，Ｐ形拡散領域２０の
深さを調整すればよい。例えば，Ｐ形拡散領域２０の深
さを深くすれば，曲率部２２の曲率が大きくなるため，
空乏層の伸びの集中を緩和し，電界集中を分散させるこ
とができる。しかしながら，ある程度の耐圧特性を出す
ためには，一定量の電界集中部を作る必要があるため，
Ｐ形拡散領域の曲率部２２とウェハ表面近傍部２４の電
界集中度が同程度になるように調整しても，耐圧特性が
向上しないという問題があった。
拡散領域の曲率部２２とウェハ表面近傍部２４の電界集
中度を同程度になる様にプロセス設定することも可能で
ある。例えば，ウェハ表面近傍部２４における電界集中
度を制御するためには，絶縁層１６の膜厚を調整した
り，フィールドプレート構造によりウェハ表面に引きつ
ける電荷量を調整するようにプロセス設定することがで
きる。あるいは，Ｐ形拡散領域２０の曲率部２２におけ
る電界集中度を制御するためには，Ｐ形拡散領域２０の
深さを調整すればよい。例えば，Ｐ形拡散領域２０の深
さを深くすれば，曲率部２２の曲率が大きくなるため，
空乏層の伸びの集中を緩和し，電界集中を分散させるこ
とができる。しかしながら，ある程度の耐圧特性を出す
ためには，一定量の電界集中部を作る必要があるため，
Ｐ形拡散領域の曲率部２２とウェハ表面近傍部２４の電
界集中度が同程度になるように調整しても，耐圧特性が
向上しないという問題があった。
【０００９】
【発明が解決しようとする課題】本発明は，従来の高耐
圧半導体装置が有する上記問題点に鑑みてなされたもの
であり，簡単な構造により電界集中領域の数を増加さ
せ，電界集中領域を分散させることにより，各領域に対
する最大電界集中度を減少させて，結果的に半導体装置
の耐圧性能を向上させることが可能であり，さらにまた
静電耐圧をも向上させることが可能な，新規かつ改良さ
れた高耐圧半導体装置を提供することを目的としてい
る。
圧半導体装置が有する上記問題点に鑑みてなされたもの
であり，簡単な構造により電界集中領域の数を増加さ
せ，電界集中領域を分散させることにより，各領域に対
する最大電界集中度を減少させて，結果的に半導体装置
の耐圧性能を向上させることが可能であり，さらにまた
静電耐圧をも向上させることが可能な，新規かつ改良さ
れた高耐圧半導体装置を提供することを目的としてい
る。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に，本発明によれば，半導体基板と，前記半導体基板の
表面から内側に向かって形成される前記半導体基板と異
なる導電形の拡散層と，少なくとも前記拡散層の電極形
成部以外を覆う絶縁層と，少なくとも前記拡散層の電極
形成部を覆う金属配線層とから成る高耐圧半導体装置が
提供される。そして，この高耐圧半導体装置の拡散層
は，請求項１に記載のように，深さの異なる複数の領域
から構成されることを特徴としている。このように，拡
散層を深さの異なる複数の領域から構成すれば，異なる
深さ領域に移行する部分に曲率部を形成し，その曲率部
に新たな電界集中を生じさせることが可能となり，電界
集中をより多くの領域に分散させ，最大電界集中度を低
下させて，半導体装置の耐圧性能を向上させることがで
きる。
に，本発明によれば，半導体基板と，前記半導体基板の
表面から内側に向かって形成される前記半導体基板と異
なる導電形の拡散層と，少なくとも前記拡散層の電極形
成部以外を覆う絶縁層と，少なくとも前記拡散層の電極
形成部を覆う金属配線層とから成る高耐圧半導体装置が
提供される。そして，この高耐圧半導体装置の拡散層
は，請求項１に記載のように，深さの異なる複数の領域
から構成されることを特徴としている。このように，拡
散層を深さの異なる複数の領域から構成すれば，異なる
深さ領域に移行する部分に曲率部を形成し，その曲率部
に新たな電界集中を生じさせることが可能となり，電界
集中をより多くの領域に分散させ，最大電界集中度を低
下させて，半導体装置の耐圧性能を向上させることがで
きる。
【００１１】なお，上記高耐圧半導体装置の拡散層は，
請求項２に記載のように，中央部とその周囲に配される
１または２以上の周辺部とから構成され，前記中央部の
深さは隣接する周辺部の深さよりも浅くなるように構成
することができる。かかる構成によれば，中央部から周
辺部に移行する領域と周辺部の外側領域に形成される曲
率部を電界集中部とすることができる。その場合には，
請求項３に記載のように，中央部は，前記隣接する周辺
部の内側曲率部から伸びる空乏層が重ならない程度の幅
を有していることが好ましい。
請求項２に記載のように，中央部とその周囲に配される
１または２以上の周辺部とから構成され，前記中央部の
深さは隣接する周辺部の深さよりも浅くなるように構成
することができる。かかる構成によれば，中央部から周
辺部に移行する領域と周辺部の外側領域に形成される曲
率部を電界集中部とすることができる。その場合には，
請求項３に記載のように，中央部は，前記隣接する周辺
部の内側曲率部から伸びる空乏層が重ならない程度の幅
を有していることが好ましい。
【００１２】また，上記高耐圧半導体装置の拡散層は，
請求項４に記載のように，中央部とその周囲に配される
１または２以上の周辺部とから構成し，その中央部の深
さは隣接する周辺部の深さよりも深いように構成するこ
とができる。かかる構成によれば，中央部から周辺部に
落ち込む領域と周辺部の外側領域に形成される曲率部を
電界集中部とすることができる。
請求項４に記載のように，中央部とその周囲に配される
１または２以上の周辺部とから構成し，その中央部の深
さは隣接する周辺部の深さよりも深いように構成するこ
とができる。かかる構成によれば，中央部から周辺部に
落ち込む領域と周辺部の外側領域に形成される曲率部を
電界集中部とすることができる。
【００１３】さらにまた，上記高耐圧半導体装置におい
て，請求項５に記載のように，前記周辺部の外側曲率部
と基板表面近傍部の電界集中度をほぼ同程度に設定し，
前記周辺部の内側曲率部に電界集中を生じさせれば，内
側曲率部において電界集中を起こしている分だけ，外側
曲率部と基板表面近傍部の電界集中度を下げることが可
能となり，高耐圧半導体装置の耐圧性能を向上させるこ
とができる。
て，請求項５に記載のように，前記周辺部の外側曲率部
と基板表面近傍部の電界集中度をほぼ同程度に設定し，
前記周辺部の内側曲率部に電界集中を生じさせれば，内
側曲率部において電界集中を起こしている分だけ，外側
曲率部と基板表面近傍部の電界集中度を下げることが可
能となり，高耐圧半導体装置の耐圧性能を向上させるこ
とができる。
【００１４】 さらに，請求項６に記載のように，本発
明によれば，半導体基板と，前記半導体基板の表面から
内側に向かって形成される前記半導体基板と異なる導電
形の複数の拡散層と，少なくとも前記拡散層の電極形成
部以外を覆う絶縁層と，少なくとも前記拡散層の電極形
成部を覆う金属配線層とから成る縦型拡散金属酸化物半
導体装置であって，前記拡散層は，最外側に位置する第
１拡散領域がその直内側に位置する第２拡散領域よりも
相対的に深く形成され，さらに前記第２拡散領域の直内
側に位置する第３拡散領域が前記第２拡散領域よりも相
対的に深く形成されることを特徴とする縦型拡散金属酸
化物半導体装置が提供される。かかる構成によれば，相
対的に深い第１拡散領域から相対的に浅い第２拡散領域
に移行する領域に電界集中が生じる曲率部を形成するこ
とができるので，電界集中領域を分散し，最大電界集中
度を低下させることができる。
明によれば，半導体基板と，前記半導体基板の表面から
内側に向かって形成される前記半導体基板と異なる導電
形の複数の拡散層と，少なくとも前記拡散層の電極形成
部以外を覆う絶縁層と，少なくとも前記拡散層の電極形
成部を覆う金属配線層とから成る縦型拡散金属酸化物半
導体装置であって，前記拡散層は，最外側に位置する第
１拡散領域がその直内側に位置する第２拡散領域よりも
相対的に深く形成され，さらに前記第２拡散領域の直内
側に位置する第３拡散領域が前記第２拡散領域よりも相
対的に深く形成されることを特徴とする縦型拡散金属酸
化物半導体装置が提供される。かかる構成によれば，相
対的に深い第１拡散領域から相対的に浅い第２拡散領域
に移行する領域に電界集中が生じる曲率部を形成するこ
とができるので，電界集中領域を分散し，最大電界集中
度を低下させることができる。
【００１５】さらに，請求項７に記載のように，前記拡
散層において，相対的に深い拡散領域の不純物濃度は相
対的に浅い拡散領域の不純物濃度よりも濃いように構成
すれば，静電耐圧性能も同時に向上させることができ
る。
散層において，相対的に深い拡散領域の不純物濃度は相
対的に浅い拡散領域の不純物濃度よりも濃いように構成
すれば，静電耐圧性能も同時に向上させることができ
る。
【００１６】
【発明の実施の形態】以下に，添付図面を参照しながら
本発明にかかる高耐圧半導体装置の好適な実施形態につ
いて詳細に説明する。なお，本明細書及び図面におい
て，略同一の機能構成を有する構成要素については同一
の参照番号を付することにより重複説明は省略すること
にする。
本発明にかかる高耐圧半導体装置の好適な実施形態につ
いて詳細に説明する。なお，本明細書及び図面におい
て，略同一の機能構成を有する構成要素については同一
の参照番号を付することにより重複説明は省略すること
にする。
【００１７】（第１の実施の形態）図１は，本発明にか
かる高圧半導体装置を高耐圧ダイオード１００に適用し
た実施の形態を示しており，この第１の実施形態にかか
る高耐圧ダイオード１００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてのＮ形
シリコン基板層１１２の表面には，アノード電極形成部
１１４を除いて酸化膜などの絶縁層１１６が形成され，
アノード電極形成部１１４から基板層１１２の内側に向
かって不純物が注入されてＰ形拡散領域１２０が形成さ
れ，さらに電極形成部１１４を覆うようにアルミニウム
などの配線層１１８がアノードとして形成されている。
かる高圧半導体装置を高耐圧ダイオード１００に適用し
た実施の形態を示しており，この第１の実施形態にかか
る高耐圧ダイオード１００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてのＮ形
シリコン基板層１１２の表面には，アノード電極形成部
１１４を除いて酸化膜などの絶縁層１１６が形成され，
アノード電極形成部１１４から基板層１１２の内側に向
かって不純物が注入されてＰ形拡散領域１２０が形成さ
れ，さらに電極形成部１１４を覆うようにアルミニウム
などの配線層１１８がアノードとして形成されている。
【００１８】ただし，本実施の形態にかかる高耐圧ダイ
オード１００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域１２０の構成が異なっている。すなわ
ち，図１に示すように，高耐圧ダイオード１００のＰ形
拡散領域１２０は，深さａの中央部１２０ａと，深さａ
よりも深い深さｂの周辺部１２０ｂとから構成されてい
る。例えば，周辺部１２０ｂの深さｂは，約８μｍ以
上，好ましくは約１０μｍと設定し，中央部１２０ａの
深さａは，約２μｍ〜周辺部の深さｂ未満，好ましくは
約４μｍと設定することができる。かかる構成により，
Ｐ形拡散領域１２０の外周部１２０ｂの外側に形成され
る外側曲率部１２２に加えて，Ｐ形拡散領域１２０の周
辺部１２０ｂの内側にも内側曲率部１２６を新たに形成
することができる。
オード１００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域１２０の構成が異なっている。すなわ
ち，図１に示すように，高耐圧ダイオード１００のＰ形
拡散領域１２０は，深さａの中央部１２０ａと，深さａ
よりも深い深さｂの周辺部１２０ｂとから構成されてい
る。例えば，周辺部１２０ｂの深さｂは，約８μｍ以
上，好ましくは約１０μｍと設定し，中央部１２０ａの
深さａは，約２μｍ〜周辺部の深さｂ未満，好ましくは
約４μｍと設定することができる。かかる構成により，
Ｐ形拡散領域１２０の外周部１２０ｂの外側に形成され
る外側曲率部１２２に加えて，Ｐ形拡散領域１２０の周
辺部１２０ｂの内側にも内側曲率部１２６を新たに形成
することができる。
【００１９】次に，図２を参照しながら，図１に示すよ
うな，深さの異なる領域１２０ａ，１２０ｂを有するＰ
形拡散領域１２０の形成方法の一例について説明する。
まず，図２（ａ）に示すように，基板層１１２の表面に
アノード電極形成部１１４を除いて酸化膜などの絶縁層
１１６が形成した後，アノード電極形成部１１４のほぼ
中央部（中央部１２０ａに相当する部分）にレジスト膜
１１７を形成し，その周囲（周辺部１２０ｂに相当する
部分）に初期不純物層１２０ｃを埋め込む。その後，図
２（ｂ）に示すように，レジスト膜１１７を除去し，初
期不純物層１２０ｃを基板１１２の内側にドライブイン
し，初期周辺部１２０ｄを形成する。
うな，深さの異なる領域１２０ａ，１２０ｂを有するＰ
形拡散領域１２０の形成方法の一例について説明する。
まず，図２（ａ）に示すように，基板層１１２の表面に
アノード電極形成部１１４を除いて酸化膜などの絶縁層
１１６が形成した後，アノード電極形成部１１４のほぼ
中央部（中央部１２０ａに相当する部分）にレジスト膜
１１７を形成し，その周囲（周辺部１２０ｂに相当する
部分）に初期不純物層１２０ｃを埋め込む。その後，図
２（ｂ）に示すように，レジスト膜１１７を除去し，初
期不純物層１２０ｃを基板１１２の内側にドライブイン
し，初期周辺部１２０ｄを形成する。
【００２０】さらに，図２（ｃ）に示すように，基板層
１１２の露出面から不純物を埋め込み初期中央部１２０
ｅを形成する。そして，このようにして形成された不純
物層１２０ｄ，１２０ｅを基板１１２の内側にドライブ
インすることにより，深さの異なる領域１２０ａ，１２
０ｂを有するＰ形拡散領域１２０が形成される。なお，
図２に示す方法は，一例に過ぎず，本発明の技術的範囲
を逸脱せずに，各種方法により，深さの異なる複数の領
域を有する拡散領域を形成することができることは言う
までもない。
１１２の露出面から不純物を埋め込み初期中央部１２０
ｅを形成する。そして，このようにして形成された不純
物層１２０ｄ，１２０ｅを基板１１２の内側にドライブ
インすることにより，深さの異なる領域１２０ａ，１２
０ｂを有するＰ形拡散領域１２０が形成される。なお，
図２に示す方法は，一例に過ぎず，本発明の技術的範囲
を逸脱せずに，各種方法により，深さの異なる複数の領
域を有する拡散領域を形成することができることは言う
までもない。
【００２１】なお，Ｐ形拡散領域１２０の周辺部１２０
ｂの幅α１，α２は，内側曲率部１２６で電界集中をほ
どよく起こす程度に短めに設定することが好ましく，図
１に示す実施の形態では，周辺部１２０ｂの幅α１，α
２は，それぞれ，約５μｍ〜８０μｍ程度，好ましくは
約４０μｍに設定することができる。また，中央部１２
０ａの幅β１は，周辺部１２０ｂから伸びる空乏層が相
互に重ならない程度，図示の例では約１００μｍ以上，
好ましくは約１３００μｍに設定することが可能であ
る。
ｂの幅α１，α２は，内側曲率部１２６で電界集中をほ
どよく起こす程度に短めに設定することが好ましく，図
１に示す実施の形態では，周辺部１２０ｂの幅α１，α
２は，それぞれ，約５μｍ〜８０μｍ程度，好ましくは
約４０μｍに設定することができる。また，中央部１２
０ａの幅β１は，周辺部１２０ｂから伸びる空乏層が相
互に重ならない程度，図示の例では約１００μｍ以上，
好ましくは約１３００μｍに設定することが可能であ
る。
【００２２】かかる構成により，電界集中部を従来の装
置と同様のＰ形拡散領域１２０の外周部１２０ｂの外側
に形成される外側曲率部１２２及びウェハの表面近傍部
１２４に加えて，Ｐ形拡散領域１２０の外周部ｂの内側
に形成される内側曲率部１２６を追加することが可能で
ある。その結果，電界集中が生じる３つの領域，すなわ
ち曲率部１２２，１２６及び表面近傍部１２４の電界集
中度を同程度になるようにプロセス設定することによ
り，電界集中を３つの領域に分散させ，各領域にかかる
最大電界集中度を低下させることができるので，高耐圧
ダイオード１００の耐圧特性を向上させることができ
る。
置と同様のＰ形拡散領域１２０の外周部１２０ｂの外側
に形成される外側曲率部１２２及びウェハの表面近傍部
１２４に加えて，Ｐ形拡散領域１２０の外周部ｂの内側
に形成される内側曲率部１２６を追加することが可能で
ある。その結果，電界集中が生じる３つの領域，すなわ
ち曲率部１２２，１２６及び表面近傍部１２４の電界集
中度を同程度になるようにプロセス設定することによ
り，電界集中を３つの領域に分散させ，各領域にかかる
最大電界集中度を低下させることができるので，高耐圧
ダイオード１００の耐圧特性を向上させることができ
る。
【００２３】また，図示の例では，配線層１１８は絶縁
層１１６の上にまで伸びており，いわゆるフィールドプ
レート構造が採用され，耐圧特性の向上が図られてい
る。その場合に，図１に示す実施形態においては，絶縁
層１１６の厚みを２μｍ以上，好ましくは２．５μｍに
設定することができる。なお，上記Ｐ形拡散領域の構造
により半導体装置の耐圧特性を向上させるという効果
は，ウェハ１１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
層１１６の上にまで伸びており，いわゆるフィールドプ
レート構造が採用され，耐圧特性の向上が図られてい
る。その場合に，図１に示す実施形態においては，絶縁
層１１６の厚みを２μｍ以上，好ましくは２．５μｍに
設定することができる。なお，上記Ｐ形拡散領域の構造
により半導体装置の耐圧特性を向上させるという効果
は，ウェハ１１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
【００２４】さらにまた，Ｐ形拡散領域１２０の内側曲
率部１２６において，電界をある程度集中させ，外側曲
率部１２２とウェハ表面近傍１２４の電界集中度を同程
度になる様にプロセス設定することも可能である。かか
る構成によれば，図８（ａ）に示す従来の構造よりも，
内側曲率部１２６において電界集中を起こしている分だ
け，最大電界集中度を低下させることが可能であり，高
耐圧ダイオードの耐圧性能を向上させることができる。
率部１２６において，電界をある程度集中させ，外側曲
率部１２２とウェハ表面近傍１２４の電界集中度を同程
度になる様にプロセス設定することも可能である。かか
る構成によれば，図８（ａ）に示す従来の構造よりも，
内側曲率部１２６において電界集中を起こしている分だ
け，最大電界集中度を低下させることが可能であり，高
耐圧ダイオードの耐圧性能を向上させることができる。
【００２５】次に，図１に示す高耐圧ダイオード１００
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層１１８に＋の電位をかけ，カソー
ドとして機能する基板１１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）１１８をグランドに接
続し，基板（カソード）１１２に＋の電位をかけても，
基板（カソード）１１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード１００
として機能する。
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層１１８に＋の電位をかけ，カソー
ドとして機能する基板１１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）１１８をグランドに接
続し，基板（カソード）１１２に＋の電位をかけても，
基板（カソード）１１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード１００
として機能する。
【００２６】以上説明したように，本実施の形態にかか
る高耐圧ダイオード１００によれば，Ｐ形拡散領域１２
０の周辺部１２０ｂを深くし，中央部１２０ａを浅く形
成したことにより，図８（ａ）に示す従来の高耐圧ダイ
オード１０に比較して，内側曲率部１２６に相当する領
域の分だけ，電界集中部を増加させることが可能なの
で，電界集中領域を分散させ，最大電界集中度を低下さ
せ，耐圧性能を向上させることが可能である。
る高耐圧ダイオード１００によれば，Ｐ形拡散領域１２
０の周辺部１２０ｂを深くし，中央部１２０ａを浅く形
成したことにより，図８（ａ）に示す従来の高耐圧ダイ
オード１０に比較して，内側曲率部１２６に相当する領
域の分だけ，電界集中部を増加させることが可能なの
で，電界集中領域を分散させ，最大電界集中度を低下さ
せ，耐圧性能を向上させることが可能である。
【００２７】（第２の実施の形態）図３は，本発明にか
かる高圧半導体装置を高耐圧ダイオード２００に適用し
た実施の形態を示しており，この第２の実施形態にかか
る高耐圧ダイオード２００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてＮ形シ
リコン層２１２の表面には，アノード電極形成部２１４
を除いて酸化膜などの絶縁層２１６が形成され，アノー
ド電極形成部２１４から不純物が注入されてＰ形拡散領
域２２０が形成され，さらに電極形成部２１４を覆うよ
うにアルミニウムなどの配線層２１８がアノードとして
形成されている。
かる高圧半導体装置を高耐圧ダイオード２００に適用し
た実施の形態を示しており，この第２の実施形態にかか
る高耐圧ダイオード２００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてＮ形シ
リコン層２１２の表面には，アノード電極形成部２１４
を除いて酸化膜などの絶縁層２１６が形成され，アノー
ド電極形成部２１４から不純物が注入されてＰ形拡散領
域２２０が形成され，さらに電極形成部２１４を覆うよ
うにアルミニウムなどの配線層２１８がアノードとして
形成されている。
【００２８】ただし，本実施の形態にかかる高耐圧ダイ
オード２００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域２２０の構成が異なっている。すなわ
ち，図３に示すように，高耐圧ダイオード２００のＰ形
拡散領域２２０は，深さｃの中央部２２０ａと，深さｃ
よりも浅い深さｄの周辺部２２０ｂとから構成されてい
る。例えば，中央部２２０ａの深さｃは，約８μｍ以
上，好ましくは約１０μｍと設定し，周辺部２２０ｂの
深さｄは，約２μｍ〜周辺部の深さｃ未満，好ましくは
約４μｍと設定することができる。かかる構成により，
Ｐ形拡散領域２２０の中央部２２０ａの外側に形成され
る中央曲率部２２２に加えて，Ｐ形拡散領域２２０の周
辺部２２０ｂの外側にも周辺曲率部２２８を新たに形成
することができる。
オード２００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域２２０の構成が異なっている。すなわ
ち，図３に示すように，高耐圧ダイオード２００のＰ形
拡散領域２２０は，深さｃの中央部２２０ａと，深さｃ
よりも浅い深さｄの周辺部２２０ｂとから構成されてい
る。例えば，中央部２２０ａの深さｃは，約８μｍ以
上，好ましくは約１０μｍと設定し，周辺部２２０ｂの
深さｄは，約２μｍ〜周辺部の深さｃ未満，好ましくは
約４μｍと設定することができる。かかる構成により，
Ｐ形拡散領域２２０の中央部２２０ａの外側に形成され
る中央曲率部２２２に加えて，Ｐ形拡散領域２２０の周
辺部２２０ｂの外側にも周辺曲率部２２８を新たに形成
することができる。
【００２９】なお，Ｐ形拡散領域２２０の周辺部２２０
ｂの幅α３は，外側曲率部２２８で電界集中をほどよく
起こす程度に短めに設定することが好ましく，図３に示
す実施の形態では，周辺部２２０ｂの幅α３は，それぞ
れ，約５μｍ〜８０μｍ程度，好ましくは約４０μｍに
設定することができる。
ｂの幅α３は，外側曲率部２２８で電界集中をほどよく
起こす程度に短めに設定することが好ましく，図３に示
す実施の形態では，周辺部２２０ｂの幅α３は，それぞ
れ，約５μｍ〜８０μｍ程度，好ましくは約４０μｍに
設定することができる。
【００３０】かかる構成により，本実施の形態によれ
ば，電界集中部を，Ｐ形拡散領域２２０の中央部２２０
ａの外側に形成される中央曲率部２２２，周辺部２２０
ｂの外側に形成される周辺曲率部２２８，ウェハ表面近
傍部２２４の３つの領域に形成することが可能である。
その結果，電界集中が生じる３つの領域，すなわち曲率
部２２２，２２８及び表面近傍部２２４の電界集中度を
同程度になるようにプロセス設定することにより，電界
集中を３つの領域に分散させ，各領域にかかる最大電界
集中度を低下させることができるので，高耐圧ダイオー
ド２００の耐圧特性を向上させることができる。
ば，電界集中部を，Ｐ形拡散領域２２０の中央部２２０
ａの外側に形成される中央曲率部２２２，周辺部２２０
ｂの外側に形成される周辺曲率部２２８，ウェハ表面近
傍部２２４の３つの領域に形成することが可能である。
その結果，電界集中が生じる３つの領域，すなわち曲率
部２２２，２２８及び表面近傍部２２４の電界集中度を
同程度になるようにプロセス設定することにより，電界
集中を３つの領域に分散させ，各領域にかかる最大電界
集中度を低下させることができるので，高耐圧ダイオー
ド２００の耐圧特性を向上させることができる。
【００３１】また，図示の例では，配線層２２８が絶縁
層２１６上にまで伸びたいわゆるフィールドプレート構
造が採用され，耐圧特性の向上が図られている。その場
合に，図３に示す実施形態においては，絶縁層２１６の
厚みを２μｍ以上，好ましくは２．５μｍに設定するこ
とができる。なお，上記Ｐ形拡散領域の構造により半導
体装置の耐圧特性を向上させるという効果は，ウェハ基
板２１２の比抵抗が３０Ωｃｍ以上である場合に特に有
効である。
層２１６上にまで伸びたいわゆるフィールドプレート構
造が採用され，耐圧特性の向上が図られている。その場
合に，図３に示す実施形態においては，絶縁層２１６の
厚みを２μｍ以上，好ましくは２．５μｍに設定するこ
とができる。なお，上記Ｐ形拡散領域の構造により半導
体装置の耐圧特性を向上させるという効果は，ウェハ基
板２１２の比抵抗が３０Ωｃｍ以上である場合に特に有
効である。
【００３２】次に，図３に示す高耐圧ダイオード２００
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層２１８に＋の電位をかけ，カソー
ドとして機能する基板２１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）２１８をグランドに接
続し，基板（カソード）２１２に＋の電位をかけても，
基板（カソード）２１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード２００
として機能する。
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層２１８に＋の電位をかけ，カソー
ドとして機能する基板２１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）２１８をグランドに接
続し，基板（カソード）２１２に＋の電位をかけても，
基板（カソード）２１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード２００
として機能する。
【００３３】以上説明したように，本実施の形態にかか
る高耐圧ダイオード２００によれば，Ｐ形拡散領域２２
０の周辺部２２０ｂを浅くし，中央部２２０ａを深く形
成したことにより，図８（ａ）に示す従来の高耐圧ダイ
オード１０に比較して，周辺曲率部２２８に相当する領
域の分だけ，電界集中部を増加させることが可能なの
で，電界集中領域を分散させ，最大電界集中度を低下さ
せ，耐圧性能を向上させることが可能である。
る高耐圧ダイオード２００によれば，Ｐ形拡散領域２２
０の周辺部２２０ｂを浅くし，中央部２２０ａを深く形
成したことにより，図８（ａ）に示す従来の高耐圧ダイ
オード１０に比較して，周辺曲率部２２８に相当する領
域の分だけ，電界集中部を増加させることが可能なの
で，電界集中領域を分散させ，最大電界集中度を低下さ
せ，耐圧性能を向上させることが可能である。
【００３４】（第３の実施の形態）図４は，本発明にか
かる高圧半導体装置を高耐圧ダイオード３００に適用し
た実施の形態を示しており，この第３の実施形態にかか
る高耐圧ダイオード３００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてＮ形シ
リコン層３１２の表面には，アノード電極形成部３１４
を除いて酸化膜などの絶縁層３１６が形成され，アノー
ド電極形成部３１４から不純物が注入されてＰ形拡散領
域３２０が形成され，さらに電極形成部３１４を覆うよ
うにアルミニウムなどの配線層３１８がアノードとして
形成されている。
かる高圧半導体装置を高耐圧ダイオード３００に適用し
た実施の形態を示しており，この第３の実施形態にかか
る高耐圧ダイオード３００も，図８（ａ）に示す従来の
高耐圧ダイオード１０と同様に，カソードとしてＮ形シ
リコン層３１２の表面には，アノード電極形成部３１４
を除いて酸化膜などの絶縁層３１６が形成され，アノー
ド電極形成部３１４から不純物が注入されてＰ形拡散領
域３２０が形成され，さらに電極形成部３１４を覆うよ
うにアルミニウムなどの配線層３１８がアノードとして
形成されている。
【００３５】ただし，本実施の形態にかかる高耐圧ダイ
オード３００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域３２０の構成が異なっている。すなわ
ち，図４に示すように，高耐圧ダイオード３００のＰ形
拡散領域３２０は，深さｅの中央部３２０ａと，深さｅ
よりも深い深さｆの内側周辺部３２０ｂと，深さｆより
も浅い深さｇの外側周辺部３２０ｃとから構成されてい
る。例えば，内側周辺部３２０ｂの深さｆは，約８μｍ
以上，好ましくは約１０μｍと設定し，中央部３２０ａ
の深さｅ及び外側周辺部３２０ｃの深さｇは，約２μｍ
〜内側周辺部の深さｆ未満，好ましくは約４μｍと設定
することができる。かかる構成により，Ｐ形拡散領域３
２０の内側外周部３２０ｂの外側に形成される第１外側
曲率部３２２に加えて，Ｐ形拡散領域３２０の外側周辺
部３２０ｃの外側に形成される第２外側曲率部３２８及
びＰ形拡散領域３２０の内側外周部３２０ｂの内側に形
成される内側曲率部３２６を新たに形成することができ
る。
オード３００においては，従来の高耐圧ダイオード１０
とＰ形拡散領域３２０の構成が異なっている。すなわ
ち，図４に示すように，高耐圧ダイオード３００のＰ形
拡散領域３２０は，深さｅの中央部３２０ａと，深さｅ
よりも深い深さｆの内側周辺部３２０ｂと，深さｆより
も浅い深さｇの外側周辺部３２０ｃとから構成されてい
る。例えば，内側周辺部３２０ｂの深さｆは，約８μｍ
以上，好ましくは約１０μｍと設定し，中央部３２０ａ
の深さｅ及び外側周辺部３２０ｃの深さｇは，約２μｍ
〜内側周辺部の深さｆ未満，好ましくは約４μｍと設定
することができる。かかる構成により，Ｐ形拡散領域３
２０の内側外周部３２０ｂの外側に形成される第１外側
曲率部３２２に加えて，Ｐ形拡散領域３２０の外側周辺
部３２０ｃの外側に形成される第２外側曲率部３２８及
びＰ形拡散領域３２０の内側外周部３２０ｂの内側に形
成される内側曲率部３２６を新たに形成することができ
る。
【００３６】なお，Ｐ形拡散領域３２０の内側周辺部３
２０ｂの幅α４，α５は，内側曲率部３２６で電界集中
をほどよく起こす程度に短めに設定することが好まし
く，図４に示す実施の形態では，内側周辺部３２０ｂの
幅α４，α５は，それぞれ，約５μ〜８０μｍ程度，好
ましくは約４０μｍに設定することができる。また，中
央部３２０ａの幅β２は，内側周辺部３２０ｂから伸び
る空乏層が相互に重ならない程度，図示の例では約１０
０μｍ以上，好ましくは約１３００μｍに設定すること
が可能である。さらに，Ｐ形拡散領域３２０の外側周辺
部３２０ｃの幅α６，α７は，外側曲率部３２８で電界
集中をほどよく起こす程度に短めに設定することが好ま
しく，図４に示す実施の形態では，外側周辺部３２０ｃ
の幅α６，α７は，それぞれ，約５μｍ〜８０μｍ程
度，好ましくは約４０μｍに設定することができる。
２０ｂの幅α４，α５は，内側曲率部３２６で電界集中
をほどよく起こす程度に短めに設定することが好まし
く，図４に示す実施の形態では，内側周辺部３２０ｂの
幅α４，α５は，それぞれ，約５μ〜８０μｍ程度，好
ましくは約４０μｍに設定することができる。また，中
央部３２０ａの幅β２は，内側周辺部３２０ｂから伸び
る空乏層が相互に重ならない程度，図示の例では約１０
０μｍ以上，好ましくは約１３００μｍに設定すること
が可能である。さらに，Ｐ形拡散領域３２０の外側周辺
部３２０ｃの幅α６，α７は，外側曲率部３２８で電界
集中をほどよく起こす程度に短めに設定することが好ま
しく，図４に示す実施の形態では，外側周辺部３２０ｃ
の幅α６，α７は，それぞれ，約５μｍ〜８０μｍ程
度，好ましくは約４０μｍに設定することができる。
【００３７】かかる構成により，本実施の形態によれ
ば，電界集中部を，Ｐ形拡散領域３２０の内側周辺部３
２０ｂの内側に形成される内側曲率部３２６，その外側
に形成される第１外側曲率部３２２，外側周辺部３２０
ｃの外側に形成される第２外側曲率部３２８，そしてウ
ェハの表面近傍部３２４に形成することが可能である。
その結果，電界集中が生じる４つの領域，すなわち曲率
部３２２，３２６，３２８及び表面近傍部３２４の電界
集中度を同程度になるようにプロセス設定することによ
り，電界集中を４つの領域に分散させ，各領域にかかる
最大電界集中度を低下させることができるので，高耐圧
ダイオード３００の耐圧特性を向上させることができ
る。
ば，電界集中部を，Ｐ形拡散領域３２０の内側周辺部３
２０ｂの内側に形成される内側曲率部３２６，その外側
に形成される第１外側曲率部３２２，外側周辺部３２０
ｃの外側に形成される第２外側曲率部３２８，そしてウ
ェハの表面近傍部３２４に形成することが可能である。
その結果，電界集中が生じる４つの領域，すなわち曲率
部３２２，３２６，３２８及び表面近傍部３２４の電界
集中度を同程度になるようにプロセス設定することによ
り，電界集中を４つの領域に分散させ，各領域にかかる
最大電界集中度を低下させることができるので，高耐圧
ダイオード３００の耐圧特性を向上させることができ
る。
【００３８】また，図示の例では，配線層３１８を絶縁
層３１６上にまで伸ばした，いわゆるフィールドプレー
ト構造が採用されており，耐圧特性の向上が図られてい
る。その場合に，図４に示す実施形態においては，絶縁
層３１６の厚みを２μｍ以上，好ましくは２．５μｍに
設定することができる。なお，上記Ｐ形拡散領域の構造
により半導体装置の耐圧特性を向上させるという効果
は，ウェハ３１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
層３１６上にまで伸ばした，いわゆるフィールドプレー
ト構造が採用されており，耐圧特性の向上が図られてい
る。その場合に，図４に示す実施形態においては，絶縁
層３１６の厚みを２μｍ以上，好ましくは２．５μｍに
設定することができる。なお，上記Ｐ形拡散領域の構造
により半導体装置の耐圧特性を向上させるという効果
は，ウェハ３１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
【００３９】さらにまた，Ｐ形拡散領域３２０の内側曲
率部３２６において，電界をある程度集中させ，第１外
側曲率部３２２，第２外側曲率部３２８，ウェハ表面近
傍３２４の電界集中度を同程度になる様にプロセス設定
することも可能である。かかる構成によれば，図８
（ａ）に示す従来の構造よりも，内側曲率部３２６，第
２外側曲率部３２８において電界集中を起こしている分
だけ，最大電界集中度を低下させることが可能であり，
高耐圧ダイオードの耐圧性能を向上させることができ
る。
率部３２６において，電界をある程度集中させ，第１外
側曲率部３２２，第２外側曲率部３２８，ウェハ表面近
傍３２４の電界集中度を同程度になる様にプロセス設定
することも可能である。かかる構成によれば，図８
（ａ）に示す従来の構造よりも，内側曲率部３２６，第
２外側曲率部３２８において電界集中を起こしている分
だけ，最大電界集中度を低下させることが可能であり，
高耐圧ダイオードの耐圧性能を向上させることができ
る。
【００４０】次に，図４に示す高耐圧ダイオード３００
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層３１８に＋の電位をかけ，カソー
ドとして機能する基板３１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）３１８をグランドに接
続し，基板（カソード）３１２に＋の電位をかけても，
基板（カソード）３１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード３００
として機能する。
の動作について簡単に説明する。アノードとして機能す
るアルミニウム配線層３１８に＋の電位をかけ，カソー
ドとして機能する基板３１２をグランドに接続すると，
アノードからカソードに電流が流れる。これに対して，
アルミニウム配線層（アノード）３１８をグランドに接
続し，基板（カソード）３１２に＋の電位をかけても，
基板（カソード）３１２からアルミニウム配線層（アノ
ード）に電流は流れないため，高耐圧ダイオード３００
として機能する。
【００４１】以上説明したように，本実施の形態にかか
る高耐圧ダイオード３００によれば，Ｐ形拡散領域３２
０の中央部３２０ａの周辺に深さの異なる内側周辺部３
２０ｂと外側周辺部３２０ｃを形成したことにより，図
８（ａ）に示す従来の高耐圧ダイオード１０に比較し
て，内側曲率部３２６，３２８に相当する領域の分だ
け，電界集中部を増加させることが可能なので，電界集
中領域を分散させ，最大電界集中度を低下させ，耐圧性
能を向上させることが可能である。
る高耐圧ダイオード３００によれば，Ｐ形拡散領域３２
０の中央部３２０ａの周辺に深さの異なる内側周辺部３
２０ｂと外側周辺部３２０ｃを形成したことにより，図
８（ａ）に示す従来の高耐圧ダイオード１０に比較し
て，内側曲率部３２６，３２８に相当する領域の分だ
け，電界集中部を増加させることが可能なので，電界集
中領域を分散させ，最大電界集中度を低下させ，耐圧性
能を向上させることが可能である。
【００４２】（第４の実施の形態）次に，図５を参照し
ながら，本発明に係る高耐圧半導体装置を縦形拡散金属
酸化物半導体（Ｖｅｒｔｉｃａｌ Ｄｉｆｆｕｓｉｏｎ
Ｍｅｔａｌ Ｏｘｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ；以下，単にＶＤＭＯＳという。）に適用した第４
の実施の形態について説明する。図示のように，ドレイ
ンとしてのＮ形シリコン層４１２の表面には，電極や配
線が形成される部分を除いて酸化膜などの絶縁層４１４
が形成されている。そして，シリコン層４１２の表面か
ら内側に向かって複数箇所のＰ形拡散領域４１６が形成
されている。さらに，Ｐ形拡散領域４１６上にはソース
として機能するアルミニウムなどの電極配線４１８が配
され，シリコン層４１２の表面を含む残りの部分にはゲ
ート酸化膜４２０を介してゲートとして機能するポリシ
リコンなどの電極配線４２２が形成されている。そし
て，電極配線４１８の下方のＰ形拡散領域に４１６には
Ｎ＋ソースコンタクト取り出し領域４２４が埋め込まれ
ている。なお図中，点線４１７で示すものは耐圧測定時
の空乏層の伸びである。
ながら，本発明に係る高耐圧半導体装置を縦形拡散金属
酸化物半導体（Ｖｅｒｔｉｃａｌ Ｄｉｆｆｕｓｉｏｎ
Ｍｅｔａｌ Ｏｘｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ；以下，単にＶＤＭＯＳという。）に適用した第４
の実施の形態について説明する。図示のように，ドレイ
ンとしてのＮ形シリコン層４１２の表面には，電極や配
線が形成される部分を除いて酸化膜などの絶縁層４１４
が形成されている。そして，シリコン層４１２の表面か
ら内側に向かって複数箇所のＰ形拡散領域４１６が形成
されている。さらに，Ｐ形拡散領域４１６上にはソース
として機能するアルミニウムなどの電極配線４１８が配
され，シリコン層４１２の表面を含む残りの部分にはゲ
ート酸化膜４２０を介してゲートとして機能するポリシ
リコンなどの電極配線４２２が形成されている。そし
て，電極配線４１８の下方のＰ形拡散領域に４１６には
Ｎ＋ソースコンタクト取り出し領域４２４が埋め込まれ
ている。なお図中，点線４１７で示すものは耐圧測定時
の空乏層の伸びである。
【００４３】本実施の形態にかかるＶＤＭＯＳは，深さ
の異なる複数の領域から成るＰ形拡散領域４１６を備え
ている。そして，図５には，最も外側に位置して，深さ
ｈを有する第１拡散領域４１６ａと，第１拡散領域４１
６ａよりも内側にあって，深さｈよりも浅い深さｉを有
する第２拡散領域４１６ｂと，第２拡散領域４１６ｂよ
りも内側にあって，深さｉよりも深い深さｊを有する第
３拡散領域４１６ｃと，この第３拡散領域４１６ｃより
も内側にあって，深さｊとほぼ同様の深さを有する第４
拡散領域４１６ｄが示されている。例えば，第１拡散領
域４１６ａの深さｈは，約８μｍ以上，好ましくは約１
０μｍと設定し，第２拡散領域４１６ｂの深さｉは，約
２μｍ〜第１拡散領域４１６ａの深さｈ未満，好ましく
は約４μｍと設定し，第３拡散領域４１６ｃの深さｊ及
び第４拡散領域４１６ｄの深さｋは，第１拡散領域４１
６ａの深さｈと同様に，約８μｍ以上，好ましくは約１
０μｍと設定することができる。
の異なる複数の領域から成るＰ形拡散領域４１６を備え
ている。そして，図５には，最も外側に位置して，深さ
ｈを有する第１拡散領域４１６ａと，第１拡散領域４１
６ａよりも内側にあって，深さｈよりも浅い深さｉを有
する第２拡散領域４１６ｂと，第２拡散領域４１６ｂよ
りも内側にあって，深さｉよりも深い深さｊを有する第
３拡散領域４１６ｃと，この第３拡散領域４１６ｃより
も内側にあって，深さｊとほぼ同様の深さを有する第４
拡散領域４１６ｄが示されている。例えば，第１拡散領
域４１６ａの深さｈは，約８μｍ以上，好ましくは約１
０μｍと設定し，第２拡散領域４１６ｂの深さｉは，約
２μｍ〜第１拡散領域４１６ａの深さｈ未満，好ましく
は約４μｍと設定し，第３拡散領域４１６ｃの深さｊ及
び第４拡散領域４１６ｄの深さｋは，第１拡散領域４１
６ａの深さｈと同様に，約８μｍ以上，好ましくは約１
０μｍと設定することができる。
【００４４】その結果，ウェハ表面近傍にある電界集中
部４２６に加えて，Ｐ形拡散領域４１６の外周部（第１
拡散領域）４１６ａの外側にある第１曲率部４２８及び
その内側の第２曲率部４３０を形成することが可能とな
り，電界集中が生じる領域を少なくとも３カ所確保する
ことができる。そして，これらの電界集中領域４２６，
４２８における電界集中度を同程度になるようにプロセ
ス設定することにより，電界集中を３つの領域に分散さ
せ，各領域にかかる最大電界集中度を低下させることに
より，ＶＤＭＯＳの耐圧特性を向上させることができ
る。
部４２６に加えて，Ｐ形拡散領域４１６の外周部（第１
拡散領域）４１６ａの外側にある第１曲率部４２８及び
その内側の第２曲率部４３０を形成することが可能とな
り，電界集中が生じる領域を少なくとも３カ所確保する
ことができる。そして，これらの電界集中領域４２６，
４２８における電界集中度を同程度になるようにプロセ
ス設定することにより，電界集中を３つの領域に分散さ
せ，各領域にかかる最大電界集中度を低下させることに
より，ＶＤＭＯＳの耐圧特性を向上させることができ
る。
【００４５】なお，図示の例では，第３拡散領域４１６
ｃの外側にある第３曲率部４３２においても，第１拡散
領域４１６ａの内側にある第２曲率部４３０と同様の空
乏層４１７の伸びが生じるため電界集中が生じるが，深
い深さの第１拡散領域４１６ａと第３拡散領域４１６ｃ
との間には浅い深さの第２拡散領域４１６ｂが存在して
いるため他の電界集中領域４２６，４２８に比較して電
界集中度は小さく，素子の耐圧特性を決定するような電
界集中ポイントにはなりにくい。さらに，第３拡散領域
４１６ｃの内側及び第４拡散領域４１６ｄの外側及び内
側にも，それぞれ曲率部４３４，４３６，４３８が存在
しているが，これらの領域では空乏層４１７が十分に伸
びているため，素子の耐圧特性を決定するような電界集
中ポイントにはなりにくい。また，図示の例では，深い
深さの第１拡散領域４１６ａと第３拡散領域４１６ｃと
の間に，浅い深さの第２拡散領域４１６ｂが１つのみ存
在しているが，浅い深さの拡散領域が２つ以上存在して
いても，本実施の形態と実質的に同様の効果が得られる
ことは言うまでもない。
ｃの外側にある第３曲率部４３２においても，第１拡散
領域４１６ａの内側にある第２曲率部４３０と同様の空
乏層４１７の伸びが生じるため電界集中が生じるが，深
い深さの第１拡散領域４１６ａと第３拡散領域４１６ｃ
との間には浅い深さの第２拡散領域４１６ｂが存在して
いるため他の電界集中領域４２６，４２８に比較して電
界集中度は小さく，素子の耐圧特性を決定するような電
界集中ポイントにはなりにくい。さらに，第３拡散領域
４１６ｃの内側及び第４拡散領域４１６ｄの外側及び内
側にも，それぞれ曲率部４３４，４３６，４３８が存在
しているが，これらの領域では空乏層４１７が十分に伸
びているため，素子の耐圧特性を決定するような電界集
中ポイントにはなりにくい。また，図示の例では，深い
深さの第１拡散領域４１６ａと第３拡散領域４１６ｃと
の間に，浅い深さの第２拡散領域４１６ｂが１つのみ存
在しているが，浅い深さの拡散領域が２つ以上存在して
いても，本実施の形態と実質的に同様の効果が得られる
ことは言うまでもない。
【００４６】また，Ｐ形拡散領域４１６の第１拡散領域
４１６ａの深さｈを有する部分の幅α８は，内側曲率部
４３０で電界集中をほどよく起こす程度に短めに設定す
ることが好ましく，図４に示す実施の形態では，幅α８
は，約５μｍ〜８０μｍ程度，好ましくは約４０μｍに
設定することができる。また，第１拡散領域４１６ａと
第３拡散領域４１６ｃに挟まれる領域，すなわちＰ形拡
散層が浅く形成される第２拡散領域４１６ｂを含む領域
の幅β３は，第１拡散領域４１６ａと第３拡散領域４１
６ｃから伸びる空乏層が相互に重ならない程度，図示の
例では約１００μｍ以上，好ましくは約１３００μｍに
設定することが可能である。
４１６ａの深さｈを有する部分の幅α８は，内側曲率部
４３０で電界集中をほどよく起こす程度に短めに設定す
ることが好ましく，図４に示す実施の形態では，幅α８
は，約５μｍ〜８０μｍ程度，好ましくは約４０μｍに
設定することができる。また，第１拡散領域４１６ａと
第３拡散領域４１６ｃに挟まれる領域，すなわちＰ形拡
散層が浅く形成される第２拡散領域４１６ｂを含む領域
の幅β３は，第１拡散領域４１６ａと第３拡散領域４１
６ｃから伸びる空乏層が相互に重ならない程度，図示の
例では約１００μｍ以上，好ましくは約１３００μｍに
設定することが可能である。
【００４７】ここで，図５に示す本実施の形態にかかる
ＶＤＭＯＳ４００の特徴をより明らかにするために，比
較例として，図６及び図７に示すＶＤＭＯＳ５００，６
００の構造及び特性について説明する。なお，図６及び
図７に示すＶＤＭＯＳ５００，６００の基本的な構成
は，図５に示すＶＤＭＯＳ４００と同一なので，略同一
の機能構成要素については，同一の符号を付することに
より，重複説明を省略することにする。
ＶＤＭＯＳ４００の特徴をより明らかにするために，比
較例として，図６及び図７に示すＶＤＭＯＳ５００，６
００の構造及び特性について説明する。なお，図６及び
図７に示すＶＤＭＯＳ５００，６００の基本的な構成
は，図５に示すＶＤＭＯＳ４００と同一なので，略同一
の機能構成要素については，同一の符号を付することに
より，重複説明を省略することにする。
【００４８】まず図６に示すＶＤＭＯＳ５００において
は，Ｐ形拡散領域５１６ａ，５１６ｂ，５１６ｃのすべ
てがＰよりも深く濃いＰ＋層を有していることが分か
る。このように，深いＰ＋層を広い範囲にわたって形成
すると，抵抗が低くなり，ドレイン４１２からソース４
１８に電流が流れやすくなり，発熱も低く押さえること
が可能となり，同じ電流量でも素子への負担が軽減さ
れ，静電耐圧が向上する。しかし，かかる構造では，図
示のように電界集中部５２６，５２８は２つしか形成す
ることができないため，素子の耐圧特性を向上させるこ
とはできない。なお，点線５１７で示す領域は耐圧測定
時の空乏層である。ところで，耐圧測定時に耐圧以上の
電圧をドレインに印加した時にはドレインからソースに
電流が流れるが，ある一定以上の電流がドレインからソ
ースに流れると素子が破壊される。静電耐圧とは，耐圧
測定時にドレインからソースに電流が流れても素子が破
壊されない電圧をいうものとする。
は，Ｐ形拡散領域５１６ａ，５１６ｂ，５１６ｃのすべ
てがＰよりも深く濃いＰ＋層を有していることが分か
る。このように，深いＰ＋層を広い範囲にわたって形成
すると，抵抗が低くなり，ドレイン４１２からソース４
１８に電流が流れやすくなり，発熱も低く押さえること
が可能となり，同じ電流量でも素子への負担が軽減さ
れ，静電耐圧が向上する。しかし，かかる構造では，図
示のように電界集中部５２６，５２８は２つしか形成す
ることができないため，素子の耐圧特性を向上させるこ
とはできない。なお，点線５１７で示す領域は耐圧測定
時の空乏層である。ところで，耐圧測定時に耐圧以上の
電圧をドレインに印加した時にはドレインからソースに
電流が流れるが，ある一定以上の電流がドレインからソ
ースに流れると素子が破壊される。静電耐圧とは，耐圧
測定時にドレインからソースに電流が流れても素子が破
壊されない電圧をいうものとする。
【００４９】次に，図７に示すＶＤＭＯＳ６００におい
ては，もっとも外側に位置するＰ形拡散領域６１６ａの
みがＰよりも深く濃いＰ＋層を有しているが，内側に位
置するＰ形拡散領域６１６ｂ，６１６ｃは浅いＰ層を主
体に構成されており，Ｐ＋層は狭く浅い範囲にしか形成
されない。かかる構成によれば，電界集中部は，領域６
２６，６２８，６３０の３ヶ所に形成されるため，耐圧
特性は向上するが，深いＰ＋層の面積は小さいため，大
きな静電耐圧を得ることができなかった。なお，点線６
１７で示す領域は耐圧測定時の空乏層である。
ては，もっとも外側に位置するＰ形拡散領域６１６ａの
みがＰよりも深く濃いＰ＋層を有しているが，内側に位
置するＰ形拡散領域６１６ｂ，６１６ｃは浅いＰ層を主
体に構成されており，Ｐ＋層は狭く浅い範囲にしか形成
されない。かかる構成によれば，電界集中部は，領域６
２６，６２８，６３０の３ヶ所に形成されるため，耐圧
特性は向上するが，深いＰ＋層の面積は小さいため，大
きな静電耐圧を得ることができなかった。なお，点線６
１７で示す領域は耐圧測定時の空乏層である。
【００５０】この点，図５に示すＶＤＭＯＳ４００の構
造によれば，図７に示すＶＤＭＯＳ６００と同様に，電
界集中部を少なくとも３カ所以上の領域４２６，４２
８，４３０に形成することが可能であり，電界集中を３
つの領域に分散させ，各領域にかかる最大電界集中度を
低下させることができるので，ＶＤＭＯＳ４００の耐圧
特性を向上させることができる。また，図５に示すＶＤ
ＭＯＳ４００の構造によれば，図６に示すＶＤＭＯＳ５
００と同様に，深いＰ＋層の面積を大きくとることが可
能なので，静電耐圧をも向上させることができる。
造によれば，図７に示すＶＤＭＯＳ６００と同様に，電
界集中部を少なくとも３カ所以上の領域４２６，４２
８，４３０に形成することが可能であり，電界集中を３
つの領域に分散させ，各領域にかかる最大電界集中度を
低下させることができるので，ＶＤＭＯＳ４００の耐圧
特性を向上させることができる。また，図５に示すＶＤ
ＭＯＳ４００の構造によれば，図６に示すＶＤＭＯＳ５
００と同様に，深いＰ＋層の面積を大きくとることが可
能なので，静電耐圧をも向上させることができる。
【００５１】また，図示の例では，素子の耐圧特性を向
上させるため，配線層４１８を絶縁層４１４の上にまで
延長した，いわゆるフィールドプレート構造を採用して
いる。その場合に，図１に示す実施形態においては，絶
縁層４１４の厚みを２μｍ以上，好ましくは２．５μｍ
に設定することができる。なお，上記Ｐ形拡散領域の構
造により半導体装置の耐圧特性を向上させるという効果
は，ウェハ４１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
上させるため，配線層４１８を絶縁層４１４の上にまで
延長した，いわゆるフィールドプレート構造を採用して
いる。その場合に，図１に示す実施形態においては，絶
縁層４１４の厚みを２μｍ以上，好ましくは２．５μｍ
に設定することができる。なお，上記Ｐ形拡散領域の構
造により半導体装置の耐圧特性を向上させるという効果
は，ウェハ４１２の比抵抗が３０Ωｃｍ以上である場合
に特に有効である。
【００５２】次に，図５に示すＶＤＭＯＳ４００の動作
について簡単に説明すると，ゲートであるポリシリコン
層４２２にしきい値電圧以上の電圧をかけ，ドレインで
あるシリコン基板４１２に＋の電位をかければ，ゲート
４２２直下のＰ形拡散領域４１６のウェハ表面層はＮ形
に反転し，ドレイン層４１２からソースであるアルミニ
ウム層４１８に電流が流れる。これに対して，ゲート層
４２２にしきい値電圧以下の＋の電位をかけたり，ある
いは電位をかけなかったり，あるいは−の電位をかけた
場合には，ドレイン層４１２に＋の電圧をかければ，ゲ
ート層４２２直下のＰ形拡散領域４１６のウェハ表面層
はＮ形に反転しないので，ドレイン層４１２からソース
層４１８に電流は流れない。
について簡単に説明すると，ゲートであるポリシリコン
層４２２にしきい値電圧以上の電圧をかけ，ドレインで
あるシリコン基板４１２に＋の電位をかければ，ゲート
４２２直下のＰ形拡散領域４１６のウェハ表面層はＮ形
に反転し，ドレイン層４１２からソースであるアルミニ
ウム層４１８に電流が流れる。これに対して，ゲート層
４２２にしきい値電圧以下の＋の電位をかけたり，ある
いは電位をかけなかったり，あるいは−の電位をかけた
場合には，ドレイン層４１２に＋の電圧をかければ，ゲ
ート層４２２直下のＰ形拡散領域４１６のウェハ表面層
はＮ形に反転しないので，ドレイン層４１２からソース
層４１８に電流は流れない。
【００５３】以上説明したように，本実施の形態にかか
るＶＤＭＯＳ４００によれば，Ｐ形拡散領域４１６を深
さの異なる複数の拡散領域４１６ａ〜４１６ｃから構成
したので，従来の装置に比較して，内側曲率部４３０に
相当する領域の分だけ，電界集中部を増加させることが
可能なる。その結果，電界集中領域を分散させ，最大電
界集中度を低下させ，耐圧性能を向上させることが可能
である。かつ，深いＰ ＋層の面積を大きくとれ，静電耐
圧の性能も同時に向上させることが可能である。
るＶＤＭＯＳ４００によれば，Ｐ形拡散領域４１６を深
さの異なる複数の拡散領域４１６ａ〜４１６ｃから構成
したので，従来の装置に比較して，内側曲率部４３０に
相当する領域の分だけ，電界集中部を増加させることが
可能なる。その結果，電界集中領域を分散させ，最大電
界集中度を低下させ，耐圧性能を向上させることが可能
である。かつ，深いＰ ＋層の面積を大きくとれ，静電耐
圧の性能も同時に向上させることが可能である。
【００５４】以上，添付図面を参照しながら，本発明に
かかる高耐圧半導体装置のいくつかの実施形態について
説明したが，本発明はかかる例に限定されない。当業者
であれば，特許請求の範囲に記載された技術的思想の範
疇内において各種の変更例または修正例に想到し得るこ
とは明らかであり，それらについても当然に本発明の技
術的範囲に属するものと了解される。
かかる高耐圧半導体装置のいくつかの実施形態について
説明したが，本発明はかかる例に限定されない。当業者
であれば，特許請求の範囲に記載された技術的思想の範
疇内において各種の変更例または修正例に想到し得るこ
とは明らかであり，それらについても当然に本発明の技
術的範囲に属するものと了解される。
【００５５】例えば，上記実施の形態においては，実質
的に２種類の深さを有する領域を形成したが，本発明は
かかる例に限定されず，３以上の種類の深さを有する領
域を適宜配しても構わない。また，深さの異なる領域に
より形成される段差も任意の数設定して，所望の数の曲
率部，すなわち電界集中部を形成して，電界集中の分散
を図ることが可能である。
的に２種類の深さを有する領域を形成したが，本発明は
かかる例に限定されず，３以上の種類の深さを有する領
域を適宜配しても構わない。また，深さの異なる領域に
より形成される段差も任意の数設定して，所望の数の曲
率部，すなわち電界集中部を形成して，電界集中の分散
を図ることが可能である。
【００５６】また，上記実施の形態においては，本発明
にかかる高耐圧半導体装置を，高耐圧ダイオード及びＶ
ＤＭＯＳに適用した場合を例に挙げたが本発明はかかる
例に限定されず，各種高耐圧半導体装置，例えばサイリ
スタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉ
ｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などにも適用する
ことが可能である。
にかかる高耐圧半導体装置を，高耐圧ダイオード及びＶ
ＤＭＯＳに適用した場合を例に挙げたが本発明はかかる
例に限定されず，各種高耐圧半導体装置，例えばサイリ
スタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉ
ｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などにも適用する
ことが可能である。
【００５７】さらに，また上記実施の形態においては，
Ｎ形シリコン基板にＰ形拡散領域を形成した例に則して
本発明にかかる高耐圧半導体装置の説明を行ったが，本
発明はかかる例に限定されず，プロセス設計に応じて，
Ｐ形基板にＮ形拡散領域を形成した半導体装置にも適用
できることは言うまでもない。
Ｎ形シリコン基板にＰ形拡散領域を形成した例に則して
本発明にかかる高耐圧半導体装置の説明を行ったが，本
発明はかかる例に限定されず，プロセス設計に応じて，
Ｐ形基板にＮ形拡散領域を形成した半導体装置にも適用
できることは言うまでもない。
【００５８】
【発明の効果】以上説明したように，本発明にかかる高
耐圧半導体装置によれば，拡散層を深さの異なる複数の
領域から構成するので，異なる深さ領域に移行する部分
に曲率部を形成し，その曲率部に新たな電界集中を生じ
させることが可能となり，電界集中をより多くの領域に
分散させ，最大電界集中度を低下させて，半導体装置の
耐圧性能を向上させることができる。
耐圧半導体装置によれば，拡散層を深さの異なる複数の
領域から構成するので，異なる深さ領域に移行する部分
に曲率部を形成し，その曲率部に新たな電界集中を生じ
させることが可能となり，電界集中をより多くの領域に
分散させ，最大電界集中度を低下させて，半導体装置の
耐圧性能を向上させることができる。
【図１】本発明にかかる高耐圧半導体装置を高耐圧ダイ
オードに適用した第１の実施形態の概略構成を示す断面
図である。
オードに適用した第１の実施形態の概略構成を示す断面
図である。
【図２】図１に示す高耐圧ダイオードの拡散領域を製造
する工程の一例を段階的に示す工程説明図である。
する工程の一例を段階的に示す工程説明図である。
【図３】本発明にかかる高耐圧半導体装置を高耐圧ダイ
オードに適用した第２の実施形態の概略構成を示す断面
図である。
オードに適用した第２の実施形態の概略構成を示す断面
図である。
【図４】本発明にかかる高耐圧半導体装置を高耐圧ダイ
オードに適用した第３の実施形態の概略構成を示す断面
図である。
オードに適用した第３の実施形態の概略構成を示す断面
図である。
【図５】本発明にかかる高耐圧半導体装置をＶＤＭＯＳ
に適用した実施の一形態の概略構成を示す断面図であ
る。
に適用した実施の一形態の概略構成を示す断面図であ
る。
【図６】図５示す本発明にかかるＶＤＭＯＳの比較例で
あるＶＤＭＯＳの概略構成を示す断面図である。
あるＶＤＭＯＳの概略構成を示す断面図である。
【図７】図５示す本発明にかかるＶＤＭＯＳの比較例で
あるＶＤＭＯＳの概略構成を示す断面図である。
あるＶＤＭＯＳの概略構成を示す断面図である。
【図８】（ａ）従来の高耐圧半導体装置の一例としての
高耐圧ダイオードの概略構成を示す断面図であり，
（ｂ）は空乏層の伸びと電界集中領域との関係を示す説
明図である。
高耐圧ダイオードの概略構成を示す断面図であり，
（ｂ）は空乏層の伸びと電界集中領域との関係を示す説
明図である。
【図９】半導体基板の表面近傍に生じる電界集中領域の
状態を示す説明図であり，（ａ）は配線層が拡散領域の
ほぼ上部まで伸びた場合を示し，（ｂ）はフィールドプ
レート構造を採用した場合を示している。
状態を示す説明図であり，（ａ）は配線層が拡散領域の
ほぼ上部まで伸びた場合を示し，（ｂ）はフィールドプ
レート構造を採用した場合を示している。
１００ 高耐圧ダイオード １１２ 基板（カソード） １１４ アノード電極形成部 １１６ 絶縁層 １１８ 配線層（アノード） １２０ Ｐ形拡散領域 １２０ａ 中央部 １２０ｂ 周辺部 １２２ 曲率部（電界集中領域） １２４ 基板表面近傍の電界集中領域 １２６ 曲率部（電界集中領域）
Claims (7)
- 【請求項１】 半導体基板と，前記半導体基板の表面か
ら内側に向かって形成される前記半導体基板と異なる導
電形の拡散層と，少なくとも前記拡散層の電極形成部以
外を覆う絶縁層と，少なくとも前記拡散層の電極形成部
を覆う金属配線層とから成る高耐圧半導体装置であっ
て，前記拡散層は，深さの異なる複数の領域から構成さ
れることを特徴とする，高耐圧半導体装置。 - 【請求項２】 前記拡散層は，中央部とその周囲に配さ
れる１または２以上の周辺部とから構成され，前記中央
部の深さは隣接する周辺部の深さよりも浅いことを特徴
とする，請求項１に記載の高耐圧半導体装置。 - 【請求項３】 前記中央部は，前記隣接する周辺部の内
側曲率部から伸びる空乏層が重ならない程度の幅を有し
ていることを特徴とする，請求項２に記載の高耐圧半導
体装置。 - 【請求項４】 前記拡散層は，中央部とその周囲に配さ
れる１または２以上の周辺部とから構成され，前記中央
部の深さは隣接する周辺部の深さよりも深いことを特徴
とする，請求項１に記載の高耐圧半導体装置。 - 【請求項５】 前記周辺部の外側曲率部と基板表面近傍
部の電界集中度をほぼ同程度に設定し，前記周辺部の内
側曲率部に電界集中を生じさせることを特徴とする，請
求項２，３または４のいずれかに記載の高耐圧半導体装
置。 - 【請求項６】 半導体基板と，前記半導体基板の表面か
ら内側に向かって形成される前記半導体基板と異なる導
電形の複数の拡散層と，少なくとも前記拡散層の電極形
成部以外を覆う絶縁層と，少なくとも前記拡散層の電極
形成部を覆う金属配線層とから成る縦型拡散金属酸化物
半導体装置であって，前記拡散層は，最外側に位置する
第１拡散領域がその直内側に位置する第２拡散領域より
も相対的に深く形成され，さらに前記第２拡散領域の直
内側に位置する第３拡散領域が前記第２拡散領域よりも
相対的に深く形成されることを特徴とする，縦型拡散金
属酸化物半導体装置。 - 【請求項７】 前記拡散層において，相対的に深い拡散
領域の不純物濃度は相対的に浅い拡散領域の不純物濃度
よりも濃いことを特徴とする，請求項６に記載の縦型拡
散金属酸化物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10793998A JPH11307784A (ja) | 1998-04-17 | 1998-04-17 | 高耐圧半導体装置および縦型拡散金属酸化物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10793998A JPH11307784A (ja) | 1998-04-17 | 1998-04-17 | 高耐圧半導体装置および縦型拡散金属酸化物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307784A true JPH11307784A (ja) | 1999-11-05 |
Family
ID=14471889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10793998A Abandoned JPH11307784A (ja) | 1998-04-17 | 1998-04-17 | 高耐圧半導体装置および縦型拡散金属酸化物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010071084A1 (ja) * | 2008-12-16 | 2010-06-24 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
-
1998
- 1998-04-17 JP JP10793998A patent/JPH11307784A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010071084A1 (ja) * | 2008-12-16 | 2010-06-24 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2010166024A (ja) * | 2008-12-16 | 2010-07-29 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| KR101171586B1 (ko) * | 2008-12-16 | 2012-08-06 | 스미토모덴키고교가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8643065B2 (en) | 2008-12-16 | 2014-02-04 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553731B2 (en) | Method of manufacturing semiconductor device | |
| JP3721172B2 (ja) | 半導体装置 | |
| JP3581447B2 (ja) | 高耐圧半導体装置 | |
| US20020074596A1 (en) | Semiconductor device having a super junction structure | |
| US5510634A (en) | Insulated gate bipolar transistor | |
| JPH0613622A (ja) | 改良されたブレークダウン特性を有するｖｄｍｏｓトランジスタ及びその製造方法 | |
| JP4736180B2 (ja) | 半導体装置およびその製造方法 | |
| JP5426112B2 (ja) | 半導体装置およびその製造方法 | |
| JP7423853B2 (ja) | 半導体装置 | |
| JP2000049360A (ja) | 半導体装置 | |
| TWI818228B (zh) | 用於功率半導體元件之高壓終端結構及其製造方法 | |
| JP2003174169A (ja) | 半導体装置 | |
| JPH03219678A (ja) | 半導体装置 | |
| US9954118B2 (en) | Method of producing a high-voltage semiconductor drift device | |
| JP3257358B2 (ja) | 電界効果型半導体装置 | |
| JP2006526287A (ja) | 半導体装置のための終端構造及びこの構造の製造方法 | |
| JPS63227063A (ja) | 高耐圧半導体装置 | |
| JP4458588B2 (ja) | 静電誘導型半導体デバイスおよびその製造方法 | |
| JPH11307784A (ja) | 高耐圧半導体装置および縦型拡散金属酸化物半導体装置 | |
| JP4264316B2 (ja) | 半導体装置とその製造方法 | |
| JPH04273165A (ja) | 横形二重拡散ｍｏｓｆｅｔの製造方法 | |
| JPH0621359A (ja) | 深いｐ型本体接触ソースプラグを備えた電界効果トランジスタ | |
| JPH05283703A (ja) | Ｄｍｏｓｔ接合絶縁破壊の向上 | |
| US20230006049A1 (en) | Silicon carbide power device with an enhanced junction field effect transistor region | |
| JPH06291321A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A977 | Report on retrieval |
Effective date: 20070510 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A762 | Written abandonment of application |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A762 |