JPH03219678A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03219678A
JPH03219678A JP2013613A JP1361390A JPH03219678A JP H03219678 A JPH03219678 A JP H03219678A JP 2013613 A JP2013613 A JP 2013613A JP 1361390 A JP1361390 A JP 1361390A JP H03219678 A JPH03219678 A JP H03219678A
Authority
JP
Japan
Prior art keywords
guard ring
cell
diffusion
region
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013613A
Other languages
English (en)
Other versions
JP2701502B2 (ja
Inventor
Terunori Mihara
輝儀 三原
Tsutomu Matsushita
松下　努
Takeyuki Yao
八尾　健之
Masakatsu Hoshi
正勝 星
Yutaka Enokido
榎戸　豊
Yukitsugu Hirota
広田　幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013613A priority Critical patent/JP2701502B2/ja
Priority to GB9101540A priority patent/GB2240427B/en
Priority to FR919100810A priority patent/FR2657463B1/fr
Priority to US07/645,872 priority patent/US5184204A/en
Priority to DE4102192A priority patent/DE4102192C2/de
Publication of JPH03219678A publication Critical patent/JPH03219678A/ja
Application granted granted Critical
Publication of JP2701502B2 publication Critical patent/JP2701502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に関し、さらに詳しくはパワーデバ
イス等のガードリンクを有するデバイスのサージ耐量を
改善するガードリングの構造に関するものである。
〔従来技術〕
パワーデバイスのサージ耐量を改善する方法としては、
例えば本出願人の出願に係る特開昭６０−１９６９７５
号や特開昭６１−１８２２６４号に記載されているもの
がある。
後者の例を第６図に示す。この従来例は、パワーＭＯＳ
で誘導負荷をスイッチングするときに発生するサージに
よるアバランシェ破壊を防止するため、ＭＯＳＦＥＴセ
ルのチャネル領域（１０４）の底部をＮ１基板（１０１
）に到達させるような拡敗プロファイルを持たせること
により、この部分の耐圧を引き下げてツェナダイオード
としての作用を付加したものである。
この従来例では、周囲のガードリング（１０３）も同様
の構造を適用することにより、実効的なツェナ面積を増
やしてサージ耐量の改善を図っている。
なお、第６図において、（１０２）はエピタキシャル層
、（１０５）はソース領域、（１０６）はケート酸化膜
、（１，０７）はグー１−電極、（１０８）はフィール
ド酸化膜、（１０９）はソース電極、（１１０）はドレ
イン電極である。
次に、第７図は他の従来例であり、チャネル領域（１０
４）とは別にツェナ形成用のウェル領域（１１１）を付
加した例を示す。
この例の場合には、ガードリング（１１３）は深いウェ
ル領域（１１１）と同じ拡散によって形成される。また
、チャネルとウェルを別々にしているのは、各々を最適
に制御して製造ばらつきを減らすためである。なお、第
７図において、第６図と同符号は同一物を示す。
〔発明が解決しようとする課題〕
近年のパワーＭＯ８の動向として、微細加工技術を駆使
したＦＥＴセルの縮小化が著しい。この背景にはセルを
微細化すれば、バッキングデンシティが向上し、オン抵
抗を低減できるというパワーＭＯ８の特徴がある。
しかしながら、第６図および第７図のような従来の半導
体装置においては、セルの微細化に伴ってセル部の耐圧
がガードリング部の耐圧を上回るという現象があり、そ
のため、サージ電流がガードリング主体に流れ、チップ
としてのサージ耐量が低下するという問題が出てきた。
上記の原因究明のため、本発明者等が研究した結果によ
ると、ツェナセルの拡散窓の大きさＳが拡散深さｘｊの
２倍以下になると、それ以上の場合に比べて拡散プロフ
ァイルが低濃度化するためであることが判明した。
すなわち、第９図に示すように、開口長の充分大きな窓
（Ｗｌ）と拡散深さの２倍以下の小さい窓（Ｗ２）から
同時に拡散すると、（ｗｌ）に比べて（Ｗ２）側の方が
２次元への広がり効果の影響を受けるため、それぞれの
中央部Ｘ１−Ｘｉ、Ｘ２−Ｘ２で比較しても（Ｗ２）の
方が不純物濃度が下がり、拡散深さが浅くなる。例えば
、前記第６図の装置において、セル開口部ｓ＝３μｍ、
ガードリングの幅ｗ＝３０μｍ、拡散深さ約４μｍとし
た場合における拡散プロファイルの比較を第８図に示す
。
第８図から判るように、セル部の濃度がガードリングの
それより１／３に低下している。このケースではセルの
耐圧；３７■に対してガードリングの耐圧＝３５ｖであ
り、サージ印加試験では全てガードリングだけに電流集
中の痕跡があった。
同様のことは第７図のデバイスでも確認されている。第
７図ではウェル領域（１１１）の拡散窓が上述の関係に
なった時に起きている。
本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、内部セルとガードリングの耐圧
を容易に一致させることの出来るガードリング構造を備
えることによってサージ耐量を向上させた半導体装置を
提供することを目的とする。
〔課題を解決するための手段〕
上記の目的を達成するため１本発明においては、特許請
求の範囲に記載するように構成している。
すなわち１本発明においては、ガードリング領域を、セ
ル拡散層と同一のセルを複数個アレイ状に配置し、それ
らを相互に電気的に接続することによって構成したもの
である。
上記のガードリング領域を相互に電気的に接続するには
、隣接するセルの一部が相互に重なり合うように形成す
るか、或いは、所定の間隔を隔てて形成された複数個の
セルにそれぞれ接して形成された連結用拡散領域を設け
ることによって実現することが出来る。
〔作　用〕
本発明においては、ガードリング領域をセル拡散層と同
一のセルを複数個アレイ状に配置することによって形成
している。したがって拡散工程時の拡散窓の大きさも同
一であり、そのためガードリング領域を形成する多数の
セルとセル拡散層との拡散深さは同じになり、したがっ
て両者の耐圧も同一となる。
〔発明の実施例〕
ｆ：ｔＳ１図は、本発明の第１の実施例の断面図である
。なお、前記従来例と変わらない部分については同一の
番号を付している。
第１図において、（３）はそれぞれＰ形のガードリング
セル、（４）はパワーＭＯＳセルのチャネル領域である
。この両者は同一形状をした別々の拡散窓から同一の拡
散工程を経て形成されている。従って両者の拡散プロフ
ァイルはほぼ同様のものとなる。これらの拡散層は従来
と同様に、バルク内でＮ＋基板（１０１）と接してツェ
ナダイオード（１０）　、　（１０’）を形成している
。
ガードリング領域（６）は、ガードリングセル（３）を
アレイ状に敷き詰めた構造をしている。
また、ガードリングセル（３）は、相互にその一部を重
なり合うように並べることによって、全体が電気的に接
続されており、外側の一部のセルがソース電極（１０９
）に接続されている７次に、第２図は本発明の第２の実
施例の断面図である。
この実施例は、前記第７図の従来例に対応するものであ
り、ウェル領域（１）と同様のガードリングセル（３）
を並べてガードリングを形成した例である。
次に、第３図は、本発明の装置の製造に用いるマスクパ
ターンの一実施例の平面図であり、第１図のチャネル領
域（４）とガードリングセル（３）、あるいは第２図の
ウェル領域（１）とガードリングセル（３）を拡散する
ためのマスクバタンの一例を示している。
パワーＭＯＳセルの配置されるＦＥＴ領域（５）のため
の開口部、すなわちウェル用拡散窓（ＩＭ）は、オン抵
抗が最小になるように最適化された間隔Ωを隔てて配設
されている。
一方、ガードリング領域（６）のための開口部、すなわ
ちガードリングセル用拡散窓（３Ｍ）は、拡散後に隣接
するガードセルが相互に一部がオーバラップするように
拡散長のおよそ２倍より小さい間隔ｄで配置されている
。
なお、この実施例においては、セル形状が四角形の場合
を示したが、六角形や円形等の他の形状であっても勿論
構わない。
このようなマスクから拡散した場合の不純物分布は、３
次元の広がりを持つため拡散セルの中心部から離れるに
したがって濃度が低下する。そのためツェナ耐圧はセル
中心部の深さ方向濃度プロファイルで決まる。したがっ
て前記のセル間隔ｄは、お互いの拡散プロファイルのテ
イルがセルの中心に届かない範囲に抑えることが必要で
ある。
こうすることによって、ＦＥＴ領域（５）とガードリン
グ領域（６）との耐圧を完全に一致させることが可能に
なる。そしてその結果、パワーＭ○Ｓを微細化しても従
来のようにサージ耐量が低下することがなくなる。
次に、第４図は、本発明の第３の実施例の断面図である
。
この実施例は、各ガードリングセル（３）の間隔を充分
離して形成し、お互いを浅い連結用拡散領域（３Ａ）で
接続した例である。
このような構造の製造方法としては、初めにガードリン
グセル（３）を拡散した後、別のマスクを用いて連結用
拡散領域（３Ａ）を形成するか。
或いは、初めにガードリングセル（３）のイオン注入を
行なった後、連結用拡散領域（３Ａ）の部分に別のマス
クから低ドーズイオン注入して同時にドライブインする
方法が可能である。
上記の二つの製造方法を用いた場合には、拡散工程が増
えるものの各ガードリングセル間の間隔ｄについては前
記第１図および第２図の実施例はどの制限はないので、
拡散条件の変更やばらつきに対して有利であるという効
果がある。
次に、第５図は、第４図の構造を一回の拡散工程で実現
するための拡散用マスクパターンの一実施例の平面図で
ある。
このマスクパターンにおいては、ウェル用拡散窓（ＩＭ
）とガードリングセル用拡散窓（３Ｍ）の他に、各ガー
ドリングセル用拡散窓（３Ｍ）を相互に接続する連結用
拡散窓（３ＡＭ）が設けられている。
上記の連結用拡散窓（３ＡＭ）の開口長ｔは、ガードリ
ングセル用拡散窓（３Ｍ）の開口長Ｓより短く設計され
ている点がポイントである。こうすることによって、こ
のマスクから拡散された不純物は細い連結用拡散窓（３
ＡＭ）部で最も低濃度になるので、拡散が浅くなり、そ
の結果として第４図の構造が得られる。
なお、以上の説明は、全てパワーＭＯ８を例として説明
してきたが、本発明はセルになったＰＮ接合群とそれを
取り囲むガードリングを備えた半導体装置には全て適用
できることは勿論である。
〔発明の効果〕
以上説明してきたように、この発明によれば、ガードリ
ング自体も内部セルと同様のセルに分割したセルアレイ
構造のガードリングとすることにより、内部セルとガー
ドリングの耐圧を一致させることが容易になり、確実に
サージ耐量の向上を図ることが出来る、という優れた効
果が得られる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は第１図および第２
図の構造を実現するためのマスクパターンの一実施例の
平面図、第４図は本発明の第４の実施例の断面図、第５
図は第４図の構造を実現するためのマスクパターンの一
実施例の平面図、第６図および第７図はそれぞれ従来装
置の断面図、第８図は上記従来装置における不純物プロ
ファイルを示す図、第９図は従来装置における拡散窓の
大きさによる拡散形状の変化を示す図である。 く符号の説明〉 （１）・・・ウェル領域 （２）・・・高濃度領域 （３）・・・ガードリングセル （４）・・・チャネル領域 （５）・・・ＦＥＴ領域 （６）・・・ガードリング領域 （１０）、（１０’）・・・ツェナダイオード（１１）
、（Ｉ　Ｐ）・・・ツェナダイオード（ＩＭ）・・・ウ
ェル用拡散窓 （３Ｍ）・・・ガードセル用拡散窓 （３Ａ）・・・連結用拡散領域 （３ＡＭ）・・・連結用拡散窓 （１０１）・・・Ｎ＋基板 （１０２）・・・エピタキシャル層 （１０３）・・・ガードリング （１０４）・・・チャネル領域 （１０５）・・・ソース領域 （１０６）・・・ゲート酸化膜 （１０７）・・・ゲート電極 （１０８）・・・フィールド酸化膜 （１０９）・・・ソース電極 （１１０）・・・ドレイン電極 （６） （５）

Claims (1)

  1. 【特許請求の範囲】 １、第１導電型の半導体基体中に形成された第２導電型
    のセル拡散層群と、該セル拡散層群を取り囲むように設
    けられた第２導電型のガードリング領域とを有し、上記
    セル拡散層群と上記ガードリング領域とが同一電極に接
    続されている半導体装置において、 上記ガードリング領域は、上記セル拡散層と同一のセル
    を複数個アレイ状に配置し、それらを相互に電気的に接
    続して構成したものであることを特徴とする半導体装置
    。 ２、上記ガードリング領域は、隣接するセルの一部が相
    互に重なり合うように形成することにより、電気的に接
    続したものであることを特徴とする第１請求項に記載の
    半導体装置。 ３、上記ガードリング領域は、所定の間隔を隔てて形成
    された複数個のセルにそれぞれ接して形成された連結用
    拡散領域によって電気的に接続したものであることを特
    徴とする第１請求項に記載の半導体装置。
JP2013613A 1990-01-25 1990-01-25 半導体装置 Expired - Lifetime JP2701502B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013613A JP2701502B2 (ja) 1990-01-25 1990-01-25 半導体装置
GB9101540A GB2240427B (en) 1990-01-25 1991-01-24 Semiconductor device with high surge endurance
FR919100810A FR2657463B1 (fr) 1990-01-25 1991-01-24 Dispositif semiconducteur avec forte resistance aux surtensions.
US07/645,872 US5184204A (en) 1990-01-25 1991-01-24 Semiconductor device with high surge endurance
DE4102192A DE4102192C2 (de) 1990-01-25 1991-01-25 Halbleitervorrichtung mit hoher Stromstoßfestigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013613A JP2701502B2 (ja) 1990-01-25 1990-01-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH03219678A true JPH03219678A (ja) 1991-09-27
JP2701502B2 JP2701502B2 (ja) 1998-01-21

Family

ID=11838080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013613A Expired - Lifetime JP2701502B2 (ja) 1990-01-25 1990-01-25 半導体装置

Country Status (5)

Country Link
US (1) US5184204A (ja)
JP (1) JP2701502B2 (ja)
DE (1) DE4102192C2 (ja)
FR (1) FR2657463B1 (ja)
GB (1) GB2240427B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055024A (ko) * 1996-12-27 1998-09-25 김광호 플래나 링 구조를 가지는 바이폴라 트랜지스터
JP2007134421A (ja) * 2005-11-09 2007-05-31 Sansha Electric Mfg Co Ltd パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010186805A (ja) * 2009-02-10 2010-08-26 Fuji Electric Systems Co Ltd 半導体装置
JP2012527114A (ja) * 2009-07-31 2012-11-01 富士電機株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
DE59208987D1 (de) * 1992-08-10 1997-11-27 Siemens Ag Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
US5719412A (en) * 1993-04-02 1998-02-17 Nippondenso Co., Ltd Insulated gate bipolar transistor
JP3216315B2 (ja) * 1993-04-02 2001-10-09 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
US5731606A (en) * 1995-05-31 1998-03-24 Shrivastava; Ritu Reliable edge cell array design
JP3240896B2 (ja) * 1995-11-21 2001-12-25 富士電機株式会社 Ｍｏｓ型半導体素子
US5747853A (en) * 1996-08-07 1998-05-05 Megamos Corporation Semiconductor structure with controlled breakdown protection
DE19816448C1 (de) * 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
KR101148335B1 (ko) * 2009-07-23 2012-05-21 삼성전기주식회사 실리콘 반도체를 이용한 광전자 증배관 및 그 구조 셀

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPS63269514A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1140822A (en) * 1967-01-26 1969-01-22 Westinghouse Brake & Signal Semi-conductor elements
FR2020370B1 (ja) * 1968-10-11 1973-11-16 Ibm
CA932072A (en) * 1970-12-23 1973-08-14 J. Kannam Peter High frequency planar transistor employing highly resistive guard ring
JPS5534582B2 (ja) * 1974-06-24 1980-09-08
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPS58192369A (ja) * 1982-05-07 1983-11-09 Toshiba Corp 高耐圧プレ−ナ型半導体装置
DE3220250A1 (de) * 1982-05-28 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit planarstruktur
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
JPS60196975A (ja) * 1984-08-24 1985-10-05 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
JPS61158177A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体装置
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
EP0222326A2 (en) * 1985-11-12 1987-05-20 General Electric Company Method of fabricating an improved insulated gate semiconductor device
JPS6469051A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Schottky-barrier semiconductor device
JPH01270346A (ja) * 1988-04-22 1989-10-27 Fuji Electric Co Ltd 半導体装置
JPH01295460A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd 半導体装置
US5032878A (en) * 1990-01-02 1991-07-16 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPS63269514A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055024A (ko) * 1996-12-27 1998-09-25 김광호 플래나 링 구조를 가지는 바이폴라 트랜지스터
JP2007134421A (ja) * 2005-11-09 2007-05-31 Sansha Electric Mfg Co Ltd パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010186805A (ja) * 2009-02-10 2010-08-26 Fuji Electric Systems Co Ltd 半導体装置
JP2012527114A (ja) * 2009-07-31 2012-11-01 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
GB2240427B (en) 1993-11-24
GB2240427A (en) 1991-07-31
DE4102192C2 (de) 1996-02-29
US5184204A (en) 1993-02-02
FR2657463B1 (fr) 1992-05-15
DE4102192A1 (de) 1991-08-08
FR2657463A1 (fr) 1991-07-26
GB9101540D0 (en) 1991-03-06
JP2701502B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US5998837A (en) Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US7615839B2 (en) Semiconductor device and manufacturing method thereof
EP0746030B1 (en) Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
US6140678A (en) Trench-gated power MOSFET with protective diode
US6768167B2 (en) MIS semiconductor device and the manufacturing method thereof
JP4874516B2 (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US7282386B2 (en) Schottky device and method of forming
JPH03219678A (ja) 半導体装置
KR19990045294A (ko) 전계 효과 트랜지스터 및 그 제조 방법
EP1341238B1 (en) Diode device and transistor device
US20070029543A1 (en) Semiconductor device
WO2022107854A1 (ja) 炭化珪素半導体装置
KR100510096B1 (ko) 트렌치-게이트형 파워 mosfet
KR100555280B1 (ko) 반도체 장치 및 그 제조 방법
WO1999004435A1 (en) Novel cell topology for power transistors with increased packing density
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
JP2000058829A (ja) 高密度ｍｏｓ技術パワ―デバイス構造
US20220102485A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN108428732B (zh) 超结器件及其制造方法
US7994535B2 (en) Semiconductor device including a JFET having a short-circuit preventing layer
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP4264316B2 (ja) 半導体装置とその製造方法
US6107127A (en) Method of making shallow well MOSFET structure
CN109148558B (zh) 超结器件及其制造方法
CN109148557B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13