TWI706552B - 光學感測器及其形成方法 - Google Patents

光學感測器及其形成方法 Download PDF

Info

Publication number
TWI706552B
TWI706552B TW108130728A TW108130728A TWI706552B TW I706552 B TWI706552 B TW I706552B TW 108130728 A TW108130728 A TW 108130728A TW 108130728 A TW108130728 A TW 108130728A TW I706552 B TWI706552 B TW I706552B
Authority
TW
Taiwan
Prior art keywords
layer
depth
substrate
optical sensor
forming
Prior art date
Application number
TW108130728A
Other languages
English (en)
Other versions
TW202109857A (zh
Inventor
劉士豪
羅宗仁
廖志成
呂武羲
羅明城
鐘偉綸
林志威
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW108130728A priority Critical patent/TWI706552B/zh
Application granted granted Critical
Publication of TWI706552B publication Critical patent/TWI706552B/zh
Publication of TW202109857A publication Critical patent/TW202109857A/zh

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種光學感測器,包含:基底、第一井區、第二井區、第三井區、深溝槽隔離結構、以及鈍化層。基底具有第一導電類型且包含感測區。第一井區位於感測區中,其具有第二導電類型以及第一深度。第二井區位於感測區中,其具有第二導電類型以及第二深度。第三井區位於感測區中,其具有第一導電類型以及第三深度。深溝槽隔離結構位於基底中且圍繞感測區,其中深溝槽隔離結構之深度大於第一深度,第一深度大於第二深度,且第二深度大於第三深度。鈍化層位於基底之上,其中鈍化層包含複數個突出部位於此感測區之正上方。

Description

光學感測器及其形成方法
本發明是有關於一種光學元件,特別是有關於一種光學感測器及其形成方法。
光學感測器(例如影像感測器)是用於將聚焦在光學感測器上的光學影像轉換為電子訊號。光學感測器通常包含數組例如光電二極體之光偵測元件,並藉由光偵測元件的配置以產生相應於光偵測元件上之光照射(light impinging)強度的電子訊號。所產生之電子訊號可進一步透過訊號處理電路來處理,以呈現光學影像的資訊。
光學感測器廣泛應用於數位相機、保全攝影機、生醫研究、醫療、汽車、及其他應用中。現今,用於製造光學感測器(例如互補型金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)影像感測器(image sensor)(CIS))之技術以及成像品質,已不斷地快速發展。
雖然現有的光學感測器大致符合需求,但並非各方面皆令人滿意,特別是光學感測器之光敏感性(light sensitivity)仍需進一步改善。
本發明的一些實施例提供一種光學感測器,包含:基底、第一井區、第二井區、第三井區、深溝槽隔離結構、以及鈍化層。基底具有第一導電類型,且基底包含感測區。第一井區位於此感測區中,其中第一井區具有不同於第一導電類型之第二導電類型以及第一深度。第二井區位於此感測區中,其中第二井區具有第二導電類型以及第二深度。第三井區位於此感測區中,其中第三井區具有第一導電類型以及第三深度。深溝槽隔離結構位於基底中且圍繞此感測區,其中深溝槽隔離結構之深度大於第一深度,第一深度大於第二深度,且第二深度大於第三深度。鈍化層位於基底之上,其中鈍化層包含複數個突出部位於此感測區之正上方。
本發明的一些實施例提供一種光學感測器之形成方法,包含:提供基底,此基底具有第一導電類型,其中基底包含感測區;形成第一井區於此感測區中,其中第一井區具有不同於第一導電類型之第二導電類型以及第一深度;形成第二井區於感測區中,其中第二井區具有第二導電類型以及第二深度;形成第三井區於感測區中,其中第三井區具有第一導電類型以及第三深度;形成深溝槽隔離結構於基底中且圍繞感測區,其中深溝槽隔離結構之深度大於第一深度,第一深度大於第二深度,且第二深度大於第三深度;以及形成鈍化層於基底之上,其中鈍化層包含複數個突出部形成於感測區之正上方。
以下提供了各種不同的實施例或範例,用於實施所提供的半導體結構之不同元件。敘述中若提及第一部件形成於第二部件之上,可能包含形成第一和第二部件直接接觸的實施例,也可能包含額外的部件形成於第一和第二部件之間,使得第一和第二部件不直接接觸的實施例。另外,本發明實施例可能在許多範例中使用重複的元件符號。這些重複僅是為了簡化和清楚的目的,而非代表所討論各種實施例及/或配置之間有特定的關係。
再者,空間上的相關用語,例如「上方的」、「下方的」、「在……上方」、「在……下方」及類似的用詞,除了包含圖式繪示的方位外,也包含使用或操作中的裝置的不同方位。當裝置被轉向至其他方位時(旋轉90度或其他方位),則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
在此,「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」、「大約」、「大抵」的情況下,仍可隱含「約」、「大約」、「大抵」之含義。
雖然所述的一些實施例中的部件以特定順序描述,這些描述方式亦可以其他合邏輯的順序進行。本發明實施例中的半導體結構可加入其他的部件。在不同實施例中,可替換或省略一些部件。
本發明實施例所提供的光學感測器包含了圍繞基底中之感測區(或稱為光電二極體區(photodiode region))的深溝槽隔離結構以及位於感測區正上方之具有複數個突出部之鈍化層。藉由上述深溝槽隔離結構與鈍化層之配置並搭配調整鈍化層之突出部的形狀(例如角錐(pyramid)、圓錐(cone)、或梯形稜柱(trapezoidal prism)),在入射光經過突出部後,可使得入射光在由深溝槽隔離結構所圍繞的感測區中更加分散而增加傳遞路徑的長度,進而提升光學感測器之量子效率(quantum efficiency,QE)。
第1至5圖是根據本發明的一些實施例,說明形成第5圖所示之光學感測器100A在各個階段的剖面示意圖。參照第1圖,光學感測器100A包含具有感測區SR的基底110、形成於感測區SR中的第一井區111、第二井區112、第三井區113、形成於感測區SR之外側的第一重摻雜區114、以及形成於感測區SR之內側的第二重摻雜區115。
在一些實施例中,基底110可為半導體基板,例如:矽基板。在其他實施例中,上述半導體基板亦可為元素半導體(elemental semiconductor),包含:鍺(germanium);化合物半導體(compound semiconductor),包含:氮化鎵(gallium nitride,GaN)、碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide);合金半導體(alloy semiconductor),包含:矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)、及/或磷砷銦鎵合金(GaInAsP)、或上述材料之組合。在其他實施例中,基底110也可以是絕緣層上覆半導體(semiconductor on insulator)基板,上述絕緣層覆半導體基板可包含底板、設置於底板上之埋置氧化層、及設置於埋置氧化層上之半導體層。此外,根據本發明的一些實施例,基底110可為第一導電類型,例如可為p型,其摻質例如硼、鋁、鎵、銦、三氟化硼離子(BF3 +)、或上述之組合,摻雜濃度在約1.0x1014至約1.0x1019的範圍。
繼續參照第1圖,在一些實施例中,可藉由離子佈植及/或擴散製程來形成第一井區111、第二井區112、及第三井區113 於基底110之感測區SR中。在一些實施例中,第一井區111具有與第一導電類型相反的第二導電類型,例如可為n型,其摻質例如為氮、磷、砷、銻離子、或前述之組合,其摻雜濃度在約1.0x1017至約1.0x1020的範圍。第一井區111具有第一深度D1在約1.5微米(micrometer,um)至約4微米(um)的範圍。在上述實施例中,第二井區112亦具有第二導電類型,例如可為n型,其摻雜濃度可低於第一井區111之摻雜濃度,例如在約1.0x1015至約1.0x1018的範圍。第二井區112具有小於第一深度D1之第二深度D2,其中第二深度D2在約0.3微米至約1.5微米的範圍。在上述實施例中,第三井區113具有第一導電類型,例如可為p型,其摻質例如為硼、鋁、鎵、銦、三氟化硼離子(BF3 +)、或上述之組合,其摻雜濃度約為1.0x1015。第三井區113具有小於第二深度D2之第三深度D3在約0.1微米至約1微米的範圍。應理解的是,在其他實施例中,第一導電類型也可為n型,而第二導電類型為p型。
根據本發明一些實施例,藉由基底110、第一井區111、第二井區112、以及第三井區113之導電類型、摻雜濃度與深度的配置,可形成多個位於基底110之感測區SR中之不同深度的p-n接面(p-n junction),例如基底110與第一井區111之接面、以及第二井區112與第三井區113之接面。
由於基底110對於不同波長之入射光具有不同的吸收深度,例如長波長的不可見光(波長大於700奈米(nanometer,nm))相較於可見光(波長在約400至700奈米的範圍)可射入矽基底的深度較深,因而可藉由上述配置調整多個p-n接面的深度來對應較大波長範圍的入射光,並在不同的深度的p-n接面轉換為電子與電洞,進而產生電流訊號,以提升光學感測器100A之量子效率(QE)。值得注意的是,本發明實施例所包含之p-n接面的深度與數量可依據產品設計進行調整,並不以此為限。
繼續參照第1圖,在一些實施例中,可藉由離子佈植及/或擴散製程來形成第一重摻雜區114於感測區SR之外側以及形成第二重摻雜區115於感測區SR之內側。所形成之第一重摻雜區114與第二重摻雜區115皆鄰近基底110之頂面,並且可與後續所形成之電極(未繪示)電性連接,以利於偵測入射光在感測區SR中所產生的電流訊號。在一些實施例中,第一重摻雜區114具有第一導電類型,例如可為p型,其摻雜濃度在約1.0x10 17至約1.0x10 19的範圍。第二重摻雜區115具有第二導電類型,例如可為n型,其摻雜濃度在約1.0x10 17至約1.0x10 19的範圍。
第2圖是根據本發明的一些實施例,說明形成深溝槽隔離(deep trench isolation,DTI)結構120於光學感測器100A中的剖面示意圖。參照第2圖,將深溝槽隔離結構120形成於基底110中並圍繞感測區SR。深溝槽隔離結構120之形成包含先執行微影和蝕刻製程於基底110,以形成圍繞感測區SR之深溝槽(未繪示)。接著,將高反射率的材料填入此深溝槽中以形成深溝槽隔離結構120。在一些實施例中,此高反射率材料為多晶矽(polysilicon)。在其他實施例中,此高反射率材料亦可為例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、其他適合的金屬材料或前述之組合。本發明實施例所提供之深溝槽隔離結構120具有深度D T在約12微米至約25微米的範圍,且具有深寬比(aspect ratio)在約0.8至約1.6的範圍,例如為1.4,例如約12微米。在一些實施例中,深溝槽隔離結構120之深度D T大於第一深度D1、第二深度D2、以及第三深度D3,使得位於感測區SR中的每個p-n接面皆由深溝槽隔離結構120所圍繞。
根據本發明的一些實施例,由於深溝槽隔離結構120具有高反射率的導電材料(例如多晶矽),藉由圍繞感測區SR之深溝槽隔離結構120的配置,可將入射光侷限在其所入射的感測區SR中,避免在相鄰的感測區(未繪示)之間產生串音(crosstalk),以增加入射光在感測區SR中的傳遞路徑,進而改善光學感測器100A之量子效率(QE)。
第3圖是根據本發明的一些實施例,繪示出形成層間介電層130於基底110上的剖面示意圖。如第3圖所示,層間介電(interlayer dielectric,ILD)層130位於基底110之上並覆蓋第三井區113、第一重摻雜區114、第二重摻雜區115、以及深溝槽隔離結構120。在一些實施例中,層間介電層130之材料可分別包含一或多種單層或多層介電材料,例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane,TEOS)、磷矽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數介電材料、及/或其他適合的介電材料。低介電常數介電材料可包含但不限於氟化石英玻璃(fluorinated silica glass,FSG)、氫倍半矽氧烷(hydrogen silsesquioxane,HSQ)、摻雜碳的氧化矽、非晶質氟化碳(fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(bis-benzocyclobutenes,BCB)、或聚醯亞胺(polyimide)。在一些實施例中,層間介電層130之材料可包含介電常數在約3.7至約4.2範圍的介電材料,其對於入射光之穿透率在約92%至約98%的範圍,因此層間介電層130對於入射光的穿透大致上不造成影響。舉例而言,可使用旋轉塗佈製程(spin coating)、化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition, PVD)、原子層沉積(atomic layer deposition,ALD)、高密度電漿化學氣相沉積(high density plasma CVD, HDPCVD)、其他合適的方法或前述之組合來形成層間介電層130。
第4圖是根據本發明的一些實施例,繪示出形成於層間介電層130上的第一金屬層140、第二金屬層141、第三金屬層142、以及形成於各層金屬層之間的金屬間介電(inter-metal dielectric,IMD)層131的剖面示意圖。如第4圖所示,形成於層間介電層130上的第一金屬層140以及形成於金屬間介電層131上的第二金屬層141與第三金屬層142皆鄰近於感測區SR。在一些實施例中,第一、第二、第三金屬層140、141、142可包含Cu、W、Ag、Ag、Sn、Ni、Co、Cr、Ti、Pb、Au、Bi、Sb、Zn、Zr、Mg、In、Te、Ga、其他適合的金屬材料、上述之合金、或上述之組合。在一些實施例中,可以物理氣相沉積(PVD)製程、電鍍(plating)製程、原子層沉積(ALD)製程、其他適合的製程或上述之組合形成毯覆金屬層於層間介電層130上以及在金屬間介電層131之中。另外,在一些實施例中,可使用金屬鑲嵌製程(damascene process)以形成圖案化的第一、第二、第三金屬層140、141、142。根據本發明的一些實施例,金屬間介電層131之材料及形成方法可選自層間介電層130之材料及形成方法,其對於入射光的穿透大致上亦不會造成影響。雖然此處僅繪示出單一層金屬間介電層131,但其可包含一或多種單層或多層介電材料。應注意的是,在第4圖中所繪示之金屬層之數量僅為例示性的,本發明實施例並不以此為限。
第5圖是根據本發明的一些實施例,繪示出形成鈍化層150及其所包含之複數個突出部151於基底110上的剖面示意圖。如第5圖所示,將鈍化層150形成於第三金屬層142與金屬間介電層131上,其中此些突出部151是形成於感測區SR之正上方。根據本發明的一些實施例,鈍化層150之材料包含氮化矽(silicon nitride),其可藉由例如旋轉塗佈製程、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿化學氣相沉積(HDPCVD)、其他合適的方法或前述之組合來形成於第三金屬層142與金屬間介電層131上。
接著,對形成於第三金屬層142與金屬間介電層131上之鈍化層材料(例如氮化矽)執行圖案化製程以形成特定形狀(例如角錐、圓錐、梯形稜柱)的突出部151,其中突出部151之尖端的指向遠離基底110。此圖案化製程包含藉由光微影製程(photolithography)在鈍化層材料上形成圖案化光阻層(未繪示),通過圖案化光阻層的複數個開口(未繪示)對鈍化層材料執行蝕刻製程以形成鈍化層150與複數個突出部151於感測區SR之正上方。具體而言,上述蝕刻製程可包含例如反應式離子蝕刻(reactive ion etching,RIE)之乾式蝕刻製程或其他適當的蝕刻製程,並藉由控制蝕刻參數(例如氣體流量),以調整所形成之突出部151的形狀。在一些實施例中,藉由控制蝕刻參數,也可調整鈍化層150之厚度在約1000埃(angstrom,Å)至約3000埃(Å)的範圍。
繼續參照第5圖並搭配參照第6A、6B圖。第6A、6B圖繪示出光學感測器100A之鈍化層150所包含之複數個突出部151A、151B之配置的剖面局部放大圖。如第6A圖所示,突出部151A在此剖面圖中之形狀等腰三角形,其底角θ在約38度至約65度的範圍,例如約55度。然而,應理解的是,突出部151A的立體形狀可為角錐或圓錐(未繪示)。在一些實施例中,突出部151A具有節距P,其在約0.8微米至約1.2微米的範圍,例如約1微米。突出部151A具有寬度W,其在約0.74微米至約0.93微米的範圍,例如約0.83微米。突出部151A具有高度H1,其在約0.45微米至約0.76微米的範圍,例如約0.7微米。
如第6B圖所示,突出部151B在此剖面圖中之形狀等腰梯形,應理解的是,突出部151B的立體形狀可為梯形稜柱(未繪示)。根據本發明之一些實施例,突出部151B具有高度H2,其在約0.22微米至約0.38微米的範圍,例如約0.30微米。然而,突出部151B在剖面圖中之底角θ、節距P、寬度W之數值可選自上述關於突出部151A之各項參數的範圍,故此處不再贅述。
值得注意的是,此處所提供之突出部的形狀、數量、及各項參數僅為例示性的,其可根據產品設計作調整,並不以此為限。並且,關於第6A、6B圖所描述的突出部151A、151B並非侷限於光學感測器100A,其也可應用於將於後續所討論的光學感測器100B、100C、100D。
回頭參照第5圖,光學感測器100A包含了圍繞基底110中之感測區SR的深溝槽隔離結構120以及位於感測區SR正上方之具有複數個突出部151之鈍化層150。根據本發明一些實施例,鈍化層150可用於在後續製程或操作過程中保護其下方的結構。再者,藉由上述鈍化層150之配置並搭配調整鈍化層150之突出部151的形狀(例如突出部151A或151B)及幾何尺寸,入射光在經過突出部151時可產生折射(refraction)及/或繞射(diffraction),使得入射光在由深溝槽隔離結構120所圍繞的感測區SR中更加分散而增加傳遞路徑的長度,進而提升光學感測器100A之量子效率(QE)。
第7圖是根據本發明的其他實施例,繪示出光學感測器100B的剖面示意圖。如第7圖所示,光學感測器100B之結構大抵相似於第5圖所繪示之光學感測器100A,其間的差異在於光學感測器100B更包含複數個金屬導孔143位於第二金屬層141與第三金屬層142之間且埋置於金屬間介電層131中。在此實施例中,金屬導孔143緊鄰感測區SR之邊界或位於感測區SR之邊界上。金屬導孔143之材料包含鎢(W),並且金屬導孔143之形成方法可選擇單鑲嵌製程(damascene process)或以雙鑲嵌製程與第二金屬層141一起形成,此處不再贅述。在其他實施例中,金屬導孔143之材料亦可選自上述用於形成第一、第二、第三金屬層140、141、142之導電材料。
繼續參照第7圖,根據本發明之一些實施例,第二金屬層141與第三金屬層142的間距大於第一金屬層140與第二金屬層141的間距。在此實施例中,位於第二金屬層141與第三金屬層142之間之金屬間介電層131部分具有厚度T(即為第二金屬層141與第三金屬層142之間距),其較厚於位於第一金屬層140與第二金屬層141之間之金屬間介電層131部分的厚度(即為第一金屬層140與第二金屬層141之間距)。在一些實施例中,厚度T可在約0.7微米至約1.1微米的範圍。根據本發明的一些實施例,由於金屬導孔143具有高反射率的導電材料(例如鎢),藉由在較厚之金屬間介電層131部分中設置金屬導孔143,使其緊鄰感測區SR的邊界,可增加入射光的反射空間,進而增加入射光在感測區SR中的傳遞路徑。
第8圖是根據本發明的其他實施例,繪示出光學感測器100C的剖面示意圖。如第8圖所示,光學感測器100C之結構大抵相似於第7圖所繪示之光學感測器100B,其間的差異在於光學感測器100C更包含位於基底110之底面下的金屬底層160,其中感測區SR之底面在基底110之底面的投影不超出金屬底層160。在一些實施例中,貼附於基底110之底面下的金屬底層160例如可為金屬線層或金屬基板,其可包含銅、鋁、金、鎢、上述之組合、或其他適合之具有高反射率的金屬材料。根據本發明的一些實施例,由於金屬底層160包含具有高反射率的金屬材料,藉由提供金屬底層160的配置可增加入射光的反射路徑,更加有效地將入射光侷限在基底110之感測區SR中。值得注意的是,關於第8圖所描述的金屬底層160並非侷限於光學感測器100C,其也可應用於第5圖所繪示的光學感測器100A以及將於後續所討論的光學感測器100D。
第9至13圖是根據本發明的另一些實施例,說明形成第13圖所示之光學感測器100D在各個階段的剖面示意圖,其中第9圖可接續第3圖所繪示之形成層間介電層130於基底110上的步驟。參照第9圖,將第一金屬層140及具有突出部151之鈍化層150直接形成於層間介電層130上,其中鈍化層150位於感測區SR之正上方。接著,參照第10圖,將第一金屬間介電層131A形成於第一金屬層140上並覆蓋鈍化層150。
參照第11圖,在形成第一金屬層140之步驟後,依序將第二金屬層141、第二金屬間介電層131B、第三金屬層142、以及第三金屬間介電層131C形成於第一金屬間介電層131A上,其中所形成之第二金屬層141之底面高於鈍化層150所包含之突出部151。應注意的是,在第11圖中所繪示之金屬層與金屬間介電層之數量僅為例示性的,其可依據產品設計進行調整,本發明實施例並不以此為限。繼續參照第11圖,接續形成鈍化層152於最頂層之金屬層(例如第三金屬層142)及最頂層之金屬間介電層(例如第三金屬間介電層131C)之上,以利於在後續製程或操作過程中保護其下方的結構。
參照第12圖,執行圖案化製程以形成凹陷R於感測區SR之正上方並露出第一金屬間介電層131A。在一些實施例中,圖案化製程可包含光微影(photolithography)製程與蝕刻製程。光微影製程可包含例如:光阻塗佈(例如旋轉塗佈(spin-coating))、軟烤(soft baking)、曝光圖案、曝光後烘烤(post-exposure baking)、光阻顯影、清洗及乾燥(例如硬烤(hard baking))、其他適合的製程、或上述之組合。上述蝕刻製程可為濕式蝕刻製程、乾式蝕刻製程、其他適當的蝕刻製程或上述之組合。在一些實施例中,上述濕式蝕刻製程所使用之蝕刻化學品可包含具有例如氟化銨(ammonium fluoride,NH 4F)、稀釋之氫氟酸(HF/H 2O)、磷酸(H 3PO 4)、具有去離子水之硫酸(H 2SO 4/H 2O)、或任何前述之組合作為緩衝劑之氫氟酸(hydrofluoric acid,HF)稀釋溶劑。在一些實施例中,上述乾式蝕刻製程所使用之蝕刻化學品可包含以氟碳化物(fluorocarbon)為主之化學品(例如氟化碳氫化合物(fluorinated hydrocarbon)),例如四氟甲烷(tetrafluoromethane,CF 4)、三氟甲烷(trifluoromethane,CHF 3)、及類似的化合物。在一些實施例中,藉由光微影製程在鈍化層152上形成圖案化光阻層(未繪示),通過圖案化光阻層的開口(未繪示)對鈍化層152與在鈍化層152下方之第二、第三金屬間介電層131B、131C執行蝕刻步驟,以形成於感測區SR之正上方並露出第一金屬間介電層131A的凹陷R。
接著,參照第13圖,在執行上述蝕刻步驟後,順應沉積保護層170於鈍化層152與第一金屬間介電層131A之頂面上,以及第二金屬層141、第二金屬間介電層131B、以及第三金屬層142之側壁上,以保護其所覆蓋的結構。在一些實施例中,保護層170可為阻劑保護氧化物(resist protective oxide,RPO)。保護層170的形成方法可以是化學氣相沉積(CVD)製程、或其它適合的製程。保護層170的材料可包含二氧化矽、氮化矽、氮氧化矽(oxynitride)、或其它適合的介電材料。根據本發明之一些實施例,藉由上述方法所形成之保護層170的厚度在約500埃(Å)至約1500埃(Å)的範圍。具有適當厚度的保護層170可在不影響入射光穿透至鈍化層150而入射至感測區SR的情況下有效保護其所覆蓋的結構(例如第二、第三金屬層141、142之側壁)。
繼續參照第13圖,光學感測器100D包含了圍繞基底110中之感測區SR的深溝槽隔離結構120,以及位於感測區SR正上方直接形成於層間介電層130上之具有複數個突出部151之鈍化層150。藉由上述鈍化層150緊鄰基底110之感測區SR的配置,並搭配調整鈍化層150之突出部151的形狀(例如突出部151A或151B)及幾何尺寸,入射光在經過突出部151時可產生折射及/或繞射,使得入射光在由深溝槽隔離結構120所圍繞的感測區SR中更加分散而增加傳遞路徑的長度,進而提升光學感測器100D之量子效率(QE)。
綜上所述,本發明實施例所提供的光學感測器包含了圍繞基底中之感測區(或稱為光電二極體區)的深溝槽隔離結構,以及位於感測區正上方之具有複數個突出部之鈍化層。藉由上述深溝槽隔離結構與鈍化層之配置(例如位於金屬層上或位於層間介電層上)並搭配調整鈍化層之突出部的形狀(例如角錐、圓錐、或梯形稜柱),入射光在經過突出部後所產生的折射及/或繞射,可使入射光在由深溝槽隔離結構所圍繞的感測區中更加分散而增加傳遞路徑的長度,且可有效避免入射光在相鄰的感測區之間產生串音,進而大幅提升光學感測器之量子效率(QE)。
以上概述數個實施例,以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解,他們能以本發明實施例為基礎,設計或修改其他製程和結構,以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到,此類等效的製程和結構並無悖離本發明的精神與範圍,且他們能在不違背本發明之精神和範圍之下,做各式各樣的改變、取代和替換。
100A、100B、100C、100D:光學感測器
110:基底
111:第一井區
112:第二井區
113:第三井區
114:第一重摻雜區
115:第二重摻雜區
120:深溝槽隔離結構
130:層間介電層
131:金屬間介電層
131A:第一金屬間介電層
131B:第二金屬間介電層
131C:第三金屬間介電層
140:第一金屬層
141:第二金屬層
142:第三金屬層
143:金屬導孔
150、152:鈍化層
151:突出部
160:金屬底層
170:保護層
D1:第一深度
D2:第二深度
D3:第三深度
DT~ 深度
H1、H2:高度
P:節距
R:凹陷
SR:感測區
W:寬度
θ:底角
以下將配合所附圖式詳述本發明實施例。應注意的是,依據在業界的標準做法,各種特徵並未按照比例繪製且僅用以說明例示。事實上,可能任意地放大或縮小元件的尺寸,以清楚地表現出本發明實施例的特徵。 第1至5圖是根據本發明的一些實施例,繪示出形成光學感測器在各個階段的剖面示意圖。 第6A及6B圖根據本發明的一些實施例,繪示出光學感測器之鈍化層之配置的剖面局部放大圖。 第7是根據本發明的其他實施例,繪示出形成光學感測器的剖面示意圖。 第8是根據本發明的其他實施例,繪示出形成光學感測器的剖面示意圖。 第9至13圖是根據本發明的另一些實施例,繪示出形成光學感測器在各個階段的剖面示意圖。
100A:光學感測器
110:基底
111:第一井區
112:第二井區
113:第三井區
114:第一重摻雜區
115:第二重摻雜區
120:深溝槽隔離結構
130:層間介電層
131:金屬間介電層
140:第一金屬層
141:第二金屬層
142:第三金屬層
150:鈍化層
151:突出部

Claims (20)

  1. 一種光學感測器,包括: 一基底,具有一第一導電類型,其中該基底包括一感測區; 一第一井區,位於該感測區中,其中該第一井區具有不同於該第一導電類型之一第二導電類型以及一第一深度; 一第二井區,位於該感測區中,其中該第二井區具有該第二導電類型以及一第二深度; 一第三井區,位於該感測區中,其中該第三井區具有該第一導電類型以及一第三深度; 一深溝槽隔離結構,位於該基底中且圍繞該感測區,其中該深溝槽隔離結構之深度大於該第一深度,該第一深度大於該第二深度,且該第二深度大於該第三深度;以及 一鈍化層,位於該基底之上,其中該鈍化層包括複數個突出部位於該感測區之正上方。
  2. 如申請專利範圍第1項所述之光學感測器,更包括: 一層間介電層,位於該基底上;以及 一第一金屬層,位於該層間介電層上且鄰近該感測區。
  3. 如申請專利範圍第2項所述之光學感測器,更包括: 一金屬間介電層,位於該第一金屬層上;以及 一第二金屬層,位於該金屬間介電層上且鄰近該感測區,其中該鈍化層位於該第二金屬層上。
  4. 如申請專利範圍第2項所述之光學感測器,更包括: 一金屬間介電層,位於該第一金屬層上;以及 一第二金屬層,位於該金屬間介電層上且鄰近該感測區,其中該鈍化層直接位於該層間介電層上且該鈍化層所包括之該些突出部低於該第二金屬層之底面。
  5. 如申請專利範圍第1項所述之光學感測器,更包括: 一第一重摻雜區,具有該第一導電類型,位於該基底中,其中該第一重摻雜區位於該感測區之外側且鄰近該基底之一頂面;以及 一第二重摻雜區,具有該第二導電類型,位於該感測區中,其中該第二重摻雜區位於該感測區之內側且鄰近該基底之該頂面。
  6. 如申請專利範圍第1項所述之光學感測器,其中該深溝槽隔離結構之深度在12微米至25微米的範圍。
  7. 如申請專利範圍第1項所述之光學感測器,其中該鈍化層之該些突出部之形狀為一角錐、一圓錐、或一梯形稜柱。
  8. 如申請專利範圍第1項所述之光學感測器,其中在剖面圖中,該鈍化層之該些突出部之形狀的底角在­38度至65度的範圍。
  9. 如申請專利範圍第3項所述之光學感測器,更包括: 複數個金屬導孔,位於該第一金屬層與該第二金屬層之間且埋置於該金屬間介電層中,其中該些金屬導孔緊鄰該感測區之邊界。
  10. 如申請專利範圍第1項所述之光學感測器,更包括: 一金屬底層,位於該基底之一底面下,其中該感測區之底面在該基底之該底面的投影不超出該金屬底層。
  11. 一種光學感測器之形成方法,包括: 提供一基底,該基底具有一第一導電類型,其中該基底包括一感測區; 形成一第一井區於該感測區中,其中該第一井區具有不同於該第一導電類型之一第二導電類型以及一第一深度; 形成一第二井區於該感測區中,其中該第二井區具有該第二導電類型以及一第二深度; 形成一第三井區於該感測區中,其中該第三井區具有該第一導電類型以及一第三深度; 形成一深溝槽隔離結構於該基底中且圍繞該感測區,其中該深溝槽隔離結構之深度大於該第一深度,該第一深度大於該第二深度,且該第二深度大於該第三深度;以及 形成一鈍化層於該基底之上,其中該鈍化層包括複數個突出部形成於該感測區之正上方。
  12. 如申請專利範圍第11項所述之光學感測器之形成方法,更包括: 在形成該鈍化層的步驟之前,形成一層間介電層於該基底上;以及 形成一第一金屬層於該層間介電層上且鄰近該感測區。
  13. 如申請專利範圍第12項所述之光學感測器之形成方法,更包括: 形成一金屬間介電層於該第一金屬層上;以及 形成一第二金屬層於該金屬間介電層上且鄰近該感測區,且該鈍化層係形成於該第二金屬層上。
  14. 如申請專利範圍第11項所述之光學感測器之形成方法,更包括: 形成一第一重摻雜區於該基底中,該第一重摻雜區位於該感測區之外側且鄰近該基底之一頂面,其中該第一重摻雜區具有該第一導電類型;以及 形成一第二重摻雜區於該感測區中,該第二重摻雜區位於該感測區之內側且鄰近該基底之該頂面,其中該第二重摻雜區具有該第二導電類型。
  15. 如申請專利範圍第11項所述之光學感測器之形成方法,其中該深溝槽隔離結構之深度在12微米至25微米的範圍。
  16. 如申請專利範圍第11項所述之光學感測器之形成方法,其中形成該鈍化層的步驟包括藉由一圖案化製程以形成形狀為一角錐、一圓錐、或一梯形稜柱的該些突出部。
  17. 如申請專利範圍第16項所述之光學感測器之形成方法,其中在剖面圖中,藉由該圖案化製程所形成之該些突出部之形狀的底角在­38度至65度的範圍。
  18. 如申請專利範圍第13項所述之光學感測器之形成方法,更包括: 形成複數個金屬導孔於該第一金屬層與該第二金屬層之間且埋置於該金屬間介電層中,其中該些金屬導孔緊鄰該感測區之邊界。
  19. 如申請專利範圍第11項所述之光學感測器之形成方法,更包括: 提供一金屬底層於該基底之一底面下,其中該感測區之底面在該基底之該底面的投影不超出該金屬底層。
  20. 如申請專利範圍第12項所述之光學感測器之形成方法,更包括: 在形成該第一金屬層的步驟之後,將該鈍化層直接形成於該層間介電層上; 形成一第一金屬間介電層於該第一金屬層上並覆蓋該鈍化層; 形成一第二金屬層於該第一金屬間介電層上,其中該第二金屬層之底面高於該鈍化層所包括之該些突出部; 形成一第二金屬間介電層於該第二金屬層之上;以及 執行一蝕刻步驟以形成一凹陷於該感測區之正上方並露出該第一金屬間介電層。
TW108130728A 2019-08-28 2019-08-28 光學感測器及其形成方法 TWI706552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108130728A TWI706552B (zh) 2019-08-28 2019-08-28 光學感測器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130728A TWI706552B (zh) 2019-08-28 2019-08-28 光學感測器及其形成方法

Publications (2)

Publication Number Publication Date
TWI706552B true TWI706552B (zh) 2020-10-01
TW202109857A TW202109857A (zh) 2021-03-01

Family

ID=74103715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130728A TWI706552B (zh) 2019-08-28 2019-08-28 光學感測器及其形成方法

Country Status (1)

Country Link
TW (1) TWI706552B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427783B (zh) * 2011-10-28 2014-02-21 Ti Shiue Biotech Inc 應用於分子檢測與鑑別的多接面結構之光二極體及其製造方法
TW201445670A (zh) * 2013-05-31 2014-12-01 Sk Hynix Inc 隔絕結構及其形成方法以及包含該隔絕結構的影像感測器及用於製造該感測器的方法
TWI524550B (zh) * 2010-06-17 2016-03-01 歐司朗光電半導體公司 用於製造光電半導體晶片之方法及光電半導體晶片
TW201715699A (zh) * 2015-10-30 2017-05-01 聯華電子股份有限公司 半導體元件
TWI591766B (zh) * 2015-08-07 2017-07-11 豪威科技股份有限公司 具有薄化之中間半導體晶粒之堆疊式積體電路系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI524550B (zh) * 2010-06-17 2016-03-01 歐司朗光電半導體公司 用於製造光電半導體晶片之方法及光電半導體晶片
TWI427783B (zh) * 2011-10-28 2014-02-21 Ti Shiue Biotech Inc 應用於分子檢測與鑑別的多接面結構之光二極體及其製造方法
TW201445670A (zh) * 2013-05-31 2014-12-01 Sk Hynix Inc 隔絕結構及其形成方法以及包含該隔絕結構的影像感測器及用於製造該感測器的方法
TWI591766B (zh) * 2015-08-07 2017-07-11 豪威科技股份有限公司 具有薄化之中間半導體晶粒之堆疊式積體電路系統
TW201715699A (zh) * 2015-10-30 2017-05-01 聯華電子股份有限公司 半導體元件

Also Published As

Publication number Publication date
TW202109857A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
TWI696279B (zh) 半導體結構及其形成方法
JP5644057B2 (ja) 固体撮像装置とその製造方法および撮像装置
US7772028B2 (en) CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
US10163952B2 (en) Backside illuminated image sensor device structure
US8222710B2 (en) Sensor structure for optical performance enhancement
TWI691067B (zh) 形成自對準柵格的方法與用於bsi影像感測器的半導體結構
US10868065B2 (en) Front side illuminated image sensor device structure and method for forming the same
TW201635502A (zh) 半導體結構及其製造方法
TWI679741B (zh) 互補金屬氧化物半導體感測器及其形成方法
CN110581209B (zh) 半导体器件和方法
TW200810100A (en) Image sensor and the method for manufacturing the same
TW201727885A (zh) 影像感測器
US12062727B2 (en) Image sensor with absorption enhancement structure
TW202002260A (zh) 全域快門互補式金屬氧化物半導體影像感測器及其形成方法
US10163973B2 (en) Method for forming the front-side illuminated image sensor device structure with light pipe
US10056427B1 (en) Front side illuminated image sensor device structure and method for forming the same
US11217708B2 (en) Optical sensor and method for forming the same
TWI706552B (zh) 光學感測器及其形成方法
US20230402484A1 (en) Image sensor with high quantum efficiency
CN110112064B (zh) 一种半导体器件及其制备方法
US11908900B2 (en) Passivation layer for epitaxial semiconductor process
JP2008103757A (ja) 固体撮像素子およびその製造方法
CN112466895A (zh) 光学感测器及其形成方法
KR102549854B1 (ko) 이미지 센서 디바이스 및 이것을 형성하는 방법
CN110112067B (zh) 一种半导体器件及其制备方法