CN106158891A - 用于提高光学性能和隔离的堆叠栅格设计 - Google Patents
用于提高光学性能和隔离的堆叠栅格设计 Download PDFInfo
- Publication number
- CN106158891A CN106158891A CN201510765521.0A CN201510765521A CN106158891A CN 106158891 A CN106158891 A CN 106158891A CN 201510765521 A CN201510765521 A CN 201510765521A CN 106158891 A CN106158891 A CN 106158891A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- metal grate
- metal
- width
- grill openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title abstract description 19
- 238000002955 isolation Methods 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 266
- 239000002184 metal Substances 0.000 claims abstract description 266
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000010410 layer Substances 0.000 description 118
- 238000005530 etching Methods 0.000 description 52
- 238000000034 method Methods 0.000 description 27
- 230000005855 radiation Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 22
- 230000005611 electricity Effects 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000003795 chemical substances by application Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000010992 reflux Methods 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000012634 optical imaging Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
提供了一种背照式(BSI)图像传感器，包括具有平坦的下表面的介电栅格开口。像素传感器布置在半导体衬底内。金属栅格布置在像素传感器上方并且限定金属栅格开口的侧壁。介电栅格布置在金属栅格上方并且限定介电栅格开口的侧壁。覆盖层布置在金属栅格上方，并且限定介电栅格开口的平坦的下表面。本发明实施例涉及用于提高光学性能和隔离的堆叠栅格设计。
Description
相关申请的交叉引用
本申请是2015年4月16日提交的第14/688,084号美国申请的部分继续申请，其全部内容结合于此作为参考。
技术领域
本发明实施例涉及用于提高光学性能和隔离的堆叠栅格设计。
背景技术
许多现代电子器件包括使用图像传感器的光学成像器件(例如，数码相机)。图像传感器将光学图像转换为可以代表图像的数字数据。图像传感器可以包括像素传感器的阵列和支撑逻辑件。像素传感器测量入射辐射(例如，光)，并且支撑逻辑件有助于测量结果的读出。光学成像器件中常用的一种类型的图像传感器是背照式(BSI)图像传感器。BSI图像传感器制造可以集成到传统的半导体工艺中，以降低成本、减小尺寸和提高产量。此外，BSI图像传感器具有低工作电压、低功耗、高量子效率、低读出噪声并且允许随机存取。
发明内容
根据本发明的一些实施例，提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有金属栅格高度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有介电栅格高度；其中，所述介电栅格高度与所述金属栅格高度的比率介于约1.0至约8.0之间。
根据本发明的另一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有顶部金属栅格宽度，并且所述金属栅格开口具有底部金属栅格开口宽度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有顶部介电栅格宽度；其中，满足以下情形中的至少一个：所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率介于约0.1至约2.0之间；和所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率介于约0.1至约0.9之间。
根据本发明的又一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格开口具有底部金属栅格开口宽度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；其中，堆叠栅格结构高度从所述半导体衬底与所述金属栅格部分之间延伸至所述介电栅格部分的上表面，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
根据本发明的又一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；其中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至小于约90度。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A示出了包括具有凹形下表面的滤色器的背照式(BSI)图像传感器的一些实施例的截面图。
图1B示出了包括具有凸形下表面的滤色器的BSI图像传感器的一些实施例的截面图。
图1C示出了包括具有平坦下表面的滤色器的BSI图像传感器的一些实施例的截面图。
图2A示出了包括具有凹形下表面的滤色器的BSI图像传感器的一些实施例的射线图。
图2B示出了包括具有凸形下表面的滤色器的BSI图像传感器的一些实施例的射线图。
图3示出了包括具有弧形下表面的滤色器的BSI图像传感器的一些实施例的截面图。
图4示出了用于制造包括具有弧形下表面的滤色器的BSI图像传感器的方法的一些实施例的流程图。
图5至图11、图12A和图12B以及图13A和图13B示出了处于制造的各个阶段中的BSI图像传感器的一些实施例的一系列截面图。
图14A至图14C示出了显示设计参数对于光学性能和隔离的影响的图表的一些实施例。
具体实施方式
本发明提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述例如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
背照式(BSI)图像传感器通常包括布置在集成电路的半导体衬底内的像素传感器。像素传感器布置在集成电路的背侧与集成电路的背照式(BEOL)金属化堆叠件之间。与像素传感器对应的微透镜和滤色器堆叠在集成电路的背侧上并且位于对应的像素传感器上方。滤色器被配置为选择性地将指定波长的辐射传输至对应的像素传感器，并且微透镜被配置为将入射辐射(例如，光子)聚焦在滤色器上。
堆叠栅格通常布置在集成电路的背侧上。堆叠栅格包括金属栅格和金属栅格上面的介电栅格。围绕与像素传感器对应的金属栅格开口横向布置金属栅格。利用将介电栅格与金属栅格垂直间隔开的覆盖层来填充金属栅格开口。围绕与像素传感器对应的并且具有平坦下表面的介电栅格开口横向布置介电栅格。利用滤色器来填充介电栅格开口。介电栅格被配置为引导或以其他方式通过全内反射将进入滤色器的辐射朝向像素传感器聚焦。然而，在到达介电栅格开口的平坦下表面之后，辐射会发散(例如，通过折射)。这种发散会增大相邻的像素传感器之间的串扰并且降低光学性能。此外，堆叠栅格需要仔细控制设计参数，以实现合适的光学性能和隔离。
鉴于以上所述，本发明涉及包括具有用于聚焦辐射的弧形下表面的介电栅格开口的BSI图像传感器以及用于制造BSI图像传感器的方法。在一些实施例中，BSI图像传感器包括布置在半导体衬底内的像素传感器。金属栅格布置在半导体衬底上方，并且介电栅格布置在金属栅格上方。金属栅格和介电栅格分别限定位于像素传感器上面的金属栅格开口和介电栅格开口的侧壁。覆盖层布置在金属栅格与介电栅格之间，并且填充金属栅格开口。此外，覆盖层限定介电栅格开口的弧形下表面。滤色器布置在介电栅格开口中，并且微透镜布置在滤色器上方。滤色器的折射率与覆盖层的折射率不同。
滤色器和覆盖层的不同的折射率，以及介电栅格开口的弧形下表面，将进入滤色器并且撞击在弧形下表面上的辐射朝向像素传感器聚焦。在一定程度上，弧形下表面用作透镜。通过朝向像素传感器聚焦辐射，减少了相邻的像素传感器之间的串扰并且提高了光学性能。此外，可以通过蚀刻工艺调整有利地实现弧形下表面而不需要附加的处理步骤。
此外，本发明涉及具有仔细控制的设计参数以用于提高光学性能和隔离的BSI图像传感器。在一些实施例中，BSI图像传感器包括布置在半导体衬底内的像素传感器。金属栅格布置在半导体衬底上方，并且介电栅格布置在金属栅格上方。例如，介电栅格高度与金属栅格高度的比率可以介于约1.0至约8.0之间。此外，例如，介电栅格的下表面与介电栅格的侧壁之间的角度可以为约60°至约90°。在一些实施例中，例如，介电栅格的下表面与介电栅格的侧壁之间的角度可以小于约90°。金属栅格和介电栅格分别限定位于像素传感器上面的金属栅格开口和介电栅格开口的侧壁。下文中的至少一个：1)例如，顶部介电栅格宽度与顶部金属栅格宽度的比率可以介于约0.1至约2.0之间；2)顶部介电栅格宽度与金属栅格开口宽度的比率可以介于约0.1至约0.9之间。覆盖层布置在金属栅格与介电栅格之间，并且限定介电栅格开口的下表面。例如，堆叠栅格结构高度与金属栅格开口宽度的比率可以为约0.5至约2.0，其中堆叠栅格结构包括介电栅格和金属栅格以及覆盖层。
有利地，通过控制设计参数，可以提高光学性能和光学隔离。例如，这种设计参数可以包括堆叠栅格结构高度、金属栅格高度、介电栅格高度、金属栅格开口宽度、金属栅格宽度和介电栅格宽度中的一个或多个。可以通过减少串扰、最低亮度来提高光学性能和光学隔离，以实现为约10的信号-噪声比率(SNR)(即，SNR-10)、量子效率(QE)等。
参考图1A，提供BSI图像传感器的一些实施例的截面图100A。BSI图像传感器包括半导体衬底102和在半导体衬底102内通常布置为行和/或列的像素传感器104。像素传感器104被配置为将入射辐射(例如，光子)转换为电信号。在一些实施例中，像素传感器104包括对应的光检测器106和对应的放大器(未示出)。例如，光检测器106可以是光电二极管，并且例如，放大器可以是晶体管。例如，光电二极管可以包括半导体衬底102内的具有第一掺杂类型(例如，n型掺杂)的对应的第一区域(未示出)，和半导体衬底102内的第一区域上面的具有与第一掺杂类型不同的第二掺杂类型(例如，p型掺杂)的对应的第二区域(未示出)。
抗反射涂层(ARC)108和/或缓冲层110沿着半导体衬底102的上表面112布置在半导体衬底102上方。在存在ARC 108和缓冲层110两者的实施例中，缓冲层110通常布置在ARC 108上方。例如，ARC 108可以是有机聚合物或金属氧化物。例如，缓冲层110可以是诸如二氧化硅的氧化物。ARC 108和/或缓冲层110将半导体衬底102与半导体衬底102上面的堆叠栅格113垂直间隔开。
堆叠栅格113包括金属栅格114和金属栅格114上面的介电栅格116。金属栅格114和介电栅格116分别限定与像素传感器104对应的金属栅格开口118和介电栅格开口120A的侧壁，并且被配置为限制和引导进入开口118、120A朝向像素传感器104的辐射。通常，金属和/或介电栅格开口118、120A至少部分地位于对应的像素传感器104上面。在一些实施例中，如图所示，金属栅格开口118和/或介电栅格开口120A的中心对准在对应的像素传感器104的中心的上方。在可选实施例中，金属栅格开口118和/或介电栅格开口120A的中心横向偏移或偏离于对应的像素传感器104的中心。金属栅格开口118具有基本平坦的下表面122，该下表面可以由ARC 108和/或缓冲层110来限定。介电栅格开口120A具有弧形下表面。弧形下表面被配置为具有取决于滤色器(之后描述)和下面的覆盖层(之后描述)的折射率的曲率。例如，例如图1A所示，如果滤色器具有比覆盖层大的折射率，介电栅格开口120A将具有凹形下表面124A。
金属栅格114和介电栅格116分别布置在堆叠在ARC 108和/或缓冲层110上方的金属栅格层和介电栅格层126、128内。金属栅格114布置在ARC108和/或缓冲层110上面的金属栅格层126内。例如，金属栅格层126可以是钨、铜或铝铜。介电栅格116布置在堆叠在金属栅格层126上方的介电栅格层128内。在一些实施例中，介电栅格116还布置在介电栅格层128下面的蚀刻停止层130和/或一些其他的层(例如，一个或多个附加的介电栅格层)内。例如，介电栅格层128可以是诸如二氧化硅的氧化物。例如，蚀刻停止层130可以是诸如氮化硅的氮化物。
覆盖层132A布置在金属栅格层126上方并且介于金属栅格层126与介电栅格层128之间。覆盖层132A将介电栅格116与金属栅格114间隔开并且填充金属栅格开口118。此外，覆盖层132A限定介电栅格开口120A的凹形下表面124A，并且在一些实施例中，部分限定介电栅格开口120A的侧壁。覆盖层132A是诸如二氧化硅的电介质。在一些实施例中，覆盖层132A是或者包括与缓冲层110和/或介电栅格层128相同的材料。例如，在没有蚀刻停止层130的一些实施例中，覆盖层132A和介电栅格层128具有相同的分子结构和/或与连续的层(例如，单次沉积形成的层)的不同区域对应。
与像素传感器104对应的滤色器134A、136A、138A布置在介电栅格开口120A中，以填充介电栅格开口120A。滤色器134A、136A、138A通常具有与介电栅格层128的上表面142近似共面的平坦的上表面140。滤色器134A、136A、138A被指定对应的辐射的颜色或波长，并且被配置为将与指定的颜色或波长对应的辐射传输至对应的像素传感器104。通常，滤色器134A、136A、138A在红色、绿色与蓝色之间交替分配，使得滤色器134A、136A、138A包括红滤色器134A、绿滤色器136A和蓝滤色器138A。在一些实施例中，根据拜耳马赛克(Bayer mosaic)，滤色器指定在红、绿与蓝光之间可选择地分配。滤色器134A、136A、138A具有第一材料，第一材料的折射率大于在介电栅格开口120A的凹形下表面124A处邻接第一材料的第二材料的折射率。通常，第二材料是覆盖层132A和/或介电栅格层128的材料。
与像素传感器104对应的微透镜144布置在滤色器134A、136A、138A和像素传感器104上方。微透镜144的中心通常与像素传感器104的中心对准，但是微透镜144的中心可以横向偏移或偏离于像素传感器104的中心。微透镜144被配置为朝向像素传感器104聚焦入射辐射(例如，光)。在一些实施例中，微透镜144具有被配置为朝向滤色器134A、136A、138A和/或像素传感器104聚焦辐射的凸形上表面146。
在操作中，介电栅格开口120A的凹形下表面124A作用透镜，以将辐射聚焦或聚集在对应的像素传感器104上。进入滤色器134A、136A、138A并且撞击在介电栅格开口120A的凹形下表面124A上的辐射可以以比入射角度大的折射角度朝向金属栅格114折射。当撞击在金属栅格114上时，辐射可以朝向像素传感器104反射。例如，假设光线148A进入滤色器136A、朝向对应的介电栅格开口的凹形下表面从滤色器136A的侧壁反射，以及以入射角度θ1撞击在凹形下表面上。此外，假设滤色器136A具有折射率n1，并且覆盖层132A具有折射率n2。在这种情况下，由于n1大于n2，θ2大于θ1并且可以根据斯涅尔定律如下计算。
有利地，将辐射聚焦或聚集在像素传感器104上减少了相邻的像素传感器之间的串扰并且提高了光学性能。
参考图1B，提供了BSI图像传感器的其他的实施例的截面图100B。BSI图像传感器包括布置在覆盖层132B上方的介电栅格116。介电栅格116限定位于对应的像素传感器104上面的介电栅格开口120B的侧壁，并且覆盖层132B限定介电栅格开口120B的凸形下表面124B。与像素传感器104对应的滤色器134B、136B、138B布置在介电栅格开口120B中，以填充介电栅格开口120B。滤色器134B、136B、138B具有第一材料，第一材料的折射率小于在介电栅格开口120B的凸形下表面124B处邻接第一材料的第二材料的折射率。通常，第二材料是覆盖层132B和/或介电栅格层128的材料。
在操作中，介电栅格开口120B的凸形下表面124B用作透镜，以将辐射聚焦或聚集在对应的像素传感器104上。进入滤色器134B、136B、138B并且撞击在介电栅格开口120B的凸形下表面124B上的辐射可以以比入射角度θ1小的折射角度θ2朝向像素传感器104折射。例如，假设光线148B进入滤色器136B、朝向对应的介电栅格开口的凸形下表面从滤色器136B的侧壁反射、以及以入射角度θ1撞击在凸形下表面上。此外，假设滤色器136B具有折射率n1，并且覆盖层132B具有折射率n2。在这种情况下，由于n1小于n2，θ2小于θ1并且可以根据斯涅尔定律计算。有利地，将辐射聚焦或聚集在像素传感器104上减少了相邻的像素传感器之间的串扰并且提高了光学性能。
上述实施例涉及具有弧形下表面的介电栅格开口。然而，在一些实施例中，介电栅格开口具有平坦的下表面。在这种实施例中，对于实现合适的光学性能和光学隔离来说，对于设计参数的提高的控制是重要的。例如，这种设计参数可以包括栅格高度、金属栅格开口宽度和顶部宽度的一个或多个。
参考图1C，提供了BSI图像传感器的其他的实施例的截面图100C。BSI图像传感器包括半导体衬底102上面的堆叠栅格结构150。堆叠栅格结构150包括通过ARC 108和/或缓冲层110与半导体衬底102垂直间隔开的堆叠栅格113。ARC 108和/或缓冲层110布置在堆叠栅格113与半导体衬底102之间，通常，缓冲层110位于ARC 108上面。在一些实施例中(如图所示)，堆叠栅格结构150具有高度HSG，并且包括缓冲层110。
堆叠栅格113包括金属栅格114和金属栅格114上面的介电栅格116。金属栅格114具有高度HMG，并且介电栅格具有高度HDG。在一些实施例中，介电栅格高度HDG与金属栅格高度HMG的比率(即，HDG/HMG)为约1.0至约8.0。例如，比率HDG/HMG可以为约1.0至约3.0、约3.0至约6.0或约6.0至约8.0。金属和介电栅格114、116分别限定与布置在半导体衬底102中的像素传感器104对应的金属和介电栅格开口118、120C的侧壁。金属栅格开口118具有下部宽度WMGO，并且介电栅格开口120C具有通常是平坦的下表面124C。在一些实施例中，堆叠栅格结构高度HSG与金属栅格开口宽度WMGO(即，HSG/WMGO)为约0.5至约2.0。例如，比率HSG/WMGO可以为约0.5至约1或约1.0至约2.0。金属和介电栅格114、116被配置为限制和引导朝向对应的像素传感器104进入金属和介电栅格开口118、120C的辐射。金属和介电栅格114、116分别由多个重叠的金属和介电栅格部分152、154构成。
金属和介电栅格部分152、154是环形的，诸如正方形或长方形，并且具有相对于对应的下表面的侧壁倾斜角度Φ、θ。在一些实施例中，介电栅格侧壁倾斜角度θ为约60°至约90°。例如，介电栅格侧壁倾斜角度θ可以为约70°至约80°。此外，金属和介电栅格部分152、154与金属和介电栅格开口118、120C对应并且横向围绕对应的金属和介电栅格开口118、120C。金属栅格部分152具有顶部宽度WMG，并且介电栅格部分154具有顶部宽度WDG。顶部宽度WMG、WDG从对应的栅格部分152、154的内部侧壁跨越至对应的栅格部分152、154的外部侧壁(前面说过栅格部分152、154是环形的)。在一些实施例中，介电栅格部分宽度WDG与金属栅格部分宽度WMG的比率(即，WDG/WMG)为约0.1至约2.0。例如，比率WDG/WMG可以为约0.1至约1.0或约1.0至约2.0。此外，在一些实施例中，介电栅格部分宽度WDG与金属栅格开口宽度WMGO(即，WDG/WMGO)的比率为约0.1至约0.9。例如，比率WDG/WMGO可以为约0.1至约0.5或约0.5至约0.9。
堆叠栅格结构150的覆盖层132C布置在金属栅格114与介电栅格116之间，以限定介电栅格开口120C的下表面124C。此外，与像素传感器104对应的滤色器134C、136C、138C布置在介电栅格开口120C中，以至少部分填充介电栅格开口120C。滤色器134C、136C、138C具有与介电栅格116不同的折射率，并且具有高度HCF。在一些实施例中，介电栅格高度HDG与滤色器高度HCF的比率(即，HDG/HCF)为约0.1至约2.0。例如，比率HDG/HCF可以为约0.1至约1.0或约1.0至约2.0。
有利地，通过控制设计参数，可以提高光学性能和光学隔离(例如，通过减少串扰、SNR-10等)。例如，这种设计参数可以包括堆叠栅格结构高度HSG、金属栅格高度HMG、介电栅格高度HDG、滤色器高度HCF、金属栅格开口宽度WMGO、金属栅格部分宽度WMG和介电栅格部分宽度WDG中的一个或多个。此外，尽管图1C的讨论涉及金属栅格开口宽度WMGO，但是应该理解，像素间距(例如，相邻的像素传感器的中心之间的横向距离)可以用来代替用于各种比率的金属栅格开口宽度WMGO。
参考图14A，提供图表1400A的一些实施例，以示出介电栅格高度HDG与滤色器高度HCF的比率(即，HDG/HCF)对于光学性能的影响。独立轴(independent axis)对应于比率和从约-0.1至约1.1的跨度。相关轴(dependent axis)对应于归一化的SNR-10或归一化的敏感度，这取决于图表1400A的哪一侧用作相关轴。在图表1400A的左侧上，相关轴对应于归一化的SNR-10和从约0.8至约1.15的跨度。在图表1400A的右侧，相关轴对应于归一化的敏感度和从约0.88至约1.02的跨度。
菱形标记和三角形标记在图表1400A上分别描绘归一化的SNR-10和归一化的敏感度，并且利用线将标记互连以使趋势更加清楚。通过虚线椭圆形来画出与比率的已知值对应的标记的界线。显然，随着比率从约0.1增大至约2，归一化的SNR-10有利地减小。此外，随着比率增大，归一化的敏感度有利地增大。期望介电栅格高度HDG与金属栅格高度HMG的比率(即，HDG/HMG)有与SNR-10和归一化的敏感度类似的趋势。
参考图14B，提供了图表1400B的一些实施例，以示出介电栅格部分宽度WDG与金属栅格开口宽度WMGO的比率(即，WDG/WMGO)对于归一化的SNR-10的影响。独立轴对应于比率和从约0.12至约0.16的跨度。相关轴对应于归一化的SNR-10和从约0.88至约1.00的跨度。
菱形标记和三角形标记在图表1400B上分别描绘介电栅格高度HDG与滤色器高度HCF的不同比率(例如，见图14A)，并且最佳拟合线贯穿在标记之间以使趋势更加清楚。菱形标记对应于介电栅格高度HDG与滤色器高度HCF的为约1.00的比率。三角形标记对应于介电栅格高度HDG与滤色器高度HCF的为约0.56的比率。显然，随着介电栅格部分宽度WDG与金属栅格开口宽度WMGO的比率从约0.125增大至约0.155，归一化的SNR-10增大。这是因为，随着介电栅格部分宽度WDG增大，更少的光进入滤色器134C、136C、138C，从而减少了信号和噪声。期望介电栅格部分宽度WDG与金属栅格部分宽度WMG的比率(即，WDG/WMG)有与SNR-10类似的趋势。因此，介电栅格部分宽度WDG与金属栅格开口宽度WMGO的比率优选为在0.1和0.9之间的范围内。
参考图14C，提供了图表1400C的一些实施例，以示出金属栅格开口宽度WMGO对于光学性能的影响。独立轴对应于以微米(μm)为单位的金属栅格开口宽度WMGO。相关轴对应于光学QE(作为百分比)或平均串扰(作为百分比)，这取决于图表1400C的哪一侧用作相关轴。在图表1400C的左侧上，相关轴对应于光学QE和从约45％至约75％的跨度。在图表1400C的右侧上，相关轴对应于平均串扰和从约15％至约40％的跨度。
菱形标记和三角形标记分别描绘在图表1400C上以用于平均串扰和光学QE，并且通过线来互连标记以使趋势更加清楚。显然，随着金属栅格开口宽度WMGO增大，平均串扰减小。此外，随着金属栅格开口宽度WMGO增大，光学QE增大。
参考图2A，提供了包括具有凹形下表面204的滤色器202的BSI图像传感器的一些实施例的射线图200A。如图所示，光线206平行地进入滤色器202并且撞击在凹形下表面204上。由于滤色器202的第一折射率大于下面的邻接层208的第二折射率，所以光线206远离对应的法线轴210折射至下面的靠近下面的像素传感器的焦点212(与凸透镜类似)。换句话说，滤色器202的相对于下面的层208的更高的折射率使光线206具有比对应的入射角度θ1大的折射角度θ2，从而将光线206朝向下面的像素传感器聚焦。与光线206不平行的并且进入滤色器202的其他的光线(未示出)如上所述折射并且相交于沿着焦平面214的其他的焦点，其中焦平面包括焦点212。
参考图2B，提供了包括具有凸形下表面218的滤色器216的BSI图像传感器的一些实施例的射线图200B。如图所示，光线220平行地进入滤色器216并且撞击在凸形下表面218上。由于滤色器216的第一折射率小于下面的邻接层222的第二折射率，所以光线220向着对应的法线轴224折射至下面的靠近下面的像素传感器的焦点226(与凸透镜类似)。换句话说，滤色器216的相对于下面的层222的较低的折射率使光线220具有比对应的入射角度θ1小的折射角度θ2，从而将光线220朝向下面的像素传感器聚焦。与光线220不平行的并且进入滤色器216的其他的光线(未示出)如上所述折射并且相交于沿着焦平面228的其他的焦点，其中焦平面包括焦点226。
参考图3，提供了BSI图像传感器的又一其他的实施例的截面图300。BSI图像传感器包括在集成电路302的半导体衬底102中布置为行和列的像素传感器104的阵列，该集成电路302的半导体衬底102介于集成电路302的背侧304与集成电路302的BEOL金属化堆叠件306之间。在一些实施例中，像素传感器104包括对应的光检测器106和放大器(未示出)。光检测器106被配置为将入射辐射(例如，光子)转换为电信号，并且例如，光检测器可以是光电二极管。
BEOL金属化堆叠件306位于半导体衬底102下面并且介于半导体衬底102与载体衬底308之间。BEOL金属化堆叠件306包括堆叠在层间介电(ILD)层314内的多个金属化层310、312。BEOL金属化堆叠件306的一个或多个接触件316从金属化层310延伸至像素传感器104。此外，BEOL金属化堆叠件306的一个或多个通孔318在金属化层310、312之间延伸，以互连金属化层310、312。例如，ILD层314可以是低k电介质(即，介电常数小于3.9的电介质)或氧化物。例如，金属化层310、312、接触件316和通孔318可以是诸如铜或铝的金属。
沿着集成电路302的背侧304布置ARC 108和/或缓冲层110，并且堆叠栅格113布置在ARC 108和/或缓冲层110上方。堆叠栅格113包括金属栅格114和金属栅格114上面的介电栅格116。金属栅格114和介电栅格116分别布置在堆叠在ARC 108和/或缓冲层110上方的金属和介电栅格层126、128内。在一些实施例中，介电栅格116还布置在介电栅格116的介电栅格层128下面的蚀刻停止层130内。此外，金属栅格114和介电栅格116分别限定与像素传感器104对应的金属栅格开口118和介电栅格开口120的侧壁。金属栅格开口118具有基本平坦的下表面122，该下表面由ARC 108和/或缓冲层110限定，而介电栅格开口120具有弧形下表面124。弧形下表面124可以是凹形(例如，如图所示，并且如图1中描述的)或凸形(例如，如图1B中所描述的)。
覆盖层132布置在金属栅格114上方并且介于金属栅格层126与介电栅格层128之间。此外，与像素传感器104对应的滤色器134、136、138和微透镜144位于对应的像素传感器104上方。滤色器134、136、138填充介电栅格开口120，并且微透镜144掩蔽滤色器134、136、138，以将光聚焦至滤色器134、136、138内。
参考图4，是用于制造包括具有弧形下表面的滤色器的BSI图像传感器的方法的一些实施例的流程图400。
在步骤402中，提供具有布置在集成电路的半导体衬底中的像素传感器的集成电路，该半导体衬底介于集成电路的背侧与集成电路的BEOL金属化堆叠件之间。
在步骤404中，在背侧上方形成ARC，在ARC上方形成缓冲层，并且在缓冲层上方形成金属栅格层。
在步骤406中，对金属栅格层执行第一蚀刻，以形成金属栅格。金属栅格限定与像素传感器对应的金属栅格开口的侧壁。
在步骤408中，覆盖层形成在金属栅格上方并且填充金属栅格开口。
在步骤410中，对覆盖层执行化学机械抛光(CMP)，以平坦化覆盖层的上表面。
在步骤412中，在覆盖层上方形成蚀刻停止层，并且在蚀刻停止层上方形成介电栅格层。
在步骤414中，对介电栅格层执行至蚀刻停止层的第二蚀刻，以形成介电栅格。介电栅格限定与像素传感器对应的介电栅格开口。
在步骤416中，对于蚀刻停止层执行第三蚀刻，以去除蚀刻停止层的在介电栅格开口中的暴露区域。
在步骤418中，对于覆盖层执行第四蚀刻，以弯曲介电栅格开口的下表面。
在步骤420中，形成填充介电栅格开口的滤色器，该滤色器的折射率与覆盖层的折射率不同。有利地，不同的折射率与介电栅格开口的弧形下表面相结合，将辐射朝向下面的像素传感器聚焦。这有利地减少了靠近介电栅格的下表面辐射的分散，并且减少了相邻的像素传感器之间的串扰。此外，这有利地提高了光学性能。
在步骤422中，在滤色器上方形成微透镜。
尽管本文将通过流程图400描述的方法示出和描述为一系列步骤或事件，但是应该理解，这种步骤或事件的示出的顺序不应该被解释为限制的意思。例如，一些步骤可以以不同的顺序出现和/或与除了本文示出和/或描述的步骤或事件之外的其他的步骤或事件同时出现。此外，并不要求所有示出的步骤都用于实施本文描述的一个或多个方面或实施例，并且可以在一个或多个分离的步骤和/或阶段中进行本文描述的一个或多个步骤。
在一些可选实施例中，第二和第三蚀刻，和/或第三和第四蚀刻可以一起执行(例如，利用共同的蚀刻剂)。此外，在一些实施例中，可以省略蚀刻停止层和步骤416。在这种实施例中，第二蚀刻可以是基于时间的并且使用已知的蚀刻速率。而且，在一些可选实施例中，覆盖层和介电栅格层可以对应于共用层的不同区域。在这种实施例中，可以省略步骤408、410、412。代替步骤408、410、412，共用层可以形成(例如，利用单次沉积)在金属栅格上方并且填充金属栅格开口。此外，可以对共用层执行CMP，以平坦化共用层的上表面，并且可以执行步骤414至422。此外，在一些实施例中，可以省略第四蚀刻。
参考图5至图11、图12A和图12B以及图13A和图13B，提供了处于制造的各个阶段中的BSI图像传感器的一些实施例的截面图，以说明图4的方法。尽管关于方法描述了图5至图11、图12A和图12B以及图13A和图13B，但是应该理解，图5至图11、图12A和图12B以及图13A和图13B公开的结构不限于该方法，并且可以作为独立于该方法的结构而单独存在。类似地，尽管关于图5至图11、图12A和图12B以及图13A和图13B描述了该方法，但是应该理解，该方法不限于图5至图11、图12A和图12B以及图13A和图13B所公开的结构，并且可以独立于图5至图11、图12A和图12B以及图13A和图13B公开的结构而单独存在。
图5示出了对应于步骤402的一些实施例的截面图500。如图所示，提供了具有布置在衬底102内的像素传感器104的半导体衬底102。在一些实施例中，半导体衬底102是集成电路的一部分，并且像素传感器104布置在集成电路的背侧(例如，半导体衬底102的上表面112)与集成电路的BEOL金属化堆叠件(未示出)之间。像素传感器104包括光检测器106，诸如光电二极管。例如，半导体衬底102可以是块状半导体衬底或绝缘体上硅(SOI)衬底。
图6示出了对应于步骤404的一些实施例的截面图600。如图所示，ARC 108和/或缓冲层110按照顺序堆叠形成在半导体衬底102上方。此外，金属栅格层126’形成在ARC 108和/或缓冲层110上方。可以通过诸如旋涂或汽相沉积的沉积技术依次顺序形成ARC 108、缓冲层110和金属栅格层126’。例如，ARC 108可以由有机聚合物或金属氧化物形成。例如，缓冲层110可以由诸如二氧化硅的氧化物形成。例如，金属栅格层126’可以由钨、铜、铝或铝铜形成。
图7示出了对应于步骤406的一些实施例的截面图700。如图所示，对金属栅格层126’执行第一蚀刻，第一蚀刻穿过像素传感器104上面的区域，至ARC 108和/或缓冲层110。第一蚀刻形成了限定与像素传感器104对应的金属栅格开口118的侧壁的金属栅格114。通常，金属栅格开口118至少部分地位于对应的像素传感器104上面。
用于执行第一蚀刻的工艺可以包括形成掩蔽金属栅格层126’的与金属栅格114对应的区域的第一光刻胶层702。然后，根据第一光刻胶层702的图案将蚀刻剂704应用于金属栅格层126’，从而限定金属栅格114。蚀刻剂704可以相对于ARC 108和/或缓冲层110对金属栅格层126’具有选择性。此外，例如，蚀刻剂704可以是干蚀刻剂。在应用蚀刻剂704之后，可以去除或以其他方式剥除第一光刻胶层702。
图8示出了对应于步骤408的一些实施例的截面图800。如图所示，覆盖层132’形成在金属栅格114和剩余的金属栅格层126上方，并且填充金属栅格开口118。例如，覆盖层132’可以由诸如氧化物的电介质形成，和/或例如，可以由与缓冲层110的相同的材料形成。此外，例如，可以使用诸如旋涂或汽相沉积的沉积技术来形成覆盖层132’。
图9示出了对应于步骤410和412的一些实施例的截面图900。如图所示，对覆盖层132’执行CMP至剩余的金属栅格层126上方的点，从而导致基本平坦的上表面902。仍如图所示，蚀刻停止层130’和介电栅格层128’按照顺序堆叠形成在剩余的覆盖层132”上方。例如，可以使用诸如汽相沉积的沉积技术来形成蚀刻停止层130’和介电栅格层128’。例如，蚀刻停止层130’可以由诸如氮化硅的氮化物形成。例如，介电栅格层128’可以由二氧化硅形成，和/或例如，由与剩余的覆盖层132”相同的材料形成。在可选实施例中，可以省略蚀刻停止层130’。
图10示出了对应于步骤414的一些实施例的截面图1000。如图所示，对介电栅格层128’执行第二蚀刻，第二蚀刻穿过像素传感器104上面的区域，至蚀刻停止层130’。第二蚀刻形成了限定与像素传感器104对应的介电栅格开口120’的侧壁的介电栅格116’。通常，介电栅格开口120’至少部分地位于对应的像素传感器104上面。
用于执行第二蚀刻的工艺可以包括形成掩蔽介电栅格层128’的与介电栅格116’对应的区域的第二光刻胶层1002。然后，根据第二光刻胶层1002的图案将蚀刻剂1004应用于介电栅格层128’，从而限定介电栅格116’。蚀刻剂1004可以相对于蚀刻停止层130’对介电栅格层128’具有选择性。此外，例如，蚀刻剂1004可以是干蚀刻剂。在应用蚀刻剂1004之后，可以去除或以其他方式剥除第二光刻胶层1002。
图11示出了对应于步骤416的一些实施例的截面图1100。如图所示，对蚀刻停止层130’执行第三蚀刻，第三蚀刻穿过介电栅格开口120’中暴露的区域，至剩余的覆盖层132”。第三蚀刻去除了蚀刻停止层130’的位于介电栅格开口120’中的区域。例如，用于执行第三蚀刻的工艺可以包括将蚀刻剂1102应用于蚀刻停止层130’。蚀刻剂1102可以相对于介电栅格层128和/或剩余的覆盖层132”对蚀刻停止层130’具有选择性。此外，例如，蚀刻剂1102可以是湿蚀刻剂。
图12A和图12B示出了对应于步骤418、420和422的一些实施例的截面图1200A和1200B。这些实施例涉及具有凹形下表面的介电栅格开口。
如图12A所示，对于剩余的覆盖层132”执行第四蚀刻，第四蚀刻穿过剩余的覆盖层132”的暴露的区域，以形成剩余的介电栅格开口120”的凹形下表面124A。例如，用于执行第四蚀刻的工艺可以包括将一种或多种蚀刻剂1202应用于剩余的覆盖层132”，通过调整诸如蚀刻速率的蚀刻参数来限定凹形下表面124A。例如，由于可以调整蚀刻参数，所以剩余的覆盖层132”在剩余的介电栅格开口120”的中心处比在剩余的介电栅格开口120”的边缘处蚀刻地更快。一种或多种蚀刻剂1202可以相对于剩余的蚀刻停止层130对剩余的覆盖层132”具有选择性，和/或例如，该一种或多种蚀刻剂可以是湿蚀刻剂或干蚀刻剂。由于穿过剩余的介电栅格开口120”应用一种或多种蚀刻剂1202，并且剩余的介电栅格层128和剩余的覆盖层132”可以是相同的材料，所以一种或多种蚀刻剂1202会腐蚀剩余的介电栅格开口120”的侧壁。
在可选实施例中，可以用其他的方法来代替第四蚀刻以形成凹形下表面124A。在一些这种可选实施例中，可以通过回流工艺(例如，伺服控制的回流工艺)来形成凹形下表面124A。在其他的这种可选实施例中，可以通过具有诸如沉积速率的沉积参数的沉积来形成凹形下表面124A，调整沉积参数以限定凹形下表面124A。例如，由于可以调整沉积参数，所以剩余的介电栅格开口120”的中心处的沉积速率比剩余的介电栅格开口120”的边缘处慢。这种沉积物可以被视为第二覆盖层和/或剩余的第二覆盖层132”的延伸。
如图12B所示，与像素传感器104对应的滤色器134A、136A、138A形成在对应的像素传感器104的剩余的介电栅格开口120A中，通常上表面140与剩余的介电栅格层128的上表面142近似齐平。滤色器134A、136A、138A被指定对应的辐射的颜色或波长(例如，根据拜耳滤镜马赛克)，并且由被配置为将指定颜色或波长的辐射传输至对应的像素传感器104的材料形成。此外，滤色器134A、136A、138A由折射率比剩余的覆盖层132A和/或邻接和位于凹形下表面124A下面的任何其他的材料大的材料形成。用于形成滤色器134A、136A、138A的工艺可以包括：对于每一个不同的滤色器的指定，形成滤色器层并且图案化滤色器层。可以形成滤色器层，以填充剩余的介电栅格开口120A并且覆盖剩余的介电栅格层128。然后，在图案化滤色器层之前，可以平坦化(例如，通过CMP)和/或回蚀刻滤色器层至与剩余的介电栅格层128的上表面142约齐平。
还如图12B所示，与像素传感器104对应的微透镜144形成在与像素传感器104对应的滤色器134A、136A、138A上方。用于形成微透镜144的工艺可以包括在滤色器134A、136A、138A之上形成(例如，通过旋涂方法或沉积工艺)微透镜层。此外，可以在微透镜层之上图案化具有弧形上表面的微透镜模板。然后根据微透镜模板来选择性地蚀刻微透镜层，以形成微透镜144。
图13A和图13B示出了对应于步骤418、420和422的其他的实施例的截面图1300A、1300B。这些实施例涉及具有凸形下表面的介电栅格开口。
例如图13A所示，对于剩余的覆盖层132”执行第四蚀刻，第四蚀刻穿过剩余的覆盖层132”的暴露的区域，以形成剩余的介电栅格开口120”的凸形下表面124B。例如，用于执行第四蚀刻的工艺可以包括将一种或多种蚀刻剂1302应用于剩余的覆盖层132”，通过调整蚀刻参数来限定凸形下表面124B。例如，由于可以调整蚀刻参数，所以剩余的覆盖层132”在剩余的介电栅格开口120”的边缘处比在剩余的介电栅格开口120”的中心处蚀刻地更快。一种或多种蚀刻剂1302可以相对于剩余的蚀刻停止层130对剩余的覆盖层132”具有选择性，和/或例如，该一种或多种蚀刻剂可以是湿蚀刻剂或干蚀刻剂。
在可选实施例中，可以用其他的方法来代替第四蚀刻以形成凸形下表面124B。在一些这种可选实施例中，可以通过回流工艺来形成凸形下表面124B。在其他的这种可选实施例中，可以通过具有沉积参数的沉积来形成凸形下表面124B，调整沉积参数以限定凸形下表面124B。例如，由于可以调整沉积参数，所以剩余的介电栅格开口120”的边缘处的沉积速率比剩余的介电栅格开口120”的中心处慢。这种沉积物可以被视为第二覆盖层和/或剩余的第二覆盖层132”的延伸。
如图13B所示，与像素传感器104对应的滤色器134B、136B、138B形成在对应的像素传感器104的剩余的介电栅格开口120A中，通常上表面140与剩余的介电栅格层128的上表面142近似齐平。此外，滤色器134B、136B、138B由折射率比剩余的覆盖层132B和/或邻接并且位于凸形下表面124B下面的任何其他的材料小的材料形成。
还如图13B所示，与像素传感器104对应的微透镜144形成在对应的像素传感器104的滤色器134B、136B、138B上方。
因此，通过以上所述可以理解，本发明提供一种背照式(BSI)图像传感器，包括布置在半导体衬底内的像素传感器。金属栅格部分布置在像素传感器上方，金属栅格部分中具有金属栅格开口，其中金属栅格部分具有金属栅格高度。介电栅格部分布置在金属栅格部分上方，介电栅格部分中具有介电栅格开口，其中介电栅格部分具有介电栅格高度。介电栅格高度与金属栅格高度的比率介于约1.0至约8.0之间。
在其他的实施例中，本发明提供一种背照式(BSI)图像传感器，包括布置在半导体衬底内的像素传感器。金属栅格部分布置在像素传感器上方，金属栅格部分中具有金属栅格开口。金属栅格部分具有顶部金属栅格宽度并且金属栅格开口具有底部金属栅格开口宽度。介电栅格部分布置在金属栅格部分上方，介电栅格部分中具有介电栅格开口。介电栅格部分具有顶部介电栅格宽度，满足以下条件中的至少一个：顶部介电栅格宽度与顶部金属栅格宽度的比率介于约0.1至约2.0之间，和顶部介电栅格宽度与底部金属栅格开口宽度的比率介于约0.1至约0.9之间。
在另一实施例中，本发明提供了一种背照式(BSI)图像传感器，包括布置在半导体衬底内的像素传感器。金属栅格部分布置在像素传感器上方，金属栅格部分中具有金属栅格开口。金属栅格开口具有底部金属栅格开口宽度。介电栅格部分布置在金属栅格部分上方，介电栅格部分中具有介电栅格开口。堆叠栅格结构高度从半导体衬底与金属栅格部分之间延伸至介电栅格部分的上表面。堆叠栅格结构高度与底部金属栅格开口宽度的比率为约0.5至约2.0。
根据本发明的一些实施例，提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有金属栅格高度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有介电栅格高度；其中，所述介电栅格高度与所述金属栅格高度的比率介于约1.0至约8.0之间。
在上述BSI图像传感器中，还包括：滤色器，布置在所述介电栅格开口内并且具有滤色器高度；其中，所述介电栅格高度与所述滤色器高度的比率介于约0.1至约2.0之间。
在上述BSI图像传感器中，所述介电栅格高度与所述金属栅格高度的比率介于约3.0至约6.0之间。
在上述BSI图像传感器中，所述金属栅格部分和所述介电栅格部分分别具有顶部金属栅格宽度和顶部介电栅格宽度，并且所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率为约0.1至约2.0。
在上述BSI图像传感器中，所述介电栅格部分具有顶部介电栅格宽度，所述金属栅格开口具有底部金属栅格开口宽度，并且其中，所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率为约0.1至约0.9。
在上述BSI图像传感器中，还包括：覆盖层，布置在所述金属栅格部分上方以及所述金属栅格部分与所述介电栅格部分之间，并且限定所述介电栅格开口的平坦下表面。
在上述BSI图像传感器中，还包括：缓冲层，布置在所述半导体衬底上方以及所述半导体衬底与所述金属栅格部分之间；其中，堆叠栅格结构高度从所述缓冲层的下表面延伸至所述介电栅格部分的上表面，其中，所述金属栅格开口具有底部金属栅格开口宽度，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
在上述BSI图像传感器中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至约90度。
根据本发明的另一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有顶部金属栅格宽度，并且所述金属栅格开口具有底部金属栅格开口宽度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有顶部介电栅格宽度；其中，满足以下情形中的至少一个：所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率介于约0.1至约2.0之间；和所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率介于约0.1至约0.9之间。
在上述BSI图像传感器中，所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率介于约0.1至约2.0之间，并且所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率介于约0.1至约0.9之间。
在上述BSI图像传感器中，还包括：覆盖层，布置在所述金属栅格部分上方以及所述金属栅格部分与所述介电栅格之间，并且限定所述介电栅格开口的平坦下表面。
在上述BSI图像传感器中，还包括：滤色器，布置在所述介电栅格开口内并且具有滤色器高度；其中，所述介电栅格部分具有介电栅格高度，并且所述介电栅格高度与所述滤色器高度的比率介于约0.1至约2.0之间。
在上述BSI图像传感器中，还包括：缓冲层，布置在所述半导体衬底上方以及所述半导体衬底与所述金属栅格部分之间；其中，堆叠栅格结构高度从所述缓冲层的下表面延伸至所述介电栅格部分的上表面，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
在上述BSI图像传感器中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至约90度。
根据本发明的又一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格开口具有底部金属栅格开口宽度；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；其中，堆叠栅格结构高度从所述半导体衬底与所述金属栅格部分之间延伸至所述介电栅格部分的上表面，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
在上述BSI图像传感器中，还包括：覆盖层，布置在所述金属栅格部分上方以及所述金属栅格部分与所述介电栅格之间，并且限定所述介电栅格开口的平坦下表面。
在上述BSI图像传感器中，还包括：滤色器，布置在所述介电栅格开口内并且具有滤色器高度；其中，所述介电栅格部分具有介电栅格高度，并且其中，所述介电栅格高度与所述滤色器高度的比率介于约0.1至约2.0之间。
在上述BSI图像传感器中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至约90度。
根据本发明的又一些实施例，还提供了一种背照式(BSI)图像传感器，包括：像素传感器，布置在半导体衬底内；金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口；以及介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；其中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至小于约90度。
在上述BSI图像传感器中，还包括：覆盖层，布置在所述金属栅格上方以及所述金属栅格与所述介电栅格之间，并且限定所述介电栅格开口的平坦下表面。
在又一其他的实施例中，本发明提供了一种背照式(BSI)图像传感器，包括布置在半导体衬底内的像素传感器。金属栅格部分布置在像素传感器上方，金属栅格部分中具有金属栅格开口。介电栅格部分布置在金属栅格部分上方，介电栅格部分中具有介电栅格开口。介电栅格部分的下表面与介电栅格部分的侧壁之间的角度为约60°至小于90°。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
Claims (10)
1.一种背照式(BSI)图像传感器，包括：
像素传感器，布置在半导体衬底内；
金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有金属栅格高度；以及
介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有介电栅格高度；
其中，所述介电栅格高度与所述金属栅格高度的比率介于约1.0至约8.0之间。
2.根据权利要求1所述的BSI图像传感器，还包括：
滤色器，布置在所述介电栅格开口内并且具有滤色器高度；
其中，所述介电栅格高度与所述滤色器高度的比率介于约0.1至约2.0之间。
3.根据权利要求1所述的BSI图像传感器，其中，所述介电栅格高度与所述金属栅格高度的比率介于约3.0至约6.0之间。
4.根据权利要求1所述的BSI图像传感器，其中，所述金属栅格部分和所述介电栅格部分分别具有顶部金属栅格宽度和顶部介电栅格宽度，并且所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率为约0.1至约2.0。
5.根据权利要求1所述的BSI图像传感器，其中，所述介电栅格部分具有顶部介电栅格宽度，所述金属栅格开口具有底部金属栅格开口宽度，并且其中，所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率为约0.1至约0.9。
6.根据权利要求1所述的BSI图像传感器，还包括：
覆盖层，布置在所述金属栅格部分上方以及所述金属栅格部分与所述介电栅格部分之间，并且限定所述介电栅格开口的平坦下表面。
7.根据权利要求1所述的BSI图像传感器，还包括：
缓冲层，布置在所述半导体衬底上方以及所述半导体衬底与所述金属栅格部分之间；
其中，堆叠栅格结构高度从所述缓冲层的下表面延伸至所述介电栅格部分的上表面，其中，所述金属栅格开口具有底部金属栅格开口宽度，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
8.一种背照式(BSI)图像传感器，包括：
像素传感器，布置在半导体衬底内；
金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格部分具有顶部金属栅格宽度，并且所述金属栅格开口具有底部金属栅格开口宽度；以及
介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口，其中，所述介电栅格部分具有顶部介电栅格宽度；
其中，满足以下情形中的至少一个：
所述顶部介电栅格宽度与所述顶部金属栅格宽度的比率介于约0.1至约2.0之间；和
所述顶部介电栅格宽度与所述底部金属栅格开口宽度的比率介于约0.1至约0.9之间。
9.一种背照式(BSI)图像传感器，包括：
像素传感器，布置在半导体衬底内；
金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口，其中，所述金属栅格开口具有底部金属栅格开口宽度；以及
介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；
其中，堆叠栅格结构高度从所述半导体衬底与所述金属栅格部分之间延伸至所述介电栅格部分的上表面，并且其中，所述堆叠栅格结构高度与所述底部金属栅格开口宽度的比率为约0.5至约2.0。
10.一种背照式(BSI)图像传感器，包括：
像素传感器，布置在半导体衬底内；
金属栅格部分，布置在所述像素传感器上方，并且所述金属栅格部分中具有金属栅格开口；以及
介电栅格部分，布置在所述金属栅格部分上方，并且所述介电栅格部分中具有介电栅格开口；
其中，所述介电栅格部分的下表面与所述介电栅格部分的侧壁之间的角度为约60度至小于约90度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/713,172 US9991307B2 (en) | 2015-04-16 | 2015-05-15 | Stacked grid design for improved optical performance and isolation |
| US14/713,172 | 2015-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158891A true CN106158891A (zh) | 2016-11-23 |
| CN106158891B CN106158891B (zh) | 2019-07-05 |
Family
ID=57348242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510765521.0A Active CN106158891B (zh) | 2015-05-15 | 2015-11-11 | 用于提高光学性能和隔离的堆叠栅格设计 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106158891B (zh) |
| TW (1) | TWI662693B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427826A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 图像传感器的制造方法 |
| CN114079755A (zh) * | 2020-08-12 | 2022-02-22 | 爱思开海力士有限公司 | 图像感测装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11398512B2 (en) * | 2019-12-19 | 2022-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo-sensing device and manufacturing method thereof |
| TWI751867B (zh) * | 2020-12-29 | 2022-01-01 | 李學能 | 半導體裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273906A1 (en) * | 2011-04-28 | 2012-11-01 | Jeffrey Mackey | Dielectric barriers for pixel arrays |
| CN102893400A (zh) * | 2010-05-14 | 2013-01-23 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| CN104167420A (zh) * | 2013-05-16 | 2014-11-26 | 采钰科技股份有限公司 | 背照式cmos图像传感器及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050274871A1 (en) * | 2004-06-10 | 2005-12-15 | Jin Li | Method and apparatus for collecting photons in a solid state imaging sensor |
| KR100907156B1 (ko) * | 2007-10-22 | 2009-07-09 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| US7759755B2 (en) * | 2008-05-14 | 2010-07-20 | International Business Machines Corporation | Anti-reflection structures for CMOS image sensors |
| US8222710B2 (en) * | 2008-06-13 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sensor structure for optical performance enhancement |
| JP4880794B1 (ja) * | 2011-04-22 | 2012-02-22 | パナソニック株式会社 | 固体撮像装置とその製造方法 |
| US20140339615A1 (en) * | 2013-05-16 | 2014-11-20 | ViaEra Technologies Company Limited | Bsi cmos image sensor |
-
2015
- 2015-11-11 CN CN201510765521.0A patent/CN106158891B/zh active Active
- 2015-11-17 TW TW104137906A patent/TWI662693B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102893400A (zh) * | 2010-05-14 | 2013-01-23 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| US20120273906A1 (en) * | 2011-04-28 | 2012-11-01 | Jeffrey Mackey | Dielectric barriers for pixel arrays |
| CN104167420A (zh) * | 2013-05-16 | 2014-11-26 | 采钰科技股份有限公司 | 背照式cmos图像传感器及其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427826A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 图像传感器的制造方法 |
| CN109427826B (zh) * | 2017-08-22 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 图像传感器的制造方法 |
| CN114079755A (zh) * | 2020-08-12 | 2022-02-22 | 爱思开海力士有限公司 | 图像感测装置 |
| US11923388B2 (en) | 2020-08-12 | 2024-03-05 | SK Hynix Inc. | Image sensing device |
| CN114079755B (zh) * | 2020-08-12 | 2024-04-05 | 爱思开海力士有限公司 | 图像感测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158891B (zh) | 2019-07-05 |
| TWI662693B (zh) | 2019-06-11 |
| TW201640660A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057835B (zh) | 用于光聚焦的介电栅格底部轮廓 | |
| US11735618B2 (en) | Stacked grid design for improved optical performance and isolation | |
| CN105990383B (zh) | 用于降低背照式图像传感器中的串扰的复合栅格结构 | |
| US7078779B2 (en) | Enhanced color image sensor device and method of making the same | |
| US8093091B2 (en) | Photonic crystal-based lens elements for use in an image sensor | |
| US7683311B2 (en) | Photonic crystal-based filter for use in an image sensor | |
| CN105990384A (zh) | 减少背照式图像传感器中的串扰的复合栅格结构 | |
| US9362331B2 (en) | Method and system for image sensor and lens on a silicon back plane wafer | |
| US9853076B2 (en) | Stacked grid for more uniform optical input | |
| US10991739B2 (en) | Narrow band filter with high transmission | |
| KR102300877B1 (ko) | Bsi 이미지 센서에서 자기 정렬된 그리드들을 형성하는 방법 | |
| US10522579B2 (en) | Light blocking layer for image sensor device | |
| US20080159658A1 (en) | Image Sensor and Method for Manufacturing The Same | |
| US20190148430A1 (en) | Color filter uniformity for image sensor devices | |
| CN101494231A (zh) | 图像传感器及其制造方法 | |
| CN106158891A (zh) | 用于提高光学性能和隔离的堆叠栅格设计 | |
| CN101207146B (zh) | 图像传感器及其制造方法 | |
| CN113725240A (zh) | 半导体器件及其形成方法 | |
| US8119436B2 (en) | Image sensor having optical waveguide structure and method for manufacturing the same | |
| KR102616543B1 (ko) | 이미지 센서 디바이스용 차광층 | |
| US20240113149A1 (en) | Backside illuminated image sensor and manufacturing method thereof | |
| JP2011009311A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |