TWI751867B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI751867B
TWI751867B TW109146726A TW109146726A TWI751867B TW I751867 B TWI751867 B TW I751867B TW 109146726 A TW109146726 A TW 109146726A TW 109146726 A TW109146726 A TW 109146726A TW I751867 B TWI751867 B TW I751867B
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
semiconductor device
dielectric layer
semiconductor substrate
Prior art date
Application number
TW109146726A
Other languages
English (en)
Other versions
TW202226561A (zh
Inventor
李學能
Original Assignee
李學能
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 李學能 filed Critical 李學能
Priority to TW109146726A priority Critical patent/TWI751867B/zh
Priority to CN202110180113.4A priority patent/CN114695401A/zh
Priority to US17/203,759 priority patent/US11961854B2/en
Priority to KR1020210170988A priority patent/KR20220095113A/ko
Priority to JP2021201113A priority patent/JP2022104803A/ja
Application granted granted Critical
Publication of TWI751867B publication Critical patent/TWI751867B/zh
Publication of TW202226561A publication Critical patent/TW202226561A/zh
Priority to JP2024093000A priority patent/JP2024113132A/ja
Priority to KR1020240112549A priority patent/KR20240131965A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種半導體裝置,其包括介電層以及半導體基底。介電層具有凸出部或凹陷部。半導體基底包括依序堆疊在介電層上的第一型半導體層以及第二型半導體層。第一型半導體層設置在凸出部或凹陷部上。第一型半導體層的頂面及底面依據凸出部而凸出或依據凹陷部而凹陷。第二型半導體層的底面依據凸出部而凸出或依據凹陷部而凹陷。

Description

半導體裝置
本發明是有關於一種半導體裝置。
與電荷耦合元件(charge coupled device,CCD)相比,互補式金屬氧化物半導體影像感測器(complementary metal-oxide-semiconductor image sensor,CMOS image sensor,CIS)因具有低操作電壓、低功率消耗、高操作效率以及可進行隨機存取等優點,且同時具有可整合於目前的半導體技術以大量製造的優勢,因此應用範圍非常廣泛。
CIS的畫素感光元件主要是由PN二極體組成,而感光後所產生的影像信號強弱則是依照感光區的面積大小和入射光的光線強度而定。就目前市場廣泛應用的背側照明式(back-side illuminated,BSI)CIS而言,其電晶體、電容以及金屬線路層都建構在畫素感光元件的底層,因此BSI-CIS的畫素感光區的尺寸幾乎等於畫素的尺寸,使得感光靈敏度可大幅地提升。
本發明提供一種半導體裝置,可有效地提升半導體裝置照光所產生的電流量。
根據本發明的實施例,半導體裝置包括介電層以及半導體基底。介電層具有凸出部或凹陷部。半導體基底包括依序堆疊在介電層上的第一型半導體層以及第二型半導體層。第一型半導體層設置在凸出部或凹陷部上。第一型半導體層的頂面及底面依據凸出部而凸出或依據凹陷部而凹陷。第二型半導體層的底面依據凸出部而凸出或依據凹陷部而凹陷。
基於上述,本發明的實施例的半導體裝置可藉由在介電層中形成凸出部或凹陷部,以提升設置在介電層的凸出部或凹陷部上的多個半導體層之間的接面面積,使得半導體基底中感光元件或光電轉換結構照光所產生的電流得以提升。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本文中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附圖的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。
在附圖中,各圖式繪示的是特定實施例中所使用的方法、結構或材料的通常性特徵。然而,這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說,為了清楚起見,各膜層、區域或結構的相對尺寸、厚度及位置可能縮小或放大。
在下述實施例中,相同或相似的元件將採用相同或相似的標號,且將省略其贅述。此外,不同實施例中的特徵在沒有衝突的情況下可相互組合,且依本說明書或申請專利範圍所作之簡單的等效變化與修飾,皆仍屬本專利涵蓋的範圍內。
本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名不同元件或區別不同實施例或範圍,而並非用來限制元件數量上的上限或下限,也並非用以限定元件的製造順序或設置順序。此外,一元件/膜層設置在另一元件/膜層上(或上方)可涵蓋所述元件/膜層直接設置在所述另一元件/膜層上(或上方),且兩個元件/膜層直接接觸的情況;以及所述元件/膜層間接設置在所述另一元件/膜層上(或上方),且兩個元件/膜層之間存在一或多個元件/膜層的情況。
圖1至圖5分別是根據本發明的第一實施例至第五實施例的多個半導體裝置的示意圖,其中圖1、圖2、圖4以及圖5分別繪示出多個半導體裝置的局部剖面示意圖,且圖3繪示出半導體裝置的局部上視示意圖。
本發明實施例的半導體裝置可為具有感光元件或光電轉換結構的任何種類的裝置,如影像感測器或太陽能裝置,但不以此為限。感光元件或光電轉換結構可包括P型半導體層以及N型半導體層的堆疊層。在一些實施例中,感光元件或光電轉換結構還可包括本徵(intrinsic)半導體層,但不以此為限。以影像感測器為例,影像感測器可用於進行影像拍攝的各種高解析度或高畫素的電子裝置(例如照相機、行動電話、電腦等)中,且例如可達到全彩影像(full-color image)感測,但不以此為限。在一些實施例中,影像感測器可用於1200萬畫素或是6400萬畫素的電子裝置中,其中當影像感測器作為6400萬畫素的行動電話的相機時,每一畫素的尺寸可例如為1.4*1.4 μm 2或是0.7*0.7 μm 2,但不以此為限。
請參照圖1,第一實施例的半導體裝置1例如為影像感測器。以背側照明式互補式金屬氧化物半導體影像感測器為例,半導體裝置1可包括介電層100、半導體基底110、多個微透鏡120、多個彩色濾光片130、內連線結構140以及反射層150,但不以此為限。依據不同的需求,半導體裝置1可增加或減少一些元件或膜層。
介電層100的材料可包括氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、旋塗式玻璃(spin-on glass,SOG)、氟化矽玻璃(fluorinated silica glass,FSG)、碳摻雜氧化矽(例如SiCOH)、聚醯亞胺或其組合,但不以此為限。
介電層100可具有凹陷部A(介電層100的開口或凹陷區域)。凹陷部A的形成方式可以是任何方式,於此不多加限制。舉例來說,凹陷部A可透過微影蝕刻或雷射鑽孔等方式形成,但不以此為限。蝕刻可包括乾蝕刻、濕蝕刻或其組合。依據不同的設計或者形成方式,如圖1所示,凹陷部A的剖面形狀可為半圓形、倒梯形、四邊形(如長方形或正方形)或其他多邊形。半圓形不限於圓形的一半,而是泛指非完整的圓形。當凹陷部A的剖面形狀為多邊形時,凹陷部A的側壁面可包括斜面、縱面、曲面或其組合。斜面指的是側壁面與垂直方向Z的夾角不為0度且不為90度。縱面指的是側壁面與垂直方向Z的夾角為0度。曲面指的是側壁面具有弧度或曲率,且曲面的弧度或曲率不加以限制。在一些實施例中,可藉由等向性蝕刻(如乾蝕刻)或非等向性(如濕蝕刻)來控制側壁面的傾斜程度。在一些實施例中,可混用兩種蝕刻方式,使得側壁面具有一種或多種斜率或曲率。
此外,介電層100可包括多個凹陷部A。圖1示意性繪示出三個凹陷部A,但凹陷部A的數量可依需求(如影像感測器的解析度或畫素尺寸等)改變,而不以圖1顯示的為限。
凹陷部A從介電層100的頂面100a朝介電層100的底面100b延伸。在本實施例中,介電層100的頂面100a為介電層100面向半導體基底110的表面,而介電層100的底面100b為介電層100面向反射層150的表面。在一些實施例中,介電層100與反射層150接觸的表面可作為介電層100的底面100b。
凹陷部A的深度DA可小於或等於介電層100的厚度T100。凹陷部A的深度DA指的是介電層100的頂面100a至凹陷部A的最深處的距離。最深處可以是凹陷部A的中心,但凹陷部A的最深處可依設計或形成方式而改變,並不以圖1所顯示的為限。介電層100的厚度T100指的是介電層100的頂面100a至介電層100的底面100b的最大距離。當凹陷部A的深度DA小於介電層100的厚度T100,凹陷部A也可稱作盲孔(blind hole)。當凹陷部A的深度DA等於介電層100的厚度T100,凹陷部A也可稱作貫孔(via)。
半導體基底110設置在介電層100上。半導體基底110可由下列製成:合適的元素半導體,例如晶體矽、金剛石或鍺;合適的化合物半導體,例如砷化鎵、碳化矽、砷化銦或磷化銦;或者合適的合金半導體,例如碳化矽鍺、磷化鎵砷或磷化鎵銦。半導體基底110可為P型基底或N型基底。舉例來說,當半導體基底110是P型基底時,半導體基底110可以摻雜有P型摻雜劑(例如硼),當半導體基底110是N型基底時,半導體基底110可以摻雜有N型摻雜劑(例如磷或砷)。
半導體基底110可包括排列成陣列的多個感測畫素P。每一個感測畫素P可包括多個感光元件S。每一個感光元件S可包括一個第一型半導體層112以及一個第二型半導體層114,且每一個感光元件S可與一個以上(≥1)的凹陷部A重疊。圖1示意性繪示出每一個感測畫素P包括三個感光元件S,且每一個感光元件S與一個凹陷部A重疊。在此架構下,凹陷部A的尺寸(如長、寬或孔徑大小)例如小於或等於感光元件S的尺寸(如長、寬或直徑)。在其他實施例中,每一個感光元件S也可與多個凹陷部A重疊。
在每一個感光元件S中,第一型半導體層112以及第二型半導體層114依序堆疊在介電層100上。第一型半導體層112以及第二型半導體層114的其中一者可為P型半導體層,且第一型半導體層112以及第二型半導體層114的其中另一者可為N型半導體層。在其他實施例中,雖然未繪示出,但每一個感光元件S也可進一步包括設置在第一型半導體層112以及第二型半導體層114之間的本徵層。
第一型半導體層112設置在凹陷部A上,且第一型半導體層112的頂面112a及底面112b例如依據凹陷部A而凹陷。在本實施例中,第一型半導體層112的頂面112a為第一型半導體層112與第二型半導體層114接觸的表面,且第一型半導體層112的底面112b為第一型半導體層112與凹陷部A接觸的表面。
第二型半導體層114設置在第一型半導體層112上,且第二型半導體層114的底面114b例如依據凹陷部A而凹陷。另一方面,第二型半導體層114的頂面114a也可依據凹陷部A而凹陷。在一些實施例中,半導體基底110還可包括平坦層118,平坦層118設置在第二型半導體層114的頂面114a上,以提供多個彩色濾光片130平坦的設置面,但不以此為限。平坦層118的材料可包括有機絕緣材料、無機絕緣材料或其組合。也就是說,平坦層118可以是單層或複合層。在另一實施例中,雖然未繪示出,第二型半導體層114的頂面114a也可透過平坦化製程(如研磨製程)而形成較底面114b平坦的平面。在本實施例中,第二型半導體層114的頂面114a為第二型半導體層114與平坦層118接觸的表面,且第二型半導體層114的底面114b為第二型半導體層114與第一型半導體層112接觸的表面,其中第二型半導體層114的底面114b以及第一型半導體層112的頂面112a構成PN接面J。如圖1所示,電子以及電洞在PN接面J的附近形成空乏區(depletion region,參見點鍊線框起的區域)。
第一型半導體層112以及第二型半導體層114的形成方法可包括離子植入法。具體而言,當半導體基底110是P型基底時,可以將N型摻雜劑(例如磷或砷)摻雜到主動區中以形成N型井,並且在半導體基底110中所形成的PN接面J能夠執行影像感測功能。類似地,當半導體基底110是N型基底時,可將P型摻雜劑(例如硼)摻雜到主動區中以形成P型井。
由於第一型半導體層112以及第二型半導體層114設置在介電層100的凹陷部A上,因此凹陷部A的深度DA影響半導體基底110中PN接面J的凹陷程度(如PN接面J的曲率及/或形狀)。例如,凹陷部A的深度DA越深,第一型半導體層112的底面112b、頂面112a、第二型半導體層114的底面114b、頂面114a、PN接面J越凹陷,且與平坦的PN接面相比,PN接面J的面積(即第一型半導體層112與第二型半導體層114的接觸面積)越大。根據式1,PN接面的漂流電流“I”與PN接面的面積“A”呈正相關。換句話說,PN接面J的面積越大,所產生的電流越大、量子效率(Quantum efficiency,QE)越大,進而可有效地提升影像感測器的感光靈敏度。在一些實施例中,當感光元件S的尺寸甚小時,凹陷的PN接面的面積可為平坦的PN接面的面積的約
Figure 02_image001
倍。
Figure 02_image003
…………………… 式1 在式1中,q為電荷量,
Figure 02_image005
為每秒單位面積的光子數,當空乏區夠厚時,
Figure 02_image007
>>1。
在背側照明式互補式金屬氧化物半導體影像感測器的架構下,半導體基底110的第一面110a可稱為背面,而半導體基底110的第二面110b可稱為正面(或是主動面)。光線(或輻射)L入射至半導體基底110的背面(即,第一面110a),並經由背面(即,第一面110a)進入感光元件S,以進行影像感測功能。當在PN接面J施加逆向偏壓(reversed bias)時,PN接面J對入射光線L敏感。此時,感光元件S處於浮置高阻抗(floating high impedence)的狀態。在經過光照射一段時間之後,感光元件S可產生電流,而造成的壓差即為影像訊號。也就是說,感光元件S所接收或檢測到的光線L可被轉換成光電流(photo-current),進而可產生影像訊號輸出。
在一些實施例中,半導體基底110還可包括多個隔離結構116,以將多個感光元件S彼此隔離。詳細而言,多個隔離結構116在半導體基底110中定義多個主動區。隔離結構116由半導體基底110的頂面110a朝向半導體基底110的底面100b延伸。多個感光元件S分別形成在半導體基底110中所定義的多個主動區中。舉例來說,隔離結構116可包括深溝渠隔離(deep trench isolation,DTI)結構,以將多個感光元件S彼此隔離,使相鄰感光元件S之間的光訊號干擾可顯著降低。然而,在其他實施例中,隔離結構116也可包括淺溝渠隔離(shallow trench isolation,STI)結構、植入隔離(implant isolation)結構或其他隔離結構。
在一些實施例中,雖然未繪示出,但半導體裝置1也可包括位於半導體基底110的主動面(即,第二面110b)上的一個或多個畫素電晶體。舉例來說,畫素電晶體可包括轉移電晶體(transfer transistor),用以將感光元件S中產生的電荷轉移出感光元件S,以用以讀出。另外,畫素電晶體還可包括其他電晶體,例如源極跟隨器電晶體(source-follower transistor)、列選擇電晶體(row select transistor)或重置電晶體(reset transistor)等。
多個彩色濾光片130設置在半導體基底110上,且多個彩色濾光片130例如設置在平坦層118以及多個隔離結構116上,但不以此為限。此外,多個彩色濾光片130可分別對應於多個感光元件S設置。
彩色濾光片130允許傳輸具有特定波長範圍的光,同時阻擋波長超出特定範圍的光。舉例來說,多個彩色濾光片130可包括紅光濾光片R、綠光濾光片G及藍光濾光片B。紅光濾光片R允許紅色光線通過,使得紅色光線被位於紅光濾光片R下方的感光元件S接收。綠光濾光片G允許綠色光線通過,使得綠色光線被位於綠光濾光片G下方的感光元件S接收。藍光濾光片B允許藍色光線通過,使得藍色光線被位於藍光濾光片B下方的感光元件S接收。在本實施例中,半導體裝置1適於感測光波長落在可見光範圍的光線。然而,在其他實施例中,半導體裝置1也可用於感測光波長落在非可見光範圍的光線,如紅外光,但不以此為限。對應地,多個彩色濾光片130也可替換成阻擋紅外光以外光線通過的濾光片。
多個微透鏡120設置在多個彩色濾光片130上,且多個微透鏡120分別對應於多個彩色濾光片130設置。多個微透鏡120可構成微透鏡陣列(micro-lens array)。多個微透鏡120的中心點分別在垂直方向Z上與多個彩色濾光片130的中心點實質上對準。微透鏡120可用以將入射的光線L聚焦至感光元件S。當光線L透過微透鏡120折射後,光線L可實質上垂直入射至反射層150,而反射層150可再將光線L反射回感光元件S以提升光收集效率。由於光線L是近乎垂直入射,因此光線L不會反射至鄰近的其他感光元件S,可減少雜訊的干擾。
如圖1所示,內連線結構140設置在半導體基底110的主動面(即,第二面110b)上,且介電層100設置在內連線結構140與半導體基底110之間。內連線結構140電性耦接至多個感光元件S,使得從多個感光元件S產生的訊號可以被傳送到其他元件以進行處理。
在本實施例中,內連線結構140包括層間介電(interlayer dielectric,ILD)層142以及形成於層間介電層142中交替堆疊的多個線路層144。層間介電層142的材料可與介電層100的材料類似。舉例來說,層間介電層142的材料可包括氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗式玻璃、氟化矽玻璃、碳摻雜氧化矽、聚醯亞胺或其組合,但不以此為限。線路層144的材料可包括導電材料,例如金屬,但不以此為限。線路層144的層數例如是四層或五層,但不以此為限。在其他實施例中,內連線結構140可包括更多層或更少層的線路層144。具體來說,多個線路層144中最靠近半導體基底110的一者可為金屬一(metal one)層,而在垂直方向Z的反方向上堆疊在金屬一層上的線路層144可依序為金屬二(metal two)層、金屬三(metal three)層,依此類推。以五層線路層144為例,多個線路層144中最靠近半導體基底110的一者可為金屬一(metal one)層,多個線路層144中最遠離半導體基底110的一者可為金屬五(metal five)層。應用本實施例者亦可將多個線路層144中最靠近半導體基底110的一者設置在金屬五層,將多個線路層144中最遠離半導體基底110的一者設置在金屬一層,並依此類推。在本實施例中,由於內連線結構140設置於入光面(即,第一面110a)的相對側(即,第二面110b),也就是感光元件S的下方,因此內連線結構140不阻擋光線L照射於感光元件S上。
在本實施例中,反射層150設置在內連線結構140上,且介電層100設置在反射層150與半導體基底110之間。然而,在另一實施例中,反射層150也可設置在介電層100與半導體基底110之間。換句話說,也可先形成介電層100,然後再於介電層100上形成反射層150,但不以此為限。
反射層150可為片狀金屬層,反射層150在與半導體基底110平行的方向上連續地延伸,且多個感光元件S在反射層150上的正投影位在反射層150的範圍內。換句話說,從俯視方向(由上往下)觀看下,多個感光元件S可與反射層150重疊,使穿透感光元件S的光線L可被反射層150反射而再次照射至感光元件S。在本實施例中,反射層150可例如與多個線路層144中最靠近半導體基底110的一者(即金屬一層)在同一製程中形成。換句話說,反射層150可例如與多個線路層144中最靠近半導體基底110的一者(即金屬一層)位於同一層級,且反射層150與線路層144可包括相同材料(例如金屬)。需說明的是,此處為了清楚繪示反射層150,因此沒有繪示出與反射層150相同層級的線路層(即金屬一層)。
由於反射層150可在製作線路層144的同時一起形成,也就是可利用既有製程來製作反射層150,因此無須增加額外的製程步驟,可具有高製程相容性及不額外增加成本等優點。此外,由於反射層150可為金屬層,光線L在反射層150的反射可為鏡面反射,且不易發生散射,因此垂直入射半導體基底110的光線L可垂直地反射回感光元件S,以避免光線L散射至鄰近的其他感光元件S,可減少雜訊的干擾。即使垂直入射半導體基底110的光線L在凹陷處(如頂面114a、PN接面J、底面112b)產生介面反射,被反射的光會射向凹陷處的較高周圍,而因此能夠被感光元件S接收,並被轉換成光電流。
在本實施例中,反射層150電性斷接於感光元件S。在一實施例中,反射層150可耦接至電源電壓(VDD)或接地電壓(GND),使反射層150可作為信號屏蔽,以減少感光元件S與線路層144之間的信號干擾及擾動。然而,在其他實施例中,反射層150也可為電性浮置(floating)。在第一型半導體層112為P型半導體層的架構下,第一型半導體層112通常是耦接至接地電壓,如公共接地端電壓(VSS);在一些實施例中,可藉由採用凹陷部A為貫孔的設計(即,凹陷部A的深度DA等於介電層100的厚度T100,使得凹陷部A暴露出位於介電層100下的反射層150),使第一型半導體層112的底面112b接觸反射層150,進而讓第一型半導體層112耦接至接地電壓,如金屬的接地電壓(metal ground)。
請參照圖2,第二實施例的半導體裝置2與圖1的半導體裝置1相似,因此細節不再贅述。與圖1相比較,圖2的半導體裝置2的反射層250可包括分離的多個反射區塊252,且多個感光元件S在反射層250上的正投影分別位在多個反射區塊252的範圍內。換句話說,從俯視方向(由上往下)觀看下,每一個感光元件S可與其中一個反射區塊252重疊,使穿透感光元件S的光線L可被反射層250反射而再次照射至感光元件S。在一些實施例中,反射層250還可包括多個連接線(未繪示),連接於多個反射區塊252之間。
請參照圖3,第三實施例的半導體裝置3與圖1的半導體裝置1相似,因此細節不再贅述。與圖1相比較,圖3的半導體裝置3的每一個感光元件S與多個(如四個,但不以此為限)凹陷部A重疊。應理解,圖3僅示意性繪示出半導體裝置3中的幾個微透鏡120、感光元件S以及凹陷部A,其餘的元件皆省略示出。此外,隨著感光元件S的尺寸越大,與之重疊的凹陷部A也可越多,以提升影像感測器的感測靈敏度,但不以此為限。另外,凹陷部A從俯視方向(由上往下)觀看下的形狀除了可以是圓形之外,也可以是長方形、正方形、六角形或其他多邊形,且多個凹陷部A的形狀可相同或不同。
請參照圖4,第四實施例的半導體裝置4與圖1的半導體裝置1的主要差異在於:半導體裝置4為太陽能裝置。詳細而言,半導體裝置4包括介電層400、半導體基底410、底電極420以及頂電極430。
介電層400的材料可包括圖1的介電層100的材料,但不以此為限。介電層400具有凹陷部A。凹陷部A的深度DA可小於或等於介電層400的厚度T400。
半導體基底410可包括依序堆疊在介電層400上的第一型半導體層412以及第二型半導體層414。第一型半導體層412以及第二型半導體層414的其中一者可為P型半導體層,且第一型半導體層412以及第二型半導體層414的其中另一者可為N型半導體層。在其他實施例中,雖然未繪示出,但半導體基底410也可進一步包括設置在第一型半導體層412以及第二型半導體層414之間的本徵層。
第一型半導體層412位於凹陷部A中。第一型半導體層412的頂面412a及底面412b依據凹陷部A而凹陷。第二型半導體層414的底面414b依據凹陷部A而凹陷。第二型半導體層414的頂面414a可經由平坦化製程而形成平面,以利設置頂電極430,但不以此為限。在其他實施例中,第二型半導體層414的頂面414a也可依據凹陷部A而凹陷。
頂電極430例如可為圖案化電極,以利光線通過並照射至半導體基底410。底電極420設置在半導體基底410與半導體基底410之間,且底電極420的至少部分可依據凹陷部A而凹陷。
請參照圖5,第五實施例的半導體裝置5與圖1的半導體裝置1的主要差異說明如下。在半導體裝置5中,介電層500具有凸出部A’。凸出部A’的形成方式可以是任何方式,於此不多加限制。舉例來說,凸出部A’可透過微影蝕刻(例如利用負光阻,但不以此為限)方式形成,但不以此為限。凸出部A’的剖面形狀可參照前述凹陷部A的剖面形狀,於此不多加限制。此外,凸出部A’的側壁面可包括斜面、縱面、曲面或其組合。在一些實施例中,可藉由等向性蝕刻(如乾蝕刻)或非等向性(如濕蝕刻)來控制側壁面的傾斜程度。在一些實施例中,可混用兩種蝕刻方式,使得側壁面具有一種或多種斜率或曲率。
此外,介電層500可包括多個凸出部A’。圖5示意性繪示出三個凸出部A’,但凸出部A’的數量可依需求(如影像感測器的解析度或畫素尺寸等)改變,而不以圖5顯示的為限。
凸出部A’從介電層500的底面500b朝半導體基底510延伸。在本實施例中,介電層500的頂面500a為介電層500面向半導體基底510的表面,而介電層500的底面500b為介電層500面向反射層150的表面。在一些實施例中,介電層500與反射層150接觸的表面可作為介電層500的底面500b。凸出部A’的厚度DA’可小於或等於介電層500的厚度T500。凸出部A’的厚度DA’指的是凸出部A’的最高點至介電層500的底面500b的距離。介電層500的厚度T500指的是介電層500的頂面500a至介電層500的底面500b的最大距離。凸出部A’的最高點可以是凸出部A’的中心,但凸出部A’的最高點可依設計或形成方式而改變,並不以圖5所顯示的為限。圖5繪示出凸出部A’的厚度DA’等於介電層500的厚度T500的情況。然而,在其他實施例中,凸出部A’的厚度DA’可小於介電層500的厚度T500。
凸出部A’的尺寸(如長、寬或孔徑大小)例如小於或等於感光元件S的尺寸(如長、寬或直徑)。在每一個感光元件S中,第一型半導體層112設置在凸出部A’上,其中第一型半導體層112的頂面112a及底面112b依據凸出部A’而凸出,且第二型半導體層114的底面114b也依據凸出部A’而凸出。另一方面,第二型半導體層114的頂面114a也可依據凸出部A’而凸出。在一些實施例中,半導體基底510還可包括平坦層118,平坦層118設置在第二型半導體層114的頂面114a上,以提供多個彩色濾光片130平坦的設置面,但不以此為限。在另一實施例中,雖然未繪示出,第二型半導體層114的頂面114a也可透過平坦化製程(如研磨製程)而形成較底面114b平坦的平面。
由於第一型半導體層112以及第二型半導體層114設置在介電層500的凸出部A’上,因此凸出部A’的凸出程度影響半導體基底510中PN接面J的凸出程度(如PN接面J的曲率及/或形狀)。例如,凸出部A’越凸出,第一型半導體層112的底面112b、頂面112a、第二型半導體層114的底面114b、頂面114a、PN接面J越凸出,且與平坦的PN接面相比,PN接面J的面積(即第一型半導體層112與第二型半導體層114的接觸面積)越大。PN接面J的面積越大,所產生的電流越大、量子效率越大,進而可有效地提升影像感測器的感光靈敏度。在一些實施例中,當感光元件S的尺寸甚小時,凸出的PN接面的面積可為平坦的PN接面的面積的約
Figure 02_image001
倍。
圖2的半導體裝置2至圖4的半導體裝置4中的凹陷部A也可改成圖5所示的凸出部A’,於此不多加贅述。
綜上所述,本發明的實施例的半導體裝置可藉由在介電層中形成凸出部或凹陷部,以提升設置在介電層的凸出部或凹陷部上的多個半導體層之間的接面面積,使得半導體基底中感光元件或光電轉換結構照光所產生的電流得以提升。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3、4、5:半導體裝置 100、400、500:介電層 100a、112a、114a、412a、414a:頂面 100b、112b、114b、412b、414b:底面 110、410、510:半導體基底 110a、500a:第一面 110b、500b:第二面 112、412:第一型半導體層 114、414:第二型半導體層 116:隔離結構 118:平坦層 120:微透鏡 130:彩色濾光片 140:內連線結構 142:層間介電層 144:線路層 150、250:反射層 252:反射區塊 420:底電極 430:頂電極 A:凹陷部 A’:凸出部 B:藍光濾光片 DA:深度 DA’、T100、T400、T500:厚度 G:綠光濾光片 J:PN接面 L:光線 P:感測畫素 R:紅光濾光片 S:感光元件 Z:垂直方向
圖1至圖5分別是根據本發明的第一實施例至第五實施例的多個半導體裝置的示意圖。
1:半導體裝置
100:介電層
100a、112a、114a:頂面
100b、112b、114b:底面
110:半導體基底
110a:第一面
110b:第二面
112:第一型半導體層
114:第二型半導體層
116:隔離結構
118:平坦層
120:微透鏡
130:彩色濾光片
140:內連線結構
142:層間介電層
144:線路層
150:反射層
A:凹陷部
B:藍光濾光片
DA:深度
G:綠光濾光片
J:PN接面
L:光線
P:感測畫素
R:紅光濾光片
S:感光元件
T100:厚度
Z:垂直方向

Claims (10)

  1. 一種半導體裝置,包括: 介電層,具有凸出部或凹陷部;以及 半導體基底,包括依序堆疊在所述介電層上的第一型半導體層以及第二型半導體層,其中所述第一型半導體層設置在所述凸出部或所述凹陷部上,所述第一型半導體層的頂面及底面依據所述凸出部而凸出或依據所述凹陷部而凹陷,且所述第二型半導體層的底面依據所述凸出部而凸出或依據所述凹陷部而凹陷。
  2. 如請求項1所述的半導體裝置,其中所述凸出部的厚度小於或等於所述介電層的厚度,所述凹陷部的深度小於或等於所述介電層的厚度。
  3. 如請求項1所述的半導體裝置,其中所述半導體裝置為影像感測器,所述介電層包括多個所述凸出部或多個所述凹陷部,所述半導體基底包括排列成陣列的多個感測畫素,每一個感測畫素包括多個感光元件,每一個感光元件包括一個所述第一型半導體層以及一個所述第二型半導體層,且每一個感光元件與一個以上的所述凸出部重疊或與一個以上的所述凹陷部重疊。
  4. 如請求項3所述的半導體裝置,更包括: 多個彩色濾光片,設置在所述半導體基底上; 多個微透鏡,設置在所述多個彩色濾光片上;以及 內連線結構,電性耦接至所述多個感光元件,其中所述介電層設置在所述內連線結構與所述半導體基底之間。
  5. 如請求項3所述的半導體裝置,更包括: 反射層,其中所述介電層設置在所述反射層與所述半導體基底之間,或者所述反射層設置在所述介電層與所述半導體基底之間。
  6. 如請求項5所述的半導體裝置,其中所述反射層耦接至電源電壓或接地電壓。
  7. 如請求項5所述的半導體裝置,其中所述反射層在與所述半導體基底平行的方向上連續地延伸,且所述多個感光元件在所述反射層上的正投影位在所述反射層的範圍內。
  8. 如請求項5所述的半導體裝置,其中所述反射層包括分離的多個反射區塊,且所述多個感光元件在所述反射層上的正投影分別位在所述多個反射區塊的範圍內。
  9. 如請求項3所述的半導體裝置,其中所述半導體基底更包括: 多個隔離結構,將所述多個感光元件彼此隔離。
  10. 如請求項1所述的半導體裝置,其中所述半導體裝置為太陽能裝置。
TW109146726A 2020-12-29 2020-12-29 半導體裝置 TWI751867B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW109146726A TWI751867B (zh) 2020-12-29 2020-12-29 半導體裝置
CN202110180113.4A CN114695401A (zh) 2020-12-29 2021-02-08 半导体装置
US17/203,759 US11961854B2 (en) 2020-12-29 2021-03-17 Semiconductor device
KR1020210170988A KR20220095113A (ko) 2020-12-29 2021-12-02 반도체 장치
JP2021201113A JP2022104803A (ja) 2020-12-29 2021-12-10 半導体デバイス
JP2024093000A JP2024113132A (ja) 2020-12-29 2024-06-07 イメージセンサ
KR1020240112549A KR20240131965A (ko) 2020-12-29 2024-08-22 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109146726A TWI751867B (zh) 2020-12-29 2020-12-29 半導體裝置

Publications (2)

Publication Number Publication Date
TWI751867B true TWI751867B (zh) 2022-01-01
TW202226561A TW202226561A (zh) 2022-07-01

Family

ID=80809211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146726A TWI751867B (zh) 2020-12-29 2020-12-29 半導體裝置

Country Status (2)

Country Link
CN (1) CN114695401A (zh)
TW (1) TWI751867B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453135A (en) * 1992-12-28 1995-09-26 Canon Kabushiki Kaisha Photoelectric conversion device with improved back reflection layer
TW201010065A (en) * 2008-05-14 2010-03-01 Ibm Methods for forming anti-reflection structures for CMOS image sensors
TW201133802A (en) * 2009-10-30 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201622205A (zh) * 2014-08-04 2016-06-16 Jx Nippon Oil & Energy Corp 具有凹凸圖案之構件的製造方法
TW201640660A (zh) * 2015-05-15 2016-11-16 台灣積體電路製造股份有限公司 背光影像感測器
TW201725711A (zh) * 2016-01-04 2017-07-16 采鈺科技股份有限公司 影像感測器以及影像擷取裝置
TW201828461A (zh) * 2016-10-28 2018-08-01 台灣積體電路製造股份有限公司 對cmos影像感測器的選擇性沉積與平坦化
TW201937680A (zh) * 2016-04-12 2019-09-16 美商克里公司 高密度像素化發光二極體及其之裝置和方法
TW202001298A (zh) * 2018-06-12 2020-01-01 台灣積體電路製造股份有限公司 半導體影像感測器
TW202042383A (zh) * 2019-05-07 2020-11-16 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453135A (en) * 1992-12-28 1995-09-26 Canon Kabushiki Kaisha Photoelectric conversion device with improved back reflection layer
TW201010065A (en) * 2008-05-14 2010-03-01 Ibm Methods for forming anti-reflection structures for CMOS image sensors
TW201133802A (en) * 2009-10-30 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201622205A (zh) * 2014-08-04 2016-06-16 Jx Nippon Oil & Energy Corp 具有凹凸圖案之構件的製造方法
TW201640660A (zh) * 2015-05-15 2016-11-16 台灣積體電路製造股份有限公司 背光影像感測器
TW201725711A (zh) * 2016-01-04 2017-07-16 采鈺科技股份有限公司 影像感測器以及影像擷取裝置
TW201937680A (zh) * 2016-04-12 2019-09-16 美商克里公司 高密度像素化發光二極體及其之裝置和方法
TW201828461A (zh) * 2016-10-28 2018-08-01 台灣積體電路製造股份有限公司 對cmos影像感測器的選擇性沉積與平坦化
TW202001298A (zh) * 2018-06-12 2020-01-01 台灣積體電路製造股份有限公司 半導體影像感測器
TW202042383A (zh) * 2019-05-07 2020-11-16 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Also Published As

Publication number Publication date
CN114695401A (zh) 2022-07-01
TW202226561A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR102050016B1 (ko) 이미지 센서용 흡수 강화 구조체를 형성하는 방법
KR102096971B1 (ko) 흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 cmos 이미지 센서
TW201926573A (zh) 互補式金屬-氧化物-半導體影像感測器及其形成方法
JP5766663B2 (ja) シリコンマイクロレンズ及び金属反射材を有する裏面イメージセンサピクセル
TW201919219A (zh) 具有吸收增強半導體層的影像感測器
TWI685093B (zh) 影像感測器、半導體影像感測器及其製造方法
US20230261024A1 (en) Image Sensor and Method of Fabricating Same
KR20120001895A (ko) 이미지 센서 및 이를 포함하는 패키지
TWI768582B (zh) 積體晶片以及形成積體晶片的方法
JP2024113132A (ja) イメージセンサ
KR20120110377A (ko) 이미지 센서
TWI749651B (zh) 影像感測器、積體晶片、形成影像感測器的方法
TWI818256B (zh) 影像感測器的透明折射結構及其形成方法
US20230369366A1 (en) Enhanced design for image sensing technology
WO2010143347A1 (ja) 固体撮像素子及びその製造方法
TWI734294B (zh) 影像感測器
TWI751867B (zh) 半導體裝置
JP2021061330A (ja) 固体撮像装置および固体撮像装置の製造方法
TWI776415B (zh) 影像感測器及其形成方法
US20220109020A1 (en) Image sensor
TW202410429A (zh) 畫素相位偵測影像感測器
TW202146943A (zh) 互補式金氧半導體影像感測器結構暨其製作方法
TW202429699A (zh) 影像感測器