KR102096971B1 - 흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ｃｍｏｓ 이미지 센서 - Google Patents

흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ｃｍｏｓ 이미지 센서 Download PDF

Info

Publication number
KR102096971B1
KR102096971B1 KR1020170127858A KR20170127858A KR102096971B1 KR 102096971 B1 KR102096971 B1 KR 102096971B1 KR 1020170127858 A KR1020170127858 A KR 1020170127858A KR 20170127858 A KR20170127858 A KR 20170127858A KR 102096971 B1 KR102096971 B1 KR 102096971B1
Authority
KR
South Korea
Prior art keywords
substrate
absorption
grid structure
image sensor
disposed
Prior art date
Application number
KR1020170127858A
Other languages
English (en)
Other versions
KR20180060956A (ko
Inventor
치-유안 웬
치엔 난 투
밍-치 우
유-렁 예
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20180060956A publication Critical patent/KR20180060956A/ko
Application granted granted Critical
Publication of KR102096971B1 publication Critical patent/KR102096971B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Abstract

본원은, 이미지 센서 칩의 픽셀 영역들간의 혼선을 감소시키는 그리드 구조를 구비하는 이미지 센서 통합 칩에 관한 것이다. 일부 실시형태들에서, 통합 칩은 기판 내에 배치된 이미지 감지 요소를 구비한다. 흡수 강화 구조가 기판의 후면을 따라 배치된다. 그리드 구조가 상기 흡수 강화 구조의 위에 배치된다. 상기 그리드 구조는 상기 이미지 감지 요소의 위에 배치되는 개구를 획정하고, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장된다. 상기 그리드 구조를 상기 흡수 강화 구조 내로 연장시킴으로써, 상기 그리드 구조는, 상기 흡수 강화 구조의 비평탄 표면으로부터 반사된 방사선이 인접 픽셀 영역으로 이동하는 것을 차단하는 것을 통해, 인접 이미지 감지 요소들간의 혼선을 감소시킬 수 있다.

Description

흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ＣＭＯＳ 이미지 센서{CMOS IMAGE SENSOR WITH DUAL DAMASCENE GRID DESIGN HAVING ABSORPTION ENHANCEMENT STRUCTURE}
이미지 센서를 갖는 집적 회로(IC)가 예를 들어 카메라 및 휴대 전화 등과 같은 다양한 현재의 전자 디바이스에 사용되고 있다. 최근에, 상보형 금속 산화물 반도체(CMOS) 이미지 센서는 전하-결합 소자(CCD) 이미지 센서를 주로 대체하여, 널리 사용되는 것으로 보이기 시작하였다. CCD 이미지 센서와 비교해 보면, CMOS 이미지 센서는, 전력 소모가 적고, 크기가 작으며, 데이터 처리가 빠르고, 데이터가 직접적으로 출력되며, 제조 비용이 낮기 때문에, 점점 더 선호되고 있다. 일부 타입의 CMOS 이미지 센서는 전면(前面) 조사(照射)(FSI) 이미지 센서와 후면 조사(BSI) 이미지 센서를 포함한다.
본원의 양태는 첨부 도면들과 함께 이하의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 주목해야 할 필요가 있다. 실제로, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩의 몇몇 실시형태의 단면도를 보여준다.
도 2는 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩의 몇몇 추가적인 실시형태의 단면도를 보여준다.
도 3은 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 CMOS 이미지 센서(CIS) 통합 칩의 몇몇 실시형태의 단면도를 보여준다.
도 4 내지 도 13은 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩을 형성하는 방법의 몇몇 실시형태의 단면도를 보여준다.
도 14는 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩을 형성하는 방법의 몇몇 실시형태의 흐름도를 보여준다.
이하에 개시된 내용은, 주어지는 대상의 여러 피처를 구현하기 위한 다수의 서로 다른 실시형태 또는 실시예를 제공한다. 본원을 간략히 보여주는 구성요소 및 배치 구성의 특정 실시예가 이하에 설명되어 있다. 물론, 이들 특정 실시예는 단지 예에 불과하고 제한을 의도로 한 것은 아니다. 예컨대, 이어지는 설명에서, 제2 피처 상에 또는 위에 제1 피처를 형성하는 것은, 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시형태를 포함할 수 있고, 제1 피처 및 제2 피처가 직접 접촉하지 않을 수 있도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성될 수 있는 실시형태도 또한 포함할 수 있다. 게다가, 본원은 여러 실시예에서 도면부호 및/또는 문자가 반복될 수 있다. 이러한 반복은, 간단명료성을 위한 것으로, 본질적으로 거론되는 여러 실시형태 및/또는 구성 사이의 관계를 지시하고 있지는 않다.
또한, "아래", "밑", "하부", "위", "상부" 등의 공간 관련 용어는, 도면에 예시된 바와 같이, 하나의 요소 또는 피처의 다른 요소(들) 또는 피처(들)에 대한 관계를 묘사하는 설명의 편의를 기하기 위해 본원에 사용될 수 있다. 이러한 공간 관련 용어는 도면에 도시된 방위뿐만 아니라 사용 또는 작동시의 디바이스의 다양한 방위를 망라하는 것을 의도하고 있다. 장치는 다르게 배향(90도 회전 또는 다른 방위로)될 수 있고, 이에 따라 본원에 사용된 공간 관련 서술 어구도 마찬가지로 해석될 수 있다.
CMOS 이미지 센서는 이미지 감지 요소를 각각 갖는 복수의 픽셀 영역을 포함한다. 많은 현재의 이미지 센서들에서는, 컬러 필터들이 CMOS 이미지 센서의 이미지 감지 요소의 위에 배치된다. 컬러 필터들은, CMOS 이미지 센서 내의 서로 다른 이미지 감지 요소들에 제공되는 입사광을 여과하도록 구성되어 있다. 예를 들어, CMOS 이미지 센서가, 제1 이미지 감지 요소의 위에 배치된 적색광을 통과시키도록 구성된 제1 컬러 필터와, 제2 이미지 감지 요소의 위에 배치된 청색광을 통과시키도록 구성된 제2 컬러 필터 등을 구비할 수 있다.
일반적으로, CMOS 이미지 센서(CIS) 통합 칩에서의 픽셀 영역의 수는 시간이 흐를수록 증가되었다. CIS 통합 칩에서의 픽셀 영역의 수가 증가됨에 따라, 통합 칩에 의해 캡처된 이미지의 해상도가 또한 증가된다. 그러나, 픽셀 영역의 크기가 작아짐에 따라, 픽셀 영역끼리가 가까워지고, 인접 픽셀 영역들간의 혼선이 증가된다. 하나의 픽셀 영역을 향하는 입사광이 바람직하지 않게 다른 픽셀 영역에 의해 감지되어, CIS 통합 칩에 의해 캡처된 이미지의 품질이 저하되는 경우에, 혼선이 발생한다. 컬러 필터와 이미지 감지 요소 사이에 배치된 개재 층이 인접 픽셀 영역들간의 혼선을 증가시킬 수 있는 것으로 인식되었다. 이는, 인접 개재 층들이 서로 다른 굴절률을 갖는 경우, 개재 층들은 프레넬 방정식에 따라 입사 광선을 굴절(즉, 광파의 전파 방향을 변화)시킬 수 있기 때문이다. 계면이 평탄하지 않는 경우, 굴절된 광은 횡방향으로 이동할 수 있고, 결국에는 인접 이미지 감지 요소에 의해 감지될 수 있으며, 이에 따라 혼선의 증가가 초래된다.
본원은, 이미지 센서 칩의 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩에 관한 것이다. 일부 실시형태들에서, 통합 칩은 기판 내에 배치된 이미지 감지 요소를 포함한다. 흡수 강화 구조가 기판의 후면을 따라 배치된다. 그리드 구조가 상기 흡수 강화 구조의 위에 배치된다. 상기 그리드 구조는 상기 이미지 감지 요소의 위에 배치되는 개구를 획정하고, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장된다. 상기 그리드 구조를 상기 흡수 강화 구조 내로 연장시킴으로써, 상기 그리드 구조는, 상기 흡수 강화 구조의 비평탄 표면으로부터 반사된 방사선을 차단 및/또는 반사시켜, 이 반사된 방사선이 인접 픽셀 영역으로 이동하는 것을 방지하는 것을 통해, 인접 이미지 감지 요소들간의 혼선을 감소시킬 수 있다.
도 1은 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩(100)의 몇몇 실시형태의 단면도를 보여준다.
이미지 센서 통합 칩(100)은 복수의 픽셀 영역(103a-103b)을 갖는 기판(102)을 포함한다. 이미지 감지 요소(104)를 각각 포함하는 복수의 픽셀 영역(103a-103b)은, 입사 방사선(예를 들어, 광자)을 전기 신호로 변환(즉, 입사 방사선으로부터 전자-정공 쌍을 발생)시키도록 구성되어 있다. 일부 실시형태들에서, 이미지 감지 요소(104)는 포토다이오드를 포함할 수 있다. 복수의 픽셀 영역(103a-103b)은 행 및/또는 열을 포함하는 어레이로 기판 내에 배치될 수 있다. 일부 실시형태들에서, 기판(102) 내에서 복수의 픽셀 영역(103a-103b) 중 인접한 픽셀 영역들 사이의 위치에 배치된 분리 구조(106)에 의해, 복수의 픽셀 영역(103a-103b)이 분리될 수 있다.
BEOL(Back-end-of-the-line) 금속화 스택(108)이 기판(102)의 전면(102f)을 따라 배치된다. BEOL 금속화 스택(108)은 복수의 금속 상호접속 층(112)을 둘러싸는 유전체 구조(110)를 포함한다. 유전체 구조(110)는 복수의 적층된 레벨간 유전체(ILD) 층을 포함하는 반면, 복수의 금속 상호접속 층(112)은 전도성 비아와 전도성 와이어를 교대로 적층한 층을 포함한다.
흡수 강화 구조(114)가 기판(102)의 후면(102b)을 따라 배치된다. 흡수 강화 구조(114)는, 이미지 감지 요소(104)에 의한 광자의 흡수를 향상시킴으로써, 하위 이미지 감지 요소(104)의 양자 효율을 증가시키도록 구성되어 있다. 일부 실시형태들에서, 흡수 강화 구조(114)는 실리콘 나노-필라 어레이(NPA) 또는 광결정의 어레이를 획정할 수 있다.
그리드 구조(116)가 흡수 강화 구조(114)의 상면으로부터 바깥쪽으로 돌출된다. 그리드 구조(116)는 이미지 감지 요소(104)의 위에 놓이는 개구(118)를 획정하는 측벽을 포함한다. 그리드 구조(116)는 흡수 강화 구조(114)의 위에서부터 흡수 강화 구조(114) 내에 있는 위치까지 수직으로 연장된다. 흡수 강화 구조(114) 내로 연장됨으로써, 그리드 구조(116)는 방사선이 흡수 강화 구조(114) 내에서 횡방향을 따라 [즉, 기판(102)의 후면(102b)에 평행하게] 전파되는 것을 차단할 수 있다. 방사선이 흡수 강화 구조(114) 내에서 횡방향으로 전파되는 것을 차단함으로써, 그리드 구조(116)는 인접 픽셀 영역들(103a-103b)간의 혼선을 경감시킬 수 있고, 이에 따라 이미지 센서 통합 칩(100)의 성능이 향상된다.
도 2는 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩(200)의 몇몇 추가적인 실시형태의 단면도를 보여준다.
이미지 센서 통합 칩(200)은, 입사 방사선(220)을 전기 신호로 변환하도록 구성된 이미지 감지 요소(104)를 각각 구비하는, 복수의 픽셀 영역(103a-103b)을 갖는 기판(102)을 포함한다. 복수의 트랜지스터 디바이스(202)가 기판(102)의 전면(102f)을 따라 배치된다. 또한, 복수의 금속 상호접속 층(112)을 포함하는 유전체 구조(110)가 기판(102)의 전면(102f)을 따라 배치된다. 복수의 금속 상호접속 층(112)은 복수의 트랜지스터 디바이스(202)에 전기적으로 결합된다. 유전체 구조(110)는 하나 이상의 적층된 레벨간 유전체(ILD) 층을 포함한다. 여러 실시형태에서, ILD 층은 로우-k 유전체 층(즉, 약 3.9 미만의 유전율을 갖는 유전체), 울트라 로우-k 유전체 층, 또는 산화물(예를 들어, 산화규소) 중의 하나 이상을 포함할 수 있다. 복수의 금속 상호접속 층(112)은 금속 와이어와 금속 비아를 교대로 적층한 층을 포함한다. 여러 실시형태에서, 복수의 금속 상호접속 층(112)은, 예를 들어 구리, 알루미늄, 및/또는 텅스텐 등과 같은 전도성 금속을 포함할 수 있다.
흡수 강화 구조(212)가 기판(102)의 후면(102b)을 따라 배치된다. 일부 실시형태들에서, 기판(102)의 후면(102b)은 비평탄 표면을 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 기판(102)의 후면(102b)은 주기적인 패턴으로 배치된 복수의 오목부(208)를 획정하는 비평탄 표면을 포함할 수 있는 반면에, 흡수 강화 구조(212)는 주기적인 패턴 내에 배치되고 오목부(208) 내에서 연장되는 복수의 돌출부를 포함한다. 다른 실시형태들에서, 기판(102)의 후면(102b)은 주기적인 패턴으로 배치된 복수의 돌출부를 획정하는 비평탄 표면을 포함할 수 있는 반면에, 흡수 강화 구조(212)는 주기적인 패턴 내에 배치되고 돌출부를 둘러싸는 복수의 오목부를 포함한다.
일부 실시형태에서, 복수의 오목부(208)는 이미지 감지 요소(104)의 위에 놓이고 주기적인 패턴으로 배치되는 테이퍼형 오목부(즉, 하나 이상의 테이퍼형 측벽을 갖는 오목부)를 포함한다. 예를 들어, 복수의 오목부(208)는 이미지 감지 요소(104)의 위에 배치된 원뿔 또는 각뿔(예를 들어, n-면 밑변을 갖는, 여기서, n=3, 4, 5, 6,…) 형상의 오목부를 포함할 수 있다. 이러한 실시형태들에서, 복수의 오목부(208)는 산과 골이 번갈아 나오는 톱니 형상의 프로파일을 가질 수 있다. 다른 실시형태들에서, 복수의 오목부(208)는 예를 들어 원통 등과 같은 다른 형상을 포함할 수 있다. 일부 실시형태들에서, 톱니형 프로파일은 픽셀 영역(103a-103b)의 둘레를 따라 배치된 평탄한 레지들(ledge)(210) 사이에 배치될 수 있다. 일부 실시형태들에서, 흡수 강화 구조(212)는 에피택셜 실리콘 및/또는 다른 반도체 재료를 포함할 수 있다. 다른 실시형태들에서, 흡수 강화 구조(212)는 유전체 물질(예를 들어, SiO2)을 포함할 수 있다.
흡수 강화 구조(212)의 토포그래피는 기판(102)에 의한 방사선의 흡수를 증가시킨다. 기판(102)에 의한 방사선의 흡수를 증가시킴으로써, 하위 이미지 감지 요소(104)의 양자 효율(예를 들어, 소정의 에너지/파장에서 이미지 센서에 입사하는 광자의 수에 대한 이미지 센서에 의해 발생된 캐리어의 수의 비)이 향상될 수 있다. 예를 들어, 흡수 강화 구조(212)는 피크 양자 효율을 광의 가시 스펙트럼 내에서 약 40%까지 향상시킬 수 있다.
일부 실시형태들에서, 흡수 강화 구조(212)는 실리콘 나노-필라 어레이(Si-NPA)를 획정할 수 있다. (운동량 보존으로 인해) 포논의 발생 또는 소모 없이는 광자를 흡수할 수 없는 간접 밴드 갭 반도체인, 결정질 실리콘과는 대조적으로, 실리콘 나노-필라 어레이는 Si-NPA의 실리콘 나노결정자에서의 캐리어의 양자 구속 효과로 인해 직접 밴드 갭 반도체일 수 있다. Si-NPA의 직접 밴드 갭 반도체는 광자를 직접 흡수할 수 있고, 이에 따라 이미지 감지 요소의 효율이 증가된다. 몇몇 이러한 실시형태에서, 이미지 감지 요소(104)는 Si-NPA와 접촉하는 위치까지 연장될 수 있다.
다른 실시형태들에서, 흡수 강화 구조(212)는, 기판(102)에 전달된 광자를 가두는 2차원 광결정 어레이로서 작용하도록 구성될 수 있다. 예를 들어, 2차원 광결정을 포함하는 흡수 강화 구조(212)가, 특정 에너지 범위 밖의 광자의 전달을 차단하면서, 특정 에너지 범위 내의 (예를 들어, 특정 범위의 파장을 갖는) 광자를 선택적으로 전달함으로써, 기판(102)의 안팎으로의 광자의 전달을 차단한다. 2차원 광결정은 광자를 기판(102)에 전달하고 재방출된 광자를 차단하는 데 사용될 수 있고, 이에 따라 재방출된 광자는 기판(102) 내부에 효과적으로 갇히게 된다. 그 후에, 이렇게 갇힌 광자는 (예를 들어, 포논이 발생되거나 흡수될 때) 기판(102)에 의해 재흡수되고, 이에 따라 흡수가 증가된다.
그리드 구조(116)가 흡수 강화 구조(212)의 상면으로부터 바깥쪽으로 돌출된다. 그리드 구조(116)는 이미지 감지 요소(104)의 위에 놓이는 개구(118)를 획정하는 측벽을 포함한다. 그리드 구조(116)는 흡수 강화 구조(212)의 위에 있는 상단면에서부터 흡수 강화 구조(212) 내에 있는 하단면까지 수직으로 연장된다. 일부 실시형태들에서, 그리드 구조(116)는 기판(102)의 가장 높은 지점[예를 들어, 기판(102)의 정점]보다 아래에 있는 하단면을 가질 수 있다. 일부 실시형태들에서, 그리드 구조(116)의 하단면은 실질적으로, 픽셀 영역(103a-103b)의 둘레를 따라 배치된 평탄한 레지들(210)과 정렬되어 있다.
일부 실시형태들에서, 그리드 구조(116)는 금속(예를 들어, 알루미늄, 코발트, 구리, 은, 금, 텅스텐 등) 등과 같은 전도성 물질을 포함할 수 있다. 다른 실시형태들에서, 그리드 구조(116)는 비금속 물질을 포함할 수 있다. 일부 실시형태들에서, 그리드 구조(116)는 방사선을 반사하도록 구성되어 있는 물질(예를 들어, 금, 은, 구리 등과 같은 금속)을 포함할 수 있다. 이러한 실시형태들에서, 그리드 구조(116)는 흡수 강화 구조(212)로부터 다시 이미지 감지 요소(104)를 향해 굴절되는 방사선을 반사시킬 수 있고, 이에 따라 이미지 감지 요소(104)와 관련된 양자 효율이 증가된다. 일부 실시형태들에서, 그리드 구조(116)는 전자기 스펙트럼의 녹색 및/또는 적색 영역에서의 이미지 감지 요소(104)와 관련된 피크 양자 효율을, 그리드 구조가 하위 흡수 강화 구조 상에 전적으로 배치되어 있는 이미지 센서 통합 칩에 비해 약 5%까지 (또는 흡수 강화 구조를 구비하지 않는 이미지 센서 통합 칩에 비해 약 30~40%까지) 증가시킬 수 있다. 예를 들어, 개시된 그리드 구조(116)는 전자기 스펙트럼의 녹색 영역 내에서의 피크 양자 효율을 약 77% 내지 약 80% 증가시킬 수 있다. 다른 실시형태들에서, 피크 양자 효율의 증가는 더 크거나 더 작을 수 있다. 그리드 구조(116)는 또한, 예를 들어 전자기 스펙트럼의 근적외석(NIR) 영역(즉, 약 700 ㎚ 내지 약 1400 ㎚의 파장을 갖는 전자기 방사선의 경우)에서와 같은, 전자기 스펙트럼의 다른 영역에서도 피크 양자 효율을 증가시킬 수 있는 것으로 이해될 것이다.
일부 실시형태들에서, 유전체 평탄화 구조(214)는 흡수 강화 구조(212)의 위에 배치될 수 있다. 유전체 평탄화 구조(214)는 실질적으로 평탄한 상면(214u)을 갖는다. 여러 실시형태에서, 유전체 평탄화 구조(214)는 하나 이상의 적층 유전체 층(214a-214b)을 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 유전체 평탄화 구조(214)는 제1 물질을 포함하는 제1 유전체 층(214a)과, 이 제1 유전체 층(214a) 상에 적층되고 제2 물질을 포함하는 제2 유전체 층(214b)을 포함할 수 있다. 일부 실시형태들에서, 제1 물질 및/또는 제2 물질은 예를 들어 산화물(예컨대, SiO2) 또는 질화물을 포함할 수 있다. 일부 실시형태들에서, 그리드 구조(116)는 하나 이상의 적층 유전체 층(214a-214b) 중의 적어도 하나의 안으로 연장될 수 있다. 일부 실시형태들에서, 그리드 구조(116)는 제1 유전체 층(214a)의 안으로 연장되지만, 제2 유전체 층(214b)의 안으로는 연장되지 않을 수 있다[이에 따라, 그리드 구조(116)는 제1 유전체 층(214a)에 의해 덮힌 상단면을 갖는다].
복수의 컬러 필터(216a-216b)가 기판(102)의 후면(102b) 위에 배치된다. 복수의 컬러 필터(216a-216b)는 입사 방사선(220)의 특정 파장을 투과시키도록 각각 구성되어 있다. 예를 들어, 제1 컬러 필터(216a)가 제1 범위 내의 파장을 갖는 방사선을 투과시킬 수 있는 반면에, 제2 컬러 필터(216b)가 제1 범위와는 다른 제2 범위 내의 파장을 갖는 방사선을 투과시킬 수 있다. 복수의 마이크로렌즈(218)가 복수의 컬러 필터(216a-216b) 상에 배치된다. 각각의 마이크로렌즈(218)는 컬러 필터(216a-216b)와 횡방향으로 정렬되고, 픽셀 영역(103a-103b) 위에 놓인다.
복수의 마이크로렌즈(218)는 입사 방사선(220)(예를 들어, 광)을 픽셀 영역(103a-103b)을 향해 포커싱하도록 구성되어 있다. 입사 방사선(220)이 흡수 강화 구조(212)와 기판(102) 사이의 계면에 부딪힐 때, 입사 방사선(220)의 일부분이 굴절 방사선(222)으로서 굴절되고, 이 굴절 방사선은 입사 방사선(220)의 각도와는 다른 각도로 이동한다. 흡수 강화 구조(212) 내의 그리드 구조(116)는, 굴절 방사선(222)이 인접 픽셀 영역으로 이동하는 것을 차단하도록 구성되어 있고, 이에 따라 인접 픽셀 영역들(103a-103b)간의 혼선이 감소된다. 예를 들어, 그리드 구조(116)는 제1 픽셀 영역(103a) 내에서 발생된 굴절 방사선(222)이 제2 픽셀 영역(103b)으로 이동하는 것을 차단한다.
굴절 방사선(222)이 흡수 강화 구조(212) 내에서 횡방향으로 전파되는 것을 차단함으로써, 그리드 구조(116)는 인접 픽셀 영역들(103a-103b)간의 혼선을 경감시킬 수 있고, 이에 따라 이미지 센서 통합 칩(200)의 성능이 향상된다. 예를 들어, 일부 실시형태에서, 그리드 구조(116)는, 가시 스펙트럼(즉, 약 400 ㎚ 내지 약 700 ㎚의 파장 범위) 내에서, 그리드 구조가 하위 흡수 강화 구조 상에 전적으로 배치되어 있는 이미지 센서 통합 칩에 비해 약 50%까지 혼선이 감소된, 이미지 센서 통합 칩(200)을 제공할 수 있다. 일부 실시형태에서, 그리드 구조(116)는, 하위 흡수 강화 구조가 없는 이미지 센서 통합 칩과 혼선의 레벨이 실질적으로 동일한(예를 들어, 약 1%의 차이도 나지 않는), 이미지 센서 통합 칩(200)을 제공할 수 있다.
혼선은 이미지 센서의 해상도에 악영향을 미치므로, 상기한 혼선의 감소는 이미지 센서 통합 칩(200)의 해상도를 향상시킬 수 있다. 예를 들어, 상기한 혼선의 감소는, (그리드 구조가 하위 흡수 강화 구조 상에 전적으로 배치되어 있는 이미지 센서 통합 칩에 비해) 이미지 센서 통합 칩(200)의 변조 전달 함수(MTF)를 약 40%까지 향상시킬 수 있다. 따라서, 개시된 그리드 구조(116)는 높은 양자 효율과 MTF 양자 모두를 갖는 이미지 센서 통합 칩을 제공할 수 있다.
도 3은 픽셀들간의 혼선을 감소시키도록 구성된 그리드 구조를 구비하는 CMOS 이미지 센서(CIS) 통합 칩(300)의 몇몇 추가적인 실시형태의 단면도를 보여준다.
CIS 통합 칩(300)은 기판(102)의 전면(102f)을 따라 배치된 복수의 게이트 구조(301)를 포함한다. 여러 실시형태에서, 기판(102)은, 반도체 웨이퍼 또는 웨이퍼 상의 하나 이상의 다이 등과 같은 임의의 타입의 반도체 본체(예를 들어, 실리콘/CMOS 벌크, SiGe, SOI 등)뿐만 아니라 임의의 다른 타입의 반도체 및/또는 반도체 위에 형성되거나 및/또는 다른 방식으로 반도체와 연결된 에피택셜 층을 포함할 수 있다.
일부 실시형태들에서, 복수의 게이트 구조(301)는 전송 트랜지스터, 소스-팔로워 트랜지스터(도시 생략), 행 선택 트랜지스터, 및/또는 리셋 트랜지스터(도시 생략)에 대응할 수 있다. 복수의 게이트 구조(301)는 기판의 전면(102f)을 따라 배치된 게이트 유전체 층(302)과, 상기 게이트 유전체 층(302) 상에 배치된 게이트 전극(304)을 구비한다. 일부 실시형태들에서, 측벽 스페이서(306)가 게이트 전극(304)의 양측에 배치되어 있다.
일부 실시형태들에서, 전송 트랜지스터에 대응하는 게이트 구조(301)가 횡방향으로 포토다이오드(308)와 플로팅 확산 웰(310)의 사이에 배치된다. 이러한 실시형태들에서, 포토다이오드(308)는 제1 도핑 타입(예를 들어, n형 도핑)을 갖는 기판(102) 내의 제1 영역(307)과, 제1 도핑 타입과는 다른 제2 도핑 타입(예를 들어, p형 도핑)을 갖는 기판(102) 내의 이웃하는 제2 영역(309)을 포함할 수 있다. 게이트 구조(301)는 포토다이오드(308)에서부터 플로팅 확산 웰(310)로의 전하의 이동을 제어하도록 구성되어 있다. 플로팅 확산 웰(310) 내에서 전하 레벨이 충분히 높은 경우, 소스-팔로워 트랜지스터(도시 생략)가 활성화되고, 어드레싱에 사용되는 행 선택 트랜지스터(도시 생략)의 작동에 따라 전하가 선택적으로 출력된다. 리셋 트랜지스터(도시 생략)는 노출 기간들 사이에 포토다이오드(308)를 리셋하도록 구성되어 있다.
또한, BEOL 금속화 스택(108)이 기판(102)의 전면(102f)을 따라 배치되어 있다. BEOL 금속화 스택(108)은 게이트 전극(304)과 전기적으로 접촉하는 관계로 배치된 전도성 접점(312)을 포함한다. 또한 전도성 접점(312)은, 유전체 구조(110) 내에 배치된 하나 이상의 추가적인 금속 상호접속 층(314)에 결합되어 있다. 유전체 구조(110)는 접촉 에칭 정지 층(318)을 통해 기판(102)으로부터 분리되어 있다. 일부 실시형태들에서, 유전체 구조(110)는 캐리어 기판(316)에 결합되어 있다. 캐리어 기판(316)은 CIS 통합 칩(300)에 대해 구조적 지지를 제공하도록 구성되어 있다. 캐리어 기판(316)은 기판(102)의 두께 ts보다 큰 두께 tc를 갖는다. 일부 실시형태들에서, 캐리어 기판(316)은 실리콘을 포함할 수 있다.
복수의 STI(shallow trench isolation) 구조(204)가 기판(102)의 전면(102f) 내에 배치되어 있고, 복수의 BDTI(back-side deep trench isolation) 구조(206)가 기판(102)의 후면(102b) 내에 배치되어 있다. 복수의 STI 구조(204)가 픽셀 영역(103a-103b)의 양측에 위치해 있고, 인접 픽셀 영역(103a-103b) 사이를 분리시키도록 구성되어 있다. 복수의 STI 구조(204)는 기판(102)의 전면(102f)에 있는 트렌치 내에 배치된 하나 이상의 유전체 물질(예를 들어 SiO2)을 포함한다. 복수의 BDTI(back-side deep trench isolation) 구조(206)가 기판(102)의 후면(102b)에서부터 복수의 STI 구조(204)의 위에 있는 위치까지 연장된다. 복수의 BDTI 구조(206)는 기판(102)의 후면(102b)에 있는 트렌치 내에 배치된 하나 이상의 유전체 물질(예를 들어 SiO2)을 포함한다. 일부 실시형태들에서, 복수의 BDTI 구조(206) 각각은 복수의 STI 구조(204) 각각의 폭보다 작은 폭을 가질 수 있다.
하나 이상의 분리 웰 영역이 인접 픽셀 영역들(103a-103b) 사이에 배치되어 추가적으로 분리시킬 수 있다. 일부 실시형태들에서, 하나 이상의 분리 웰 영역은 딥-웰 영역(320)과 셀-웰 영역(322)을 포함할 수 있다. 딥-웰 영역(320)은 기판(102) 내에서, 횡방향으로 STI 구조(204) 및 BDTI 구조(206)와 정렬된 위치에 배치되어 있다. 셀-웰 영역(322)은 기판(102) 내에서, 수직방향으로 딥-웰 영역(320)과 STI 구조(204)의 사이에 있는 위치에 배치되어 있다. 딥-웰 영역(320)과 셀-웰 영역(322)은, 접합 분리를 통해 인접 픽셀 영역들(103a-103b) 사이를 더 분리시키는, 하나 이상의 도핑 타입을 가질 수 있다.
흡수 강화 구조(212)가 기판(102)의 후면(102b)을 따라 배치된다. 그리드 구조(324)가 BDTI 구조(206)의 바로 위에 배치되고, 흡수 강화 구조(212) 내에서부터 흡수 강화 구조(212)의 위까지 수직방향으로 연장된다. 그리드 구조(324)는 픽셀 영역(103a-103b)의 위에 놓이는 개구(328a-328b)를 획정하는 측벽을 포함한다. 일부 실시형태들에서, 그리드 구조(324)는 흡수 강화 구조(212) 내에 있는 제1 폭 w1과, 이 제1 폭 w1보다 크며 흡수 강화 구조(212) 위에 있는 제2 폭 w2를 포함할 수 있다. 일부 실시형태들에서, 제1 폭 w1과 제2 폭 w2 사이에 차이를 둠으로써, 그리드 구조(324)는 흡수 강화 구조(212)의 상면과 접촉하는 수평한 표면을 갖게 될 수 있다.
일부 실시형태들에서, 그리드 구조(324)는 BDTI 구조(206)의 위에 배치된 하나 이상의 보이드(326)를 획정하는 내부면을 가질 수 있다. 보이드(326)는 그리드 구조(324)에 있어서 전도성 물질이 없는 영역이다. 일부 실시형태들에서, 하나 이상의 보이드(326)는 흡수 강화 구조(212)의 측벽들 사이에 배치된다. 일부 실시형태들에서, 하나 이상의 보이드(326)는 수직방향으로 기판(102)의 가장 높은 지점에 걸쳐 있다.
접지 영역(332)이 횡방향으로 픽셀 영역(103a-103b)으로부터 오프셋된 위치에 배치되어 있다. 접지 영역(332)은 흡수 강화 구조(212)를 통과해 기판(102)까지 연장되는 전도성 층을 포함하는 접지 구조(330)를 포함한다. CIS 통합 칩(300)의 제조 중에, (예를 들어, 건식 에칭 프로세스에서) 그리드 구조(324)에 부딪히는 이온이 전하를 발생시킬 수 있고, 이 전하는 기판(102) 내에 축적된다. 접지 영역(332)은 축적된 전하의 방전을 가능하게 하도록 구성되어 있고, 이에 따라 CIS 통합 칩(300)의 성능이 향상된다. 일부 실시형태들에서, 접지 구조(330)의 전도성 층은, 기판 표면과 평행한 선을 따라 실질적으로 그리드 구조(324)의 하면과 정렬되어 있는 하단면을 구비한다.
도 4 내지 도 13은 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩을 형성하는 방법의 몇몇 실시형태의 단면도를 보여준다.
도 4의 단면도(400)에 도시된 바와 같이, 이미지 감지 요소가 기판(402)의 픽셀 영역(103a-103b) 내에 각각 형성된다. 일부 실시형태들에서, 이미지 감지 요소는 포토다이오드(308a-308b)를 포함할 수 있다. 포토다이오드(308a-308b)는 하나 이상의 도펀트 종을 기판(402)의 전면(402f) 내로 주입함으로써 형성될 수 있다. 예를 들어, 포토다이오드(308a-308b)는, 제1 도핑 타입(예를 들어, n형 도핑)을 갖는 제1 영역(307)을 형성하도록 제1 주입 프로세스를 선택적으로 수행하고, 이어서 제1 도핑 타입과는 다른 제2 도핑 타입(예를 들어, p형 도핑)을 갖고 제1 영역(307)에 인접하는 제2 영역(309)을 형성하도록 제2 주입 프로세스를 수행하는 것에 의해 형성될 수 있다. 일부 실시형태들에서, 제1 영역(307)은 수직방향으로 제2 영역(309)에 인접할 수 있다. 일부 실시형태들에서, 기판(402)은 마스킹 층(도시 생략)을 따라 선택적으로 주입될 수 있다. 일부 실시형태들에서, 플로팅 확산 웰(310)은 또한 제1 또는 제2 주입 프로세스 중의 어느 하나를 이용하여 형성될 수 있다. 다른 실시형태에서, 플로팅 확산 웰(310)은 별도의 주입 프로세스에 의해 형성될 수 있다.
하나 이상의 게이트 구조(301)가 픽셀 영역(103a-103b) 내에서 기판(402)의 전면(402f)을 따라 형성된다. 일부 실시형태들에서, 하나 이상의 게이트 구조(301)는 전송 트랜지스터, 소스-팔로워 트랜지스터(도시 생략), 행 선택 트랜지스터 및 리셋 트랜지스터(도시 생략)에 대응할 수 있다. 일부 실시형태들에서, 하나 이상의 게이트 구조(301)는 기판(402)의 전면(402f) 상에 게이트 유전체 필름과 게이트 전극 필름을 성막함으로써 형성될 수 있다. 이어서, 게이트 유전체 필름과 게이트 전극 필름은 게이트 유전체 층(302)과 게이트 전극(304)을 형성하도록 패터닝된다. 측벽 스페이서(306)는 게이트 전극(304)의 외부 측벽 상에 형성될 수 있다. 일부 실시형태들에서, 측벽 스페이서(306)는 기판(402)의 전면(402f) 상에 질화물을 성막하고 측벽 스페이서(306)를 형성하도록 상기 질화물을 선택적으로 에칭함으로써 형성될 수 있다.
일부 실시형태들에서, 하나 이상의 STI(shallow trench isolation) 구조(204)가 기판(402)의 전면(402f) 내에서 픽셀 영역(103a-103b)의 양측에 형성될 수 있다. 하나 이상의 분리 구조(204)는, 트렌치를 형성하도록 기판(402)의 전면(402f)을 선택적으로 에칭하고, 이어서 하나 이상의 유전체 물질을 트렌치 내에 형성함으로써 형성될 수 있다. 일부 실시형태들에서, 하나 이상의 분리 구조(204)는, 하나 이상의 게이트 구조(301), 포토다이오드(308a-308b) 및/또는 플로팅 확산 웰(310)의 형성 이전에 형성될 수 있다.
도 5의 단면도(500)에 도시된 바와 같이, 기판(402)의 전면(402f)을 따라 형성된 유전체 구조(110) 내에, 복수의 금속 상호접속 층(112)이 형성된다. 일부 실시형태들에서, 복수의 금속 상호접속 층(112)은, 기판(402)의 전면(402f) 상에 ILD 층을 형성하고, 이어서 비아 홀 및/또는 금속 트렌치를 형성하도록 상기 ILD 층을 에칭하며, 상기 비아 홀 및/또는 금속 트렌치에 전도성 물질을 충전함으로써 형성될 수 있다. 일부 실시형태들에서, 유전체 구조(110)의 형성 이전에, 게이트 구조(301) 및/또는 기판(402) 상에 접촉 에칭 정지 층(318)이 형성될 수 있다. 일부 실시형태들에서, ILD 층은 물리적 기상 증착 기술(예를 들어, PVD, CVD, PE-CVD, ALD 등)에 의해 성막될 수 있고, 전도성 물질은 성막 프로세스 및/또는 도금 프로세스(예를 들어, 전기 도금, 무전해 도금 등)를 이용하여 형성될 수 있다. 여러 실시형태에서, 복수의 금속 상호접속 층은 예를 들어 텅스텐, 구리, 또는 알루미늄 구리를 포함할 수 있다.
도 6의 단면도(600)에 도시된 바와 같이, 기판(402)의 두께가 기판(602)을 형성하도록 감소된다. 방사선이 기판(602)의 후면을 통과해 포토다이오드(308)에까지 나아가는 것을 허용하도록, 기판(402)의 박화(薄化)를 통해, 기판(402)의 두께가 제1 두께(t1)로부터 제2 두께(t2)로 감소된다. 일부 실시형태들에서, 기판(402)은 기판(402)의 후면(402b)을 에칭함으로써 박화될 수 있다. 다른 실시형태들에서, 기판(402)은 기판(402)의 후면(402b)을 기계적으로 연마함으로써 박화될 수 있다.
일부 실시형태들에서는, 기판(402)의 박화 이전에, 유전체 구조(110)가 캐리어 기판(316)에 접합된다. 일부 실시형태들에서, 접합 프로세스는 유전체 구조와 핸들 기판의 사이에 배치된 중간 접합 산화물 층(도시 생략)을 이용할 수 있다. 일부 실시형태들에서, 접합 프로세스는 용융 접합 프로세스를 포함할 수 있다. 일부 실시형태들에서, 캐리어 기판(316)은 실리콘 웨이퍼를 포함할 수 있다. 일부 실시형태들에서, 캐리어 기판(316)은 박화 이후에, 기판(602)의 제2 두께(t2)보다 큰 두께(tc)를 가질 수 있다.
도 7의 단면도(700)에 도시된 바와 같이, 비평탄 표면이 기판(702)의 후면(702b)을 따라 형성된다. 상기 비평탄 표면은, 이미지 감지 요소(104)의 위에 놓이고 주기적인 패턴으로 배치된 복수의 오목부(208) 및/또는 돌출부를 구비한다. 일부 실시형태들에서, 복수의 오목부(208) 및/또는 돌출부는, 선택적으로 기판(702)의 후면(702b)을 에칭함으로써 형성될 수 있다. 일부 실시형태들에서, 복수의 오목부(208)는 이미지 감지 요소(104)의 위에 놓이고 주기적인 패턴으로 배치되는 테이퍼형 오목부(즉, 한 점에서 만나는 하나 이상의 테이퍼형 측벽을 갖는 오목부)를 포함한다. 일부 실시형태들에서, 복수의 돌출부는 이미지 감지 요소(104)의 위에 놓이고 주기적인 패턴으로 배치되는 테이퍼형 돌출부(즉, 한 점에서 만나는 하나 이상의 테이퍼형 측벽을 갖는 돌출부)를 포함할 수 있다. 일부 실시형태들에서, 실질적으로 평탄한 표면(704)이 인접 픽셀 영역(103a-103b) 사이에서 기판(702)의 후면(702b)을 따라 형성될 수 있다. 일부 실시형태들에서, 실질적으로 평탄한 표면(704)은 돌출부의 상단면 아래로 리세싱될 수 있다. 다른 실시형태들(도시되어 있지 않음)에서, 실질적으로 평탄한 표면(704)은 돌출부의 상단면에 또는 그 위에 (예를 들어, 돌출부에 인접한 능선의 상단을 따라) 있을 수 있다.
도 8의 단면도(800)에 도시된 바와 같이, BDTI(back-side deep trench isolation) 구조(206)가 기판(702)의 후면(702b) 내에 형성된다. 일부 실시형태들에서, BDTI 구조(206)는, 기판(702)의 후면(702b) 내에 깊은 트렌치를 형성하도록 기판(702)의 후면(702b)을 선택적으로 에칭함으로써 형성된다. 일부 실시형태들에서, 기판(702)의 후면(702b)은, 마스킹 층에 의해 덮혀 있지 않은 영역에서 기판(702)의 후면(702b)을 에칭제에 노출시킴으로써 에칭될 수 있다. 그 후에, 상기 깊은 트렌치에 하나 이상의 유전체 물질이 충전된다. 일부 실시형태들에서, BDTI 구조(206)는 인접 픽셀 영역(103a-103b)의 사이에서 기판(702)의 실질적으로 평탄한 표면(704) 내에 형성될 수 있다.
일부 실시형태들에서, 하나 이상의 분리 웰 영역이 기판(702) 내에서 인접 픽셀 영역(103a-103b) 사이에 배치되어 추가적인 분리를 제공하도록 형성될 수 있다. 일부 실시형태들에서, 하나 이상의 분리 웰 영역은 딥-웰 영역(320)과 셀-웰 영역(322)을 포함할 수 있다. 딥-웰 영역(320)은, 횡방향으로 STI 구조(204) 및 BDTI 구조(206)와 정렬된 위치에 도펀트 종을 선택적으로 제공하도록, 제1 분리 주입 프로세스를 수행함으로써 형성될 수 있다. 셀-웰 영역(322)은, 수직방향으로 딥-웰 영역(320)과 STI 구조(204)의 사이에 있는 위치에 도펀트 종을 선택적으로 제공하도록, 제2 분리 주입 프로세스를 수행함으로써 형성될 수 있다. 일부 실시형태들에서, 제1 및 제2 분리 주입 프로세스는, 기판(102)의 인접 영역의 도핑 타입과는 다른 도핑 타입을 갖는 도펀트 종을 주입할 수 있다.
도 9의 단면도(900)에 도시된 바와 같이, 흡수 강화 구조(902)가 기판(702)의 후면(702b) 위에 형성된다. 흡수 강화 구조(902)는, 기판(702)의 후면 상에 반도체(예를 들어, 실리콘, 실리콘-게르마늄, 갈륨 비소 등) 또는 유전체 물질(예를 들어, 산화규소, TEOS 등)을 성막함으로써 형성될 수 있다. 여러 실시형태에서, 흡수 강화 구조(902)는 복수의 돌출부(904) 및/또는 오목부를 포함할 수 있다. 복수의 돌출부(904)는 기판(702)의 후면(702b) 내에서 오목부(208)와 함께 연장될 수 있다. 일부 실시형태들에서, 평탄화 프로세스(예를 들어, 화학적 기계적 평탄화 프로세스)가 반도체 또는 유전체 물질의 성막 이후에 수행되어, 흡수 강화 구조(902)에 실질적으로 평탄한 상면을 부여할 수 있다.
도 10의 단면도(1000)에 도시된 바와 같이, 흡수 강화 구조(212)는 복수의 그리드 구조 개구(1002)와 접지 구조 개구(1004)를 동시에 형성하도록 선택적으로 에칭된다. 일부 실시형태들에서, 복수의 그리드 구조 개구(1002)는 접지 구조 개구(1004)보다 작은 크기(예를 들어, 폭 및/또는 면적)를 갖는다. 일부 실시형태들에서, 흡수 강화 구조(212)는, 이후에 에칭 마스크로서 사용되는 감광성 마스킹 층(1010)(예를 들어, 포토레지스트 층)을 선택적으로 노출시키는 그리드 구조 마스크(1006)를 이용하여 에칭될 수 있다. 그리드 구조 마스크(1006)는 복수의 그리드 구조 개구(1002) 및 접지 구조 개구(1004)와 연관된 마스크 피처(1008)(예를 들어, 글래스 마스크 상의 크롬 피처)를 포함한다. 그리드 구조 개구(1002)와 접지 구조 개구(1004) 양자 모두가 흡수 강화 구조(212)를 관통해 연장되므로, 복수의 그리드 구조 개구(1002)와 접지 구조 개구(1004)는 동일한 마스크를 이용하여 형성되는 것이 가능하고, 이에 따라 후속 그리드 구조의 비용 효율적인 제조가 허용된다.
도 11의 단면도(1100)에 도시된 바와 같이, 흡수 강화 구조(212) 상에 전도성 물질(1102)이 성막된다. 전도성 물질(1102)은 흡수 강화 구조(212)의 상단면 위에, 그리고 그리드 구조 개구(도 10의 1002)와 접지 구조 개구(도 10의 1004) 내에까지 연장된다. 일부 실시형태들에서는, 그리드 구조 개구(도 10의 1002)의 종횡비가 높기 때문에, 흡수 강화 구조(212)의 측벽들 사이에 있는 전도성 물질(1102) 내에 하나 이상의 보이드(326)가 형성될 수 있다. 전도성 물질(1102)은 접지 구조 개구(도 10의 1004) 내에 오목부(1104)를 형성한다. 일부 실시형태들에서, 전도성 물질(1102)은 또한, 그리드 구조 개구(도 10의 1002) 위에 있는 전도성 물질(1102)의 상면 내에 배치된 리세스(1106)를 형성할 수 있다. 일부 실시예들에서, 전도성 물질(1102)은 알루미늄, 구리, 텅스텐, 코발트, 은 등과 같은 금속을 포함할 수 있다.
도 12의 단면도(1200)에 도시된 바와 같이, 전도성 물질(도 11의 1102)은, 접지 영역(332) 내의 접지 구조(330)와 그리드 구조(324)를 형성하도록 선택적으로 에칭된다. 그리드 구조(324)는 포토다이오드(308)의 위에 놓이는 개구(328a-328b)를 획정한다. 일부 실시형태들에서, 그리드 구조(324)는 흡수 강화 구조(212) 내에 있는 제1 폭 w1과, 이 제1 폭 w1보다 크며 흡수 강화 구조(212) 위에 있는 제2 폭 w2를 포함할 수 있다. 일부 실시형태들에서, 전도성 물질(도 11의 1102)은 마스킹 층(도시 생략)에 따라 전도성 물질을 에칭제에 노출시킴으로써 선택적으로 에칭될 수 있다.
도 13의 단면도(1300)에 도시된 바와 같이, 흡수 강화 구조(212) 상에 유전체 평탄화 구조(214)가 형성될 수 있다. 유전체 평탄화 구조(214)는 그리드 구조(324)에 의해 획정된 개구[도 12의 개구(328a-328b)]와 접지 영역(332) 내에 획정된 공동을 충전한다. 유전체 평탄화 구조(214)는 또한, 그리드 구조(324)와 접지 구조(330)의 상단면을 덮을 수 있다. 여러 실시형태에서, 유전체 평탄화 구조(214)는 하나 이상의 적층 유전체 층(214a-214b)을 형성하도록 하나 이상의 성막 프로세스(예를 들어, CVD, PE-CVD, PVD, ALD 등)를 수행함으로써 형성될 수 있다. 이어서, 평탄화 프로세스(예를 들어, 화학적 기계적 평탄화 프로세스)가 상부 유전체 층(214b)의 성막 이후에 수행되어, 유전체 평탄화 구조(214a)에 실질적으로 평탄한 상면(214u)을 부여할 수 있다. 일부 실시형태들에서, 유전체 평탄화 구조(214)는 접지 영역(332) 내로부터 제거될 수 있는 반면에, 다른 실시형태들에서, 유전체 평탄화 구조(214)는 접지 영역(332) 내에 남을 수 있다. 일부 실시형태들에서, 하나 이상의 적층 유전체 층(214a-214b)은, 예를 들어 산화물(예컨대, SiO2) 또는 질화물을 포함할 수 있다.
복수의 컬러 필터(216a-216b)가, 그리드 구조(324) 내의 개구(328a-328b)의 위에 있는 위치에서 유전체 평탄화 구조(214) 위에 형성된다. 일부 실시형태들에서, 복수의 컬러 필터(216a-216b)는 컬러 필터 층을 형성하고 이 컬러 필터 층을 패터닝함으로써 형성될 수 있다. 컬러 필터 층은, 특정 범위의 파장을 갖는 방사선(예를 들어, 광)의 투과를 허용하는 반면에, 특정 범위 밖의 파장의 광을 차단하는 물질로 형성된다.
복수의 마이크로렌즈(218)가 복수의 컬러 필터(216a-216b) 상에 형성된다. 일부 실시형태들에서, 복수의 마이크로렌즈(218)는 복수의 컬러 필터 위에 마이크로렌즈 물질을 (예를 들어, 스핀-온 방법 또는 성막 프로세스에 의해) 성막함으로써 형성될 수 있다. 곡선형 상면을 갖는 마이크로렌즈 템플릿(도시 생략)이 마이크로렌즈 물질 위에 패터닝된다. 일부 실시형태들에서, 마이크로렌즈 템플릿은 분배 노광 광량을 이용하여 노광되고(예를 들어, 네거티브형 포토레지스트의 경우, 곡선부의 하단측에서 보다 많은 광이 노출되고 곡선부의 상단측에서 보다 적은 광이 노출됨), 현상되며, 소성되어, 둥근 형상을 형성하는 포토레지스트 재료를 포함할 수 있다. 그 후에, 복수의 마이크로렌즈(218)는, 마이크로렌즈 템플릿에 따라 마이크로렌즈 재료를 선택적으로 에칭함으로써 형성된다.
도 14는 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩을 형성하는 방법(1400)의 몇몇 실시형태의 흐름도를 보여준다.
개시된 방법(1400)은 본원에서 일련의 동작 또는 이벤트로 예시 및 기술되었지만, 이러한 동작 또는 이벤트의 예시된 순서는 제한적인 의미로 해석되는 것이 아님을 이해할 것이다. 예를 들어, 일부 동작들은 상이한 순서로 일어나거나 및/또는 본원에 예시 및/또는 기술된 것 이외의 다른 동작 또는 이벤트와 함께 동시에 일어날 수 있다. 게다가, 예시된 동작들은 본 명세서의 하나 이상의 양태들 또는 실시예들을 구현하는데 모두 요구되는 것은 아니다. 또한, 본원에 도시된 동작들 중 하나 이상은 하나 이상의 별도의 동작 및/또는 단계로 수행될 수 있다.
1402에서는, 이미지 감지 요소가 기판의 픽셀 영역 내에 형성된다. 도 4는 동작 1402에 대응하는 일부 실시형태들의 단면도(400)를 보여준다.
1404에서는, 기판의 전면을 따라 배치된 유전체 구조 내에 복수의 금속 상호접속 층이 형성된다. 도 5는 동작 1404에 대응하는 일부 실시형태들의 단면도(500)를 보여준다.
1406에서는, 이미지 감지 요소의 위에 놓이는 위치에서 기판의 후면 내에, 복수의 오목부 또는 볼록부가 형성된다. 복수의 오목부 또는 볼록부는, 기판에 의한 방사선의 흡수를 증가시키는 토포그래피를 갖는다. 일부 실시형태들에서는, 실리콘 나노-필라 어레이(NPA) 또는 광결정의 어레이를 획정하도록, 복수의 오목부 또는 볼록부가 주기적 구조로 배치될 수 있다. 도 7은 동작 1406에 대응하는 일부 실시형태들의 단면도(700)를 보여준다.
1408에서는, BDTI(back-side deep trench isolation) 구조가 기판의 후면 내에 형성된다. 도 8은 동작 1408에 대응하는 일부 실시형태들의 단면도(800)를 보여준다.
1410에서는, 흡수 강화 구조가 기판의 후면 위에 형성된다. 도 9는 동작 1410에 대응하는 일부 실시형태들의 단면도(900)를 보여준다.
1412에서는, 금속 구조 마스크가 형성된다. 금속 구조 마스크는, 접지 구조를 획정하고 또한 그리드 구조를 획정하는 흡수 강화 구조 내의 개구들과 연관된 마스크 피처를 포함하는 것이다.
1414에서는, 흡수 강화 구조 내에 복수의 그리드 구조 개구와 접지 구조 개구를 동시에 형성하도록, 금속 구조 마스크에 기초하여 흡수 강화 구조가 선택적으로 에칭된다. 도 10은 동작 1414에 대응하는 일부 실시형태들의 단면도(1000)를 보여준다.
1416에서는, 흡수 강화 구조 내의 복수의 그리드 구조 개구와 접지 구조 개구 내에, 그리드 구조와 접지 구조가 각각 형성된다.
일부 실시형태들에서, 1418에서는, 전도성 물질을 기판 위에 형성함으로써, 그리드 구조와 접지 구조가 형성될 수 있다. 전도성 물질은 복수의 그리드 구조 개구와 접지 구조 개구 내에까지 그리고 흡수 강화 구조의 상단면 위로 연장된다. 도 11은 동작 1418에 대응하는 일부 실시형태들의 단면도(1100)를 보여준다.
이어서, 1420에서는 그리드 구조와 접지 구조를 형성하도록 전도성 물질이 에칭된다. 도 12는 동작 1420에 대응하는 일부 실시형태들의 단면도(1200)를 보여준다.
따라서, 본원은 이미지 센서 칩의 픽셀 영역들간의 혼선을 감소시키도록 구성된 그리드 구조를 포함하는 이미지 센서 통합 칩에 관한 것이다.
일부 실시형태에서, 본원은 이미지 센서 통합 칩에 관한 것이다. 통합 칩은 기판 내에 배치된 이미지 감지 요소를 포함한다. 흡수 강화 구조가 기판의 후면 위에 배치된다. 개구를 형성하는 그리드 구조가 이미지 감지 요소 위에 배치된다. 그리드 구조는 흡수 강화 구조의 위에서부터 흡수 강화 구조 내에 있는 위치까지 연장된다.
상기한 실시형태에서, 상기 그리드 구조는 금속을 포함할 수 있다.
상기한 실시형태의 이미지 센서 통합 칩은, 기판의 전면을 따라 배치된 복수의 금속 상호접속 층을 포함하는 유전체 구조를 더 포함할 수 있다.
다른 실시형태에서, 본원은 이미지 센서 통합 칩에 관한 것이다. 통합 칩은 기판 내에 배치된 이미지 감지 요소를 포함한다. 기판의 후면은, 이미지 감지 요소의 위에 주기적인 패턴으로 배치된 복수의 테이퍼진 오목부 또는 돌출부를 구비하는 비평탄 표면을 포함한다. 흡수 강화 구조는 기판의 후면을 따라 배치되고, 기판에 면하는 비평탄 표면을 포함한다. 복수의 금속 상호접속 층을 포함하는 유전체 구조가, 기판의 전면을 따라 배치된다. 개구를 획정하는 그리드 구조가 이미지 감지 요소 위에 배치된다. 그리드 구조는 흡수 강화 구조의 위에서부터 흡수 강화 구조 내에 있는 위치까지 연장된다.
상기한 실시형태의 이미지 센서 통합 칩은, 상기 그리드 구조의 측벽들 사이의 위치에서 상기 흡수 강화 구조의 위에 배치된 유전체 층을 더 포함할 수 있다.
상기한 실시형태에서, 상기 그리드 구조는, 상기 흡수 강화 구조의 위에 놓이는 상단면과, 수직방향으로 기판의 최고 지점보다 아래인 위치에서 상기 흡수 강화 구조 내에 있는 하단면을 구비하는 것일 수 있다.
상기한 실시형태의 이미지 센서 통합 칩은, 상기 기판의 후면에서부터 기판 내에까지 연장되는 복수의 BDTI(back-side deep trench isolation) 구조를 더 포함할 수 있고, 상기 그리드 구조는 상기 복수의 BDTI 구조의 바로 위에 배치되는 것일 수 있다.
상기한 실시형태에서, 상기 기판의 후면은, 상기 BDTI 구조와 상기 비평탄 표면의 사이에 배치된 평탄한 표면을 구비하는 레지를 포함하는 것일 수 있다.
또한, 상기 그리드 구조는, 상기 흡수 강화 구조의 위에 놓이는 상단면과, 실질적으로 상기 레지와 정렬되어 있는 하단면을 구비하는 것일 수 있다.
상기한 실시형태에서, 상기 그리드 구조는 상기 흡수 강화 구조 내에 있는 제1 폭과, 상기 제1 폭보다 크며 상기 흡수 강화 구조 위에 있는 제2 폭을 포함하는 것일 수 있다.
또 다른 실시형태에서, 본원은 이미지 센서 통합 칩을 형성하는 방법에 관한 것이다. 상기 방법은, 이미지 감지 요소를 기판 내에 형성하는 단계와, 흡수 강화 구조를 기판의 후면 위에 형성하는 단계를 포함한다. 상기 방법은, 상기 흡수 강화 구조 내에 복수의 그리드 구조 개구와 접지 구조 개구를 동시에 형성하도록, 흡수 강화 구조를 선택적으로 에칭하는 단계를 더 포함한다. 상기 방법은, 상기 복수의 그리드 구조 개구와 상기 접지 구조 개구 내에, 그리드 구조와 접지 구조를 각각 형성하는 단계를 더 포함한다. 그리드 구조는 흡수 강화 구조의 위에서부터 흡수 강화 구조 내에 있는 위치까지 연장된다.
상기한 실시형태의 이미지 센서 통합 칩 형성 방법은, 복수의 테이퍼진 오목부를 상기 기판의 후면 내에 형성하는 단계를 더 포함할 수 있고, 상기 복수의 테이퍼진 오목부는 상기 이미지 감지 요소의 위에 놓이고 주기적인 패턴으로 배치되어 있일 수 있다.
상기한 실시형태의 이미지 센서 통합 칩 형성 방법은, 기판의 전면을 따라 배치된 유전체 구조 내에 복수의 금속 상호접속 층을 형성하는 단계를 더 포함할 수 있다.
당업자가 본원의 양태를 보다 잘 이해할 수 있도록, 전술한 내용은 여러 실시형태의 특징의 개요를 서술한다. 당업자는 본원에 소개된 실시형태의 동일한 이점을 달성하거나 및/또는 동일한 목적을 수행하기 위해 다른 프로세스 및 구조를 설계 또는 수정하는 근거로서 본원에 개시된 내용을 용이하게 이용할 수 있다는 점을 이해해야 한다. 당업자는 또한, 등가의 구성이 본원의 사상 및 범위로부터 벗어나지 않는다는 것과, 본원의 사상 및 범위에서부터 벗어나지 않고서 본원에 다양한 변경, 대체 및 교체가 실시될 수 있다는 것을 인지하여야 한다.

Claims (10)

  1. 이미지 센서 통합 칩으로서:
    기판 내에 배치된 이미지 감지 요소;
    기판의 후면 위에 배치된 흡수 강화 구조; 및
    상기 이미지 감지 요소의 위에 배치되는 개구를 획정하는 그리드 구조로서, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장되는 것인 그리드 구조
    를 포함하고,
    상기 그리드 구조는, 상기 흡수 강화 구조의 위에 놓이는 상단면과, 수직방향으로 기판의 최고 지점보다 아래인 위치에서 상기 흡수 강화 구조 내에 있는 하단면을 구비하는 것인, 이미지 센서 통합 칩.
  2. 제1항에 있어서, 상기 기판의 후면은, 주기적인 패턴으로 배치된 복수의 테이퍼진 오목부 또는 돌출부를 포함하는 비평탄 표면을 갖는 것인 이미지 센서 통합 칩.
  3. 제1항에 있어서, 상기 흡수 강화 구조 위에 배치되고 상기 그리드 구조의 측벽과 상단면을 둘러싸는 유전체 평탄화 구조를 더 포함하는 이미지 센서 통합 칩.
  4. 삭제
  5. 이미지 센서 통합 칩으로서:
    기판 내에 배치된 이미지 감지 요소;
    기판의 후면 위에 배치된 흡수 강화 구조; 및
    상기 이미지 감지 요소의 위에 배치되는 개구를 획정하는 그리드 구조로서, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장되는 것인 그리드 구조
    를 포함하고,
    상기 그리드 구조는 상기 흡수 강화 구조 내에 있는 제1 폭과, 상기 제1 폭보다 크며 상기 흡수 강화 구조 위에 있는 제2 폭을 포함하는 것인 이미지 센서 통합 칩.
  6. 제1항에 있어서, 상기 그리드 구조는 상기 흡수 강화 구조의 상면에 접촉하는 수평면을 포함하는 것인 이미지 센서 통합 칩.
  7. 이미지 센서 통합 칩으로서:
    기판 내에 배치된 이미지 감지 요소;
    기판의 후면 위에 배치된 흡수 강화 구조; 및
    상기 이미지 감지 요소의 위에 배치되는 개구를 획정하는 그리드 구조로서, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장되는 것인 그리드 구조
    를 포함하고,
    상기 그리드 구조의 상단면을 따라 리세스가 배치되는 것인 이미지 센서 통합 칩.
  8. 제1항에 있어서, 상기 하단면은 상기 기판의 후면을 따라 배치된 레지(ledge)와 정렬되는 것인 이미지 센서 통합 칩.
  9. 이미지 센서 통합 칩으로서:
    기판 내에 배치된 이미지 감지 요소로서, 기판의 후면은 이미지 감지 요소의 위에 주기적인 패턴으로 배치된 복수의 테이퍼진 오목부 또는 돌출부를 구비하는 비평탄 표면을 포함하는 것인 이미지 감지 요소;
    상기 기판의 후면을 따라 배치되고, 기판에 면하는 비평탄 표면을 포함하는 흡수 강화 구조;
    기판의 전면(前面)을 따라 배치된 복수의 금속 상호접속 층을 포함하는 유전체 구조; 및
    상기 이미지 감지 요소의 위에 배치되는 개구를 획정하는 그리드 구조로서, 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장되는 것인 그리드 구조
    를 포함하고,
    상기 그리드 구조는, 상기 흡수 강화 구조의 위에 놓이는 상단면과, 수직방향으로 기판의 최고 지점보다 아래인 위치에서 상기 흡수 강화 구조 내에 있는 하단면을 구비하는 것인, 이미지 센서 통합 칩.
  10. 이미지 센서 통합 칩을 형성하는 방법으로서:
    이미지 감지 요소를 기판 내에 형성하는 단계;
    흡수 강화 구조를 기판의 후면 위에 형성하는 단계;
    상기 흡수 강화 구조 내에 복수의 그리드 구조 개구와 접지 구조 개구를 동시에 형성하도록, 상기 흡수 강화 구조를 선택적으로 에칭하는 단계; 및
    상기 복수의 그리드 구조 개구와 상기 접지 구조 개구 내에, 그리드 구조와 접지 구조를 각각 형성하는 단계
    를 포함하고, 상기 그리드 구조는 상기 흡수 강화 구조의 위에서부터 상기 흡수 강화 구조 내의 위치까지 연장되는 것인 이미지 센서 통합 칩 형성 방법.
KR1020170127858A 2016-11-29 2017-09-29 흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ｃｍｏｓ 이미지 센서 KR102096971B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427378P 2016-11-29 2016-11-29
US62/427,378 2016-11-29
US15/469,782 2017-03-27
US15/469,782 US9985072B1 (en) 2016-11-29 2017-03-27 CMOS image sensor with dual damascene grid design having absorption enhancement structure

Publications (2)

Publication Number Publication Date
KR20180060956A KR20180060956A (ko) 2018-06-07
KR102096971B1 true KR102096971B1 (ko) 2020-04-06

Family

ID=62166004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127858A KR102096971B1 (ko) 2016-11-29 2017-09-29 흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ｃｍｏｓ 이미지 센서

Country Status (4)

Country Link
US (2) US9985072B1 (ko)
KR (1) KR102096971B1 (ko)
CN (1) CN108122935B (ko)
TW (1) TWI664721B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468444B2 (en) * 2017-11-09 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US10461109B2 (en) 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US10367023B1 (en) 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
CN110729314A (zh) * 2018-07-17 2020-01-24 联华电子股份有限公司 光学感测装置
CN109192742A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 背照式图像传感器及其形成方法
CN110972505B (zh) * 2018-09-21 2023-10-27 深圳市汇顶科技股份有限公司 影像感测器及半导体结构
CN111048535B (zh) * 2018-10-15 2022-06-07 联华电子股份有限公司 影像传感器
US10991746B2 (en) 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
US11031434B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned grids in BSI image sensor
EP3667720B1 (en) 2018-12-10 2022-09-21 IMEC vzw Apex angle reduction in a led device with a led array
US11069740B2 (en) * 2019-02-28 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor grid and method of manufacturing same
US10847564B1 (en) * 2019-07-24 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Charge release layer to remove charge carriers from dielectric grid structures in image sensors
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11335726B2 (en) * 2019-10-31 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lens structure configured to increase quantum efficiency of image sensor
US10811453B1 (en) * 2019-11-01 2020-10-20 Omnivision Technologies, Inc. Pillar structures for suppressing optical cross-talk
US11355659B2 (en) * 2019-11-27 2022-06-07 Xintec Inc. Chip package and manufacturing method thereof
US11581349B2 (en) * 2019-12-16 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Backside refraction layer for backside illuminated image sensor and methods of forming the same
US11302741B2 (en) * 2020-02-02 2022-04-12 Himax Imaging Limited Image sensor structure and method of forming the same
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
US11664399B2 (en) * 2021-02-01 2023-05-30 Visera Technologies Company Limited Solid-state image sensor
CN113053937A (zh) * 2021-03-17 2021-06-29 联合微电子中心有限责任公司 一种图像传感器及照相机
US20220336505A1 (en) * 2021-04-19 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Csi with controllable isolation structure and methods of manufacturing and using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128433A (ja) 2004-10-29 2006-05-18 Sony Corp 光フィルタ付き光学装置及びその製造方法
JP2009065098A (ja) * 2007-09-10 2009-03-26 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2015220313A (ja) * 2014-05-16 2015-12-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4442157B2 (ja) * 2003-08-20 2010-03-31 ソニー株式会社 光電変換装置及び固体撮像装置
JP5092251B2 (ja) * 2006-02-22 2012-12-05 住友電気工業株式会社 光検出装置
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
US8247262B2 (en) 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
JP5468133B2 (ja) * 2010-05-14 2014-04-09 パナソニック株式会社 固体撮像装置
US8742525B2 (en) * 2011-03-14 2014-06-03 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US9673244B2 (en) 2012-03-08 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor isolation region and method of forming the same
US8530266B1 (en) * 2012-07-18 2013-09-10 Omnivision Technologies, Inc. Image sensor having metal grid with a triangular cross-section
WO2014125529A1 (ja) * 2013-02-15 2014-08-21 パナソニック株式会社 画像処理装置および内視鏡
US8736006B1 (en) 2013-03-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for a BSI image sensor device
US10204952B2 (en) * 2014-08-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having recess filled with conductive material and method of manufacturing the same
US9837455B2 (en) * 2016-01-20 2017-12-05 Visera Technologies Company Limited Image sensor
US9871070B2 (en) * 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128433A (ja) 2004-10-29 2006-05-18 Sony Corp 光フィルタ付き光学装置及びその製造方法
JP2009065098A (ja) * 2007-09-10 2009-03-26 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2015220313A (ja) * 2014-05-16 2015-12-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US9985072B1 (en) 2018-05-29
TWI664721B (zh) 2019-07-01
CN108122935B (zh) 2020-10-30
US20180151615A1 (en) 2018-05-31
KR20180060956A (ko) 2018-06-07
US10153319B2 (en) 2018-12-11
CN108122935A (zh) 2018-06-05
TW201830679A (zh) 2018-08-16
US20180240838A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
KR102096971B1 (ko) 흡수 강화 구조를 구비하는 듀얼 다마신 그리드 디자인을 갖는 ｃｍｏｓ 이미지 센서
US11522004B2 (en) Absorption enhancement structure for image sensor
KR102218563B1 (ko) Cmos 이미지 센서용 다중 딥 트렌치 격리(mdti) 구조체
KR102162408B1 (ko) 양면 다중 흡수 구조물에 의한 qe 접근법
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI708380B (zh) 具有改進的電位井容量的影像感測器及相關製造方法
US20230369366A1 (en) Enhanced design for image sensing technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant