TWI776415B - 影像感測器及其形成方法 - Google Patents

影像感測器及其形成方法 Download PDF

Info

Publication number
TWI776415B
TWI776415B TW110108092A TW110108092A TWI776415B TW I776415 B TWI776415 B TW I776415B TW 110108092 A TW110108092 A TW 110108092A TW 110108092 A TW110108092 A TW 110108092A TW I776415 B TWI776415 B TW I776415B
Authority
TW
Taiwan
Prior art keywords
substrate
pixel
trench isolation
low transmittance
layer
Prior art date
Application number
TW110108092A
Other languages
English (en)
Other versions
TW202230761A (zh
Inventor
黃正宇
周耕宇
莊君豪
吳紋浩
陳華茂
郭晉嘉
江偉傑
張志光
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230761A publication Critical patent/TW202230761A/zh
Application granted granted Critical
Publication of TWI776415B publication Critical patent/TWI776415B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)
  • Facsimile Heads (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

本揭露的各種實施例是有關於一種影像感測器及形成影像感測器的方法，其中畫素間溝渠隔離結構由低透射率層界定。在一些實施例中，影像感測器包括畫素的陣列及畫素間溝渠隔離結構。畫素的陣列位於基底上且所述陣列的畫素包括位於基底中的個別的光電偵測器。畫素間溝渠隔離結構位於基底中。此外，畫素間溝渠隔離結構沿著畫素的邊界延伸，且各別地環繞光電偵測器以將光電偵測器彼此隔開。畫素間溝渠隔離結構由對入射輻射具有低透射率的低透射率層界定，使得畫素間溝渠隔離結構對入射輻射具有低透射率。低透射率層可為或可包括例如金屬及/或一些其他合適的材料。

Description

影像感測器及其形成方法
本發明的實施例是有關於一種包括溝渠隔離結構的影像感測器及其形成方法。
具有影像感測器的積體電路(integrated circuit，IC)被用於各種各樣的現代電子裝置(例如(舉例而言)，照相機及手機)中。近年來，互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器已開始得到廣泛使用，大量地替代了電荷耦合裝置(charge-coupled device，CCD)影像感測器。相較於CCD影像感測器，CMOS影像感測器因功耗低、尺寸小、資料處理快、直接輸出資料及製造成本低而越來越受到青睞。一些類型的CMOS影像感測器包括前側照明式(front side illuminated，FSI)影像感測器及後側照明式(back side illuminated，BSI)影像感測器。
在一些實施例中，本揭露提供一種影像感測器，所述影像感測器包括：基底；畫素，包括光電偵測器，其中所述光電偵測器位於所述基底中；以及外溝渠隔離結構，延伸至所述基底中，其中所述外溝渠隔離結構具有在所述畫素的邊界處分別位於所述光電偵測器的相對的側上的一對外隔離區段，其中所述外溝渠隔離結構包括低透射率層，且其中所述低透射率層無論入射角度為何，皆阻擋入射輻射。
在一些實施例中，本揭露提供另一影像感測器，所述影像感測器包括：基底；畫素的陣列，在所述基底上呈多個列及多個行，其中所述畫素包括位於所述基底中的個別的光電偵測器；以及畫素間溝渠隔離結構，位於所述基底中，其中所述畫素間溝渠隔離結構沿著所述畫素的邊界延伸，且各別地環繞所述畫素以將所述畫素彼此隔開，且其中所述畫素間溝渠隔離結構包括金屬層。
在一些實施例中，本揭露提供一種形成影像感測器的方法，所述方法包括：在基底上形成畫素，且所述畫素包括位於所述基底中的光電偵測器；將所述基底圖案化以形成外溝渠，其中所述外溝渠沿著所述畫素的邊界環繞所述光電偵測器且具有分別位於所述光電偵測器的相對的側上的一對外隔離區段；以及沈積低透射率層，所述低透射率層覆蓋所述基底且填充所述外溝渠，其中所述低透射率層無論所述入射輻射的入射角度為何，都可阻擋入射輻射。
100、300A、300B、400A、400B、500A、500B、600、800、1000、1200、1400A、1400B、1500、1700、1800、1900A、1900B、2000、2100、2200、2300、2400、2500、2600、2700A、2700B、2800、2900、3100、3200、3300、3400A、3400B、3500、3600、3800、3900、4000A、4000B、4100、4200、4400、4500、4600、4700、4800A、4800B、4900、5000、5200、5300、5400、5500A、5500B、5600、5700、5800:剖視圖
102:畫素間溝渠隔離結構
104:低透射率層
106:畫素
108:基底
108b:後側
108f:前側
110:光電偵測器
112:介電襯層
114:輻射
114ex:外部輻射
114hc:熱載子輻射
116:熱載子發光
118:前側介電結構
120:後側介電結構
120a:第一後側介電層
120b:第二後側介電層
122:漫射器
124:間隙層
126:微透鏡
200、700、900、1100、1300A、1300B、1300C、1600、1700:俯視佈局圖
302:障壁層
304:附加畫素間溝渠隔離結構
602:邊界
1202:畫素內溝渠隔離結構
1402:附加畫素內溝渠隔離結構
1702:內連結構
1704:第一接觸區
1706:防護環
1708:第二接觸區
1710:接觸件
1712:連線
1714:通孔
2302:週期性圖案
2602:畫素間隔離溝渠
3000、3700、4300、5100、5900:方塊圖
3002、3004、3006、3008、3010、3012、3014、3016、3018、3020、3022、3702、3704、3706、3708、3710、3712、3714、3716、3718、3720、4302、4304、4306、4308、4310、4312、4314、4316、4318、4320、4322、4324、5102、5104、5106、5108、5110、5112、5114、5116、5118、5120、5122、5124、5902、5904、5906、5908、5910、5912、5914、5916、5918、5920、5922、5924、5926:動作
4402:畫素內隔離溝渠
5302:罩幕層
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’:線
S:間距
Tbl、Tdll、Tfbd、Ts:厚度
Witi、Wltl:寬度
α1、α2:角度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1例示出包括由低透射率層部分地界定的畫素間溝渠隔離結構的影像感測器的一些實施例的剖視圖。
圖2例示出圖1所示影像感測器的一些實施例的俯視佈局圖。
圖3A及圖3B例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中所述影像感測器包括附加特徵。
圖4A及圖4B例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中所述影像感測器的組成物有所變化。
圖5A及圖5B例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中省略所述影像感測器的組成物。
圖6例示出圖1所示影像感測器的一些實施例的剖視圖，其中所述影像感測器包括多個畫素。
圖7例示出圖6所示影像感測器的一些實施例的俯視佈局圖。
圖8例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中低透射率層具有高吸收率。
圖9例示出圖8所示影像感測器的一些實施例的俯視佈局圖。
圖10例示出圖8所示影像感測器的一些實施例的剖視圖，其中所述影像感測器包括多個畫素。
圖11例示出圖10所示影像感測器的一些實施例的俯視佈局圖。
圖12例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中低透射率層具有高吸收率且影像感測器更包括畫素內溝渠隔離結構。
圖13A至圖13C例示出圖12所示影像感測器的一些實施例的俯視佈局圖。
圖14A及圖14B例示出圖12所示影像感測器的一些替代實施例的剖視圖，其中所述影像感測器更包括附加畫素間溝渠隔離結構。
圖15例示出圖12所示影像感測器的一些實施例的剖視圖，其中所述影像感測器包括多個畫素。
圖16例示出圖15所示影像感測器的一些實施例的俯視佈局圖。
圖17例示出圖1所示影像感測器的一些實施例的剖視圖，其中更詳細地示出光電偵測器且內連結構電性耦合至光電偵測器。
圖18例示出圖1所示影像感測器的一些替代實施例的剖視圖，其中所述影像感測器是前側照明式(front side illuminated，FSI)。
圖19A及圖19B例示出圖18所示影像感測器的一些替代實施例的剖視圖，其中畫素間溝渠隔離結構延伸至基底的後側中。
圖20例示出圖18所示影像感測器的一些實施例的剖視圖，其中更詳細地示出光電偵測器且內連結構電性耦合至光電偵測器。
圖21至圖26、圖27A、圖27B、圖28及圖29例示出形成包括由低透射率層部分地界定的畫素間溝渠隔離結構的影像感測器的方法的一些實施例的一系列剖視圖。
圖30例示出圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些實施例的方塊圖。
圖31至圖33、圖34A、圖34B、圖35及圖36例示出圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖，其中介電襯層與第一後側介電層整合於一起。
圖37例示出圖31至圖33、圖34A、圖34B、圖35及圖36所示方法的一些實施例的方塊圖。
圖38、圖39、圖40A、圖40B、圖41及圖42例示出圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖，其中沈積覆蓋第一後側介電層的介電襯層。
圖43例示出圖38、圖39、圖40A、圖40B、圖41及圖42所示方法的一些實施例的方塊圖。
圖44至圖47、圖48A、圖48B、圖49及圖50例示出圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖，其中所述影像感測器更包括畫素內溝渠隔離結構。
圖51例示出圖44至圖47、圖48A、圖48B、圖49及圖50所示方法的一些實施例的方塊圖。
圖52至圖54、圖55A、圖55B及圖56至圖58例示出圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖，其中所述影像感測器是FSI。
圖59例示出圖52至圖54、圖55A、圖55B及圖56至圖58所示方法的一些實施例的方塊圖。
本揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配 置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所例示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
一些影像感測器包括畫素的陣列及畫素間溝渠隔離結構。所述陣列位於基底上，且所述畫素包括位於基底中的個別光電偵測器。畫素間溝渠隔離結構延伸至基底中且沿著畫素的邊界各別地環繞光電偵測器以將光電偵測器彼此隔開。畫素間溝渠隔離結構常常是折射率小於基底的折射率的介電材料，以提升畫素間溝渠隔離結構與基底進行直接接觸的側壁介面處的全內反射(total internal reflection，TIR)。舉例而言，畫素間溝渠隔離結構可為二氧化矽，而基底可為矽。然而，其他合適的材料亦是可行的。
側壁介面處的TIR反射了入射輻射，否則所述入射輻射將在光電偵測器之間穿過。因此，畫素間溝渠隔離結構可藉由TIR減少串擾且可改善光電偵測器的效能。此外，側壁介面處的TIR可將入射輻射朝向接收輻射的光電偵測器反射回去。因此，畫素 間溝渠隔離結構可為光電偵測器提供吸收輻射的附加機會，且可進一步改善光電偵測器的效能。然而，TIR取決於以大於所謂的臨界角度的角度照射於側壁介面上的輻射。舉例而言，當畫素間溝渠隔離結構及基底分別是二氧化矽及矽時，臨界角度可為約20度。因此，以小於臨界角度的角度照射於側壁介面上的輻射可能會在光電偵測器之間穿過且增加串擾。
一些光電偵測器在具有高壓的逆偏壓狀態中操作，且因此具有跨越對應的空乏區的強電場。此種光電偵測器可包括例如雪崩光電二極體(avalanche photodiode，APD)、單光子雪崩二極體(single-photon avalanche diode，SPAD)及其他合適類型的光電偵測器。由於強電場，可能發生熱載子發光(Hot-carrier luminescence)。熱載子發光是非定向的且在任意方向上發射輻射。因此，來自熱載子發光的輻射可以較臨界角度小的角度照射於側壁介面上，且因此可在光電偵測器之間穿過。此可能會增加串擾，且因此可能會使光電偵測器的效能劣化。
本揭露的各種實施例是有關於一種影像感測器及形成影像感測器的方法，其中畫素間溝渠隔離結構由低透射率層全部地或局部地界定。在一些實施例中，影像感測器包括畫素的陣列及畫素間溝渠隔離結構。畫素的陣列位於基底上，且所述陣列的畫素包括位於基底中的個別的光電偵測器。畫素間溝渠隔離結構位於基底中，且如上所述由低透射率層全部地或局部地界定。此外，畫素間溝渠隔離結構沿著畫素的邊界延伸，且各別地環繞光 電偵測器以將光電偵測器彼此隔開。低透射率層對入射輻射具有低透射率，使得畫素間溝渠隔離結構對入射輻射具有低透射率。此外，低透射率層因構成低透射率層的材料的本征性質而具有低透射率且無關於TIR來達成低透射率。因此，無論入射角度為何，低透射率層都會阻擋輻射。低透射率層可為或可包括例如金屬、導電陶瓷、一些其他合適的材料或其任意組合。
由於畫素間溝渠隔離結構各別地環繞光電偵測器以將光電偵測器彼此隔開，因此畫素間溝渠隔離結構接收在光電偵測器之間行進的輻射。由於畫素間溝渠隔離結構具有低透射率，因此畫素間溝渠隔離結構會阻擋輻射在光電偵測器之間行進，且因此減少串擾。減少的串擾轉而會增大光電偵測器的訊號雜訊比(signal-to-noise ratio，SNR)及光電偵測器的其他合適的效能度量。由於低透射率層是因構成低透射率層的材料的本征性質而具有低透射率且與TIR無關，因此低透射率層無論入射角度為何，都能夠高效地阻擋來自熱載子發光的輻射。
參照圖1，提供影像感測器的一些實施例的剖視圖100，其中畫素間溝渠隔離結構102由低透射率層104部分地界定且在基底108中將畫素106與鄰近畫素(未示出)隔開。基底108容置個別的畫素106分別具有的光電偵測器110且基底是半導體。基底108可為或可包括例如單晶矽及/或一些其他合適的半導體材料。
畫素間溝渠隔離結構102在畫素106的邊界處延伸至基 底108的後側108b中。此外，畫素間溝渠隔離結構102包括分別位於畫素106的相對的側上的一對畫素間隔離區段。在一些實施例中，當自頂部向下觀察時，畫素間溝渠隔離結構102沿著畫素106的邊界以閉合路徑延伸。在一些實施例中，畫素間溝渠隔離結構102亦被稱為外溝渠隔離結構。
低透射率層104藉由介電襯層112而與基底108隔開，且在一些實施例中界定畫素間溝渠隔離結構102的塊材。介電襯層112進一步界定畫素間溝渠隔離結構102且將低透射率層104與基底108電性隔離。介電襯層112可為或可包括例如氧化矽及/或一些其他合適的介電質。
低透射率層104對輻射114具有低透射率，使得畫素間溝渠隔離結構102亦對輻射114具有低透射率。由於低透射率，畫素間溝渠隔離結構102會阻擋自畫素106穿過到達鄰近畫素的輻射114，或者反之亦然，且因此會減少畫素106與鄰近畫素之間的串擾。藉由減少串擾，可增強光電偵測器110的SNR及其他合適的效能度量。由於低透射率層104阻擋輻射114在畫素之間穿過，因此低透射率層104亦可被稱為光學障壁層。
在一些實施例中，低透射率是小於輻射114的約1%、5%、10%或一些其他合適的透射率百分比。在一些實施例中，低透射率層104對輻射114不透明。在一些實施例中，相較於介電襯層112的透射率及/或氧化矽的透射率，所述低透射率是低的。若透射率過高(例如，大於約10%或一些其他合適的百分比)，則 串擾可能為高的且光電偵測器110的效能可能為低的。
低透射率層104對輻射114更具有高反射率，使得畫素間溝渠隔離結構102對輻射114具有高反射率。由於高反射率，畫素間溝渠隔離結構102可將輻射114朝向光電偵測器110反射回去。此為光電偵測器110提供吸收輻射114的另一機會，此會改善光電偵測器110的量子效率(quantum efficiency，QE)、SNR及其他合適的效能度量。
高反射率可為例如大於輻射114的約80%、90%、95%或一些其他合適的反射率百分比。若反射率過低(例如，小於約80%或一些其他合適的百分比)，則光電偵測器110的QE、SNR及其他合適的效能度量可能為低的。
低透射率層104的低透射率及低透射率層104的高反射率是因構成低透射率層104的材料的本征性質而成且與TIR無關。在一些實施例中，低透射率層104是金屬及/或一些其他合適的導電材料。所述金屬可為或可包括例如銅、鋁、銀、一些其他合適的金屬或其任意組合。在替代實施例中，低透射率層104是介電質及/或一些其他合適的材料。在其中低透射率層104是介電質的至少一些實施例中，可省略介電襯層112。
在一些實施例中，光電偵測器110在高電壓下的逆偏壓狀態中操作。舉例而言，光電偵測器110可為APD、SPAD或一些其他合適類型的光電偵測器。所述高電壓可為例如大於約100伏特、200伏特、1000伏特、1500伏特或一些其他合適的值的電壓。 此外，高電壓可為例如約100伏特至200伏特、約200伏特至1000伏特、約1000伏特至1500伏特、約1500伏特至2000伏特或一些其他合適的值的電壓。
由於光電偵測器110可在高電壓下操作，因此光電偵測器110可能傾向於熱載子發光116(由星形示意性地例示)。熱載子發光116可在任意方向上發射熱載子輻射114hc，此使得難以藉由TIR高效地阻擋熱載子輻射114hc。如上所述，TIR取決於入射角度超過所謂的臨界角度。在一些實施例中，熱載子輻射114hc具有約900奈米至1000奈米、約900奈米至950奈米、約950奈米至1000奈米的波長或一些其他合適的波長。
由於畫素間溝渠隔離結構102具有低透射率且無關於TIR來達成低透射率，因此畫素間溝渠隔離結構102無論入射角度為何，都可阻擋熱載子輻射114hc。因此，畫素間溝渠隔離結構102可高效地減少來自熱載子發光116的串擾。此外，由於畫素間溝渠隔離結構102具有高反射率且無關於TIR來達成高反射率，因此畫素間溝渠隔離結構102無論入射角度如何都可反射熱載子輻射114hc。
在一些實施例中，介電襯層112具有高透射率。高透射率可為例如大於入射輻射的90%、95%、99%或一些其他合適的百分比的透射率。在一些實施例中，介電襯層112對輻射114透明。若透射率過低(例如，小於約90%或一些其他合適的百分比)，則介電襯層112可防止過多的輻射114照射於低透射率層104上並 被反射。因此，光電偵測器110的QE及其他合適的效能度量可能為低的。
在一些實施例中，介電襯層112的厚度Tdll是小的，因此介電襯層112具有高透射率。當厚度Tdll小於約100奈米、約50奈米、約10奈米或一些其他合適的值時，厚度Tdll可為例如小的。此外，當厚度Tdll為約10奈米至100奈米、約10奈米至55奈米、約55奈米至100奈米、約20奈米或一些其他合適的值時，厚度Tdll可為例如小的。若厚度Tdll過大(例如，大於約100奈米或一些其他合適的值)，則介電襯層112可防止過多的輻射114照射於低透射率層104上。若厚度Tdll過小(例如，小於約10奈米或一些其他合適的值)，則介電襯層112可能無法在低透射率層104與基底108之間提供電性隔離。
在一些實施例中，介電襯層112具有較基底108高的折射率。此可提升介電襯層112與基底108進行直接接觸的側壁介面處的TIR。然而，由於低透射率層104具有高反射率，因此TIR可為冗餘的。
在一些實施例中，介電襯層112進一步作為低透射率層104的材料的擴散障壁，以防止所述材料擴散至基底108中。舉例而言，低透射率層104可為或可包括銅，且介電襯層112可為或可包括氧化鋁(例如，Al2O3)或一些其他合適的材料。依據低透射率層104的材料而定，若所述材料被容許擴散至基底108，則所述材料可能會使光電偵測器110的操作參數偏離規格。
繼續參照圖1，前側介電結構118位於基底108之下且覆蓋基底108的前側108f。前側介電層118在基底108的前側108f處具有較基底108高的折射率，以提升前側108f處的TIR。因此，穿過光電偵測器110的輻射114可被反射回光電偵測器110，進而提供光電偵測器110吸收輻射114的另一機會。此轉而可改善光電偵測器110的QE及其他合適的效能度量。前側介電結構118可為或可包括例如氧化矽及/或一些其他合適的介電質。
如下文所見，在一些實施例中，前側介電結構118可全部地或局部地容置內連結構(未示出)。內連結構包括交替堆疊的多條連線、多個通孔及多個接觸件，且界定自光電偵測器110引出的導電路徑。導電路徑可例如將光電偵測器110電性耦合至讀出電路系統及/或其他合適的成像電路系統。
後側介電結構120覆蓋基底108的後側108b且與基底108一起界定漫射器122。漫射器122上覆於光電偵測器110上且在基底108的後側108b處具有週期性圖案。漫射器122的週期性圖案用於散射在基底108的後側108b處接收的外部輻射114ex。舉例而言，漫射器122可散射外部輻射114ex，以增大外部輻射114ex在基底108的前側108f處的入射角度，進而增大前側108f處的TIR。此轉而可進一步改善光電偵測器110的QE及其他合適的效能度量。後側介電結構120可為或可包括例如氧化矽及/或一些其他合適的介電質。
在一些實施例中，後側介電結構120是與介電襯層112 相同的材料及/或與介電襯層112整合在一起。此外，在一些實施例中，後側介電層120在基底108的後側108b處具有較基底108高的折射率，以提升後側108b處的TIR。因此，輻射114可藉由TIR被反射回光電偵測器110，進而提供光電偵測器110吸收輻射114的另一機會。此轉而可改善光電偵測器110的QE及其他合適的效能度量。
間隙層124上覆於後側介電結構120上，且微透鏡126上覆於間隙層124上。在替代實施例中，間隙層124被濾色片替換。間隙層124將微透鏡126與光電偵測器110間隔開，且可為或可包括例如氧化矽及/或一些其他合適的介電質。微透鏡126將外部輻射114ex聚焦於光電偵測器110上。
參照圖2，提供圖1所示影像感測器的一些實施例的俯視佈局圖200。圖2可例如沿著圖1中的線A-A’截取及/或圖1可例如沿著圖2中的線A-A’截取。介電襯層112及低透射率層104各自沿著畫素的邊界以閉合路徑延伸，以環繞光電偵測器110。低透射率層104具有低透射率，以減少串擾。此外，低透射率層104具有高反射率，以將輻射114反射回光電偵測器110。減少的串擾會增大光電偵測器110的SNR及其他合適的效能度量，而高反射率會增大光電偵測器110的QE及其他合適的效能度量。
參照圖3A，提供圖1所示影像感測器的一些替代實施例的剖視圖300A，其中畫素間溝渠隔離結構102進一步由障壁層302界定。障壁層302是與介電襯層112不同的材料且是低透射率 層104的材料的擴散障壁，以防止所述材料擴散至基底108中。舉例而言，低透射率層104可為或可包括銅，障壁層302可為或可包括氧化鋁(例如，Al2O3)，且介電襯層112可為或可包括氧化矽。然而，其他合適的材料亦是可行的。依據低透射率層104的材料而定，若所述材料可容許擴散，則所述材料可能會使光電偵測器110的操作參數偏離規格及/或使光電偵測器110的效能劣化。
在一些實施例中，障壁層302是介電質，且因此在低透射率層104與基底108之間提供附加的電性隔離。在替代實施例中，障壁層302是可導電的。
在一些實施例中，障壁層302具有高透射率。高透射率可為例如大於輻射114的90%、95%、99%或一些其他合適的透射率的百分比。在一些實施例中，障壁層302相對於輻射114是透明的。若透射率過低(例如，小於約90%或一些其他合適的百分比)，則障壁層302可防止過多的輻射114照射於低透射率層104上並被反射。因此，光電偵測器110的QE及其他合適的效能度量可能為低的。
在一些實施例中，障壁層302的厚度Tbl很小，因此障壁層302具有高透射率。當厚度Tbl小於約100奈米、約50奈米、約10奈米或一些其他合適的值時厚度Tbl可為例如小的。此外，當厚度Tbl為約10奈米至100奈米、約10奈米至55奈米、約55奈米至100奈米、約20奈米或一些其他合適的值時厚度Tbl可為 例如小的。若厚度Tbl過大(例如，大於約100奈米或一些其他合適的值)，則厚度Tbl可防止過多的輻射114照射於低透射率層104上並被低透射率層104反射。若厚度Tbl過小(例如，小於約10奈米或一些其他合適的值)，則障壁層302可能無法作為低透射率層104的材料的擴散障壁。
參照圖3B，提供圖1所示影像感測器的一些替代實施例的剖視圖300B，其中附加畫素間溝渠隔離結構304將畫素106與鄰近畫素(未示出)隔開。附加畫素間溝渠隔離結構304在畫素106的邊界處延伸至基底108的前側108f中且在基底108內直接接觸畫素間溝渠隔離結構102。此外，附加畫素間溝渠隔離結構304包括分別位於畫素106的相對的側上的一對附加畫素間隔離區段。在一些實施例中，當自頂部向下觀察時，附加畫素間溝渠隔離結構304沿著畫素106的邊界以閉合路徑延伸。
附加畫素間溝渠隔離結構304包括具有較基底108高的折射率的介電材料，以提升附加畫素間溝渠隔離結構304與基底108進行直接接觸的側壁介面處的TIR。藉由提升側壁介面處的TIR，可將輻射114朝向光電偵測器110反射回去，以減少串擾且改善QE、SNR及其他合適的效能度量。附加畫素間溝渠隔離結構304可為或可包括例如氧化矽及/或一些其他合適的介電質。
由於附加畫素間溝渠隔離結構304與畫素間溝渠隔離結構102延伸至基底108的相對的側中且在基底108內直接接觸，因此附加畫素間溝渠隔離結構304界定延伸穿過基底108的複合 結構。當基底108的厚度Ts對於附加畫素間溝渠隔離結構304及畫素間溝渠隔離結構102而言過大而使得附加畫素間溝渠隔離結構304及畫素間溝渠隔離結構102不能各別地延伸穿過基底108時，複合結構可增強畫素間隔離且減少串擾。
參照圖4A及圖4B，提供圖1所示影像感測器的一些替代實施例的剖視圖400A、400B，其中所述影像感測器的組成物有所變化。在圖4A中，畫素間溝渠隔離結構102自基底108的前側108f局部地延伸穿過基底108。在替代實施例中，畫素間溝渠隔離結構102完全延伸穿過基底108。在圖4B中，低透射率層104的頂表面與基底108的頂表面大致齊平。
參照圖5A及圖5B，提供圖1所示影像感測器的一些替代實施例的剖視圖500A及500B，其中省略影像感測器的構成物。在圖5A中，省略漫射器122。由此，基底108與後側介電結構120之間的介面自畫素106的第一側至畫素106的與第一側相對的第二側是平坦的。在圖5B中，省略介電襯層112。舉例而言，至少當低透射率層104是具有低透射率的介電質時，可省略介電襯層112。
儘管針對圖1闡述圖2，然而應理解，在替代實施例中圖2適用於圖3A、圖3B、圖4A、圖4B圖5A及圖5B中的任一者。因此，圖3A、圖3B、圖4A、圖4B、圖5A及圖5B中的任一者可沿著圖2中的線A-A’截取。此外，圖2可沿著圖3A、圖3B、圖4A、圖4B、圖5A及圖5B中的任一者中的線A-A’截取。 在其中圖2被應用至圖3A的替代實施例中，圖2更包括沿著畫素106的邊界在光電偵測器110周圍以閉合路徑延伸的障壁層302。
參照圖6，提供圖1所示影像感測器的一些實施例的剖視圖600，其中所述影像感測器包括多個畫素106。畫素106各自為在圖1處例示及闡述的畫素106的對應部件。此外，畫素106共享畫素間溝渠隔離結構102。為清晰起見，畫素106之間的邊界602由虛線劃界。
在一些實施例中，低透射率層104的寬度Wltl大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，在一些實施例中，寬度Wltl為約100奈米至200奈米、約200奈米至500奈米或一些其他合適的值。若寬度Wltl過小(例如，小於約100奈米或一些其他合適的值)，則低透射率層104及畫素間溝渠隔離結構102可具有高透射率，且因此串擾可能為高的。若寬度Wltl過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素106的尺寸可能為大的。前者導致光電偵測器110的低QE，而後者導致低畫素密度。
在一些實施例中，寬度Wltl與厚度Tdll之間的比率為約5：1至20：1、約5：1至10：1、約10：1至15：1、約15：1至20：1或一些其他合適的值。若比率過高(例如，大於約20：1或一些其他合適的值)，則厚度Tdll可能過小及/或寬度Wltl可能過大。若厚度Tdll過小，則介電襯層112可能會在低透射率層104與基底108之間提供較差的電性隔離。若比率過低(例如，小於約5：1或一些其 他合適的值)，則厚度Tdll可能或大及/或寬度Wltl可能過小。若厚度Tdll過小，則介電襯層112可防止過多的輻射114照射於低透射率層104上。
儘管圖6例示出包括各自被配置為圖1中的畫素106的多個畫素106的影像感測器，然而在替代實施例中圖6所示畫素106可各自被配置為圖3A、圖3B、圖4A、圖4B、圖5A及圖5B中的任一者中的畫素106。
參照圖7，提供圖6所示影像感測器的一些實施例的俯視佈局圖700。圖7可例如沿著圖6中的線B-B’截取及/或圖6可例如沿著圖7中的線B-B’截取。低透射率層104是連續的且沿著畫素106的邊界602各別地環繞畫素106，以將畫素106彼此隔開且減少串擾。介電襯層112包括多個環形段。環形段是個別的畫素106分別具有的且各自沿著個別的畫素的邊界以閉合路徑延伸。儘管在俯視佈局圖700內不可見，然而環形段可藉由位於低透射率層104之下的介電襯層112的一些部分內連。
參照圖8，提供圖1所示影像感測器的一些替代實施例的剖視圖800，其中低透射率層104具有高吸收率而非高反射率。因此，當輻射114照射於低透射率層104上時，輻射114大部分被低透射率層104吸收而非反射。高吸收率可為例如大於約80%、90%或95%的吸收率。然而，其他合適的百分比亦是可行的。
由於低透射率層104具有高吸收率及低透射率，因此低透射率層104會防止串擾且因此畫素間溝渠隔離結構102會防止 串擾。然而，若低透射率層104吸收了入射於畫素間溝渠隔離結構102上的大部分輻射，則QE損耗將很高且因此QE將很差。因此，介電襯層112被配置成提升介電襯層112與基底108進行直接接觸的側壁介面處的TIR。TIR反射大部分輻射，且低透射率層104吸收未被反射的輻射，因此QE損耗及串擾二者皆很低。應注意，在前述實施例中，由於低透射率層104具有高反射率，因此側壁介面處的TIR是冗餘的。
為提升側壁介面處的TIR，介電襯層112具有較基底108高的折射率。舉例而言，介電襯層112可為或可包括氧化矽，而基底108可為或可包括矽。然而，其他合適的材料亦是可行的。另外，介電襯層112具有厚度Tdll，以增大TIR且將QE損耗最小化。一般而言，厚度Tdll越大，側壁介面處的TIR越大，且因此QE損耗越小。厚度Tdll可例如大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，厚度Tdll可為例如約100奈米至200奈米、約200奈米、約200奈米至500奈米或一些其他合適的值。
若厚度Tdll過小(例如，小於約100奈米或一些其他合適的值)，則側壁介面處的TIR可能很低且QE損耗可能很高。因此，光電偵測器110的QE及其他合適的效能度量可能很低。若厚度Tdll過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素106的尺寸可能為大的。前者導致光電偵測器110的低QE，而後者導致低畫素密度。
低透射率層104的低透射率及低透射率層104的高吸收率是因組成低透射率層104的材料的本征性質所致且無關於TIR。在一些實施例中，低透射率層104是金屬、導電陶瓷、一些其他合適的導電材料或其任意組合。所述金屬可為或可包括例如鎢及/或一些其他合適的金屬。導電陶瓷可為或可包括例如氮化鈦、氮化鉭、一些其他合適的導電陶瓷或其任意組合。在替代實施例中，低透射率層104是介電質及/或一些其他合適的材料。在其中低透射率層104是介電質的至少一些實施例中，可省略介電襯層112。
參照圖9，提供圖8所示影像感測器的一些實施例的俯視佈局圖900。圖9可例如沿著圖8中的線C-C’截取及/或圖8可例如沿著圖9中的線C-C’截取。以較TIR的臨界角度小的角度(例如，角度α1)照射於介電襯層112的側壁介面上的輻射114穿過介電襯層112並被低透射率層104吸收。另一方面，以較TIR的臨界角度大的角度(例如，角度α2)照射於介電襯層112的側壁介面上的輻射114被TIR反射。其中基底108是(或包括)矽且介電襯層112是(或包括)氧化矽的至少一些實施例中，臨界角度為約20度。然而，其他合適的材料及/或臨界角度亦是可行的。
參照圖10，提供圖8所示影像感測器的一些實施例的剖視圖1000，其中所述影像感測器包括多個畫素106。畫素106各自為在圖8處例示及闡述的畫素106的對應部件。此外，畫素106共享畫素間溝渠隔離結構102。為清晰起見，畫素106之間的邊界602由虛線劃界。
在一些實施例中，低透射率層104的寬度Wltl與介電襯層112的厚度Tdll之間的比率為約1：1至5：1、約1：1至2.5：1、約2.5：1至5：1或一些其他合適的值。若比率過高(例如，大於約5：1或一些其他合適的值)，則厚度Tdll可能過小及/或寬度Wltl可能過大。若厚度Tdll過小，則側壁介面處的TIR可能很低且QE損耗可能很高。若寬度Wltl過大，則光電偵測器110可能過小及/或畫素106可能過大。前者導致低QE且後者導致低畫素密度。若比率過低(例如，小於約1：1或一些其他合適的值)，則厚度Tdll可能過大及/或寬度Wltl可能過小。如上所述，若厚度Tdll過大，則光電偵測器110可能過小及/或畫素106可能過大。若寬度Wltl過小，則低透射率層104可能會過薄而不能吸收輻射114。
參照圖11，提供圖10所示影像感測器的一些實施例的俯視佈局圖1100。圖11可例如沿著圖10中的線D-D’截取及/或圖10可例如沿著圖11中的線D-D’截取。
參照圖12，提供圖1所示影像感測器的一些替代實施例的剖視圖1200，其中低透射率層104具有高吸收率而非高反射率，如圖8處所闡述。由於低透射率層104具有高吸收率及低透射率，因此低透射率層104可防止串擾。然而，若低透射率層104吸收了越過畫素邊界的大部分輻射，則QE損耗將很高，且因此QE將很差。因此，影像感測器更包括畫素內溝渠隔離結構1202。
畫素內溝渠隔離結構1202被畫素間溝渠隔離結構102環繞且延伸至基底108的後側108b中。此外，畫素內溝渠隔離結 構1202包括分別位於畫素106的相對的側上的一對畫素內隔離區段且光電偵測器110夾置於所述一對畫素內隔離區段之間。在一些實施例中，當自頂部向下觀察時，畫素內溝渠隔離結構1202在光電偵測器110周圍以閉合路徑延伸。在一些實施例中，畫素內溝渠隔離結構1202亦被稱為內溝渠隔離結構。畫素內溝渠隔離結構1202被配置成提升畫素內溝渠隔離結構1202與基底108進行直接接觸的側壁介面處的TIR。TIR反射了被照射至畫素間溝渠隔離結構102的大多數輻射，且低透射率層104吸收未被TIR反射的輻射，因此QE損耗及串擾二者皆很低。
為提升TIR，畫素內溝渠隔離結構1202具有較基底108高的折射率。舉例而言，畫素內溝渠隔離結構1202可為或可包括氧化矽，而基底108可為或可包括矽。然而，其他合適的材料亦是可行的。另外，畫素內溝渠隔離結構1202具有寬度Witi，以增大TIR且將QE損耗最小化。寬度Witi可例如大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，寬度Witi可為例如約100奈米至200奈米、約200奈米、約200奈米至500奈米或一些其他合適的值。
若寬度Witi過小(例如，小於約100奈米或一些其他合適的值)，則側壁介面處的TIR可能為低的且QE損耗可能為高的。因此，光電偵測器110的QE及其他合適的效能度量可能為低的。若寬度Witi過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素的大小可能為大的。 前者導致低QE且後者導致低畫素密度。
在一些實施例中，畫素內溝渠隔離結構1202由後側介電結構120界定。在替代實施例中，畫素內溝渠隔離結構1202獨立於後側介電結構120。在一些實施例中，畫素內溝渠隔離結構1202與畫素間溝渠隔離結構102間隔開間距S，間距S為約10奈米至100奈米、約10奈米至55奈米、約55奈米至100奈米或一些其他合適的值。畫素內溝渠隔離結構1202可為或可包括例如氧化矽及/或一些其他合適的介電質。
參照圖13A至圖13C，提供圖12所示影像感測器的一些實施例的俯視佈局圖1300A至1300C。圖13A至圖13C是彼此的替代實施例且可例如沿著圖12中的線E-E’截取。此外，圖12可例如沿著圖13A至圖13C中的任一者中的線E-E’截取。
介電襯層112及低透射率層104各自沿著畫素106的邊界以閉合路徑延伸，以環繞光電偵測器110。畫素內溝渠隔離結構1202被介電襯層112及低透射率層104環繞。此外，畫素內溝渠隔離結構1202在光電偵測器110周圍以閉合路徑延伸。以較TIR的臨界角度小的角度(例如，圖13A及圖13B中的角度α1)照射於畫素內溝渠隔離結構1202上的輻射114穿過畫素內溝渠隔離結構1202並被低透射率層104吸收。以較TIR的臨界角度大的角度(例如，圖13A及圖13B中的角度α2)照射於畫素內溝渠隔離結構1202上的輻射114被TIR反射。
在圖13A中，畫素內溝渠隔離結構1202是具有正方形 隅角的正方形環形。在圖13B中，畫素內溝渠隔離結構1202是具有倒角隅角的正方形環形。在圖13C中，畫素內溝渠隔離結構1202是圓形環形。在替代實施例中，畫素內溝渠隔離結構1202具有其他合適的佈局及/或隅角。
參照圖14A，提供圖12所示影像感測器的一些替代實施例的剖視圖1400A，其中附加畫素間溝渠隔離結構304將畫素106與鄰近畫素(未示出)隔開。附加畫素間溝渠隔離結構304在畫素106的邊界處延伸至基底108的前側108f中且在基底108內直接接觸畫素間溝渠隔離結構102及畫素內溝渠隔離結構1202二者。附加畫素間溝渠隔離結構304可如例如在圖3B處所闡述般，且因此當基底108的厚度Ts對於附加畫素間溝渠隔離結構304及畫素間溝渠隔離結構102而言過大而使得附加畫素間溝渠隔離結構304及畫素間溝渠隔離結構102不能各別地延伸穿過基底108時附加畫素間溝渠隔離結構304可增強畫素間隔離且減少串擾。
參照圖14B，提供圖14A所示影像感測器的一些替代實施例的剖視圖1400B，其中附加畫素間溝渠隔離結構304與畫素內溝渠隔離結構1202間隔開。此外，附加畫素內溝渠隔離結構1402延伸至基底108的前側108f中到達畫素內溝渠隔離結構1202，同時被附加畫素間溝渠隔離結構304環繞且與附加畫素間溝渠隔離結構304間隔開。
附加畫素內溝渠隔離結構1402包括具有較基底108高的折射率的介電材料，以提升附加畫素內溝渠隔離結構1402與基 底108進行直接接觸的側壁介面處的TIR。藉由提升側壁介面處的TIR，可將輻射114朝向光電偵測器110反射回去，以減少串擾且改善QE、SNR及其他合適的效能度量。附加畫素內溝渠隔離結構1402可為或可包括例如氧化矽及/或一些其他合適的介電質。
儘管針對圖12闡述圖13A至圖13C，然而應理解，在替代實施例中圖13A至圖13C適用於圖14A及圖14B中的任一者。因此，圖14A及圖14B中的任一者可沿著圖13A至圖13C中的任一者中的線E-E’截取。此外，圖13A至圖13C中的任一者可沿著圖14A及圖14B中的任一者中的線E-E’截取。
參照圖15，提供圖12所示影像感測器的一些替代實施例的剖視圖1500，其中所述影像感測器包括多個畫素106。畫素106各自為在圖12處例示及闡述的畫素106的對應部件。此外，畫素106共享畫素間溝渠隔離結構102且具有個別的畫素內溝渠隔離結構1202。為清晰起見，畫素106之間的邊界602由虛線劃界。
儘管圖15例示出包括各自被配置為圖12中的畫素106的多個畫素106的影像感測器，然而在替代實施例中圖15所示畫素106可各自被配置為圖14A及圖14B中的任一者中的畫素106。
參照圖16，提供圖15所示影像感測器的一些實施例的俯視佈局圖1600。圖16可例如沿著圖15中的線F-F’截取及/或圖15可例如沿著圖16中的線F-F’截取。
參照圖17，提供圖1所示影像感測器的一些實施例的剖 視圖1700，其中光電偵測器110被更詳細地示出且電性耦合至基底108的前側108f上的內連結構1702。光電偵測器110包括第一接觸區1704、防護環1706及一對第二接觸區1708。此外，光電偵測器110可為例如APD、SPAD或一些其他合適類型的光電偵測器。
第一接觸區1704位於畫素106的中心處。防護環1706環繞第一接觸區1704且具有一對防護環區段。防護環區段在第一接觸區的邊界處分別位於第一接觸區1704的相對的側上。在一些實施例中，當自頂部向下觀察時，防護環1706沿著第一接觸區1704的邊界以閉合路徑延伸。第一接觸區1704與防護環1706共用相同的摻雜類型，但第一接觸區1704具有更高的摻雜濃度。此外，共用摻雜類型與基底108的鄰接區及/或基底108的塊材的摻雜類型相反。
第二接觸區1708在畫素106的周邊處分別位於防護環1706的相對的側上。在一些實施例中，第二接觸區1708對應於在防護環1706周圍以閉合路徑延伸的環形接觸區的不同區段。第二接觸區1708共享與第一接觸區1704及防護環1706的摻雜類型相反的共用摻雜類型。
內連結構1702位於前側介電結構118中且包括多個接觸件1710、多條連線1712及多個通孔1714。接觸件1710自第一接觸區1704及第二接觸區1708延伸，且連線1712與通孔1714交替堆疊於接觸件1710之下，以界定自接觸件1710引出的導電路 徑。接觸件1710、連線1712及通孔1714可為或可包括例如金屬及/或其他合適的導電材料。
參照圖18，提供圖1所示影像感測器的一些替代實施例的剖視圖1800，其中所述影像感測器是前側照明式(FSI)而非後側照明式(BSI)。由此，間隙層124及微透鏡126位於基底108的前側108f上且影像感測器被配置成自基底108的前側108f接收外部輻射114ex。另外，畫素間溝渠隔離結構102延伸至基底108的前側108f中以達到較基底108的整個厚度還小的深度。在替代實施例中，畫素間溝渠隔離結構102完全延伸穿過基底108。
參照圖19A及圖19B，提供圖18所示影像感測器的一些替代實施例的剖視圖1900A、1900B，其中畫素間溝渠隔離結構102延伸至基底108的後側108b而非基底108的前側108f中。在圖19A中，低透射率層104及介電襯層112不覆蓋基底108的後側108b。在圖19B中，低透射率層104及介電襯層覆蓋基底108的後側108b。此外，後側介電結構120被劃分成分別位於低透射率層104之下及低透射率層104之上的第一後側介電層120a及第二後側介電層120b。第一後側介電層120a及/或第二後側介電層120b可如例如圖18所示後側介電結構120闡述般。
由於低透射率層104覆蓋基底108的後側108b且具有高反射率，因此穿過基底108的後側108b到達低透射率層104的輻射114可被反射回光電偵測器110。此提供光電偵測器110吸收輻射114的另一機會。因此，光電偵測器110的QE及其他合適的效 能度量得到增強。
參照圖20，提供圖18所示影像感測器的一些實施例的剖視圖2000，其中光電偵測器110被更詳細地示出且電性耦合至基底108的前側108f上的內連結構1702。光電偵測器110及內連結構1702如在圖17處所闡述般，不同的是在第一接觸區1704之下直接清除內連結構1702的導電特徵(例如，接觸件1710、連線1712及通孔1714)，以容許輻射穿過內連結構1702到達光電偵測器110。
儘管圖3A例示出包括障壁層302的圖1所示影像感測器的替代實施例，然而圖3B、圖4A、圖4B、圖5A、圖5B、圖6、圖8、圖10、圖12、圖14A、圖14B、圖15、圖17、圖18、圖19A、圖19B及圖20中的任一者中的影像感測器的替代實施例可包括如圖3A中的障壁層302。儘管圖3B例示出包括附加畫素間溝渠隔離結構304的圖1所示影像感測器的替代實施例，然而圖3A、圖4B、圖5A、圖5B、圖6、圖8、圖10、圖12、圖15及圖17中的任一者中的影像感測器的替代實施例可包括如圖3B中的附加畫素間溝渠隔離結構304。儘管圖4A例示出其中畫素間溝渠隔離結構102延伸至基底108的前側108f中的圖1所示影像感測器的替代實施例，然而圖3A、圖3B、圖4B、圖5A、圖5B、圖6、圖8、圖10、圖12、圖15及圖17中的任一者中的影像感測器的替代實施例亦可具有如圖4A中般延伸至基底108的前側108f中的畫素間溝渠隔離結構102。儘管圖4B例示出其中低透射 率層104的頂表面與基底108的頂表面大致齊平的圖1所示影像感測器的替代實施例，然而圖3A、圖3B、圖4A、圖5A、圖5B、圖6、圖8、圖10、圖12、圖14A、圖14B、圖15、圖17、圖18、圖19A、圖19B及圖20中的任一者中的影像感測器的替代實施例亦可具有與基底108的頂表面大致齊平的低透射率層104的頂表面。儘管圖5A及圖5B例示出其中省略漫射器122及/或介電襯層112的組成物的圖1所示影像感測器的替代實施例，然而圖3A、圖3B、圖4A、圖4B、圖6、圖8、圖10、圖12、圖14A、圖14B、圖15、圖17、圖18、圖19A、圖19B及圖20中的任一者中的影像感測器的替代實施例亦可省略漫射器122及/或介電襯層112。儘管圖8例示出其中低透射率層104是吸收性的且介電襯層112被配置用於TIR的圖1所示影像感測器的替代實施例，然而在圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6、圖12、圖14A、圖14B、圖15、圖17、圖18、圖19A、圖19B及圖20中的任一者中的影像感測器的替代實施例中，低透射率層104可如圖8中般為吸收性的且介電襯層112可如圖8中般被配置用於TIR。儘管圖12例示出其中低透射率層104是吸收性的且影像感測器更包括畫素內溝渠隔離結構1202的圖1所示影像感測器的替代實施例，然而在圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6、圖8、圖10、圖17、圖18、圖19A、圖19B及圖20中的任一者中的影像感測器的替代實施例中，低透射率層104可如圖12中般為吸收性的且影像感測器可如圖12中般更包括畫素內溝渠隔離結構 1202。儘管圖17例示出其中光電偵測器110被更詳細地示出且電性耦合至內連結構1702的圖1所示影像感測器的更詳細的實施例，然而在替代實施例中，圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6、圖12、圖14A、圖14B及圖15中的任一者中的光電偵測器110可如圖17中所示般且電性耦合至如圖17中的內連結構1702。儘管圖18例示出其中影像感測器是FSI的圖1所示影像感測器的替代實施例，然而在替代實施例中，圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6、圖12、圖14A、圖14B及圖15中的任一者中的影像感測器可如圖18中般為FSI。
參照圖21至圖26、圖27A、圖27B、圖28及圖29，提供形成影像感測器的方法的一些實施例的一系列剖視圖2100至2600、2700A、2700B、2800、2900，其中畫素間溝渠隔離結構由低透射率層部分地界定。可例如採用所述方法形成圖1、圖2、圖3A、圖3B、圖4B、圖5A、圖5B及圖6至圖11中的任一者中的影像感測器以及其他合適的影像感測器。
如圖21的剖視圖2100所例示，在基底108中自基底108的前側108f形成光電偵測器110。光電偵測器110是正在形成的影像感測器的個別的畫素106分別具有的且包括第一接觸區1704、防護環1706及一對第二接觸區1708。第一接觸區1704與防護環1706共享與基底108的鄰接區的摻雜類型相反的共用摻雜類型。此外，防護環1706具有較第一接觸區1704低的摻雜濃度。第二接觸區1708具有與第一接觸區1704及防護環1706相反的摻雜類 型。光電偵測器110可為例如APD、SPAD或一些其他合適類型的光電偵測器。在替代實施例中，光電偵測器110具有一些其他合適的配置。
如圖22的剖視圖2200所例示，在基底108的前側108f上形成覆蓋光電偵測器110的前側介電結構118。在一些實施例中，在前側介電結構118與基底108之間的介面處前側介電結構118具有較基底108高的折射率，以提升介面處的TIR。第一後側介電層120a可為或可包括例如氧化矽及/或一些其他合適的介電質。
圖22的剖視圖2200亦例示出，在前側介電結構118中形成電性耦合至光電偵測器110的內連結構1702。內連結構1702包括多個接觸件1710、多條連線1712及多個通孔1714。接觸件1710自第一接觸區1704及第二接觸區1708延伸，且連線1712與通孔1714交替堆疊於接觸件1710之上，以界定自接觸件1710引出的導電路徑。
如圖23的剖視圖2300所例示，將基底108翻轉，因此基底108的後側108b上覆於基底108的前側108f上。此外，將基底108的後側108b圖案化以直接在光電偵測器110之上形成週期性圖案2302。週期性圖案可例如具有鋸齒狀輪廓或一些其他合適的輪廓。可例如藉由微影/蝕刻製程或一些其他合適的圖案化製程執行圖案化。
如圖24的剖視圖2400所例示，沈積覆蓋基底108的後 側108b及週期性圖案2302(參見例如圖23)的第一後側介電層120a。第一後側介電層120a具有較基底108高的折射率，以提升第一後側介電層120a與基底108之間的介面處的TIR。此外，第一後側介電層120a的頂表面至少在週期性圖案處是粗糙的。第一後側介電層120a可為或可包括例如氧化矽及/或一些其他合適的介電質。
第一後側介電層120a與基底108在週期性圖案2302(參見例如圖23)處共同界定漫射器122。漫射器122用於散射在基底108的後側108b處接收的外部輻射114ex。此可例如增大基底108的前側108f處的外部輻射114ex的入射角度，以增大前側108f處的TIR。藉由增大基底108的前側108f處的TIR，外部輻射114ex中的更多外部輻射114ex可被反射回光電偵測器110。因此，可增強光電偵測器110的QE及其他合適的效能度量。
如圖25的剖視圖2500所例示，使第一後側介電層120a的頂表面平坦化。可例如藉由化學機械研磨(chemical mechanical polish，CMP)或一些其他合適的平坦化製程來執行所述平坦化。
如圖26的剖視圖2600所例示，將第一後側介電層120a及基底108圖案化以界定畫素間隔離溝渠2602。畫素間隔離溝渠2602亦可被稱為例如外隔離溝渠。畫素間隔離溝渠2602在畫素106的邊界處具有分別位於光電偵測器110的相對的側上的一對區段。在一些實施例中，當自頂部向下觀察時，畫素間隔離溝渠2602沿著畫素106的邊界以閉合路徑延伸以環繞光電偵測器110。此外， 在一些實施例中，畫素間隔離溝渠2602具有與圖2或圖7所示畫素間溝渠隔離結構102相同的俯視佈局。可例如藉由微影/蝕刻製程或一些其他合適的圖案化製程來執行所述圖案化。
如圖27A的剖視圖2700A所例示，沈積對畫素間隔離溝渠2602(參見例如圖26)進行填充的介電襯層112及低透射率層104。介電襯層112在低透射率層104之前沈積且將低透射率層104與基底108電性隔開。介電襯層112可為或可包括例如氧化矽、氧化鋁、一些其他合適的介電質或其任意組合。
在一些實施例中，介電襯層112亦作為低透射率層104的擴散障壁。舉例而言，介電襯層112可為或可包括氧化鋁，而低透射率層104可為或可包括銅。然而，其他合適的材料亦是可行的。在一些實施例中，介電襯層112具有較基底108高的折射率。舉例而言，介電襯層112可為或可包括氧化矽，而基底108可為或可包括矽。
介電襯層112對輻射具有低吸收率，且在一些實施例中對輻射具有高透射率。低吸收率可為例如小於入射輻射的約10%、5%、1%或一些其他合適的吸收率百分比。高透射率可為例如大於入射輻射的90%、95%、99%或一些其他合適的透射率百分比。低吸收率將QE損耗最小化，同時高透射率使得輻射能夠不受阻礙地穿過到達低透射率層104。在一些實施例中，介電襯層112對輻射透明。
在一些實施例中，為達成低吸收率及高透射率，介電襯 層112的厚度Tdll是小的。當厚度Tdll小於約100奈米、約50奈米、約10奈米或一些其他合適的值時，厚度Tdll可為例如小的。此外，當厚度Tdll為約10奈米至100奈米、約10奈米至55奈米、約55奈米至100奈米、約20奈米或一些其他合適的值時，厚度Tdll可為例如小的。若厚度Tdll過小(例如，小於約10奈米或一些其他合適的值)，則介電襯層112可能不能將低透射率層104與基底108電性隔開。若厚度Tdll過大(例如，大於約100奈米或一些其他合適的值)，則介電襯層112可能會吸收或以其他方式干擾行進至低透射率層104的輻射。
可例如藉由熱氧化來沈積介電襯層112，使得介電襯層112自基底108生長，但不自第一後側介電層120a生長或最小程度地生長。作為另外一種選擇，可藉由化學氣相沈積(chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition，PVD)或一些其他合適的沈積製程來沈積介電襯層112。
低透射率層104在畫素間隔離溝渠2602中上覆於介電襯層112上且進一步覆蓋第一後側介電層120a。低透射率層104對輻射具有低透射率，且因此阻擋入射於其上的大部分或全部輻射。在一些實施例中，低透射率是小於輻射的約1%、5%、10%或一些其他合適的透射率百分比。在一些實施例中，低透射率層104對輻射不透明。低透射率層104對輻射更具有高反射率。高反射率可為例如大於輻射的約80%、90%、95%或一些其他合適的反射率百分比。
低透射率層104的低透射率及低透射率層104的高反射率是因構成低透射率層104的材料的本征性質而成且無關於TIR。在一些實施例中，低透射率層104是金屬及/或一些其他合適的導電材料。所述金屬可為或可包括例如銅、鋁、銀、一些其他合適的金屬或其任意組合。在替代實施例中，低透射率層104是介電質及/或一些其他合適的材料。在其中低透射率層104是介電質的至少一些實施例中，可省略介電襯層112的沈積，且可在畫素間隔離溝渠2602中在基底108上直接沈積低透射率層104。
低透射率層104及介電襯層112界定對畫素間隔離溝渠2602進行填充的畫素間溝渠隔離結構102。畫素間溝渠隔離結構102的俯視佈局可如例如圖2、圖7、圖9及圖11中的任一者。由於低透射率層104具有低透射率及高反射率，因此畫素間溝渠隔離結構102亦具有低透射率及高反射率。由於低透射率，畫素間溝渠隔離結構102可減少自畫素106穿過到達鄰近畫素(未示出)的輻射，或反之亦然，且因此可減少串擾。藉由減少串擾，可增強光電偵測器110的SNR及其他合適的效能度量。由於高反射率，畫素間溝渠隔離結構102可將入射於其上的輻射朝向光電偵測器110反射回去。此為光電偵測器110提供吸收輻射的另一機會，此可改善光電偵測器110的QE、SNR及其他合適的效能度量。
在一些實施例中，光電偵測器110在高電壓下的逆偏壓狀態中操作。舉例而言，光電偵測器110可為APD、SPAD或一些其他合適類型的光電偵測器。由於光電偵測器110可在高電壓下 操作，因此光電偵測器110可能傾向於熱載子發光116(由星形示意性地例示)。熱載子發光116可在任意方向上發射熱載子輻射114hc，此使得難以藉由TIR高效地阻擋熱載子輻射114hc。TIR取決於入射角度超過所謂的臨界角度。
由於畫素間溝渠隔離結構102具有低透射率且無關於TIR來達成低透射率，因此畫素間溝渠隔離結構102可阻擋熱載子輻射114hc而無論入射角度如何。因此，畫素間溝渠隔離結構102可高效地減少來自熱載子發光116的串擾。此外，由於畫素間溝渠隔離結構102具有高反射率且無關於TIR來達成高反射率，因此畫素間溝渠隔離結構102可反射熱載子輻射114hc而無論入射角度如何。
在一些實施例中，圖26處的圖案化與介電襯層112的沈積協同進行，因此畫素間隔離溝渠2602中的低透射率層104的寬度Wltl大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，在一些實施例中，寬度Wltl為約100奈米至200奈米、約200奈米至500奈米或一些其他合適的值。若寬度Wltl過小(例如，小於約100奈米或一些其他合適的值)，則低透射率層104可具有高透射率，且因此串擾可能為高的。若寬度Wltl過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素106的尺寸可能為大的。前者使光電偵測器110的效能劣化，且後者使畫素密度劣化。
如圖27B的剖視圖2700B所例示，根據替代實施例，沈 積對畫素間隔離溝渠2602(參見例如圖26)進行填充的介電襯層112及低透射率層104。換言之，圖27A與圖27B是彼此的替代物且因此各自地例示出自圖26進行的沈積。與圖27A相反，圖27B所示低透射率層104具有高吸收率而非高反射率。因此，輻射大部分被低透射率層104吸收而非反射。高吸收率可為例如大於約80%、90%或95%的吸收率。然而，其他合適的百分比亦是可行的。
若畫素間溝渠隔離結構102吸收了入射於畫素間溝渠隔離結構102上的大部分輻射，則QE損耗將很高，且因此QE將很差。因此，介電襯層112被配置成提升介電襯層112與基底108進行直接接觸的側壁介面處的TIR。側壁介面處的TIR在輻射到達低透射率層104之前反射大部分的輻射，且低透射率層104吸收穿過介電襯層112而未被TIR反射的任何輻射，因此QE損耗及串擾二者皆為低的。
為提升側壁介面處的TIR，介電襯層112具有較基底108高的折射率。另外，介電襯層112具有厚度Tdll，以提升TIR且將QE損耗最小化。一般而言，厚度Tdll越大，側壁介面處的TIR越大，且因此QE損耗越小。厚度Tdll可例如大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，厚度Tdll可為例如約100奈米至200奈米、約200奈米、約200奈米至500奈米或一些其他合適的值。
若厚度Tdll過小(例如，小於約100奈米或一些其他合適的值)，則側壁介面處的TIR可能為低的且QE損耗可能為高的。 因此，光電偵測器110的QE及其他合適的效能度量可能為低的。若厚度Tdll過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素106的尺寸可能為大的。前者導致效能不佳，且後者導致畫素密度低。
在一些實施例中，低透射率層104是金屬、導電陶瓷、一些其他合適的導電材料或其任意組合。所述金屬可為或可包括例如鎢及/或一些其他合適的金屬。導電陶瓷可為或可包括例如氮化鈦、氮化鉭、一些其他合適的導電陶瓷或其任意組合。
如圖28的剖視圖2800所例示，使低透射率層104的頂表面形成凹陷以露出第一後側介電層120a。可對圖27A及圖27B中的任一者中的低透射率層104形成所述凹陷，但使用圖27A中的低透射率層104進行例示。如上所述，圖27A與圖27B是彼此的替代物。在一些實施例中，持續形成所述凹陷，直至低透射率層104的頂表面與第一後側介電層120a的頂表面大致齊平為止。在其他實施例中，持續形成所述凹陷，直至低透射率層104的頂表面與基底108的頂表面大致齊平為止。在一些實施例中，所述凹陷亦使低透射率層104的頂表面平坦化。可例如藉由回蝕、CMP、一些其他合適的製程或其任意組合來執行所述凹陷。
如圖29的剖視圖2900所例示，在畫素間溝渠隔離結構102及第一後側介電層120a之上沈積第二後側介電層120b及間隙層124。此外，在間隙層124之上形成微透鏡126。第二後側介電層120b及間隙層124可為或可包括例如氧化矽及/或一些其他合適 的介電質。
儘管參照方法的各種實施例闡述圖21至圖26、圖27A、圖27B、圖28及圖29，然而應理解圖21至圖26、圖27A、圖27B、圖28及圖29中所示的結構並非僅限於所述方法，而是可獨立於所述方法單獨存在。儘管圖21至圖26、圖27A、圖27B、圖28及圖29被闡述為一系列動作，然而應理解，在其他實施例中，可對所述動作的次序進行更改。儘管圖21至圖26、圖27A、圖27B、圖28及圖29被例示並闡述為一組特定動作，然而在其他實施例中可省略所例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括於其他實施例中。
參照圖30，提供圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些實施例的方塊圖3000。
在動作3002處，在基底中自基底的前側形成光電偵測器。參見例如圖21。
在動作3004處，在基底的前側上形成覆蓋光電偵測器且電性耦合至光電偵測器的內連結構。參見例如圖22。
在動作3006處，將基底的後側圖案化以形成上覆於光電偵測器上的週期性圖案。參見例如圖23。
在動作3008處，沈積覆蓋基底的後側及週期性圖案的第一後側介電層。參見例如圖24。
在動作3010處，使第一後側介電層的頂表面平坦化。參見例如圖25。
在動作3012處，將第一後側介電層及基底的後側圖案化，以形成畫素間隔離溝渠，所述畫素間隔離溝渠沿著光電偵測器所位於的畫素的邊界環繞光電偵測器。參見例如圖26。
在動作3014處，沈積對畫素間隔離溝渠進行襯墊且進行局部地填充的介電襯層。參見例如圖27A及圖27B。
在動作3016處，沈積對介電襯層之上的畫素間隔離溝渠進行填充且覆蓋第一後側介電層的低透射率層。參見例如圖27A及圖27B。低透射率層可為例如金屬、導電陶瓷、一些其他合適的材料或其任意組合。此外，低透射率層可例如具有高反射率或高吸收率。
在動作3018處，使低透射率層的頂表面形成凹陷以露出第一後側介電層。參見例如圖28。
在動作3020處，沈積覆蓋第一後側介電層及低透射率層的第二後側介電層及間隙層。參見例如圖29。
在動作3022處，在間隙層之上形成覆蓋光電偵測器的微透鏡。參見例如圖29。
儘管圖30所示方塊圖3000在本文中被例示並闡述為一系列動作或事件，然而應理解，此種動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序進行及/或與除本文中所例示及/或闡述的動作或事件以外的其他動作或事件同時進行。此外，可能並不需要所有所例示的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示 的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
參照圖31至圖33、圖34A、圖34B、圖35及圖36，提供圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖3100至3300、3400A、3400B、3500、3600，其中介電襯層112與第一後側介電層120a整合於一起。
如圖31的剖視圖3100所例示，執行圖21至圖23處的動作。在基底108中自基底108的前側108f形成光電偵測器110，如針對圖21所述。在基底108的前側108f上形成覆蓋光電偵測器110的前側介電結構118及內連結構1702，如針對圖22所述。將基底108的後側108b圖案化，以直接在光電偵測器110之上形成週期性圖案2302，如針對圖23所述。
圖31的剖視圖3100亦例示出，將基底108圖案化以界定畫素間隔離溝渠2602。畫素間隔離溝渠2602具有分別位於光電偵測器110的相對的側上的一對區段。在一些實施例中，當自頂部向下觀察時，畫素間隔離溝渠2602沿著畫素106的邊界以閉合路徑延伸以環繞光電偵測器110。此外，在一些實施例中，畫素間隔離溝渠2602具有與圖2或圖7所示畫素間溝渠隔離結構102相同的俯視佈局。可例如藉由微影/蝕刻製程或一些其他合適的圖案化製程來執行所述圖案化。在一些實施例中，形成畫素間隔離溝渠2602的圖案化獨立於形成週期性圖案2302的圖案化。舉例而言，可使用具有不同罩幕的不同微影/蝕刻製程形成畫素間隔離溝渠2602與週期性圖案2302。
如圖32的剖視圖3200所例示，沈積覆蓋基底108的後側108b且對畫素間隔離溝渠2602進行襯墊的第一後側介電層120a。第一後側介電層120a具有較基底108高的折射率，以提升第一後側介電層120a與基底108之間的介面處的TIR。此外，第一後側介電層120a的頂表面至少在週期性圖案(參見例如圖31)處是粗糙的。第一後側介電層120a可為或可包括例如氧化矽及/或一些其他合適的介電質。
可例如藉由CVD、PVD或一些其他合適的沈積製程來沈積介電襯層112。在一些實施例中，由於沈積製程，第一後側介電層120a的厚度Tfbd在第一後側介電層120a的底表面及第一後側介電層120a的頂表面處較在第一後側介電層120a的側壁處大。
第一後側介電層120a與基底108在週期性圖案2302(參見例如圖31)處共同界定漫射器122。漫射器122用於散射在基底108的後側108b處接收的外部輻射114ex。此外，第一後側介電層120a的位於畫素間隔離溝渠2602中的一部分界定介電襯層112。除被形成為第一後側介電層120a的部件之外，介電襯層112可如例如針對圖27A及圖27B所述般。
如圖33的剖視圖3300所例示，使第一後側介電層120a的頂表面平坦化。此外，對第一後側介電層120a進行回蝕以減小第一後側介電層120a在第一後側介電層120a的頂表面及底表面處的厚度Tfbd。可例如藉由CMP及/或一些其他合適的平坦化製程 來執行所述平坦化。
如圖34A及圖34B的剖視圖3400A、3400B所例示，在介電襯層112之上沈積對畫素間隔離溝渠2602(參見例如圖33)進行填充的低透射率層104。圖34A與圖34B是彼此的替代物且因此各自個別地例示出沈積。圖34A自圖33進行，而圖34B自圖33的替代實施例進行，其中將介電襯層112沈積或以其他方式形成為具有較小的厚度Tdll。
在圖34A中，低透射率層104及介電襯層112界定畫素間溝渠隔離結構102，如針對圖27B所述。低透射率層104具有低透射率及高吸收率，而介電襯層112被配置用於TIR。介電襯層112藉由TIR反射輻射，且低透射率層104吸收未被TIR反射的輻射，以分別增大QE且減少串擾。在圖34B中，低透射率層104及介電襯層112界定畫素間溝渠隔離結構102，如針對圖27A所述。低透射率層104具有低透射率及高反射率，而介電襯層112具有低吸收率。在一些實施例中，介電襯層112是透明的。低透射率層104反射輻射以減少串擾且增大QE。
如圖35的剖視圖3500所例示，使低透射率層104的頂表面形成凹陷以露出第一後側介電層120a，如針對圖28所述。可對圖34A及圖34B中的任一者中的低透射率層104執行所述凹陷，但使用圖34A中的低透射率層104進行例示。如上所述，圖34A及圖34B是彼此的替代物。
如圖36的剖視圖3600所例示，在畫素間溝渠隔離結構 102及第一後側介電層120a之上沈積第二後側介電層120b及間隙層124。此外，在間隙層124之上形成微透鏡126。第二後側介電層120b及間隙層124可為或可包括例如氧化矽及/或一些其他合適的介電質。
儘管參照方法的各種實施例闡述圖31至圖33、圖34A、圖34B、圖35及圖36，然而應理解，圖31至圖33、圖34A、圖34B、圖35及圖36中所示的結構並非僅限於所述方法，而是可獨立於所述方法單獨存在。儘管圖31至圖33、圖34A、圖34B、圖35及圖36被闡述為一系列動作，然而應理解，在其他實施例中，可對所述動作的次序進行更改。儘管圖31至圖33、圖34A、圖34B、圖35及圖36被例示並闡述為一組特定動作，然而在其他實施例中可省略所例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括於其他實施例中。
參照圖37，提供圖31至圖33、圖34A、圖34B、圖35及圖36所示方法的一些實施例的方塊圖3700。
在動作3702處，在基底中自基底的前側形成光電偵測器。參見例如圖31及圖21。
在動作3704處，在基底的前側上形成覆蓋光電偵測器且電性耦合至光電偵測器的內連結構。參見例如圖31及圖22。
在動作3706處，將基底的後側圖案化以形成上覆於光電偵測器上的週期性圖案。參見例如圖31及圖23。
在動作3708處，將基底的後側圖案化以形成畫素間隔 離溝渠，所述畫素間隔離溝渠沿著光電偵測器所位於的畫素的邊界環繞光電偵測器。參見例如圖31。
在動作3710處，沈積覆蓋基底的後側且對畫素間隔離溝渠進行襯墊的第一後側介電層。參見例如圖32。
在動作3712處，使第一後側介電層的頂表面平坦化且對第一後側介電層的頂表面進行回蝕。參見例如圖33。
在動作3714處，沈積對畫素間隔離溝渠進行填充且覆蓋第一後側介電層的低透射率層。參見例如圖34A及圖34B。
在動作3716處，使低透射率層的頂表面形成凹陷以露出第一後側介電層。參見例如圖35。
在動作3718處，沈積覆蓋第一後側介電層及低透射率層的第二後側介電層及間隙層。參見例如圖36。
在動作3720處，形成覆蓋光電偵測器的微透鏡。參見例如圖36。
儘管圖37所示方塊圖3700在本文中被例示並闡述為一系列動作或事件，然而應理解，此種動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序進行及/或與除本文中所例示及/或闡述的動作或事件以外的其他動作或事件同時進行。此外，可能並不需要所有所例示的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
參照圖38、圖39、圖40A、圖40B、圖41及圖42，提 供圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖3800、3900、4000A、4000B、4100、4200，其中沈積覆蓋第一後側介電層120a的介電襯層112。
如圖38的剖視圖3800所例示，執行圖21至圖26處的動作。在基底108中自基底108的前側108f形成光電偵測器110，如針對圖21所述。在基底108的前側108f上形成覆蓋光電偵測器110的前側介電結構118及內連結構1702，如針對圖22所述。將基底108的後側108b圖案化，以直接在光電偵測器110之上形成週期性圖案，如針對圖23所述。沈積覆蓋基底108的後側108b及週期性圖案的第一後側介電層120a，如針對圖24所述。第一後側介電層120a與基底108在週期性圖案處共同界定漫射器122。使第一後側介電層120a的頂表面平坦化，如針對圖25所述。將第一後側介電層120a及基底108圖案化以界定畫素間隔離溝渠2602，如針對圖26所述。
圖38的剖視圖3800亦例示出，沈積覆蓋第一後側介電層120a且對畫素間隔離溝渠2602進行襯墊的介電襯層112。可例如藉由CVD、PVD或一些其他合適的沈積製程來沈積介電襯層112。在一些實施例中，由於沈積製程，介電襯層112的厚度Tdll在介電襯層112的頂表面及底表面處較在介電襯層112的側壁處大。介電襯層112可如例如針對圖27A及圖27B所述。
如圖39的剖視圖3900所例示，對介電襯層112進行回蝕以減小介電襯層112的在介電襯層112的頂表面及底表面處的 厚度Tdll。
如圖40A及圖40B的剖視圖4000A、4000B所例示，在介電襯層112之上沈積對畫素間隔離溝渠2602(參見例如圖39)進行填充的低透射率層104。圖40A與圖40B是彼此的替代物且因此各自個別地例示出沈積。圖40A自圖39進行，而圖40B自圖39的替代實施例進行，其中將介電襯層112沈積或以其他方式形成為具有較小的厚度Tdll。
在圖40A中，低透射率層104及介電襯層112界定畫素間溝渠隔離結構102，如針對圖27B所述。低透射率層104具有低透射率及高吸收率，而介電襯層112被配置用於TIR。介電襯層112藉由TIR反射輻射，且低透射率層104吸收未被TIR反射的輻射，以分別增大QE且減少串擾。在圖40B中，低透射率層104及介電襯層112界定畫素間溝渠隔離結構102，如針對圖27A所述。低透射率層104具有低透射率及高反射率，而介電襯層112具有低吸收率。在一些實施例中，介電襯層112是透明的。低透射率層104反射輻射以減少串擾且增大QE。
如圖41的剖視圖4100所例示，使低透射率層104的頂表面形成凹陷以露出第一後側介電層120a，如針對圖28所述。可對圖40A及圖40B中的任一者中的低透射率層104執行所述凹陷，但使用圖40A中的低透射率層104進行例示。如上所述，圖40A與圖40B是彼此的替代物。
如圖42的剖視圖4200所例示，在畫素間溝渠隔離結構 102及第一後側介電層120a之上沈積第二後側介電層120b及間隙層124。此外，在間隙層124之上形成微透鏡126。第二後側介電層120b及間隙層124可為或可包括例如氧化矽及/或一些其他合適的介電質。
儘管參照方法的各種實施例闡述圖38、圖39、圖40A、圖40B、圖41及圖42，然而應理解，圖38、圖39、圖40A、圖40B、圖41及圖42中所示的結構並非僅限於所述方法，而是可獨立於所述方法單獨存在。儘管圖38、圖39、圖40A、圖40B、圖41及圖42被闡述為一系列動作，然而應理解，在其他實施例中，可對所述動作的次序進行更改。儘管圖38、圖39、圖40A、圖40B、圖41及圖42被例示並闡述為一組特定動作，然而在其他實施例中可省略所例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括於其他實施例中。
參照圖43，提供圖38、圖39、圖40A、圖40B、圖41及圖42所示方法的一些實施例的方塊圖4300。
在動作4302處，在基底中自基底的前側形成光電偵測器。參見例如圖38及圖21。
在動作4304處，在基底的前側上形成覆蓋光電偵測器且電性耦合至光電偵測器的內連結構。參見例如圖38及圖22。
在動作4306處，將基底的後側圖案化以形成上覆於光電偵測器上的週期性圖案。參見例如圖38及圖23。
在動作4308處，沈積覆蓋基底的後側及週期性圖案的 第一後側介電層。參見例如圖38及圖24。
在動作4310處，使第一後側介電層的頂表面平坦化。參見例如圖38及圖25。
在動作4312處，將第一後側介電層及基底的後側圖案化以形成畫素間隔離溝渠，所述畫素間隔離溝渠沿著光電偵測器所位於的畫素的邊界環繞光電偵測器。參見例如圖38及圖36。
在動作4314處，沈積對畫素間隔離溝渠進行襯墊且覆蓋第一後側介電層的介電襯層。參見例如圖38。
在動作4316處，對介電襯層進行回蝕。參見例如圖39。
在動作4318處，沈積對介電襯層之上的畫素間隔離溝渠進行填充且覆蓋第一後側介電層的低透射率層。參見例如圖40A及圖40B。
在動作4320處，使低透射率層的頂表面形成凹陷以露出第一後側介電層。參見例如圖41。
在動作4322處，沈積覆蓋第一後側介電層及低透射率層的第二後側介電層及間隙層。參見例如圖42。
在動作4324處，在間隙層之上形成覆蓋光電偵測器的微透鏡。參見例如圖42。
儘管圖43所示方塊圖4300在本文中被例示並闡述為一系列動作或事件，然而應理解，此種動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序進行及/或與除本文中所例示及/或闡述的動作或事件以外的其他 動作或事件同時進行。此外，可能並不需要所有所例示的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
參照圖44至圖47、圖48A、圖48B、圖49及圖50，提供圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖4400至4700、4800A、4800B、4900及5000，其中所述影像感測器更包括畫素內溝渠隔離結構。可例如採用所述方法形成圖12、圖13A至圖13C、圖14A、圖14B、圖15及圖16中的任一者中的影像感測器以及其他合適的影像感測器。
如圖44的剖視圖4400所例示，執行圖21至圖23處的動作。在基底108中自基底108的前側108f形成光電偵測器110，如針對圖21所述。在基底108的前側108f上形成覆蓋光電偵測器110的前側介電結構118及內連結構1702，如針對圖22所述。將基底108的後側108b圖案化，以直接在光電偵測器110之上形成週期性圖案2302，如針對圖23所述。
圖44的剖視圖4400亦例示出，將基底108圖案化以界定畫素內隔離溝渠4402。畫素內隔離溝渠4402亦可被稱為例如內隔離溝渠。畫素內隔離溝渠4402具有分別位於光電偵測器110的相對的側上的一對區段。可例如藉由微影/蝕刻製程或一些其他合適的圖案化製程來執行所述圖案化。在一些實施例中，形成畫素內隔離溝渠4402的圖案化獨立於形成週期性圖案2302的圖案化。 舉例而言，可使用具有不同罩幕的不同微影/蝕刻製程來形成畫素內隔離溝渠4402與週期性圖案2302。
在一些實施例中，當自頂部向下觀察時，畫素內隔離溝渠4402以閉合路徑延伸以環繞光電偵測器110。在一些實施例中，畫素內隔離溝渠4402具有與圖13A至圖13C及圖16中的任一者中的畫素內溝渠隔離結構1202相同的俯視佈局。在一些實施例中，畫素內隔離溝渠4402的寬度Witi大於約100奈米、約200奈米、約500奈米或一些其他合適的值。此外，在一些實施例中，寬度Witi為約100奈米至200奈米、約200奈米、約200奈米至500奈米或一些其他合適的值。
如下文所見，畫素內溝渠隔離結構形成於畫素內隔離溝渠4402中且被配置成藉由TIR反射入射輻射。若寬度Witi過小(例如，小於約100奈米或一些其他合適的值)，則側壁介面處的TIR可能為低的。若環繞畫素內溝渠隔離結構的畫素間溝渠隔離結構具有高吸收率，則低TIR可能會導致高QE損耗。若寬度Witi過大(例如，大於約500奈米或一些其他合適的值)，則光電偵測器110的尺寸可能為小的及/或畫素106的尺寸可能為大的。前者導致光電偵測器110的效能不佳且後者導致畫素密度低。
如圖45的剖視圖4500所例示，沈積覆蓋基底108的後側108b且對畫素內隔離溝渠4402進行填充的第一後側介電層120a。第一後側介電層120a具有較基底108高的折射率，以提升第一後側介電層120a與基底108之間的介面處的TIR。此外，第 一後側介電層120a的頂表面至少在週期性圖案2302(參見例如圖44)處是粗糙的。第一後側介電層120a可為或可包括例如氧化矽及/或一些其他合適的介電質。
第一後側介電層120a與基底108共同界定漫射器122，漫射器122被配置成散射週期性圖案2302(參見例如圖44)處的外部輻射114ex。此外，第一後側介電層120a的位於畫素內隔離溝渠4402中的一部分界定畫素內溝渠隔離結構1202。畫素內溝渠隔離結構1202可例如具有如圖13A至圖13C中的任一者處所例示的俯視佈局或者可具有一些其他合適的俯視佈局。
如圖46的剖視圖4600所例示，使第一後側介電層120a的頂表面平坦化。此外，對第一後側介電層120a進行回蝕以減小第一後側介電層120a在第一後側介電層120a的頂表面及底表面處的厚度Tfbd。可例如藉由CMP及/或一些其他合適的平坦化製程來執行所述平坦化。
如圖47、圖48A、圖48B、圖49及圖50的剖視圖4700、4800A、4800B、4900、5000所例示，執行圖26、圖27A、圖27B、圖28及圖29處的動作。在圖47處，將第一後側介電層120a及基底108圖案化以界定畫素間隔離溝渠2602，如針對圖26所述。畫素間隔離溝渠2602可例如具有與圖13A至圖13C中的任一者中的畫素間溝渠隔離結構102相同的俯視佈局或一些其他合適的俯視佈局。在圖48A及圖48B處，沈積對畫素間隔離溝渠2602(參見例如圖47)進行填充的介電襯層112及低透射率層104，如分 別針對圖27A及圖27B所述。低透射率層104與介電襯層112共同界定畫素間溝渠隔離結構102。畫素間溝渠隔離結構102可例如具有圖13A至圖13C中的任一者中的俯視佈局或一些其他合適的俯視佈局。在圖49處，使低透射率層104的頂表面形成凹陷以露出第一後側介電層120a，如針對圖28所述。在圖50處，形成第二後側介電層120b、間隙層124及微透鏡126，如針對圖29所述。
儘管參照方法的各種實施例闡述圖44至圖47、圖48A、圖48B、圖49及圖50，然而應理解，圖44至圖47、圖48A、圖48B、圖49及圖50中所示的結構並非僅限於所述方法，而是可獨立於所述方法單獨存在。儘管圖44至圖47、圖48A、圖48B、圖49及圖50被闡述為一系列動作，然而應理解，在其他實施例中，可對所述動作的次序進行更改。儘管圖44至圖47、圖48A、圖48B、圖49及圖50被例示並闡述為一組特定動作，然而在其他實施例中可省略所例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括於其他實施例中。舉例而言，可替代地執行圖31至圖33、圖34A、圖34B、圖35及圖36處的動作來取代圖47、圖48A、圖48B、圖49及圖50處的動作。
參照圖51，提供圖44至圖47、圖48A、圖48B、圖49及圖50所示方法的一些實施例的方塊圖5100。
在動作5102處，在基底中自基底的前側形成光電偵測器。參見例如圖44及圖21。
在動作5104處，在基底的前側上形成覆蓋光電偵測器 且電性耦合至光電偵測器的內連結構。參見例如圖44及圖22。
在動作5106處，將基底的後側圖案化以形成上覆於光電偵測器上的週期性圖案。參見例如圖44及圖23。
在動作5108處，將基底的後側圖案化以形成環繞光電偵測器的畫素內隔離溝渠。參見例如圖44。
在動作5110處，沈積覆蓋基底的後側且對畫素內隔離溝渠進行填充的第一後側介電層。參見例如圖45。
在動作5112處，使第一後側介電層的頂表面平坦化且對第一後側介電層的頂表面進行回蝕。參見例如圖46。
在動作5114處，將第一後側介電層及基底的後側圖案化以形成畫素間隔離溝渠，所述畫素間隔離溝渠沿著光電偵測器所位於的畫素的邊界環繞畫素內溝渠隔離溝渠。參見例如圖47。
在動作5116處，沈積對畫素間隔離溝渠進行襯墊且進行局部地填充的介電襯層。參見例如圖48A及圖48B。
在動作5118處，沈積對介電襯層之上的畫素間隔離溝渠進行填充且覆蓋第一後側介電層的低透射率層。參見例如圖48A及圖48B。
在動作5120處，使低透射率層的頂表面形成凹陷以露出第一後側介電層。參見例如圖49。
在動作5122處，沈積覆蓋第一後側介電層及低透射率層的第二後側介電層及間隙層。參見例如圖50。
在動作5124處，在間隙層之上形成覆蓋光電偵測器的 微透鏡。參見例如圖50。
儘管圖51所示方塊圖5100在本文中被例示並闡述為一系列動作或事件，然而應理解，此種動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序進行及/或與除本文中所例示及/或闡述的動作或事件以外的其他動作或事件同時進行。此外，可能並不需要所有所例示的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
參照圖52至圖54、圖55A、圖55B及圖56至圖58，提供圖21至圖26、圖27A、圖27B、圖28及圖29所示方法的一些替代實施例的一系列剖視圖5200至5400、5500A、5500B及5600至5800，其中所述影像感測器是FSI。可例如採用所述方法形成圖18及圖20中的任一者中的影像感測器以及其他合適的影像感測器。
如圖52的剖視圖5200所例示，執行圖23至圖25處的動作。將基底108的後側108b圖案化以在畫素106處形成週期性圖案，如針對圖23所述。沈積覆蓋基底108的後側108b及週期性圖案的第一後側介電層120a，如針對圖24所述。第一後側介電層120a與基底108在週期性圖案處共同界定漫射器122。使第一後側介電層120a的頂表面平坦化，如針對圖25所述。
如圖53的剖視圖5300所例示，將基底108翻轉，因此基底108的前側108f上覆於基底108的後側108b上。此外，沈 積覆蓋基底108的前側108f的罩幕層5302。罩幕層5302可為或可包括例如氧化矽、氮化矽、一些其他合適的介電質或其任意組合。
如圖54、圖55A、圖55B及圖5的剖視圖5400、5500A、5500B、5600所例示，執行圖26、圖27A、圖27B及圖28處的動作。在圖54處，將罩幕層5302及基底108圖案化以界定畫素間隔離溝渠2602，如針對圖26所述。在圖55A及圖55B處，沈積對畫素間隔離溝渠2602(參見例如圖54)進行填充的介電襯層112及低透射率層104，如分別針對圖27A及圖27B所述。低透射率層104與介電襯層112共同界定畫素間溝渠隔離結構102。在圖56處，使低透射率層104的頂表面形成凹陷以露出罩幕層5302，如針對圖28所述。此外，在圖56處，移除罩幕層5302。在替代實施例中，罩幕層5302在圖56處的動作之後仍持續存在。
如圖57的剖視圖5700所例示，在基底108中形成被畫素間溝渠隔離結構102環繞的光電偵測器110。可例如針對圖21所述般形成光電偵測器110。
如圖58的剖視圖5800所例示，在基底108的前側108f上形成覆蓋光電偵測器110及畫素間溝渠隔離結構102的前側介電結構118。此外，在形成前側介電結構118的同時形成覆蓋光電偵測器110且電性耦合至光電偵測器110的內連結構1702。內連結構1702包括堆疊於前側介電結構118中的多個接觸件1710、多條連線1712及多個通孔1714。
圖58的剖視圖5800亦例示出，在前側介電結構118及內連結構1702之上沈積間隙層124。此外，在間隙層124之上形成微透鏡126。間隙層124可為或可包括例如氧化矽及/或一些其他合適的介電質。
儘管參照方法的各種實施例闡述圖52至圖54、圖55A、圖55B及圖56至圖58，然而應理解，圖52至圖54、圖55A、圖55B及圖56至圖58中所示的結構並非僅限於所述方法，而是可獨立於所述方法單獨存在。儘管圖52至圖54、圖55A、圖55B及圖56至圖58被闡述為一系列動作，然而應理解，在其他實施例中，可對所述動作的次序進行更改。儘管圖52至圖54、圖55A、圖55B及圖56至圖58被例示並闡述為一組特定動作，然而在其他實施例中可省略所例示及/或闡述的一些動作。此外，未例示及/或闡述的動作可包括於其他實施例中。
參照圖59，提供圖52至圖54、圖55A、圖55B及圖56至圖58所述方法的一些實施例的方塊圖5900。
在動作5902處，將基底的後側圖案化以在畫素處形成週期性圖案。參見例如圖52及圖23。
在動作5904處，沈積覆蓋基底的後側及週期性圖案的第一後側介電層。參見例如圖52及圖24。
在動作5906處，使第一後側介電層的頂表面平坦化且對第一後側介電層的頂表面進行回蝕。參見例如圖52及圖25。
在動作5908處，沈積覆蓋基底的前側的罩幕層。參見 例如圖53。
在動作5910處，將罩幕層及基底圖案化以形成沿著畫素的邊界環繞畫素的畫素間隔離溝渠。參見例如圖54。
在動作5912處，沈積對畫素間隔離溝渠進行襯墊且進行局部地填充的介電襯層。參見例如圖55A及圖55B。
在動作5914處，沈積對介電襯層之上的畫素間隔離溝渠進行填充且覆蓋罩幕層的低透射率層。參見例如圖55A及圖55B。
在動作5916處，使低透射率層的頂表面形成凹陷以露出罩幕層。參見例如圖56。
在動作5918處，移除罩幕層。參見例如圖56。
在動作5920處，在畫素處在基底中形成光電偵測器。參見例如圖57。
在動作5922處，在基底的前側上形成覆蓋光電偵測器且電性耦合至光電偵測器的內連結構。參見例如圖58。
在動作5924處，沈積覆蓋內連結構的間隙層。參見例如圖58。
在動作5926處，形成覆蓋光電偵測器的微透鏡。參見例如圖58。
儘管圖59所示方塊圖5900在本文中被例示並闡述為一系列動作或事件，然而應理解，此種動作或事件的例示次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序 進行及/或與除本文中所例示及/或闡述的動作或事件以外的其他動作或事件同時進行。此外，可能並不需要所有所例示的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
在一些實施例中，本揭露提供一種影像感測器，所述影像感測器包括：基底；畫素，包括光電偵測器，其中所述光電偵測器位於所述基底中；以及外溝渠隔離結構，延伸至所述基底中，其中所述外溝渠隔離結構具有在所述畫素的邊界處分別位於所述光電偵測器的相對的側上的一對外隔離區段，其中所述外溝渠隔離結構包括低透射率層，且其中所述低透射率層無論入射角度為何，皆阻擋入射輻射。在一些實施例中，所述低透射率層是金屬且反射所述入射輻射。在一些實施例中，所述低透射率層是金屬且吸收所述入射輻射。在一些實施例中，所述外溝渠隔離結構包括將所述低透射率層與所述基底隔開的介電襯層，其中所述介電襯層具有較所述基底低的折射率。在一些實施例中，所述介電襯層的厚度大於約100奈米。在一些實施例中，所述影像感測器更包括內溝渠隔離結構，所述內溝渠隔離結構包括分別位於所述光電偵測器的所述相對的側上的一對內隔離區段，其中所述內溝渠隔離結構位於所述一對外隔離區段之間且包括具有較所述基底低的折射率的介電質。在一些實施例中，所述外溝渠隔離結構沿著所述畫素的所述邊界以閉合路徑延伸以完全環繞所述畫素。在一些實施例中，所述低透射率層具有小於約10%的光學透射率。
在一些實施例中，本揭露提供另一影像感測器，所述影像感測器包括：基底；畫素的陣列，在所述基底上呈多個列及多個行，其中所述畫素包括位於所述基底中的個別的光電偵測器；以及畫素間溝渠隔離結構，位於所述基底中，其中所述畫素間溝渠隔離結構沿著所述畫素的邊界延伸，且各別地環繞所述畫素以將所述畫素彼此隔開，且其中所述畫素間溝渠隔離結構包括金屬層。在一些實施例中，所述金屬層包括銅及/或鋁。在一些實施例中，所述金屬層包括鎢、氮化鈦、氮化鉭、或其任意組合。在一些實施例中，所述畫素間溝渠隔離結構被配置成反射以任意角度入射於所述畫素間溝渠隔離結構的側壁上的輻射。在一些實施例中，所述影像感測器更包括畫素內溝渠隔離結構，所述畫素內溝渠隔離結構包括多個環形溝渠隔離區段，其中所述環形溝渠隔離區段是個別的所述畫素分別具有的且在個別的所述畫素處被所述畫素間溝渠隔離結構環繞。在一些實施例中，所述畫素內溝渠隔離結構被配置成反射以大於約20度的角度入射於所述畫素內溝渠隔離結構的側壁上的輻射，但不反射以小於約20度的角度入射於所述畫素內溝渠隔離結構的所述側壁上的輻射。
在一些實施例中，本揭露提供一種形成影像感測器的方法，所述方法包括：在基底上形成畫素，且所述畫素包括位於所述基底中的光電偵測器；將所述基底圖案化以形成外溝渠，其中所述外溝渠沿著所述畫素的邊界環繞所述光電偵測器且具有分別位於所述光電偵測器的相對的側上的一對外隔離區段；以及沈積 低透射率層，所述低透射率層覆蓋所述基底且填充所述外溝渠，其中所述低透射率層無論所述入射輻射的入射角度為何，都可阻擋入射輻射。在一些實施例中，所述方法包括：使所述低透射率層的頂表面形成凹陷，以使所述低透射率層侷限於所述外溝渠。在一些實施例中，所述方法包括：沈積對所述外溝渠進行襯墊的介電襯層，其中所述低透射率層沈積於所述介電襯層之上。在一些實施例中，所述介電襯層被配置用於所述外溝渠中的所述介電襯層的側壁處的TIR。在一些實施例中，所述方法更包括：將所述基底圖案化以形成內溝渠，其中所述內溝渠具有分別位於所述光電偵測器的所述相對的側上的一對內隔離區段，且其中所述外溝渠環繞所述內溝渠；以及在用於形成所述外溝渠的所述圖案化之前沈積對所述內溝渠進行填充的介電層。在一些實施例中，所述方法更包括：將所述基底圖案化，以形成上覆於所述光電偵測器上的週期性結構；沈積介電層，所述介電層覆蓋所述基底且具有適形於所述週期性結構的底表面，其中所述介電層具有較所述基底高的折射率；以及在用於形成所述外溝渠的所述圖案化之前使所述介電層的頂表面平坦化。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造 並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對本文作出各種改變、代替及更改。
100:剖視圖 102:畫素間溝渠隔離結構 104:低透射率層 106:畫素 108:基底 108b:後側 108f:前側 110:光電偵測器 112:介電襯層 114:輻射 114ex:外部輻射 114hc:熱載子輻射 116:熱載子發光 118:前側介電結構 120:後側介電結構 122:漫射器 124:間隙層 126:微透鏡 A-A’:線 T dll:厚度

Claims (11)

  1. 一種影像感測器，包括：基底；畫素，包括光電偵測器，其中所述光電偵測器位於所述基底中；外溝渠隔離結構，延伸至所述基底中，其中所述外溝渠隔離結構具有在所述畫素的邊界處分別位於所述光電偵測器的相對的側上的一對外隔離區段；以及內溝渠隔離結構，位於所述基底中並延伸於所述光電偵測器與所述外溝渠隔離結構之間，且包括介電質，其中所述外溝渠隔離結構包括低透射率層，且其中所述低透射率層無論入射角度如何，皆阻擋入射輻射。
  2. 如請求項1所述的影像感測器，其中所述低透射率層是金屬且反射所述入射輻射。
  3. 如請求項1所述的影像感測器，其中所述低透射率層是金屬且吸收所述入射輻射。
  4. 如請求項1所述的影像感測器，其中所述外溝渠隔離結構包括將所述低透射率層與所述基底隔開的介電襯層，且其中所述介電襯層具有較所述基底低的折射率。
  5. 如請求項1所述的影像感測器，其中所述內溝渠隔離結構包括分別位於所述光電偵測器的所述相對的側上的一對內隔離區段，所述內溝渠隔離結構位於所述一對 外隔離區段之間且包括具有較所述基底低的折射率的介電質。
  6. 如請求項1所述的影像感測器，其中所述外溝渠隔離結構沿著所述畫素的所述邊界以閉合路徑延伸以完全環繞所述書素。
  7. 一種影像感測器，包括：基底；多個畫素的陣列，在所述基底上呈多個列及多個行，其中所述多個畫素分別包括位於所述基底中的個別的光電偵測器；畫素間溝渠隔離結構，位於所述基底中，其中所述畫素間溝渠隔離結構沿著所述多個畫素的邊界延伸，且各別地環繞所述多個畫素以將所述多個畫素彼此隔開；以及多個內溝渠隔離結構，位於所述基底中且分別延伸於所述畫素間溝渠隔離結構與所述多個畫素中的一者的所述光電偵測器之間，且其中所述畫素間溝渠隔離結構包括金屬層。
  8. 一種形成影像感測器的方法，包括：在基底上形成畫素，且所述畫素包括位於所述基底中的光電偵測器；將所述基底圖案化以形成外溝渠，其中所述外溝渠沿著所述畫素的邊界環繞所述光電偵測器且具有分別位於所述光電偵測器的相對的側上的一對外隔離區段；沈積低透射率層，所述低透射率層覆蓋所述基底且填充所述 外溝渠，其中所述低透射率層阻擋入射輻射而無論所述入射輻射的入射角度如何；將所述基底圖案化以形成內溝渠，其中所述內溝渠延伸於所述光電偵測器與所述外溝渠之間；以及沉積對所述內溝渠進行填充的介電層。
  9. 如請求項8所述的形成影像感測器的方法，更包括：使所述低透射率層的頂表面形成凹陷，以使所述低透射率層局限於所述外溝渠。
  10. 如請求項8所述的形成影像感測器的方法，更包括：沈積對所述外溝渠進行襯墊的介電襯層，其中所述低透射率層沈積於所述介電襯層之上。
  11. 如請求項8所述的形成影像感測器的方法，其中所述內溝渠具有分別位於所述光電偵測器的所述相對的側上的一對內隔離區段，其中所述外溝渠環繞所述內溝渠，且其中所述介電層的沉積在用於形成所述外溝渠的所述圖案化之前。
TW110108092A 2021-01-15 2021-03-08 影像感測器及其形成方法 TWI776415B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/150,014 2021-01-15
US17/150,014 US11862654B2 (en) 2021-01-15 2021-01-15 Trench isolation structure for image sensors

Publications (2)

Publication Number Publication Date
TW202230761A TW202230761A (zh) 2022-08-01
TWI776415B true TWI776415B (zh) 2022-09-01

Family

ID=82217885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108092A TWI776415B (zh) 2021-01-15 2021-03-08 影像感測器及其形成方法

Country Status (5)

Country Link
US (2) US11862654B2 (zh)
KR (1) KR102678056B1 (zh)
CN (1) CN114765190A (zh)
DE (1) DE102021101187A1 (zh)
TW (1) TWI776415B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229323A (zh) * 2011-03-02 2016-12-14 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
TW201914046A (zh) * 2017-08-30 2019-04-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800192B2 (en) 2008-02-08 2010-09-21 Omnivision Technologies, Inc. Backside illuminated image sensor having deep light reflective trenches
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
US9686457B2 (en) * 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
JP2018200909A (ja) * 2017-05-25 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US10510797B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US11211419B2 (en) * 2018-08-15 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Composite bsi structure and method of manufacturing the same
KR102309358B1 (ko) 2018-08-15 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 복합 bsi 구조물 및 그 제조 방법
KR102674895B1 (ko) 2018-10-08 2024-06-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR20200085439A (ko) * 2019-01-07 2020-07-15 삼성전자주식회사 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229323A (zh) * 2011-03-02 2016-12-14 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
TW201914046A (zh) * 2017-08-30 2019-04-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Also Published As

Publication number Publication date
DE102021101187A1 (de) 2022-07-21
KR20220103580A (ko) 2022-07-22
TW202230761A (zh) 2022-08-01
US20220231066A1 (en) 2022-07-21
KR102678056B1 (ko) 2024-06-24
CN114765190A (zh) 2022-07-19
US20240021644A1 (en) 2024-01-18
US11862654B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US11699718B2 (en) Semiconductor image sensor
KR102144006B1 (ko) 이미지 센서 및 이의 제조 방법
US9893111B2 (en) Full-PDAF (phase detection autofocus) CMOS image sensor structures
US11211419B2 (en) Composite bsi structure and method of manufacturing the same
JP5766663B2 (ja) シリコンマイクロレンズ及び金属反射材を有する裏面イメージセンサピクセル
JP5745760B2 (ja) イメージセンサ素子
TW201926573A (zh) 互補式金屬－氧化物－半導體影像感測器及其形成方法
KR102309358B1 (ko) 복합 bsi 구조물 및 그 제조 방법
US20190096930A1 (en) Semiconductor image sensor
US9761623B2 (en) Backside illuminated (BSI) image sensor with a reflector
JP6021439B2 (ja) 固体撮像装置
US11646340B2 (en) Semiconductor image sensor
TWI768582B (zh) 積體晶片以及形成積體晶片的方法
KR20220095113A (ko) 반도체 장치
TWI783499B (zh) 影像感測器器件、晶片及形成影像感測器器件的方法
TWI776415B (zh) 影像感測器及其形成方法
TWI789601B (zh) 影像感測器及其製造方法
CN109560093B (zh) 半导体图像传感器
US20230071106A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
TWI751867B (zh) 半導體裝置
US20230017043A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
US20240055452A1 (en) Semiconductor image-sensing structure and method for manufacturing the same
US20240055462A1 (en) Image sensor device and manufacturing method thereof
US20230082070A1 (en) Image sensor and method of manufacturing the same
JP2023128745A (ja) 光検出装置、その製造方法、及び電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent