KR102442612B1 - 발광 다이오드 트랜스퍼 방법 - Google Patents

발광 다이오드 트랜스퍼 방법 Download PDF

Info

Publication number
KR102442612B1
KR102442612B1 KR1020160019775A KR20160019775A KR102442612B1 KR 102442612 B1 KR102442612 B1 KR 102442612B1 KR 1020160019775 A KR1020160019775 A KR 1020160019775A KR 20160019775 A KR20160019775 A KR 20160019775A KR 102442612 B1 KR102442612 B1 KR 102442612B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
stamper
substrate
semiconductor layer
Prior art date
Application number
KR1020160019775A
Other languages
English (en)
Other versions
KR20170098368A (ko
Inventor
황인선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160019775A priority Critical patent/KR102442612B1/ko
Priority to US15/434,246 priority patent/US10177015B2/en
Publication of KR20170098368A publication Critical patent/KR20170098368A/ko
Application granted granted Critical
Publication of KR102442612B1 publication Critical patent/KR102442612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 실시예들은 발광 다이오드를 트랜스퍼하는 방법을 개시한다.
본 발명의 일 실시예에 따른 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법은, 상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계; 상기 제1 스탬퍼 또는 희생 기판에 상기 발광 다이오드를 90도 회전 배치하는 단계; 상기 제1 스탬퍼 또는 희생 기판에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및 상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함한다.

Description

발광 다이오드 트랜스퍼 방법{Method for transferring light emitting diode}
본 실시예들은 발광 다이오드를 트랜스퍼하는 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시키는 반도체 소자이다.
LED는 무기 LED 또는 유기 LED로 형성되고, LCD TV의 백라이트, 조명, 전광판을 비롯하여 핸드폰과 같은 소형 전자기기로부터 대형 TV까지 사용되고 있다.
디스플레이 장치를 제조하기 위해 LED의 P형 반도체층과 n형 반도체층이 디스플레이 기판의 일면에 수직 방향으로 적층되는 구조를 갖도록 디스플레이 기판 상에 LED를 실장하는 경우, P형 반도체층과 n형 반도체층이 동일 방향으로 드러나게 하기 위한 후속 공정들이 복잡해지고, LED의 사이즈가 소형화되면서 그러한 공정들에 의한 면적 손실 문제점이 있다. 본 발명의 실시예들은 복잡한 후속 공정 및 LED의 면적 손실 없이 디스플레이 장치를 제조하기 위해 LED를 디스플레이 기판에 실장하는 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법은, 상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계; 상기 제1 스탬퍼 또는 희생 기판에 상기 발광 다이오드를 90도 회전 배치하는 단계; 상기 제1 스탬퍼 또는 희생 기판에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및 상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함한다.
본 실시예에서, 상기 발광 다이오드 회전 배치 단계는, 상기 발광 다이오드가 부착된 제1 스탬퍼를 회전시키는 단계; 및 상기 제1 스탬퍼에 부착된 상기 발광 다이오드를 프레스하여 상기 발광 다이오드를 90도 회전시키는 단계;를 포함할 수 있다.
본 실시예에서, 상기 발광 다이오드의 90도 회전에 의해, 상기 제1 스탬퍼 상에서 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직일 수 있다.
본 실시예에서, 상기 발광 다이오드 회전 배치 단계는, 상기 제1 스탬퍼에 부착된 상기 발광 다이오드를 상기 희생 기판에 릴리즈하는 단계; 및 상기 희생 기판을 인장시켜 상기 발광 다이오드를 90도 회전시키는 단계;를 포함할 수 있다.
본 실시예에서, 상기 희생 기판의 상면은 접착력을 갖는 제1 영역과 접착력이 없는 제2 영역을 갖고, 상기 희생 기판의 인장에 의해, 상기 제1 영역에 부착된 상기 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직일 수 있다.
본 실시예에서, 상기 희생 기판의 상면은 상기 희생 기판의 바닥 면에 수직인 제1 영역과 상기 제1 영역과 예각을 갖는 제2 영역을 구비할 수 있다.
본 실시예에서, 상기 희생 기판의 상기 제1 영역에 접착제가 구비될 수 있다.
본 실시예에서, 상기 발광 다이오드는, 상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고, 상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조일 수 있다.
본 실시예에서, 상기 트랜스퍼 방법은, 상기 발광 다이오드를 상기 디스플레이 기판의 동일 레이어 상에 구비된 제1 전극 및 제2 전극과 전기적으로 연결하는 단계;를 더 포함할 수 있다.
본 실시예에서, 상기 발광 다이오드 연결 단계는, 상기 발광 다이오드의 제1 반도체층과 상기 디스플레이 기판의 제1 전극을 연결하는 제1 컨택부 및 상기 발광 다이오드의 제2 반도체층과 상기 디스플레이 기판의 제2 전극을 연결하는 제2 컨택부를 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법은, 상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계; 상기 발광 다이오드가 부착된 제1 스탬퍼를 회전시키는 단계; 및 상기 제1 스탬퍼에 부착된 발광 다이오드를 프레스하여 상기 발광 다이오드를 90도 회전시키는 단계; 상기 제1 스탬퍼에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및 상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함한다.
본 실시예에서, 상기 발광 다이오드의 90도 회전에 의해, 상기 제1 스탬퍼 상에서 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직일 수 있다.
본 실시예에서, 상기 발광 다이오드는, 상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고, 상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조일 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법은, 상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계; 상기 제1 스탬퍼에 부착된 발광 다이오드를 희생 기판으로 릴리즈하는 단계; 상기 희생 기판을 인장시켜 상기 발광 다이오드를 90도 회전시키는 단계; 상기 희생 기판에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및 상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함한다.
본 실시예에서, 상기 희생 기판의 상면은 접착력을 갖는 제1 영역과 접착력이 없는 제2 영역을 갖고, 상기 희생 기판의 인장에 의해, 상기 제1 영역에 부착된 상기 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직일 수 있다.
상기 발광 다이오드는, 상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고, 상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조일 수 있다.
본 발명의 실시예들에 따라 LED를 디스플레이 기판에 실장함으로써 복잡한 후속 공정 및 LED의 면적 손실 없이 디스플레이 장치를 제조할 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 트랜스퍼하는 방법을 설명하는 단면도이다.
도 7 내지 도 14는 본 발명의 다른 실시예에 따른 발광 다이오드를 트랜스퍼하는 방법을 설명하는 단면도이다.
도 15는 본 발명의 일 실시예에 따라 제조된 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 16은 도 15의 디스플레이 장치의 A-A' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 17은 도 16에 도시된 컨택부를 형성하는 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 트랜스퍼하는 방법을 설명하는 단면도이다.
본 발명의 일 실시예에 따른 발광 다이오드 트랜스퍼는 베이스 기판(10) 상의 발광 다이오드(20)를 디스플레이 기판(80)에 이송할 수 있다. 발광 다이오드 트랜스퍼는 챔버(미도시) 내부의 공간에 설치될 수 있다. 챔버 내부의 압력은 다양하게 형성될 수 있다. 예를 들면, 챔버 내부의 압력은 챔버 내부에서 하기에서 설명할 공정이 진행되는 동안 대기압 또는 진공과 동일 또는 유사하게 형성될 수 있다. 발광 다이오드 트랜스퍼는 제1 스탬퍼(30) 및 제2 스탬퍼(70)를 포함할 수 있다. 발광 다이오드 트랜스퍼는 스테이지, 이동부, 비전부, 회전구동부, 선형구동부, 컨트롤러 등을 더 포함할 수 있으며, 이하에서는 설명의 편의를 위해 제1 스탬퍼(30) 및 제2 스탬퍼(70)만을 도시하여 설명한다. 플레이트 형태의 스테이지의 일면에 베이스 기판(10) 및 디스플레이 기판(80)이 안착될 수 있다.
도 1을 참조하면, 베이스 기판(10) 상에 복수의 발광 다이오드(20)를 형성할 수 있다.
베이스 기판(10)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다. 베이스 기판(10)은 발광 다이오드(20)들이 직접 형성된 웨이퍼이거나, 또는 웨이퍼로부터 발광 다이오드(20)들이 1차적으로 이송되어 재배열된 임시 기판일 수 있다.
복수의 발광 다이오드(20)들 각각은, 제1 반도체층(231), 제2 반도체층(232) 및, 제1 반도체층(231)과 제2 반도체층(232) 사이의 중간층(233)을 포함할 수 있다. 제1 반도체층(231), 중간층(233), 및 제2 반도체층(232)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
발광 다이오드(20)는 제1 반도체층(231), 중간층(233), 및 제2 반도체층(232)이 베이스 기판(10)의 면에 수직인 방향(Y 방향)으로 차례로 적층된 구조를 갖는다. 발광 다이오드(20)는 베이스 기판(10)의 면에 수평인 방향(X 방향)으로의 길이인 폭(W1) 및 베이스 기판(10)의 면에 수직인 방향으로의 길이인 두께(H)의 사이즈를 가질 수 있다. 폭(W1)은 두께(H) 이상일 수 있다.
도 1의 실시예에서는 제1 반도체층(231)이 베이스 기판(10)의 면에 컨택하도록 배치되고 있으나, 본 발명의 실시예는 이에 한정되지 않고, 제2 반도체층(232)이 베이스 기판(10)의 면에 컨택하도록 배치될 수 있다.
제1 반도체층(231)은, 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(232)은, 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(231)이 n형 반도체층을 포함하고, 제2 반도체층(232)이 p형 반도체층을 포함할 수도 있다.
중간층(233)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 중간층(233)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire) 구조 또는 양자점(Quantum dot) 구조를 포함할 수도 있다.
발광 다이오드(20)의 제1 반도체층(231) 및 제2 반도체층(232)이 디스플레이 기판(80) 면에 수직인 방향으로 적층되는 구조를 갖도록 배치하는 실장 방식의 경우, 디스플레이 장치를 제조하기 위해서는 제1 반도체층(231) 및 제2 반도체층(232)이 모두 동일 방향으로 드러나도록 하는 에칭 공정과 전극 형성 공정 등이 필요하다. 이러한 후속 공정들은 복잡할 뿐만 아니라, 발광 다이오드(20)가 소형화 경향을 띰에 따라 발광 다이오드의 면적 손실이 발생할 수 있다.
본 발명의 실시예에서는 발광 다이오드(20)의 제1 반도체층(231) 및 제2 반도체층(232)의 적층 방향이 디스플레이 기판(80) 면에 수평인 방향이 되도록 발광 다이오드를 디스플레이 기판에 배치할 수 있다. 이에 따라 발광 다이오드(20)의 면적 손실이나 공정의 복잡화를 줄이면서 디스플레이 장치를 제조할 수 있다.
도 2를 참조하면, 발광 다이오드 트랜스퍼의 제1 스탬퍼(30)를 베이스 기판(10) 상의 기 설정된 위치에 배치할 수 있다.
이때, 비전부(미도시)에서 촬영된 영상을 근거로 제1 스탬퍼(30)와 베이스 기판(10)의 위치를 파악하고, 제1 스탬퍼(30)의 위치를 변경할 수 있다. 예를 들면, 베이스 기판(10)에 얼라인 마크가 형성되어 비전부를 통하여 촬영된 영상을 근거로 제1 스탬퍼(30)와 베이스 기판(10)의 위치를 파악하여 제1 스탬퍼(30)의 위치를 조절할 수 있다. 다른 실시예로서 비전부로 제1 스탬퍼(30)와 베이스 기판(10)의 형태를 측정하여 제1 스탬퍼(30)의 위치를 조절하는 것도 가능하다. 비전부를 통하여 제1 스탬퍼(30)의 위치를 조절하는 방법은 상기에 한정되는 것은 아니며, 제1 스탬퍼(30)와 베이스 기판(10)의 위치를 파악하여 제1 스탬퍼(30)의 위치를 조절하는 모든 방법을 포함할 수 있다.
제1 스탬퍼(30)는 플레이트(31) 및 플레이트(31)의 표면에 양각 패턴으로 돌출 형성된 픽업부(35)를 구비할 수 있다.
플레이트(31)는 강도가 우수한 금속, 또는 플라스틱 등으로 형성될 수 있다.
픽업부(35)는 플레이트(31)와 동일하게 금속, 또는 플라스틱 등으로 플레이트(31)와 일체로 또는 별개로 형성될 수 있다. 다른 실시예로서 픽업부(35)는 신축성을 가지는 재질로 이루어질 수 있다. 예를 들어, 픽업부(35)는 천연 또는 합성 고무, 실리콘계 폴리머(silicone-based polymer) 등으로 이루어질 수 있다. 실리콘계 폴리머는, 폴리디메틸실록산(polydimethylsiloxane, PDMS), 헥사메틸디실록산(hexamethyldisiloxane, HMDSO) 등을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며 픽업부(35)는 폴리우레탄(polyurethane), 폴리우레탄 아크릴레이트(polyurethane acrylate) 등과 같은 다양한 재질로 이루어질 수 있다.
픽업부(35)의 폭(W2)은 발광 다이오드(20)의 폭(W1)보다 작을 수 있다.
픽업부(35)는 정전기력, 자기력, 흡착력 또는 점착력을 이용하여 발광 다이오드(20)를 부착시킬 수 있다. 픽업부(35)는 상기에 한정되는 것은 아니며 발광 다이오드(20)를 부착시킬 수 있는 모든 장치 및 모든 구조를 포함할 수 있다. 픽업부(35)는 복수개 구비될 수 있다. 복수의 픽업부(35)는 플레이트(31)의 일 방향으로 서로 이격되도록 배치될 수 있다.
도 3을 참조하면, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30)를 하강하여 베이스 기판(10) 상의 발광 다이오드(20)를 픽업할 수 있다. 이때 제1 스탬퍼(30)의 픽업부(35)는 발광 다이오드(20)의 제2 반도체층(232)의 일부를 픽업하여, 발광 다이오드(20)의 제2 반도체층(232)의 상면 일부(A)가 픽업부(35)에 부착될 수 있다.
다음으로, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30)에 부착된 발광 다이오드(20)를 90도 회전시켜 제1 스탬퍼(30)에 재배치할 수 있다.
발광 다이오드 트랜스퍼는 제1 스탬퍼(30)를 180도 회전시킬 수 있다. 이에 따라 발광 다이오드(20)의 제1 반도체층(231)의 상면이 베이스 기판(10)을 마주하는 방향과 반대 방향으로 노출될 수 있다.
일 실시예에서, 도 4a에 도시된 바와 같이, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30)에 부착된 발광 다이오드(20)를 프레싱 롤(40)에 의해 프레스하여 발광 다이오드(20)를 90도 회전시킬 수 있다. 프레싱 롤(40)의 표면은 접착력이 없어, 발광 다이오드(20)는 프레싱 롤(40)에 부착되지 않고 90도 회전하여 픽업부(35)로부터 분리된 후 픽업부(35) 주변에 안착할 수 있다.
다른 실시예에서, 도 4b에 도시된 바와 같이, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30)에 부착된 발광 다이오드(20)를 프레싱 스템퍼(50)에 의해 프레스하여 발광 다이오드(20)를 90도 회전시킬 수 있다.
프레싱 스템퍼(50)는 플레이트(51) 및 플레이트(51)로부터 돌출된 돌출 패턴(55)을 포함할 수 있다. 돌출 패턴(55)은 복수개 구비될 수 있다. 복수의 돌출 패턴(55)들은 플레이트(51)의 일 방향으로 서로 이격되도록 배치될 수 있다. 돌출 패턴(55))의 폭(W3)은 발광 다이오드(20)의 폭(W1)보다 작을 수 있다.
발광 다이오드 트랜스퍼는 프레싱 스템퍼(50)의 돌출 패턴(55)이 발광 다이오드(20)의 제1 반도체층(231)에서 제1 스탬퍼(30)의 픽업부(35)와 오버랩하지 않는 부분(B)에 대응하도록 프레싱 스템퍼(50)를 제1 스탬퍼(30) 상에 위치시킬 수 있다.
발광 다이오드 트랜스퍼는 프레싱 스템퍼(50)를 제1 스탬퍼(30)를 향하여 프레스하여 발광 다이오드(20)를 회전시킬 수 있다. 프레싱 스템퍼(50)의 돌출 패턴(55)의 표면은 접착력이 없어, 발광 다이오드(20)는 프레싱 스템퍼(50)에 부착되지 않고 90도 회전하여 픽업부(35)로부터 분리된 후 픽업부(35) 주변에 안착할 수 있다.
도 5를 참조하면, 발광 다이오드(20)는 90도 회전함에 따라 수직으로 세워지고, 발광 다이오드(20)의 제1 반도체층(231), 중간층(233), 제2 반도체층(232)이 베이스 기판(10)의 면에 수평인 방향(X 방향)으로 적층된 구조를 가질 수 있다. 즉, 발광 다이오드(20)의 제1 측면(234)이 프레싱 스템퍼(50)에 컨택하고 제1 측면(234)에 대향하는 제2 측면(235)이 베이스 기판(10)을 마주하는 방향과 반대 방향으로 노출될 수 있다.
도 5의 실시예에서는 제1 스탬퍼(30)의 픽업부(35)의 측면에 발광 다이오드(20)가 컨택하고 있으나, 본 발명의 실시예는 이에 한정되지 않고, 발광 다이오드(20)의 사이즈에 따라 픽업부(35)의 측면과 컨택하지 않고, 픽업부(35) 주변에, 즉 인접하는 픽업부(35)들 사이의 공간에 수직으로 세워질 수 있다.
도시되지 않았으나, 발광 다이오드(20)가 90도 회전 후 제1 스탬퍼(30)의 픽업부(35) 주변에 안착되는 것을 돕기 위해, 제1 스탬퍼(30)는 발광 다이오드(20)의 사이즈를 고려한 간격으로 픽업부(35) 주변에 돌기를 더 구비할 수 있다.
발광 다이오드 트랜스퍼는 제2 스탬퍼(70)를 제1 스탬퍼(30) 상부에 위치시킬 수 있다. 이때 비전부(미도시)에서 촬영된 영상을 근거로 제1 스탬퍼(30)와 제2 스탬퍼(70)의 위치를 파악하고, 제2 스탬퍼(70)의 위치를 변경할 수 있다.
제2 스탬퍼(70)는 플레이트(71) 및 플레이트(71)의 표면에 양각 패턴으로 돌출 형성된 픽업부(75)를 구비할 수 있다.
플레이트(71)는 강도가 우수한 금속, 또는 플라스틱 등으로 형성될 수 있다.
픽업부(75)는 플레이트(71)와 동일하게 금속, 또는 플라스틱 등으로 플레이트(71)와 일체로 또는 별개로 형성될 수 있다. 다른 실시예로서 픽업부(75)는 신축성을 가지는 재질로 이루어질 수 있다. 예를 들어, 픽업부(75)는 천연 또는 합성 고무, 실리콘계 폴리머(silicone-based polymer) 등으로 이루어질 수 있다. 실리콘계 폴리머는, 폴리디메틸실록산(polydimethylsiloxane, PDMS), 헥사메틸디실록산(hexamethyldisiloxane, HMDSO) 등을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며 픽업부(75)는 폴리우레탄(polyurethane), 폴리우레탄 아크릴레이트(polyurethane acrylate) 등과 같은 다양한 재질로 이루어질 수 있다.
픽업부(75)의 폭(W4)은 발광 다이오드(20)의 두께(H) 이상일 수 있다.
픽업부(75)는 정전기력, 자기력, 흡착력 또는 점착력을 이용하여 발광 다이오드(20)를 부착시킬 수 있다. 픽업부(75)는 상기에 한정되는 것은 아니며 발광 다이오드(20)를 부착시킬 수 있는 모든 장치 및 모든 구조를 포함할 수 있다. 예를 들어, 픽업부(75)는 발광 다이오드(20)를 잡을 수 있는 홀더 구조일 수 있다. 픽업부(75)는 복수개 구비될 수 있다. 복수의 픽업부(75)는 플레이트(71)의 일 방향으로 서로 이격되도록 배치될 수 있다.
발광 다이오드 트랜스퍼는 제2 스탬퍼(70)를 하강하여 제1 스탬퍼(30) 상의 발광 다이오드(20)를 픽업할 수 있다. 발광 다이오드(20)의 제2 측면(235)이 제2 스탬퍼(70)의 픽업부(75)에 부착될 수 있다.
도 6을 참조하면, 발광 다이오드 트랜스퍼는 발광 다이오드(20)가 부착된 제2 스탬퍼(70)를 디스플레이 기판(80) 상부에 위치시킬 수 있다. 이때 비전부(미도시)에서 촬영된 영상을 근거로 제2 스탬퍼(70)와 디스플레이 기판(80)의 위치를 파악하고, 제2 스탬퍼(70)의 위치를 변경할 수 있다.
발광 다이오드 트랜스퍼는 발광 다이오드(20)를 디스플레이 기판(80)의 정해진 위치에 플레이스하고, 발광 다이오드(20)를 제2 스탬퍼(70)로부터 릴리즈할 수 있다. 이에 따라 발광 다이오드(20)는 디스플레이 기판(80)에 수직 실장될 수 있다.
한편, 디스플레이 기판(80)에는 후술하는 바와 같이, 제1 전극 및 제2 전극이 구비될 수 있다. 발광 다이오드 트랜스퍼는 발광 다이오드(20)의 제1 반도체층(231) 및 제2 반도체층(232)이 제1 전극 및 제2 전극과 각각 전기적으로 연결되도록 발광 다이오드(20)를 디스플레이 기판(80) 상에 플레이스할 수 있다.
도 7 내지 도 14는 본 발명의 다른 실시예에 따른 발광 다이오드를 트랜스퍼하는 방법을 설명하는 단면도이다. 이하에서는 도 1 내지 도 6에서 설명된 내용과 동일한 내용의 상세한 설명은 생략한다.
도 7을 참조하면, 베이스 기판(10) 상에 복수의 발광 다이오드(20)를 형성할 수 있다.
베이스 기판(10)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있다. 베이스 기판(10)은 발광 다이오드(20)들이 직접 형성된 웨이퍼이거나, 또는 웨이퍼로부터 발광 다이오드(20)들이 1차적으로 이송되어 재배열된 임시 기판일 수 있다.
복수의 발광 다이오드(20)들 각각은, 제1 반도체층(231), 제2 반도체층(232) 및, 제1 반도체층(231)과 제2 반도체층(232) 사이의 중간층(233)을 포함할 수 있다. 발광 다이오드(20)는 제1 반도체층(231), 중간층(233), 및 제2 반도체층(232)이 베이스 기판(10)의 면에 수직인 방향(Y 방향)으로 차례로 적층된 구조를 갖는다.
도 7의 실시예에서는 제1 반도체층(231)이 베이스 기판(10)의 면에 컨택하도록 배치되고 있으나, 본 발명의 실시예는 이에 한정되지 않고, 제2 반도체층(232)이 베이스 기판(10)의 면에 컨택하도록 배치될 수 있다.
도 8을 참조하면, 발광 다이오드 트랜스퍼의 제1 스탬퍼(30')를 베이스 기판(10) 상의 기 설정된 위치에 배치할 수 있다. 이때, 비전부(미도시)에서 촬영된 영상을 근거로 제1 스탬퍼(30')와 베이스 기판(10)의 위치를 파악하고, 제1 스탬퍼(30')의 위치를 변경할 수 있다.
제1 스탬퍼(30')는 플레이트(31') 및 플레이트(31')의 표면에 양각 패턴으로 돌출 형성된 픽업부(35')를 구비할 수 있다.
플레이트(31')는 강도가 우수한 금속, 또는 플라스틱 등으로 형성될 수 있다.
픽업부(35')는 플레이트(31')와 동일하게 금속, 또는 플라스틱 등으로 플레이트(31')와 일체로 또는 별개로 형성될 수 있다. 다른 실시예로서 픽업부(35')는 신축성을 가지는 재질로 이루어질 수 있다. 도 8에 도시된 제1 스탬퍼(30')는 픽업부(35')의 폭(W5)이 발광 다이오드(20)의 폭(W1) 이상인 점에서, 도 2에 도시된 제1 스탬퍼(30)와 상이하다.
픽업부(35')는 정전기력, 자기력, 흡착력 또는 점착력을 이용하여 발광 다이오드(20)를 부착시킬 수 있다. 픽업부(35')는 상기에 한정되는 것은 아니며 발광 다이오드(20)를 부착시킬 수 있는 모든 장치 및 모든 구조를 포함할 수 있다. 픽업부(35')는 복수개 구비될 수 있다. 복수의 픽업부(35')는 플레이트(31')의 일 방향으로 서로 이격되도록 배치될 수 있다.
도 9를 참조하면, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30')를 하강하여 베이스 기판(10) 상의 발광 다이오드(20)를 픽업할 수 있다. 이때 제1 스탬퍼(30')의 픽업부(35')에 발광 다이오드(20)의 제2 반도체층(232)의 상면이 픽업부(35)에 부착될 수 있다.
도 10을 참조하면, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30')를 희생 기판(60) 상부에 위치시킬 수 있다.
희생 기판(60)은 스트레칭이 가능한 신축성 기판일 수 있다. 희생 기판(60)은 신축성이 좋은 PDMS(polydimethylsiloxane) 재질로 구성될 수 있고, 수평 방향으로 잡아당기면 쉽게 인장이 된다.
희생 기판(60)의 일면은 영역별로 접착력이 상이하게 형성될 수 있다. 예를 들어, 희생 기판(60)은 일면이 접착력을 갖는 제1 영역(61)과 접착력이 없는 제2 영역(63)을 가질 수 있다. 제1 영역(61)은 희생 기판(60)의 바닥 면에 수직이고, 제2 영역(63)은 제1 영역(61)과 예각(θ)을 이루도록 테이퍼지게 형성될 수 있다. 희생 기판(60)의 일면은 제1 영역(61)과 제2 영역(62)에 의해 평평하지 않다. 제1 영역(61)에는 접착력을 제공하기 위한 접착제(65)가 구비될 수 있다.
도 11을 참조하면, 발광 다이오드 트랜스퍼는 제1 스탬퍼(30')의 발광 다이오드를 희생 기판(60)으로 릴리즈할 수 있다. 희생 기판(60)으로 릴리즈된 발광 다이오드(20)는 제1 영역(61)과 제2 영역(62)에 의해 정의된 공간으로 플레이스될 수 있다.
도 12를 참조하면, 발광 다이오드 트랜스퍼는 희생 기판(60)을 좌우 수평 방향으로 잡아당겨 인장시킬 수 있다. 이에 따라 희생 기판(60)의 일면이 대략 평평해지면서, 발광 다이오드(20)의 제1 측면(234)이 접착력을 갖는 제1 영역(61)에 부착된 상태로 발광 다이오드(20)는 90도 회전할 수 있다.
도 13을 참조하면, 발광 다이오드(20)는 90도 회전함에 따라 수직으로 세워지고, 발광 다이오드(20)의 제1 반도체층(231), 중간층(233), 제2 반도체층(232)이 베이스 기판(10)의 면에 수평인 방향(X 방향)으로 적층된 구조를 가질 수 있다. 즉, 발광 다이오드(20)의 제1 측면(234)이 희생 기판(60)에 컨택하고 제1 측면(234)에 대향하는 제2 측면(235)이 베이스 기판(10)을 마주하는 방향과 반대 방향으로 노출될 수 있다.
발광 다이오드 트랜스퍼는 제2 스탬퍼(70)를 희생 기판(60) 상부에 위치시킬 수 있다. 이때 비전부(미도시)에서 촬영된 영상을 근거로 희생 기판(60)과 제2 스탬퍼(70)의 위치를 파악하고, 제2 스탬퍼(70)의 위치를 변경할 수 있다.
제2 스탬퍼(70)는 플레이트(71) 및 플레이트(71)의 표면에 양각 패턴으로 형성된 픽업부(75)를 구비할 수 있다.
플레이트(71)는 강도가 우수한 금속, 또는 플라스틱 등으로 형성될 수 있다.
픽업부(75)는 플레이트(71)와 동일하게 금속, 또는 플라스틱 등으로 플레이트(71)와 일체로 또는 별개로 형성될 수 있다. 다른 실시예로서 픽업부(75)는 신축성을 가지는 재질로 이루어질 수 있다.
픽업부(75)는 정전기력, 자기력, 흡착력 또는 점착력을 이용하여 발광 다이오드(20)를 부착시킬 수 있다. 픽업부(75)는 상기에 한정되는 것은 아니며 발광 다이오드(20)를 부착시킬 수 있는 모든 장치 및 모든 구조를 포함할 수 있다. 예를 들어, 픽업부(75)는 발광 다이오드(20)를 잡을 수 있는 홀더 구조일 수 있다. 픽업부(75)는 복수개 구비될 수 있다. 복수의 픽업부(75)는 플레이트(71)의 일 방향으로 서로 이격되도록 배치될 수 있다.
발광 다이오드 트랜스퍼는 제2 스탬퍼(70)를 하강하여 제1 스탬퍼(30) 상의 발광 다이오드(20)를 픽업할 수 있다. 발광 다이오드(20)의 제2 측면(235)이 제2 스탬퍼(70)의 픽업부(75)에 부착될 수 있다.
도 14를 참조하면, 발광 다이오드 트랜스퍼는 발광 다이오드(20)가 부착된 제2 스탬퍼(70)를 디스플레이 기판(80)으로 위치시킬 수 있다. 이때 비전부(미도시)에서 촬영된 영상을 근거로 제2 스탬퍼(70)와 디스플레이 기판(80)의 위치를 파악하고, 제2 스탬퍼(70)의 위치를 변경할 수 있다.
발광 다이오드 트랜스퍼는 발광 다이오드(20)를 디스플레이 기판(80)의 정해진 위치에 플레이스하고, 발광 다이오드(20)를 제2 스탬퍼(70)로부터 릴리즈할 수 있다. 이에 따라 발광 다이오드(20)는 디스플레이 기판(80)에 수직 실장될 수 있다.
한편, 디스플레이 기판(80)에는 후술하는 바와 같이, 제1 전극 및 제2 전극이 구비될 수 있다. 발광 다이오드 트랜스퍼는 발광 다이오드(20)의 제1 반도체층(231) 및 제2 반도체층(232)이 제1 전극 및 제2 전극과 각각 전기적으로 연결되도록 발광 다이오드(20)를 디스플레이 기판(80) 상에 플레이스할 수 있다.
도 15는 본 발명의 일 실시예에 따라 제조된 디스플레이 장치를 개략적으로 도시한 평면도이다. 도 16은 도 15의 디스플레이 장치의 A-A' 단면의 일 예를 개략적으로 도시한 단면도이다. 도 17은 도 16에 도시된 컨택부를 형성하는 일 예를 개략적으로 도시한 단면도이다.
도 15 및 도 16을 참조하면, 디스플레이 장치(100)는 디스플레이 기판(80) 및 디스플레이 기판(80) 상의 발광 다이오드(20)를 포함할 수 있다. 발광 다이오드(20)는 제1 반도체층(231)과 제2 반도체층(232)이 좌우로 외부에 노출되도록 수직으로 디스플레이 기판(80) 상에 실장되어 있다.
디스플레이 기판(80)은 기판(201), 기판(201) 상의 박막 트랜지스터(TFT), 박막 트랜지스터(TFT) 상의 평탄화층(205)을 포함할 수 있으며, 평탄화층(205) 상에는 비아홀을 통해 박막 트랜지스터(TFT)와 연결된 제1 전극(211)이 형성될 수 있다. 또한, 평탄화층(205) 상에는 제2 전극(213)이 형성될 수 있다. 제2 전극(213)은 평탄화층(205) 하부의 복수의 절연막들 중 하나의 절연막 상에 형성된 보조 배선(223)과 컨택홀을 통해 연결될 수 있다. 도 16에서는 층간 절연막(204) 상에 보조 배선(223)이 형성되어 있으나, 본 발명의 실시예는 이에 한정되지 않고, 보조 배선(223)은 게이트 절연막(203) 상에 형성될 수 있다.
기판(201) 상에는 표시 영역(DA)과 표시 영역(DA)의 외곽에 비표시 영역(NA)이 정의될 수 있다. 표시 영역(DA)에는 발광 다이오드(20)가 배치되고, 비표시 영역(NA)에는 전원 배선 등이 배치될 수 있다. 또한, 비표시 영역(NA)에는 패드부(250)가 배치될 수 있다.
기판(201)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(201)은 이산화규소(SiO2)를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(201)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가요성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
기판(201) 상에는 버퍼층(202)이 형성될 수 있다. 버퍼층(202)은 기판(201)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 기판(201)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(202)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(207), 게이트 전극(208), 소스 전극(209a) 및 드레인 전극(209b)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(207), 게이트 전극(208), 소스 전극(209a) 및 드레인 전극(209b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(207)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(207)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(207)은 유기 반도체 물질, 산화물 반도체 물질 등을 함유할 수 있다.
게이트 절연막(203)은 활성층(207) 상에 형성된다. 게이트 절연막(203)은 활성층(207)과 게이트 전극(208)을 절연하는 역할을 한다. 게이트 절연막(203)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
게이트 전극(208)은 게이트 절연막(203)의 상부에 형성된다. 게이트 전극(208)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다. 게이트 전극(208)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(208)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(208) 상에는 층간 절연막(204)이 형성된다. 층간 절연막(204)은 소스 전극(209a) 및 드레인 전극(209b)과 게이트 전극(208)을 절연한다. 층간 절연막(204)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(204) 상에 소스 전극(209a) 및 드레인 전극(209b)이 형성된다. 소스 전극(209a) 및 드레인 전극(209b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(209a) 및 드레인 전극(209b)은 활성층(207)의 소스 영역 및 드레인 영역과 각각 접촉하도록 형성된다.
한편, 층간 절연막(204) 상에 보조 배선(223)이 형성될 수 있다. 보조 배선(223)은 소스 전극(209a) 및 드레인 전극(209b)과 동일한 물질로 단층 또는 다층으로 형성될 수 있다.
평탄화층(205)은 박막 트랜지스터(TFT) 상에 형성된다. 평탄화층(205)은 박막 트랜지스터(TFT)를 덮도록 형성되어, 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 할 수 있다. 평탄화층(205)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(205)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
평탄화층(205) 상에는 제1 전극(211)과 제2 전극(213)이 배치될 수 있다.
제1 전극(211)은 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(211)은 평탄화층(205)에 형성된 비아홀을 통하여 드레인 전극(209b)과 전기적으로 연결될 수 있다. 제1 전극(211)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제1 전극(211)과 제2 전극(213)은 서로 이격되어 전기적으로 분리되도록 형성될 수 있다.
발광 다이오드(20)는 적색, 녹색 또는 청색의 빛을 방출하며, 형광 물질을 이용하거나 색을 조합함으로써 백색광도 구현이 가능하다. 발광 다이오드(20)는 제1 반도체층(231), 제2 반도체층(232) 및, 제1 반도체층(231)과 제2 반도체층(232) 사이의 중간층(233)을 포함할 수 있다.
발광 다이오드(20)의 제1 반도체층(231)은 제1 전극(211)과 직접 또는 제1 컨택부(236)를 통해 전기적으로 연결되고, 제2 반도체층(232)은 제2 전극(213)과 직접 또는 제2 컨택부(237)를 통해 전기적으로 연결될 수 있다.
제1 컨택부(236) 및 제2 컨택부(237)는 다양한 형태로 형성될 수 있다. 제1 컨택부(236) 및 제2 컨택부(237)는 발광 다이오드(20)가 디스플레이 기판(80)에 실장된 후 형성될 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 디스플레이 기판(80)에 발광 다이오드(20)를 실장한 후, 디스플레이 기판(80)을 소정 각도로 기울인 상태에서 마스크(300)를 사용하여 금속을 증착함으로써 제1 컨택부(236) 및 제2 컨택부(237)를 형성할 수 있다. 디스플레이 기판(80)을 소정 각도로 좌우로 두 번 기울여 제1 컨택부(236) 및 제2 컨택부(237)를 각각 형성할 수 있다.
제1 컨택부(236) 및 제2 컨택부(237)는 전술된 실시예에 한정되지 않고, 에어로졸 제트 방식의 3D 프린팅 기법 등 다양한 방식으로 형성될 수 있다.
전술된 본 발명의 실시예들은 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼할 때 발광 다이오드의 레이어 적층 방향을 90도 회전시킴으로써 발광 다이오드의 에칭 공정이 필요 없고, 컨택 전극을 발광 다이오드 면적 손실 없이 간단하게 형성할 수 있다. 발광 다이오드 면적 손실이 없기 때문에 발광 면적의 손실이 줄어들어 발광 효율이 증가할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (16)

  1. 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법에 있어서,
    상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계;
    상기 제1 스탬퍼 또는 희생 기판에 상기 발광 다이오드를 90도 회전 배치하는 단계;
    상기 제1 스탬퍼 또는 희생 기판에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및
    상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함하는 발광 다이오드 트랜스퍼 방법.
  2. 제1항에 있어서, 상기 발광 다이오드 회전 배치 단계는,
    상기 발광 다이오드가 부착된 제1 스탬퍼를 회전시키는 단계; 및
    상기 제1 스탬퍼에 부착된 상기 발광 다이오드를 프레스하여 상기 발광 다이오드를 90도 회전시키는 단계;를 포함하는 발광 다이오드 트랜스퍼 방법.
  3. 제2항에 있어서,
    상기 발광 다이오드의 90도 회전에 의해, 상기 제1 스탬퍼 상에서 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직인, 발광 다이오드 트랜스퍼 방법.
  4. 제1항에 있어서, 상기 발광 다이오드 회전 배치 단계는,
    상기 제1 스탬퍼에 부착된 상기 발광 다이오드를 상기 희생 기판에 릴리즈하는 단계; 및
    상기 희생 기판을 인장시켜 상기 발광 다이오드를 90도 회전시키는 단계;를 포함하는, 발광 다이오드 트랜스퍼 방법.
  5. 제4항에 있어서,
    상기 희생 기판의 상면은 접착력을 갖는 제1 영역과 접착력이 없는 제2 영역을 갖고,
    상기 희생 기판의 인장에 의해, 상기 제1 영역에 부착된 상기 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직인, 발광 다이오드 트랜스퍼 방법.
  6. 제5항에 있어서,
    상기 희생 기판의 상면은 상기 희생 기판의 바닥 면에 수직인 제1 영역과 상기 제1 영역과 예각을 갖는 제2 영역을 구비한, 발광 다이오드 트랜스퍼 방법.
  7. 제6항에 있어서,
    상기 희생 기판의 상기 제1 영역에 접착제가 구비된, 발광 다이오드 트랜스퍼 방법.
  8. 제1항에 있어서, 상기 발광 다이오드는,
    상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고,
    상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조인, 발광 다이오드 트랜스퍼 방법.
  9. 제1항에 있어서,
    상기 발광 다이오드를 상기 디스플레이 기판의 동일 레이어 상에 구비된 제1 전극 및 제2 전극과 전기적으로 연결하는 단계;를 더 포함하는 발광 다이오드 트랜스퍼 방법.
  10. 제9항에 있어서, 상기 발광 다이오드 연결 단계는,
    상기 발광 다이오드의 제1 반도체층과 상기 디스플레이 기판의 제1 전극을 연결하는 제1 컨택부 및 상기 발광 다이오드의 제2 반도체층과 상기 디스플레이 기판의 제2 전극을 연결하는 제2 컨택부를 형성하는 단계;를 포함하는 발광 다이오드 트랜스퍼 방법.
  11. 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법에 있어서,
    상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계;
    상기 발광 다이오드가 부착된 제1 스탬퍼를 회전시키는 단계; 및
    상기 제1 스탬퍼에 부착된 발광 다이오드를 프레스하여 상기 발광 다이오드를 90도 회전시키는 단계;
    상기 제1 스탬퍼에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및
    상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함하는 발광 다이오드 트랜스퍼 방법.
  12. 제11항에 있어서,
    상기 발광 다이오드의 90도 회전에 의해, 상기 제1 스탬퍼 상에서 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직인, 발광 다이오드 트랜스퍼 방법.
  13. 제12항에 있어서, 상기 발광 다이오드는,
    상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고,
    상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조인, 발광 다이오드 트랜스퍼 방법.
  14. 발광 다이오드를 베이스 기판으로부터 디스플레이 기판으로 트랜스퍼하는 방법에 있어서,
    상기 베이스 기판의 발광 다이오드를 제1 스탬퍼에 의해 픽업하는 단계;
    상기 제1 스탬퍼에 부착된 발광 다이오드를 희생 기판으로 릴리즈하는 단계;
    상기 희생 기판을 인장시켜 상기 발광 다이오드를 90도 회전시키는 단계;
    상기 희생 기판에 회전 배치된 발광 다이오드를 제2 스탬퍼에 의해 픽업하는 단계; 및
    상기 발광 다이오드를 상기 제2 스탬퍼로부터 상기 디스플레이 기판으로 릴리즈하는 단계;를 포함하는, 발광 다이오드 트랜스퍼 방법.
  15. 제14항에 있어서,
    상기 희생 기판의 상면은 접착력을 갖는 제1 영역과 접착력이 없는 제2 영역을 갖고,
    상기 희생 기판의 인장에 의해, 상기 제1 영역에 부착된 상기 발광 다이오드의 레이어 적층 방향이 상기 베이스 기판 상에서 발광 다이오드의 레이어 적층 방향과 수직인, 발광 다이오드 트랜스퍼 방법..
  16. 제15항에 있어서, 상기 발광 다이오드는,
    상기 베이스 기판에서, 상기 베이스 기판의 면에 수직인 제1 방향으로 제1 반도체층, 중간층 및 제2 반도체층이 적층된 구조이고,
    상기 디스플레이 기판에서, 상기 제1 반도체층, 중간층 및 제2 반도체층이 상기 제1 방향에 수직인 제2 방향으로 적층된 구조인, 발광 다이오드 트랜스퍼 방법.
KR1020160019775A 2016-02-19 2016-02-19 발광 다이오드 트랜스퍼 방법 KR102442612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160019775A KR102442612B1 (ko) 2016-02-19 2016-02-19 발광 다이오드 트랜스퍼 방법
US15/434,246 US10177015B2 (en) 2016-02-19 2017-02-16 Method of transferring light-emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019775A KR102442612B1 (ko) 2016-02-19 2016-02-19 발광 다이오드 트랜스퍼 방법

Publications (2)

Publication Number Publication Date
KR20170098368A KR20170098368A (ko) 2017-08-30
KR102442612B1 true KR102442612B1 (ko) 2022-09-14

Family

ID=59629514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019775A KR102442612B1 (ko) 2016-02-19 2016-02-19 발광 다이오드 트랜스퍼 방법

Country Status (2)

Country Link
US (1) US10177015B2 (ko)
KR (1) KR102442612B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN109786307B (zh) * 2017-11-15 2021-02-05 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
TWI641778B (zh) 2017-12-19 2018-11-21 宏碁股份有限公司 微型化發光裝置
CN109980075A (zh) * 2017-12-28 2019-07-05 宏碁股份有限公司 微型化发光装置
CN110391165B (zh) * 2018-04-18 2021-09-14 英属开曼群岛商镎创科技股份有限公司 转移载板与晶粒载板
EP3806168B1 (en) * 2018-06-11 2023-11-22 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting component
KR102536844B1 (ko) * 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2020248201A1 (zh) * 2019-06-13 2020-12-17 京东方科技集团股份有限公司 微型发光二极管的巨量转移方法及系统
US11948922B2 (en) * 2020-01-03 2024-04-02 Seoul Viosys Co., Ltd. Light emitting device and LED display apparatus including the same
CN115362539A (zh) * 2020-03-30 2022-11-18 Tdk株式会社 压模工具、搬运装置以及元件阵列的制造方法
CN112967987B (zh) * 2020-10-30 2022-03-01 重庆康佳光电技术研究院有限公司 芯片转移基板和芯片转移方法
CN115707349A (zh) * 2021-06-04 2023-02-17 京东方科技集团股份有限公司 电子元件的转移方法、存储介质及电子元件的转移设备
CN113745130B (zh) * 2021-08-23 2023-10-17 深圳市华星光电半导体显示技术有限公司 一种转移机构
CN114141716A (zh) * 2021-11-24 2022-03-04 Tcl华星光电技术有限公司 显示面板的制备方法、显示面板及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328577B1 (ko) 2012-02-17 2013-11-12 경북대학교 산학협력단 편광 유기 발광 소자 및 그의 제조 방법
KR101575651B1 (ko) 2014-04-25 2015-12-08 주식회사 루멘스 발광 소자의 본딩 시스템 및 발광 소자의 본딩 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321910A (ja) 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
JP2003045901A (ja) 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
KR20120107383A (ko) 2011-03-21 2012-10-02 한국광기술원 수직우물구조를 갖는 발광소자 및 제조방법
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
TWI506824B (zh) * 2013-10-28 2015-11-01 Lextar Electronics Corp 發光二極體封裝結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328577B1 (ko) 2012-02-17 2013-11-12 경북대학교 산학협력단 편광 유기 발광 소자 및 그의 제조 방법
KR101575651B1 (ko) 2014-04-25 2015-12-08 주식회사 루멘스 발광 소자의 본딩 시스템 및 발광 소자의 본딩 방법

Also Published As

Publication number Publication date
US20170243773A1 (en) 2017-08-24
KR20170098368A (ko) 2017-08-30
US10177015B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
KR102442612B1 (ko) 발광 다이오드 트랜스퍼 방법
US20230025769A1 (en) Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure
CN106486492B (zh) 显示设备及其制造方法
US9911764B2 (en) Display apparatus and method of manufacturing the same
EP2916358B1 (en) Display device and method of manufacturing the same
KR102416621B1 (ko) 발광 다이오드 트랜스퍼
US10615064B2 (en) Transfer head for micro LED
US10714658B2 (en) Micro LED display panel and method of manufacturing same
US10424567B2 (en) Display apparatus and method of manufacturing the same
US10903195B2 (en) High-resolution micro-LED display device and manufacturing method of the same
US20190355610A1 (en) Micro led grip body
KR102536844B1 (ko) 표시 장치 및 그의 제조 방법
KR20210025216A (ko) 마이크로 led 리페어 장치 및 이를 이용한 마이크로 led 디스플레이 제조방법
KR20200020208A (ko) 마이크로 led 전사 시스템
US11730026B2 (en) Display apparatus
KR20200001323A (ko) 마이크로 led 전사헤드
WO2021107400A1 (ko) 마이크로 led 디스플레이 제작 방법
WO2022025595A1 (ko) 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
US20240055558A1 (en) Light emitting element, display device including the same, and method of fabricating the display device
KR20220021173A (ko) 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법
KR20200001325A (ko) 마이크로 led 흡착체 및 이를 이용한 마이크로 led 전사 시스템
KR20210025217A (ko) 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 디스플레이 제조 방법
KR20200099019A (ko) 마이크로 led 흡착체
KR20200015081A (ko) 마이크로 led 전사헤드
KR20190135858A (ko) 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant