CN112967987B - 芯片转移基板和芯片转移方法 - Google Patents
芯片转移基板和芯片转移方法 Download PDFInfo
- Publication number
- CN112967987B CN112967987B CN202011194551.8A CN202011194551A CN112967987B CN 112967987 B CN112967987 B CN 112967987B CN 202011194551 A CN202011194551 A CN 202011194551A CN 112967987 B CN112967987 B CN 112967987B
- Authority
- CN
- China
- Prior art keywords
- deformation
- chip
- state
- chip transfer
- transfer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000003292 glue Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 16
- 239000010408 film Substances 0.000 description 29
- 238000003860 storage Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003313 weakening effect Effects 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- -1 i.e. Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及一种芯片转移基板和芯片转移方法，通过设置底部基板和芯片承载部件，其中芯片承载部件中设置可以受热变形的变形区，在变形区变形前承载发光二极管芯片，从而在变形后降低发光二极管芯片与芯片承载部件的接触面积，提升了发光二极管芯片转移过程中，与转移基板之间连接的一致性，使得发光二极管芯片可以几乎以同样的条件脱离转移基板，提升了芯片转移的可靠性。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种芯片转移基板和芯片转移方法。
背景技术
发光二极管(Light Emitting Diode，LED)是新一代的显示技术，与相关技术中的液晶显示相比具有更高的光电效率，更高的亮度，更高的对比度以及更低的功耗，且能结合柔性面板实现柔性显示，在相关领域中有着广泛的应用。其中，微型发光二极管(MicroLED)在巨量转移的过程中，为了能够顺利脱离暂时基板又不至发生Micro LED芯片破裂，因此得在Micro LED芯片下方制作中空型的弱化结构，当转移头吸取LED时，只要断开弱化结构，便能将Micro LED芯片脱离暂时基板，再转移下压至显示背板上完成转移制程。但是，由于目前一般使用刻蚀等手段来进行弱化结构的制作，很难保证弱化结构的均匀性，导致转移头吸取时出现Micro LED芯片缺失。
因此，如何降低发光二极管芯片转移过程中的芯片损耗率，提升转移可靠性，是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本发明的目的在于提供一种芯片转移基板和芯片转移方法，旨在解决相关技术中，发光二极管芯片的转移损耗大，可靠性差的问题。
一种芯片转移基板，所述芯片转移基板包括底部基板和芯片承载部件；
所述芯片承载部件包括若干变形区、与所述变形区数量匹配的支撑梁和与所述变形区数量匹配的支撑架；
所述支撑架与所述底部基板固定连接，所述支撑架环绕于所述变形区设置；
所述支撑梁的第一端与所述支撑架固定连接，所述支撑梁的第二端与所述变形区固定连接；
所述变形区由至少两层热膨胀系数不同的材料组成，所述变形区与所述底部基板之间的区域为镂空区域；
其中，在第一状态下，所述变形区突出所述支撑架与所述支撑梁的顶部，用于粘附待转移的芯片；在第二状态下，所述变形区至少部分陷入所述镂空区域，以便于与所述待转移的芯片脱胶，所述变形区的最高点不高于所述支撑梁的高度。
上述芯片转移基板，通过设置底部基板和芯片承载部件，其中芯片承载部件中设置可以受热变形的变形区，在变形区变形前承载发光二极管芯片，从而在变形后降低发光二极管芯片与芯片承载部件的接触面积，提升了发光二极管芯片的脱离率，且保证了转移过程中，与转移基板之间连接的一致性，使得发光二极管芯片可以几乎以同样的条件脱离转移基板，提升了芯片转移的可靠性。
此外，本申请中的芯片转移基板，甚至可以在后续重复利用，即降温之后恢复形变，可以供之后的芯片转移使用。
基于同样的发明构思，本发明还提供一种芯片转移方法，包括：
提供一上述的芯片转移基板；
将待转移的芯片粘附于所述芯片转移基板上的相邻两个变形区的表面；
对所述变形区进行处理，以使所述变形区进入第二状态，在所述第二状态下，所述相邻两个变形区的表面与所述待转移的芯片之间至少部分脱离接触；
转移与所述相邻两个变形区至少部分脱离接触的所述待转移的芯片。
上述芯片转移方法，因为利用了上述的芯片转移基板进行芯片转移，因此提升了发光二极管芯片转移过程中，与转移基板之间连接的一致性，使得发光二极管芯片可以几乎以同样的条件脱离转移基板，提升了芯片转移的可靠性。
附图说明
图1为本发明实施例中芯片转移基板第一状态示意图；
图2为本发明实施例中芯片转移基板第二状态示意图；
图3为本发明实施例中芯片转移基板阵列示意图；
图4为本发明实施例中芯片转移基板阵列俯视图；
图5为本发明实施例中的支撑梁结构示意图；
图6为本发明实施例中的另一支撑梁结构示意图；
图7为本发明实施例中的放置发光二极管芯片第一状态下示意图；
图8为本发明实施例中的放置发光二极管芯片第二状态下示意图；
图9为本发明实施例中的转移发光二极管芯片示意图；
图10为本发明实施例提供的芯片转移方法流程图；
图11为本发明实施例中的SOI基片结构示意图；
图12为本发明实施例中的在SOI基片上设置二氧化硅层示意图；
图13为本发明实施例中的设置金属层示意图；
图14为本发明实施例中的形成的芯片承载部件示意图。
附图标记说明：
10-底部基板；20-芯片承载部件；21-支撑架；22-支撑梁；23-变形区；30-热解胶膜；40-发光二极管芯片；50-转移头；111-第一硅层；112-二氧化硅层；113-第二硅层；114-二氧化硅薄膜；115-金属层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
本发明实施例提供了一种芯片转移基板，请参考图1-9，该芯片转移基板包括底部基板10和芯片承载部件20；芯片承载部件20包括若干变形区23、与变形区23数量匹配的支撑梁22和与变形区23数量匹配的支撑架21；支撑架21与底部基板10固定连接，支撑架21环绕于变形区23设置；支撑梁22的第一端与支撑架21固定连接，支撑梁22的第二端与变形区23固定连接；变形区23由至少两层热膨胀系数不同的材料组成，变形区23与底部基板10之间的区域为镂空区域；其中，在第一状态下，变形区23突出支撑架21与支撑梁22的顶部，用于粘附待转移的芯片；在第二状态下，变形区23受至少部分陷入镂空区域，以便于与待转移的芯片脱胶，变形区的最高点不高于支撑梁22的高度。
本发明实施例中的芯片转移基板是用于转移发光二极管芯片40，也就是将生长基板上的发光二极管芯片40，转移到芯片转移基板上，然后再将芯片转移基板上的发光二极管芯片40，转移到显示背板上键合，形成显示装置。该芯片转移背板，需要具有承载发光二极管芯片40的功能，以及在一定程度上，易于拆卸发光二极管芯片40，且拆卸均匀，不损坏发光二极管芯片40，同时减少转移过程中，非预期的发光二极管芯片40残留。
该芯片转移基板的结构包括底部基板10和芯片承载部件20。底部基板10是芯片转移基板的基础，用于实现其平整。底部基板10通常采用刚性高、硬度高的绝缘材料制作，如玻璃、陶瓷等等，其形状通常是长方形、正方形或圆形等，本实施例中，并不对底部基板10的具体材质和形状做限定。
芯片承载部件20与底部基板10固定连接，其用于承载发光二极管芯片40，也就是说，在芯片转移过程中，发光二极管芯片40会暂时与芯片承载部件20进行连接，该连接方式通常是粘接。由于发光二极管芯片40是批量转移的，因此相应的，芯片承载部件20也具有批量性的结构，也就是说其由多个小单元组成，请参考图3、4。
具体的，芯片承载部件20包括包括若干变形区23、与变形区23数量匹配的支撑梁22和与变形区23数量匹配的支撑架21。其中，变形区23表示该部件可以变形，具体的变形方式一般为受热变形，或者是机械变形、应力变形等等；与变形区23数量匹配的支撑架21和支撑梁22，其用于连接变形区23和底部基板10，具体的，支撑架21直接与底部基板10之间固定连接，且具有一定的高度，可以将支撑梁22和变形区23撑起来；支撑梁22的第一端与支撑架21直接连接，第二端则与变形区23连接。支撑架21和支撑梁22都是环绕于变形区23设置，而相邻的变形区23，可以共用支撑架21。变形区23由至少两层热膨胀系数不同的材料组成，这样可以实现变形区23向指定方向进行变形。
支撑梁22连接在支撑架21和变形区23之间，该连接并不限定于是固定形状的连接，也就是说支撑梁22本身是允许在一定范围内发生形变的；支撑架21可以随着变形区23的软化变形而相应的形变。
变形区23具有可以变形的特性；其中，在第一状态下，变形区23保持较硬的状态，在这种状态下，变形区23的顶部高出支撑架21和支撑梁22，也就是说变形区23相比于支撑架21和支撑梁22而言，其外表面距离底部基板10更远；在这种状态下，变形区23上可以放置发光二极管芯片40，其中发光二极管芯片40的放置方式是至少跨设在两个相邻的变形区23，这样发光二极管芯片40的中心就与相邻的变形区23之间的支撑架21正对。此时，发光二极管芯片40与变形区23具有足够的接触面，可以保证其接触。其中，第一状态指的是本发明实施例中的芯片转移基板，在转移芯片之前处于承载芯片的状态，在这种状态下，发光二极管芯片与芯片转移基板上的变形区之间具有较好的承载效果(也就是说，在该状态下，发光二极管芯片不易与芯片转移基板分离)；而与之相对的第二状态，则指的是在芯片转移基板上承载了发光二极管芯片的前提下，芯片转移基板上的变形区发生形变，导致变形区与发光二极管芯片之间的接触面积大大减小(例如，可以通过给电极供电以加热的方式使变形区23由第一状态转为第二状态)，使得发光二极管芯片易于脱离该芯片转移基板，实现发光二极管芯片的转移效果。请参考图1、图2。
在第二状态下，变形区23至少部分陷入镂空区域，以便于与待转移的发光二极管芯片40脱胶，陷入后的变形区23的最高点，不高于支撑梁22的高度。变形区23变形后，而由于支撑架21具有一定的高度，因此被支撑架21所撑起的变形区23与底部基板10之间具有镂空区域，而变形区23软化变形后，其软化变形的方向就会朝向该镂空区域，使得变形区23的高度下降，下降之后的最高点也不高于支撑架21和支撑梁22；在这种状态下，原本与变形区23连接的发光二极管芯片40，就会脱离于变形区23之间的连接，转而通过其中心位置与支撑梁22之间接触；由于脱离了与变形区23的连接，使得发光二极管芯片40与芯片转移基板之间的连接强度大大减小，从而可以轻易的将发光二极管芯片40从该芯片转移基板上进行转移。而且，通过温度控制，可以使得各个变形区23的软化变形是均匀的，也就是说对于各个发光二极管芯片40，其与芯片承载部件20之间的连接是均匀变化的，可以极大的避免部分发光二极管芯片40的残留。其中，变形区至少部分陷入镂空区域，表示变形区可以全部陷入镂空区域，或者部分陷入，只要其效果是降低了与发光二极管芯片之间的接触面积，就可以导致发光二极管芯片的脱离。
在一些实施例中，变形区23中的至少两层热膨胀系数不同的材料层叠设置，且远离底部基板的一层的热膨胀系数最大。为了更好的实现变形，变形区23包括层叠设置的至少两层变形层，其中靠近底部基板10的变形层的热膨胀系数小，而远离底部基极的变形层的热膨胀系数大。
在一些实施例中，变形区23沿远离底部基板10，到靠近底部基板10的方向，依次包括层叠设置的金属层、二氧化硅层和硅层。其中，变形区23的制作方式，可以是将原始的具有三明治结构的SOI(Silicon-On-Insulator，即绝缘衬底上的硅)基片，在SOI基片上沉积二氧化硅膜，然后再层叠金属层，而变形区23正是通过硅层、二氧化硅层和金属层实现。
变形区23是通过受热的方式软化变形，而受热的手段可以是将芯片转移基板放置于高温的环境中，使得芯片转移基板整体受热，变形区23也可以随之受热；或者，在一些实施例中，支撑梁22可以包括电热丝，电热丝在通电情况下受热，并将热量传导给变形区23使变形区23软化变形，以使得变形区23进入所述第二状态。电热丝的特点是，在通电的情况下会发热，发热的程度可以根据通电的电流大小、通电的时间来调整。为了实现各个变形区23可以独立受热变形，以实现指定位置的发光二极管芯片40的转移，本实施例中对应于一个变形区23的支撑梁22，可以通过统一发热控制电路来控制，对于不同的变形区23的支撑梁22，则可以设置不同的发热控制电路，也就是说，各个支撑梁22的发热电路可以是并联电路。支撑梁的形状可以参考图5、6。
在一些实施例中，支撑梁22与支撑架21之间一体成型。具体的，支撑梁22通过对原始支撑架21进行蚀刻，并注入导电离子得到。而蚀刻过程中可以得到支撑架21，支撑梁22则通过蚀刻后，注入导电离子得到，注入导电离子是为了改变支撑梁22的导电性能，提升其导电性。
在一些实施例中，还包括热解胶膜30，热解胶膜30覆盖于每个变形区23的顶部；其中，在第一状态下，热解胶膜30与支撑架21之间镂空；在第二状态下，热解胶膜30覆盖于支撑架21上。热解胶膜30整体覆盖在多个变形区23的表面，由于热解胶膜30是一个整体，而且在第一状态下变形区23的高度会高过支撑架21、支撑梁22，因此热解胶膜30在相邻的变形区23之间，对应于支撑架21的位置是镂空的。在第二状态下，由于变形区23软化变形，变形区23的会朝向底部基板10的方向形变，热解胶膜30也会随之形变，原本在支撑架21上方镂空的热解胶膜30，就会因为变形区23的形变，变成覆盖在支撑架21上。设置热解胶膜30正是为了转移发光二极管芯片40，发光二极管芯片40可以通过热解胶膜30，粘接在变形区23上，在第一状态下，发光二极管芯片40跨设在多个变形区23上，是为多点接触式连接，较为牢靠；在第二状态下，发光二极管芯片40则仅粘接在支撑架21上方的热解胶膜30上，是为单点接触式连接，其连接强度大大减小。也就是说，在第一状态下，待转移的各个发光二极管芯片40，跨设于至少两个相邻的变形区23的表面，与热解胶膜30粘接；在第二状态下，变形区23变形，发光二极管芯片40脱离变形的变形区23上的部分热解胶膜30，仅与覆盖于支撑架21上的部分热解胶膜30粘接。其中，为了转移方便，处于第一状态下的各变形区23的顶部可以为为齐平的平面。
通过本发明实施例中的芯片转移基板，其包括底部基板10和芯片承载部件20，其中芯片承载部件20中设置可以受热变形的变形区23，在变形区23变形前承载发光二极管芯片40，从而在变形后降低发光二极管芯片40与芯片承载部件20的接触面积，提升了发光二极管芯片40转移过程中，与转移基板之间连接的一致性，使得发光二极管芯片40可以几乎以同样的条件脱离转移基板，提升了芯片转移的可靠性。
本发明实施例还提供了一种芯片转移方法，请参考图10，该芯片转移方法包括：
S101.提供一本发明各实施例中的芯片转移基板；
S102.将待转移的发光二极管芯片40粘附于芯片转移基板上的相邻两个变形区23的表面；
S103.对变形区23进行处理，以使变形区23进入第二状态，在第二状态下，相邻两个变形区23的表面与待转移的芯片之间至少部分脱离接触；
S104.转移与相邻两个变形区23至少部分脱离接触的待转移的芯片。
在一些实施例中，对变形区进行处理，以使变形区进入第二状态具体可以包括：
对变形区进行加热，使变形区软化变形，以使得变形区进入第二状态。
在一些实施例中，对变形区进行加热具体可以包括：
对支撑梁进行通电；支撑梁包括电热丝，在通电的情况下受热，并将热量传导给变形区。
变形区23通过受热的方式软化变形，而受热的手段可以是将芯片转移基板放置于高温的环境中，使得芯片转移基板整体受热，变形区23也可以随之受热；或者，在一些实施例中，支撑梁22可以包括电热丝，电热丝在通电情况下受热，并将热量传导给变形区23使变形区23软化变形，以使得变形区23进入所述第二状态。电热丝的特点是，在通电的情况下会发热，发热的程度可以根据通电的电流大小、通电的时间来调整。为了实现各个变形区23可以独立受热变形，以实现指定位置的发光二极管芯片40的转移，本实施例中对应于一个变形区23的支撑梁22，可以通过统一发热控制电路来控制，对于不同的变形区23的支撑梁22，则可以设置不同的发热控制电路，也就是说，各个支撑梁22的发热电路可以是并联电路。
在一些实施例中，将待转移的芯片粘附于芯片转移基板上的相邻两个变形区的表面可以包括：
将热解胶膜覆盖于每个变形区的顶部；
在第一状态下，将待转移的各个发光二极管芯片，跨设于至少两个相邻的变形区的表面，与热解胶膜粘接。
热解胶膜30整体覆盖在多个变形区23的表面，由于热解胶膜30是一个整体，而且在第一状态下变形区23的高度会高过支撑架21、支撑梁22，因此热解胶膜30在相邻的变形区23之间，对应于支撑架21的位置是镂空的。在第二状态下，由于变形区23软化变形，变形区23的会朝向底部基板10的方向形变，热解胶膜30也会随之形变，原本在支撑架21上方镂空的热解胶膜30，就会因为变形区23的形变，变成覆盖在支撑架21上。设置热解胶膜30正是为了转移发光二极管芯片40，发光二极管芯片40可以通过热解胶膜30，粘接在变形区23上，在第一状态下，发光二极管芯片40跨设在多个变形区23上，是为多点接触式连接，较为牢靠；在第二状态下，发光二极管芯片40则仅粘接在支撑架21上方的热解胶膜30上，是为单点接触式连接，其连接强度大大减小。也就是说，在第一状态下，待转移的各个发光二极管芯片40，跨设于至少两个相邻的变形区23的表面，与热解胶膜30粘接；在第二状态下，变形区23变形，发光二极管芯片40脱离变形的变形区23上的部分热解胶膜30，仅与覆盖于支撑架21上的部分热解胶膜30粘接。其中，为了转移方便，处于第一状态下的各变形区23的顶部可以为为齐平的平面。
本发明实施例由于采用了上述的芯片转移基板，来进行发光二极管芯片40的转移，因此提升了发光二极管芯片40转移过程中，与转移基板之间连接的一致性，使得发光二极管芯片40可以几乎以同样的条件脱离转移基板，提升了芯片转移的可靠性。
转移发光二极管芯片可以通过转移头50，将发光二极管芯片40，向显示背板转移，请参考图7-9；其具体可以包括；
转移头50利用范德华力或磁力，吸取发光二极管芯片40后，向显示背板转移。
本发明实施例还提供了一种芯片转移基板的制作方法，请参考图11-14，其包括：
S111.在图11示出的具有三明治结构的SOI基片上，再生成二氧化硅薄膜114，请参考图12；可以用化学沉积的方法生成二氧化硅薄膜114，成膜完成后搭配光刻与湿蚀刻等方法将多余二氧化硅薄膜114刻蚀掉；其中，三明治结构的SOI基片，分别包括底部的第一硅层111，中间的二氧化硅层112以及顶部的第二硅层113。
S112.在二氧化硅薄膜114上沉积金属层115，请参考图13；可以通过光刻工艺图形化和磁控溅射沉积金属层115；
S113.金属层115沉积完成后，再形成支撑梁22结构；可以通过光刻工艺图形化需要形成的支撑梁22结构(可以为结构1、结构2等结构或者是其他本发明实施例中未示出的结构，只需要其具有通电发热，且发热量足够大即可)，然后利用DRIE(Deep Reactive IonEtching，深反应离子刻蚀，一种微电子干法腐蚀工艺)将顶层未掩膜的区域刻蚀干净，刻蚀完成后再通过离子注入工艺在支撑梁22结构中注入离子来改变其电阻，使其功能类似于电热丝，得到所要的支撑梁22；
S114.从背后蚀刻SOI基片，可以利用光刻图形化工艺和DRIE刻蚀出背腔，直至刻蚀到中间二氧化硅层112；
S115.继续蚀刻掉二氧化硅层112，可以利用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)腐蚀液将背腔内暴露的二氧化硅腐蚀掉，从而得到变形区23和支撑架21，请参考图14；
S116.通过上述步骤可以得到芯片承载部件20，将芯片承载部件20固定连接在底部基板10上即可形成芯片转移基板。
本发明实施例还提供了一种计算机可读存储介质，该计算机可读存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、计算机程序模块或其他数据)的任何方法或技术中实施的易失性或非易失性、可移除或不可移除的介质。计算机可读存储介质包括但不限于RAM(Random Access Memory，随机存取存储器),ROM(Read-Only Memory，只读存储器),EEPROM(Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器)、闪存或其他存储器技术、CD-ROM(Compact Disc Read-Only Memory，光盘只读存储器)，数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。
本发明实施例中的计算机可读存储介质可用于存储一个或者多个计算机程序，其存储的一个或者多个计算机程序可被处理器执行，以实现上述芯片制作设备所执行的至少一个步骤。
本发明实施例还提供了一种计算机程序(或称计算机软件)，该计算机程序可以分布在计算机可读介质上，由可计算装置来执行，以实现上述芯片制作设备所执行的至少一个步骤；并且在某些情况下，可以采用不同于上述实施例所描述的顺序执行所示出或描述的至少一个步骤。
本发明实施例还提供了一种计算机程序产品，包括计算机可读装置，该计算机可读装置上存储有如上所示的计算机程序。本发明实施例中该计算机可读装置可包括如上所示的计算机可读存储介质。
可见，本领域的技术人员应该明白，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件(可以用计算装置可执行的计算机程序代码来实现)、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。
此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、计算机程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。所以，本发明不限制于任何特定的硬件和软件结合。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种芯片转移基板，其特征在于，所述芯片转移基板包括底部基板和芯片承载部件；
所述芯片承载部件包括若干变形区、与所述变形区数量匹配的支撑梁和与所述变形区数量匹配的支撑架；
所述支撑架与所述底部基板固定连接，所述支撑架环绕于所述变形区设置；
所述支撑梁的第一端与所述支撑架固定连接，所述支撑梁的第二端与所述变形区固定连接；
所述变形区由至少两层热膨胀系数不同的材料组成，所述变形区与所述底部基板之间的区域为镂空区域；
其中，在第一状态下，所述变形区突出所述支撑架与所述支撑梁的顶部，用于粘附待转移的芯片；在第二状态下，所述变形区至少部分陷入所述镂空区域，以便于与所述待转移的芯片脱胶，所述变形区的最高点不高于所述支撑梁的高度。
2.如权利要求1所述的芯片转移基板，其特征在于，所述至少两层热膨胀系数不同的材料层叠设置，且远离所述底部基板的一层的热膨胀系数最大。
3.如权利要求2所述的芯片转移基板，其特征在于，所述变形区包括层叠设置的金属层、二氧化硅层和硅层；所述金属层远离所述底部基板，所述硅层靠近所述底部基板，所述金属层的热膨胀系数大于所述二氧化硅层和所述硅层的热膨胀系数。
4.如权利要求1-3任一项所述的芯片转移基板，其特征在于，所述支撑梁包括电热丝；
所述电热丝在通电情况下受热，并将热量传导给变形区使所述变形区软化变形，以使得所述变形区进入所述第二状态。
5.如权利要求1-3任一项所述的芯片转移基板，其特征在于，所述支撑梁与所述支撑架之间一体成型。
6.如权利要求1-3任一项所述的芯片转移基板，其特征在于，还包括：热解胶膜；
所述热解胶膜覆盖于每个所述变形区的顶部；
其中，在所述第一状态下，所述热解胶膜与所述支撑架之间镂空；在所述第二状态下，所述热解胶膜覆盖于所述支撑架上。
7.一种芯片转移方法，其特征在于，包括：
提供一如权利要求1-6任一项所述的芯片转移基板；
将待转移的芯片粘附于所述芯片转移基板上的相邻两个变形区的表面；
对所述变形区进行处理，以使所述变形区进入第二状态，在所述第二状态下，所述相邻两个变形区的表面与所述待转移的芯片之间至少部分脱离接触；
转移与所述相邻两个变形区至少部分脱离接触的所述待转移的芯片。
8.如权利要求7所述的芯片转移方法，其特征在于，所述对所述变形区进行处理，以使所述变形区进入第二状态包括：
对所述变形区进行加热，使所述变形区软化变形，以使得所述变形区进入所述第二状态。
9.如权利要求8所述的芯片转移方法，其特征在于，所述对所述变形区进行加热包括：
对支撑梁进行通电；所述支撑梁包括电热丝，在通电的情况下受热，并将热量传导给所述变形区。
10.如权利要求7所述的芯片转移方法，其特征在于，所述将待转移的芯片粘附于所述芯片转移基板上的相邻两个变形区的表面包括：
将热解胶膜覆盖于每个所述变形区的顶部；
在第一状态下，将待转移的各个发光二极管芯片，跨设于至少两个相邻的变形区的表面，与所述热解胶膜粘接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011194551.8A CN112967987B (zh) | 2020-10-30 | 2020-10-30 | 芯片转移基板和芯片转移方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011194551.8A CN112967987B (zh) | 2020-10-30 | 2020-10-30 | 芯片转移基板和芯片转移方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112967987A CN112967987A (zh) | 2021-06-15 |
| CN112967987B true CN112967987B (zh) | 2022-03-01 |
Family
ID=76271054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011194551.8A Active CN112967987B (zh) | 2020-10-30 | 2020-10-30 | 芯片转移基板和芯片转移方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112967987B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4778326A (en) * | 1983-05-24 | 1988-10-18 | Vichem Corporation | Method and means for handling semiconductor and similar electronic devices |
| JP2008103493A (ja) * | 2006-10-18 | 2008-05-01 | Lintec Corp | チップのピックアップ方法及びピックアップ装置 |
| CN101529577A (zh) * | 2006-10-18 | 2009-09-09 | 琳得科株式会社 | 固定夹具及芯片的拾取方法以及拾取装置 |
| JP2010067761A (ja) * | 2008-09-10 | 2010-03-25 | Shin Etsu Polymer Co Ltd | 基板保持治具 |
| DE102010040065A1 (de) * | 2010-08-31 | 2012-03-01 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur |
| CN208352323U (zh) * | 2018-06-29 | 2019-01-08 | 江西兆驰半导体有限公司 | 一种发光二极管芯片转移装置 |
| KR101971470B1 (ko) * | 2017-11-29 | 2019-04-23 | 재단법인 파동에너지 극한제어 연구단 | 마이크로 소자 전사용 캐리어 필름 |
| CN109920754A (zh) * | 2019-03-28 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种巨量转印头、转印设备及发光二极管芯片的转移方法 |
| CN109950194A (zh) * | 2019-04-11 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种芯片转移基板和芯片转移方法 |
| CN110379761A (zh) * | 2019-07-18 | 2019-10-25 | 京东方科技集团股份有限公司 | 微发光二极管转移基板及装置 |
| CN110993749A (zh) * | 2019-12-09 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 微型发光二极管的巨量转移方法及显示面板 |
| CN111540705A (zh) * | 2020-03-06 | 2020-08-14 | 重庆康佳光电技术研究院有限公司 | 一种激光剥离的巨量转移系统及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3918708B2 (ja) * | 2002-10-08 | 2007-05-23 | セイコーエプソン株式会社 | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 |
| KR102442612B1 (ko) * | 2016-02-19 | 2022-09-14 | 삼성디스플레이 주식회사 | 발광 다이오드 트랜스퍼 방법 |
-
2020
- 2020-10-30 CN CN202011194551.8A patent/CN112967987B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4778326A (en) * | 1983-05-24 | 1988-10-18 | Vichem Corporation | Method and means for handling semiconductor and similar electronic devices |
| JP2008103493A (ja) * | 2006-10-18 | 2008-05-01 | Lintec Corp | チップのピックアップ方法及びピックアップ装置 |
| CN101529577A (zh) * | 2006-10-18 | 2009-09-09 | 琳得科株式会社 | 固定夹具及芯片的拾取方法以及拾取装置 |
| JP2010067761A (ja) * | 2008-09-10 | 2010-03-25 | Shin Etsu Polymer Co Ltd | 基板保持治具 |
| DE102010040065A1 (de) * | 2010-08-31 | 2012-03-01 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur |
| KR101971470B1 (ko) * | 2017-11-29 | 2019-04-23 | 재단법인 파동에너지 극한제어 연구단 | 마이크로 소자 전사용 캐리어 필름 |
| CN208352323U (zh) * | 2018-06-29 | 2019-01-08 | 江西兆驰半导体有限公司 | 一种发光二极管芯片转移装置 |
| CN109920754A (zh) * | 2019-03-28 | 2019-06-21 | 京东方科技集团股份有限公司 | 一种巨量转印头、转印设备及发光二极管芯片的转移方法 |
| CN109950194A (zh) * | 2019-04-11 | 2019-06-28 | 京东方科技集团股份有限公司 | 一种芯片转移基板和芯片转移方法 |
| CN110379761A (zh) * | 2019-07-18 | 2019-10-25 | 京东方科技集团股份有限公司 | 微发光二极管转移基板及装置 |
| CN110993749A (zh) * | 2019-12-09 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 微型发光二极管的巨量转移方法及显示面板 |
| CN111540705A (zh) * | 2020-03-06 | 2020-08-14 | 重庆康佳光电技术研究院有限公司 | 一种激光剥离的巨量转移系统及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 可延展柔性无机电子器件的转印力学研究综述;罗鸿羽等;《中国科学:物理学 力学 天文学》;20180901(第09期);正文全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112967987A (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101606086B (zh) | 用于制备可调透镜的方法 | |
| CN100529871C (zh) | 柔性电子器件的制造方法 | |
| CN109273459B (zh) | 一种转移基板、制作方法及转移方法 | |
| CN110828364A (zh) | 巨量转移方法、显示装置的制作方法和显示装置 | |
| CN104409408A (zh) | 一种刚性基板及柔性显示器的制作方法 | |
| CN111199907A (zh) | 微发光器件的转移方法及转移设备 | |
| US20210125847A1 (en) | Transfer Head for Transferring Micro Element and Transferring Method of Micro Element | |
| CN110838503A (zh) | 微型led芯片制作方法、微型led显示器件制作方法和微型led显示器件 | |
| US7837793B2 (en) | Method of manufacturing diamond substrates | |
| CN109309038A (zh) | 用于批量移转微半导体结构的方法 | |
| CN1690820A (zh) | 器件制造方法 | |
| WO2020103405A1 (zh) | 微发光器件的转移方法以及转移设备 | |
| CN112967987B (zh) | 芯片转移基板和芯片转移方法 | |
| TWI221010B (en) | A method for transferably pasting an element | |
| CN111276440A (zh) | 微型器件转移头及其制造方法、微型器件的转移方法 | |
| CN112967971B (zh) | 一种Micro-LED的转移基板及其制备方法 | |
| KR101376491B1 (ko) | 플렉서블 디스플레이의 제조 방법 | |
| CN112424958B (zh) | 微型发光二极管的巨量转移方法及系统 | |
| JP2003332184A (ja) | 素子の転写方法 | |
| CN102163542A (zh) | 薄膜电子元件的单片化方法及由其制造的电子元件搭载粘着性薄片 | |
| TW202238548A (zh) | 使用微型led群組及微型led陣列的顯示器製造方法 | |
| CN112967970B (zh) | 一种转移方法及显示背板 | |
| CN116190503A (zh) | 转移装置及显示面板的制备方法 | |
| JP2004219688A (ja) | 異種部材の熱接着方法 | |
| CN114335058A (zh) | 微显示装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |