WO2022025595A1 - 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법 - Google Patents

미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법 Download PDF

Info

Publication number
WO2022025595A1
WO2022025595A1 PCT/KR2021/009731 KR2021009731W WO2022025595A1 WO 2022025595 A1 WO2022025595 A1 WO 2022025595A1 KR 2021009731 W KR2021009731 W KR 2021009731W WO 2022025595 A1 WO2022025595 A1 WO 2022025595A1
Authority
WO
WIPO (PCT)
Prior art keywords
micro
plate
hole
layer
porous
Prior art date
Application number
PCT/KR2021/009731
Other languages
English (en)
French (fr)
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Publication of WO2022025595A1 publication Critical patent/WO2022025595A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Definitions

  • the present invention relates to a tray or transfer head used for transferring micro devices.
  • micro LED (hereinafter referred to as 'micro LED') display is emerging as another next-generation display. While the core materials of LCD and OLED are liquid crystal and organic materials, respectively, micro LED display is a display that uses the LED chip itself in units of 1 to 100 micrometers ( ⁇ m) as a light emitting material.
  • Prior Invention 1 is the principle of generating adhesion with the micro LED by charging by applying a voltage to the head made of silicon material.
  • 'Prior Invention 1' there may be a problem with respect to damage to the micro LED due to the charging phenomenon due to the voltage applied to the head during electrostatic induction.
  • X-Celeprint of the United States has proposed a method of transferring micro LEDs on a wafer to a desired substrate by applying a transfer head with an elastic polymer material (Patent Publication No. 2017-0019415, hereinafter referred to as 'Prior Invention 2') box).
  • 'Prior Invention 2' an elastic polymer material
  • Prior Invention 3 has a disadvantage in that it is difficult to fabricate an adhesive structure of cilia.
  • Prior Invention 4 has disadvantages in that continuous use of an adhesive is required and the micro LED may be damaged when the roller is pressed.
  • Samsung Display has proposed a method of transferring micro LEDs to an array substrate by electrostatic induction by applying negative voltages to the first and second electrodes of the array substrate while the array substrate is immersed in a solution (Patent Publication No. 10- 2017-0026959, hereinafter referred to as 'Prior Invention 5').
  • Prior Invention 5 has disadvantages in that a separate solution is required in that the micro LED is immersed in a solution and transferred to the array substrate, and a subsequent drying process is required.
  • LG Electronics has proposed a method of providing a degree of freedom to a plurality of pickup heads by disposing a headholder between a plurality of pickup heads and a substrate and deforming the shape by the movement of the plurality of pickup heads (Patent Publication No. 10).
  • -2017-0024906, hereinafter referred to as 'Prior Invention 6' is a method of transferring the micro LED by applying a bonding material having adhesive force to the adhesive surfaces of the plurality of pickup heads, there is a disadvantage that a separate process of applying the bonding material to the pickup head is required.
  • the applicant of the present invention does not stop at improving the disadvantages of the prior art, but intends to propose a new method that was not considered at all in the prior inventions.
  • Patent Document 1 Registered Patent Publication No. 0731673
  • Patent Document 2 Unexamined Patent Application Publication No. 2014-0112486
  • Patent Document 3 Unexamined Patent Application Publication No. 2017-0019415
  • Patent Document 4 Registered Patent Publication No. 1754528
  • Patent Document 5 Registered Patent Publication No. 1757404
  • Patent Document 6 Patent Publication No. 10-2017-0026959
  • Patent Document 7 Patent Publication No. 10-2017-0024906
  • micro-element transfer body suitable for transferring micro-element such as micro LED and a method for aligning micro-element using the same.
  • the micro device carrier according to the present invention includes a first plate provided with a first through hole into which a micro device is inserted, and the first plate is made of an anodized film material. .
  • a second plate provided on one surface of the first plate and provided with a second through hole having an inner diameter smaller than that of the first through hole is included.
  • a third plate having a common chamber communicating with the plurality of second through-holes is included, and the first plate, the second plate, and the third plate are stacked in this order.
  • a porous plate made of a porous ceramic material is included, and the first plate, the second plate, the third plate and the porous plate are stacked in this order.
  • the porous plate made of a porous ceramic material, and the first plate, the second plate, and the porous plate is stacked in order.
  • the micro device is seated in contact with one surface of the second plate.
  • first through-hole and the second through-hole are communicated with each other so that the micro-element is adsorbed by a suction force applied to the second through-hole.
  • the second plate is made of an anodization film material, the barrier layer formed during anodization is removed and penetrates up and down the pore hole, and the suction force applied to the pore hole and the suction force applied to the second through hole The microelements are adsorbed.
  • a micro-element transporter comprising: a first plate provided with a first through-hole into which a micro-element is inserted; A second through-hole having an inner diameter smaller than the first through-hole is provided, and a second plate is provided for adsorbing the micro element by a suction force applied to the second through-hole, wherein among the first plate and the second plate At least one is made of an anodized film material.
  • An alignment method using a micro-element carrier includes a seating step of inserting the micro-element into a first through hole of a first plate of the micro-element carrier; and an aligning step of tilting the micro-element transfer member so that the micro-element collectively contact at least one side of the first through-hole.
  • an adsorption step of adsorbing the micro-elements by applying a vacuum to the micro-small intestine is included.
  • the micro device transport body described above may be used as a carrier substrate or a tray for receiving micro devices from a growth substrate or a temporary substrate.
  • the first and second plates 10 and 20 is made of an anodized film material, thermal deformation of the micro element in the transport process can be minimized.
  • the micro-element 100 is seated in the first through-hole 15 to prevent the micro-element 100 from being separated during transport, and the micro-element 100 is pulled by the suction force applied to the second through-hole 25 .
  • the suction force applied to the second through-hole 25 By fixing it inside the first through hole 15 , it is possible to prevent damage caused by the movement of the micro device 100 in the first through hole 15 .
  • the alignment error for the transfer process and the next process can be minimized.
  • FIG. 1 is a view showing a micro device to be transferred according to an embodiment of the present invention.
  • FIG. 2 is a diagram of a micro device transferred and mounted on a display substrate according to an embodiment of the present invention
  • FIG. 3 is a view of a micro-element transfer body according to an embodiment of the present invention.
  • FIG. 4 is an exploded view of a portion of a micro-element transporter according to an embodiment of the present invention.
  • Figure 5 is a combined view of Figure 4.
  • FIG. 6 is a plan view of a first plate according to an embodiment of the present invention.
  • FIG. 7 is a plan view of a second plate according to an embodiment of the present invention.
  • FIG. 8 is a plan view of a third plate according to an embodiment of the present invention.
  • Figure 9 is a coupling plan view of the first to third plates according to an embodiment of the present invention.
  • Figure 10 is a coupling plan view of the first to third plates according to an embodiment of the present invention.
  • FIG. 11 is a view of a micro-element transfer body according to an embodiment of the present invention.
  • FIG. 12 is a plan view of a second plate according to an embodiment of the present invention.
  • Embodiments described herein will be described with reference to cross-sectional and/or perspective views, which are ideal illustrative drawings of the present invention.
  • the thicknesses of the films and regions, the diameters of the holes, etc. shown in these drawings are exaggerated for effective description of technical content.
  • the shape of the illustrative drawing may be modified due to manufacturing technology and/or tolerance.
  • only a part of the number of micro devices shown in the drawings is illustrated in the drawings by way of example. Accordingly, embodiments of the present invention are not limited to the specific form shown, but also include changes in the form generated according to the manufacturing process.
  • the micro device may include a mini LED or a micro LED.
  • the micro LED is cut out from the wafer used for crystal growth without being packaged with molded resin, etc., and refers to a thing with a size of 1 to 100 ⁇ m scientifically.
  • the micro device described herein is not limited to a size (one side length) of 1 to 100 ⁇ m, and includes those having a size of 100 ⁇ m or more or less than 1 ⁇ m.
  • the micro-element transporter of the present invention can adsorb micro-element by using vacuum suction force.
  • the structure of the micro-element carrier there is no limitation on the structure as long as it is a structure capable of generating a vacuum suction force.
  • the micro device carrier may be a growth substrate or a carrier substrate that receives micro devices from a temporary substrate, and adsorbs micro devices positioned on a first substrate such as a growth substrate or a temporary substrate to a second substrate such as a temporary substrate or a display substrate It may be a transfer head that transfers to
  • micro device carrier according to a preferred embodiment of the present invention described below can be applied to micro devices including mini LEDs, micro LEDs, optical devices, electronic devices, semiconductor chips, and the like. However, it will be described based on the micro LED, which is an embodiment of the micro device.
  • micro LED (ML) to be transferred according to the present invention will be described.
  • the micro LED (ML) is fabricated and positioned on the growth substrate 101 .
  • the growth substrate 101 may be formed of a conductive substrate or an insulating substrate.
  • the growth substrate 101 may be formed of at least one of sapphire, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 .
  • the micro LED (ML) includes a first semiconductor layer 102 , a second semiconductor layer 104 , an active layer 103 formed between the first semiconductor layer 102 and the second semiconductor layer 104 , and a first contact electrode ( 106 ) and a second contact electrode 107 .
  • the first semiconductor layer 102, the active layer 103, and the second semiconductor layer 104 are formed by a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition method (CVD; chemical vapor deposition), and a plasma chemical vapor deposition method ( PECVD; Plasma-Enhanced Chemical Vapor Deposition), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), or the like may be used.
  • MOCVD metal organic chemical vapor deposition
  • CVD chemical vapor deposition method
  • PECVD Plasma-Enhanced Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • the first semiconductor layer 102 may be implemented as, for example, a p-type semiconductor layer.
  • the p-type semiconductor layer is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1), for example, GaN, AlN, AlGaN , InGaN, InN, InAlGaN, AlInN, etc. may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, Ba may be doped.
  • the second semiconductor layer 104 may include, for example, an n-type semiconductor layer.
  • the n-type semiconductor layer is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1), for example, GaN, AlN, AlGaN , InGaN, InN, InAlGaN, AlInN, etc. may be selected, and an n-type dopant such as Si, Ge, Sn may be doped.
  • the present invention is not limited thereto, and the first semiconductor layer 102 may include an n-type semiconductor layer and the second semiconductor layer 104 may include a p-type semiconductor layer.
  • the active layer 103 is a region where electrons and holes recombine, and as the electrons and holes recombine, the active layer 103 transitions to a low energy level, and may generate light having a corresponding wavelength.
  • the active layer 103 may be formed including, for example, a semiconductor material having a compositional formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1). and may be formed of a single quantum well structure or a multi-quantum well structure (MQW). In addition, it may include a quantum wire structure or a quantum dot structure.
  • a first contact electrode 106 may be formed on the first semiconductor layer 102
  • a second contact electrode 107 may be formed on the second semiconductor layer 104 .
  • the first contact electrode 106 and/or the second contact electrode 107 may include one or more layers and may be formed of a variety of conductive materials including metals, conductive oxides, and conductive polymers.
  • a plurality of micro LEDs (ML) formed on the growth substrate 101 are cut using a laser or the like along a cutting line or separated into individual pieces through an etching process, and a plurality of micro LEDs (ML) are formed on a growth substrate by a laser lift-off process. (101) can be made to be in a detachable state.
  • 'P' means the pitch interval between the micro LEDs (ML)
  • 'S' means the separation distance between the micro LEDs (ML)
  • 'W' means the width of the micro LEDs (ML).
  • ML the cross-sectional shape of the micro LED (ML) is circular, the cross-sectional shape of the micro LED (ML) is not limited thereto, and a circular cross-section is obtained according to a method manufactured in the growth substrate 101 such as a square cross-section. It may have a cross-sectional shape other than
  • FIG. 2 is a view showing a micro LED structure formed as it is transferred to and mounted on a display substrate by a micro LED absorber according to a preferred embodiment of the present invention.
  • the display substrate 301 may include various materials.
  • the display substrate 301 may be made of a transparent glass material containing SiO 2 as a main component.
  • the display substrate 301 is not necessarily limited thereto, and may be formed of a transparent plastic material to have solubility.
  • Plastic materials are insulating organic materials such as polyethersulfone (PES, polyethersulphone), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethylene naphthalate), polyethylene terephthalate (PET, polyethylene terephthalate), polyphenylene sulfide (PPS), polyarylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propionate : CAP) may be an organic material selected from the group consisting of.
  • PES polyethersulfone
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PPS polyphenylene sulfide
  • PPS polyarylate
  • polyimide polycarbonate
  • TAC cellulose triacetate
  • CAP cellulose acetate propionate
  • CAP cellulose acetate propionat
  • the display substrate 301 In the case of a bottom emission type in which an image is implemented in the direction of the display substrate 301 , the display substrate 301 should be formed of a transparent material. However, in the case of a top emission type in which an image is implemented in a direction opposite to that of the display substrate 301 , the display substrate 301 is not necessarily formed of a transparent material. In this case, the display substrate 301 may be formed of metal.
  • the display substrate 301 may include at least one selected from the group consisting of iron, chromium, manganese, nickel, titanium, molybdenum, stainless steel (SUS), Invar alloy, Inconel alloy, and Kovar alloy. may include, but is not limited thereto.
  • the display substrate 301 may include a buffer layer 311 .
  • the buffer layer 311 may provide a flat surface and may block penetration of foreign substances or moisture.
  • the buffer layer 311 may include inorganic materials such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, titanium oxide or titanium nitride, or organic materials such as polyimide, polyester, and acrylic. It may contain, and may be formed into a laminate of a plurality of the exemplified materials.
  • the thin film transistor TFT may include an active layer 310 , a gate electrode 320 , a source electrode 330a , and a drain electrode 330b .
  • the thin film transistor TFT is a top gate type in which the active layer 310 , the gate electrode 320 , the source electrode 330a , and the drain electrode 330b are sequentially formed will be described.
  • the present embodiment is not limited thereto, and various types of thin film transistors (TFTs) such as a bottom gate type may be employed.
  • the active layer 310 may include a semiconductor material, for example, amorphous silicon or poly crystalline silicon. However, the present embodiment is not limited thereto, and the active layer 310 may contain various materials. In an alternative embodiment, the active layer 310 may contain an organic semiconductor material or the like.
  • the active layer 310 may contain an oxide semiconductor material.
  • the active layer 310 is formed of a group 12, 13, or 14 metal element such as zinc (Zn), indium (In), gallium (Ga), tin (Sn), cadmium (Cd), germanium (Ge), and combinations thereof. oxides of selected materials.
  • a gate insulating layer 313 is formed on the active layer 310 .
  • the gate insulating layer 313 insulates the active layer 310 and the gate electrode 320 .
  • the gate insulating layer 313 may be formed as a multilayer or single layer of an inorganic material such as silicon oxide and/or silicon nitride.
  • the gate electrode 320 is formed on the gate insulating layer 313 .
  • the gate electrode 320 may be connected to a gate line (not shown) that applies an on/off signal to the thin film transistor TFT.
  • the gate electrode 320 may be formed of a low-resistance metal material.
  • the gate electrode 320 may be formed of, for example, aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), or magnesium (Mg) in consideration of adhesiveness with an adjacent layer, surface flatness of the laminated layer, workability, and the like.
  • gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W) , copper (Cu) may be formed as a single layer or a multi-layered material.
  • An interlayer insulating layer 315 is formed on the gate electrode 320 .
  • the interlayer insulating layer 315 insulates the source electrode 330a and the drain electrode 330b from the gate electrode 320 .
  • the interlayer insulating layer 315 may be formed of an inorganic material as a multilayer or a single layer.
  • the inorganic material may be a metal oxide or a metal nitride, specifically, the inorganic material is silicon oxide (SiO 2 ), silicon nitride (SiNx), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide ( TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), or zinc oxide (ZrO 2 ) may include.
  • a source electrode 330a and a drain electrode 330b are formed on the interlayer insulating layer 315 .
  • the source electrode 330a and the drain electrode 330b are aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), and neodymium (Nd). ), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu) as a single or multi-layered material can be formed.
  • the source electrode 330a and the drain electrode 330b are electrically connected to the source region and the drain region of the active layer 310 , respectively.
  • the planarization layer 317 is formed on the thin film transistor TFT.
  • the planarization layer 317 is formed to cover the thin film transistor TFT, thereby resolving a step difference caused by the thin film transistor TFT and making the upper surface flat.
  • the planarization layer 317 may be formed as a single layer or a multilayer film made of an organic material.
  • Organic materials include general-purpose polymers such as Polymethylmethacrylate (PMMA) or Polystylene (PS), polymer derivatives having phenolic groups, acrylic polymers, imide-based polymers, arylether-based polymers, amide-based polymers, fluorine-based polymers, and p-xylene-based polymers. Polymers, vinyl alcohol-based polymers, and blends thereof may be included.
  • the planarization layer 317 may be formed of a composite laminate of an inorganic insulating film and an organic insulating film.
  • a first electrode 510 is positioned on the planarization layer 317 .
  • the first electrode 510 may be electrically connected to the thin film transistor TFT. Specifically, the first electrode 510 may be electrically connected to the drain electrode 330b through a contact hole formed in the planarization layer 317 .
  • the first electrode 510 may have various shapes. For example, the first electrode 510 may be patterned and formed in an island shape.
  • a bank layer 400 defining a pixel area may be disposed on the planarization layer 317 .
  • the bank layer 400 may include a receiving recess in which the micro LED (ML) is to be accommodated.
  • the bank layer 400 may include, for example, a first bank layer 410 forming an accommodation recess.
  • the height of the first bank layer 410 may be determined by the height and viewing angle of the micro LED ML.
  • the size (width) of the accommodation recess may be determined by the resolution, pixel density, and the like of the display device.
  • the height of the micro LED ML may be greater than the height of the first bank layer 410 .
  • the receiving concave portion may have a rectangular cross-sectional shape, but embodiments of the present invention are not limited thereto, and the receiving concave portion may have various cross-sectional shapes such as polygonal, rectangular, circular, conical, oval, and triangular shapes.
  • the bank layer 400 may further include a second bank layer 420 on the first bank layer 410 .
  • the first bank layer 410 and the second bank layer 420 may have a step difference, and the width of the second bank layer 420 may be smaller than the width of the first bank layer 410 .
  • a conductive layer 550 may be disposed on the second bank layer 420 .
  • the conductive layer 550 may be disposed in a direction parallel to the data line or the scan line, and is electrically connected to the second electrode 530 .
  • the present invention is not limited thereto, and the second bank layer 420 may be omitted, and the conductive layer 550 may be disposed on the first bank layer 410 .
  • the second bank layer 420 and the conductive layer 500 may be omitted, and the second electrode 530 may be formed over the entire substrate 301 as a common electrode common to the pixels P.
  • the first bank layer 410 and the second bank layer 420 may include a material absorbing at least a portion of light, a light reflective material, or a light scattering material.
  • the first bank layer 410 and the second bank layer 420 may include an insulating material that is translucent or opaque to visible light (eg, light in a wavelength range of 380 nm to 750 nm).
  • the first bank layer 410 and the second bank layer 420 may include polycarbonate (PC), polyethylene terephthalate (PET), polyethersulfone, polyvinylbutyral, polyphenylene ether, polyamide, and polycarbonate.
  • Thermoplastic resins such as etherimide, norbornene system resin, methacryl resin, cyclic polyolefin resin, epoxy resin, phenol resin, urethane resin, acrylic resin, vinyl ester resin, imide resin, urethane resin, urea It may be formed of a resin, a thermosetting resin such as a melamine resin, or an organic insulating material such as polystyrene, polyacrylonitrile, or polycarbonate, but is not limited thereto.
  • the first bank layer 410 and the second bank layer 420 may be formed of an inorganic insulating material such as an inorganic oxide or an inorganic nitride such as SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx, etc.
  • an inorganic insulating material such as an inorganic oxide or an inorganic nitride such as SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx, etc.
  • the present invention is not limited thereto.
  • the first bank layer 410 and the second bank layer 420 may be formed of an opaque material, such as a black matrix material.
  • the insulating black matrix material examples include organic resins, glass pastes and resins or pastes containing black pigments, metal particles such as nickel, aluminum, molybdenum and alloys thereof, metal oxide particles (eg, chromium oxide); or metal nitride particles (eg, chromium nitride).
  • the first bank layer 410 and the second bank layer 420 may be a dispersed Bragg reflector (DBR) having a high reflectance or a mirror reflector formed of a metal.
  • DBR dispersed Bragg reflector
  • a micro LED (ML) is arranged in the receiving recess.
  • the micro LED ML may be electrically connected to the first electrode 510 in the receiving recess.
  • Micro LED (ML) emits light having wavelengths such as red, green, blue, and white, and white light can be realized by using a fluorescent material or combining colors.
  • Each micro LED (ML) or a plurality of micro LEDs are picked up on the growth substrate 101 by the transfer head according to the embodiment of the present invention and transferred to the display substrate 301 to accommodate the display substrate 301 receiving recess. may be accepted by the department.
  • the micro LED ML includes a p-n diode, a first contact electrode 106 disposed on one side of the p-n diode, and a second contact electrode 107 disposed on an opposite side to the first contact electrode 106 .
  • the first contact electrode 106 may be connected to the first electrode 510
  • the second contact electrode 107 may be connected to the second electrode 530 .
  • the first electrode 510 may include a reflective film formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and a compound thereof, and a transparent or translucent electrode layer formed on the reflective film.
  • the transparent or semi-transparent electrode layer includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 ; indium oxide), and indium gallium. At least one selected from the group consisting of indium gallium oxide (IGO) and aluminum zinc oxide (AZO) may be included.
  • the passivation layer 520 surrounds the micro LED (ML) in the receiving recess.
  • the passivation layer 520 fills a space between the bank layer 400 and the micro LED (ML), thereby covering the receiving recess and the first electrode 510 .
  • the passivation layer 520 may be formed of an organic insulating material.
  • the passivation layer 520 may be formed of acrylic, poly(methyl methacrylate) (PMMA), benzocyclobutene (BCB), polyimide, acrylate, epoxy, polyester, or the like, but is not limited thereto. it is not
  • the passivation layer 520 is formed at a height that does not cover the upper portion of the micro LED ML, for example, the second contact electrode 107 , so that the second contact electrode 107 is exposed.
  • a second electrode 530 electrically connected to the exposed second contact electrode 107 of the micro LED ML may be formed on the passivation layer 520 .
  • the second electrode 530 may be disposed on the micro LED (ML) and the passivation layer 520 .
  • the second electrode 530 may be formed of a transparent conductive material such as ITO, IZO, ZnO, or In 2 O 3 .
  • the first and second contact electrodes 106 and 107 have been described by exemplifying a vertical micro LED (ML) in which the first and second contact electrodes 106 and 107 are respectively provided on the upper and lower surfaces of the micro LED (ML).
  • the two contact electrodes 106 and 107 may be flip-type or lateral-type micro LEDs (ML) in which both of the upper and lower surfaces of the micro LED (ML) are provided, in this case
  • the first and second electrodes 510 and 530 may also be appropriately provided.
  • micro-element transporter according to a preferred embodiment of the present invention will be described with reference to FIGS. 3 to 12 .
  • the micro-element transporter is smaller than the first plate 10 and the first through-hole 15 provided in the first through-hole 15 into which the micro-element is inserted. It includes a second plate 20 provided with a second through hole 25 having an inner diameter, wherein at least one of the first plate 10 and the second plate 20 is made of an anodized film material.
  • first plate 10 may be made of an anodized film material
  • second plate 20 may be made of an anodized film material
  • both the first plate 10 and the second plate 20 are made of an anodized film material. can be configured.
  • the anodization film refers to a film formed by anodizing a metal, which is a base material
  • the pore hole 5 refers to a hole formed in the process of forming an anodization film by anodizing the metal.
  • the base metal is aluminum (Al) or an aluminum alloy
  • an anodization film 1600 made of anodized aluminum (Al 2 O 3 ) material is formed on the surface of the base material.
  • the formed anodization film 1600 is vertically divided into a barrier layer 1 in which no pore holes 5 are formed, and a porous layer 3 in which pore holes 5 are formed.
  • the barrier layer 1 is located on the base material, and the porous layer 3 is located on the barrier layer 1 .
  • the base material is removed from the base material on which the anodized film having the barrier layer 1 and the porous layer 3 is formed, only the anodized film made of anodized aluminum (Al 2 O 3 ) material remains.
  • the anodized film may be formed in a structure in which the barrier layer 1 formed during anodization is removed and the pore hole 5 penetrates upward and downward.
  • the barrier layer 1 formed during anodization may remain as it is, and may be formed in a structure to seal one end of the upper and lower ends of the pore hole 5 .
  • a third plate 30 is provided under the second plate 20 .
  • the third plate 30 includes a common chamber 35 , and the common chamber 35 communicates with a plurality of second through-holes 25 .
  • the third plate 30 may be made of an anodized film material.
  • the cavity chamber 35 may be formed by wet etching the third plate 30 .
  • a porous plate 40 is provided under the third plate 30 .
  • the porous plate 40 may be composed of a sintered body made of a porous ceramic material having an arbitrary arrangement in which pores are disordered.
  • a support body 50 is provided under the porous plate 40 .
  • the support body 50 supports the porous plate 40 .
  • the support body 50 may support at least one of the first to third plates 10 , 20 , and 30 .
  • the support body 50 is provided with a flow path 55 .
  • a porous plate 40 exists between the flow path 55 and the cavity chamber 35 , and the porous plate 40 allows the air pressure on the flow path 55 to be diffused and distributed within the cavity chamber 35 .
  • Air pressure through the flow path 55 is transmitted to the lower portion of the porous plate (40).
  • the flow path 55 may communicate over the entire lower surface of the porous plate 40 , and the flow path 55 may communicate over at least a portion of the lower surface of the porous plate 40 .
  • the lower surface of the porous plate 40 may be maintained at a predetermined distance from the support body 50 , and air pressure through the flow path 55 is uniformly transmitted to the lower surface of the porous plate 40 through this.
  • the air pressure delivered to the porous plate 40 is equalized by the irregular pores inside the porous plate 40 , and the equalized air pressure is transferred to the cavity chamber 35 .
  • the air pressure of the cavity chamber 35 is again transferred to each second through hole 25 to adsorb the micro device 100 .
  • the micro-element transporter may be configured by stacking the first plate 10 , the second plate 20 , the third plate 30 and the porous plate 40 in this order, and the first plate 10 , the second plate (20) and the porous plate 40 may be stacked in order.
  • their interfaces can be joined by an adhesive to be integrated.
  • the first through hole 15 of the first plate 10 , the second through hole 25 of the second plate and the common chamber 35 of the third plate 30 communicate with each other. .
  • the first through hole 15 of the first plate 10 is formed to penetrate in the thickness direction of the first plate 10 .
  • the first plate 10 is provided with a plurality of first through holes 15 penetrating in the thickness direction of the first plate 10 .
  • the first through hole 15 may be formed by wet etching the first plate 10 when the first plate 10 is made of an anodized material.
  • the micro device 100 is inserted into the first through hole 15 .
  • the first through hole 15 is formed to be larger than the size of the micro device 100 so that the micro device 100 is inserted into the first through hole 15 to prevent the micro device 100 from being separated during transport.
  • the first through-hole 15 limits the movement range of the micro-element 100 , thereby preventing the arrangement of the micro-element 100 from being disturbed.
  • the micro device 100 is damaged due to movement in the first through hole 15 . can be prevented.
  • a plurality of second through holes 25 passing through the second plate 20 in the thickness direction of the second plate 20 are provided.
  • the second through hole 25 may be formed by wet etching the second plate 20 when the second plate 20 is made of an anodized material.
  • the cavity chamber 35 of the third plate 30 is formed to penetrate in the thickness direction of the third plate 30 .
  • One common chamber 35 communicates with the plurality of second through holes 25 with each other. Although only one cavity chamber 35 is illustrated in the drawings, a plurality of cavity chambers 35 may be formed differently. When a plurality of common chambers 35 are formed, a plurality of second through holes 25 may communicate with each of the common chambers 35 .
  • first through holes 15 are formed in the first plate 10 .
  • the arrangement of the first through-hole 15 may be determined in consideration of the arrangement of the micro-element 100 to be transferred.
  • the first through hole 15 may have a rectangular cross-sectional shape.
  • the first through hole 15 may have a circular cross-section as shown in FIG. 8 .
  • the shape of the first through hole 15 is not limited thereto, and may have other cross-sectional shapes.
  • a plurality of second through holes 25 are formed in the second plate 20 .
  • the second through-hole 25 is formed at a position corresponding to the position of the first through-hole 15 , and at least one second through-hole 25 may be provided in the first through-hole 15 .
  • the second through hole 25 may have a circular cross-sectional shape.
  • the shape of the second through-hole 25 is not limited thereto, and may have a rectangular cross-sectional view and may have a different cross-sectional shape.
  • one surface of the second plate 20 is exposed to the outside by the first through hole 15 , and when the micro device 100 is seated inside the first through hole 15 , the micro device ( The lower surface of 100) comes into contact with one surface of the second plate 20 .
  • the surface in contact with the lower surface of the micro device 100 may be the barrier layer 1 or the porous layer 3 of the second plate 20 .
  • the barrier layer 1 formed during anodization is removed from the second plate 20 so that the upper surface of the pore hole 5 is removed. , may be formed in a structure penetrating downward.
  • the micro element 100 can be adsorbed by the suction force applied to the pore hole 5 and the suction force applied to the second through hole 25 .
  • the suction force by the second through hole 25 adsorbs the micro element 100 as the main suction force, and the suction force applied to the pore hole 5 of the second plate 20 adsorbs the micro element 100 as an auxiliary suction force. do.
  • the second plate 20 when the second plate 20 is made of an anodization film material, the second plate 20 may have a form in which the barrier layer 1 formed during anodization is not removed and remains as it is. have.
  • the barrier layer 1 is a surface in direct contact with the lower surface of the micro device 100 , unlike the enlarged structure A of FIG. 4 , when the micro device 100 is vacuum adsorbed, the traces of the pore holes 5 are minute. It has an advantage that it does not remain in the device 100 .
  • the first through hole 15 has a circular cross section.
  • the cross-sectional shape of the micro device 100 is a circular cross-section
  • the cross-sectional shape of the first through hole 15 also corresponds to the cross-sectional shape of the micro device 100 and preferably has a circular cross-section.
  • the micro device transport body described above may be used as a carrier substrate or a tray for receiving micro devices from a growth substrate or a temporary substrate.
  • the first and second plates 10 and 20 is made of an anodized film material, thermal deformation of the micro element in the transport process can be minimized.
  • the micro-element 100 is seated in the first through-hole 15 to prevent the micro-element 100 from being separated during transport, and the micro-element 100 is pulled by the suction force applied to the second through-hole 25 .
  • the suction force applied to the second through-hole 25 By fixing it inside the first through hole 15 , it is possible to prevent the micro element 100 from being damaged due to movement in the first through hole 15 .
  • the size of the micro-element transported by the micro-element transporter is generally less than 100 ⁇ m, and the number of micro-element to be transferred at once may reach tens of thousands to hundreds of thousands.
  • tens of thousands to hundreds of thousands of grooves with a size of about 100 ⁇ m are also needed.
  • the machining cost increases, and depending on the machining means, the corners of the grooves are rounded, making it difficult to arrange the grooves at fine pitch intervals.
  • the micro device carrier according to a preferred embodiment of the present invention is made of an anodized film material, and a structure that passes through the anodized film can be obtained by wet etching the anodized film, the manufacturing cost can be reduced, and the pitch between the grooves Intervals can also be produced with fine pitch intervals.
  • the micro-element transporter In the case of transferring the microelements by temporarily fixing them to an adhesive tape in order to transfer numerous microelements at once, a separate process is required to lose the adhesive force in order to remove the microelements from the adhesive tape. When the micro-element is removed from the Eve, there is often a problem that the alignment of the micro-element is disturbed.
  • the micro-element transporter according to a preferred embodiment of the present invention has the advantage of being able to transport the micro-element 100 without the need to use a separate adhesive tape as described above without disturbing the alignment of the micro-element 100 .
  • the micro-element 100 can be vacuum-adsorbed through the second through-hole 25, the drop-off of the micro-element 100 can be prevented during transport. have an effect.
  • the micro-element carrier is composed of an anodized film material having a low coefficient of thermal expansion, thermal deformation of the micro-element carrier due to ambient heat is minimized, so that the alignment of the micro-element is misaligned.
  • a method for aligning micro devices using a micro device transfer body includes a seating step of inserting the micro devices 100 into the first through holes 15 of the first plate 10, and transferring the micro devices.
  • the first through-hole 15 can have a rectangular cross-sectional shape.
  • the corner portion has a rounded shape due to the cross-sectional shape of the laser beam, so the point where the side meets the side cannot have a right angle shape.
  • the first through-hole 15 is formed by wet etching the first plate 10 made of the anodized film material, the first through-hole 15 can have a rectangular shape in which the side and the side meet are rectangular. .
  • the micro-element transport body when the micro-element transport body is tilted to one side, the micro-element 100 moves in a direction in close contact with one side, and through this, the micro-element 100 can be aligned in one direction.
  • the micro-element transporter can be tilted so that the micro-element 100 is in close contact with the two sides of the first through-hole 15, and in this case, the micro-element 100 can be aligned in both the x and y directions.
  • the micro-element transfer member performs a function of correcting the alignment error of the micro-element 100 seated in the first through-hole 15, and the micro-element 100 from which the alignment error is removed by the micro-element transfer body is It can be handled more easily in the next process.
  • the conventionally handled elements are relatively large in size, there is no need to consider an alignment error in transferring them.
  • the size of the micro-element to be transferred according to the preferred embodiment of the present invention is relatively small, it is difficult to solve the alignment error and the micro-element is not properly mounted at the mounting position due to the alignment error.
  • the alignment method using the micro-element transfer body according to the preferred embodiment of the present invention since the alignment of numerous micro-element can be simultaneously aligned, it is possible to minimize the alignment error for the transfer process and the subsequent process.
  • the micro device transfer member may be a transfer head that absorbs micro devices positioned on a first substrate such as a growth substrate or a temporary substrate and transfers them to a second substrate such as a temporary substrate or a display substrate.
  • a first substrate such as a growth substrate or a temporary substrate
  • a second substrate such as a temporary substrate or a display substrate.
  • the structure of the embodiment described with reference to FIGS. 3 to 10 may be employed in the structure of FIG. 11 as it is.
  • the micro-element transfer body may be subjected to antistatic treatment.
  • an inert gas eg, nitrogen gas
  • plasma discharge treatment or static electricity of the micro-element carrier is removed by using an ionizer.
  • an ionizer By removing it, the micro-element transport body can be antistatically treated.
  • static electricity may be removed by forming the metal layer 26 on a portion in contact with the micro device 100 .
  • the metal layer 26 is formed on one surface (a plane in contact with the micro device 100 ) of the second plate 20 , and static electricity of the micro device 100 can be removed by using the metal layer 26 . .
  • the micro device 100 can be more easily separated when it needs to be separated from the micro device transport body for the next process.
  • first plate 15 first through hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 미소 소자가 안착되는 제1관통홀이 구비하는 제1플레이트를 포함하고, 상기 제1플레이트는 양극산화막 재질로 구성되는 미소 소자 이송체에 관한 것이다.

Description

미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
본 발명은 미소 소자를 이송할 때 사용되는 트레이 또는 전사헤드에 관한 것이다.
현재 디스플레이 시장은 아직은 LCD가 주류를 이루고 있는 가운데 OLED가 LCD를 빠르게 대체하며 주류로 부상하고 있는 상황이다. 디스플레이 업체들의 OLED 시장 참여가 러시를 이루고 있는 상황에서 최근 Micro LED(이하,‘마이크로 LED’라 함) 디스플레이가 또 하나의 차세대 디스플레이로 부상하고 있다. LCD와 OLED의 핵심소재가 각각 액정(Liquid Crystal), 유기재료인데 반해 마이크로 LED 디스플레이는 1~100마이크로미터(㎛) 단위의 LED 칩 자체를 발광재료로 사용하는 디스플레이다.
Cree사가 1999년에 "광 적출을 향상시킨 마이크로-발광 다이오드 어레이"에 관한 특허를 출원하면서(등록특허공보 등록번호 제0731673호), 마이크로 LED 라는 용어가 등장한 이래 관련 연구 논문들이 잇달아 발표되면서 연구개발이 이루어지고 있다. 마이크로 LED를 디스플레이에 응용하기 위해 해결해야 할 과제로 마이크로 LED 소자를 Flexible 소재/소자를 기반으로 하는 맞춤형 마이크로 칩 개발이 필요하고, 마이크로 미터 사이즈의 LED 칩의 전사(transfer)와 디스플레이 픽셀 전극에 정확한 실장(Mounting)을 위한 기술이 필요하다.
특히, 마이크로 LED 소자를 표시 기판에 이송하는 전사(transfer)와 관련하여, LED 크기가 1~100 마이크로미터(㎛) 단위까지 작아짐에 따라 기존의 픽앤플레이스(pick & place) 장비를 사용할 수 없고, 보다 고정밀도로 이송하는 전사 헤드기술이 필요하게 되었다.
이에 기존의 진공 흡입력을 이용하는 방식 대신에 정전기력, 반데르발스력, 자기력과 같은 다양한 힘 들을 이용하고자 하는 기술들이 개발되고 있고, 열, 레이저, UV, 전자기파 등에 의해 접합력이 가변적인 물질을 이용하여 전사하는 기술이나, 롤러를 이용하는 방식, 유체를 이용하는 방식들이 개발되고 있다.
이러한 전사 헤드 기술과 관련하여, 이하에서 살펴보는 바와 같이 몇 가지의 구조들이 제안되고 있으나 각 제안 기술은 몇 가지의 단점들을 가지고 있다.
미국의 Luxvue사는 정전헤드(electrostatic head)를 이용하여 마이크로 LED를 전사하는 방법을 제안하였다(공개특허공보 공개번호 제2014-0112486호, 이하 ‘선행발명1’이라 함). 선행발명1의 전사원리는 실리콘 재질로 만들어진 헤드 부분에 전압을 인가함으로써 대전현상에 의해 마이크로 LED와 밀착력이 발생하게 하는 원리이다. 이 방법은 정전 유도시 헤드에 인가된 전압에 의해 대전 현상에 의한 마이크로 LED 손상에 대한 문제가 발생할 수 있다.
미국의 X-Celeprint사는 전사 헤드를 탄성이 있는 고분자 물질로 적용하여 웨이퍼 상의 마이크로 LED를 원하는 기판에 이송시키는 방법을 제안하였다(공개특허공보 공개번호 제2017-0019415호, 이하 ‘선행발명2’라 함). 이 방법은 정전헤드 방식에 비해 LED 손상에 대한 문제점은 없으나, 전사 과정에서 목표 기판의 접착력 대비 탄성 전사 헤드의 접착력이 더 커야 안정적으로 마이크로 LED를 이송시킬 수 있으며, 전극 형성을 위한 추가 공정이 필요한 단점이 있다. 또한, 탄성 고분자 물질의 접착력을 지속적으로 유지하는 것도 매우 중요한 요소로 작용하게 된다.
한국광기술원은 섬모 접착구조 헤드를 이용하여 마이크로 LED를 전사하는 방법을 제안하였다(등록특허공보 등록번호 제1754528호, 이하 ‘선행발명3’이라 함). 그러나 선행발명3은 섬모의 접착구조를 제작하는 것이 어렵다는 단점이 있다.
한국기계연구원은 롤러에 접착제를 코팅하여 마이크로 LED를 전사하는 방법을 제안하였다(등록특허공보 등록번호 제1757404호, 이하 ‘선행발명4’라 함). 그러나 선행발명4는 접착제의 지속적인 사용이 필요하고, 롤러 가압 시 마이크로 LED가 손상될 수도 있는 단점이 있다.
삼성디스플레이는 어레이 기판이 용액에 담겨 있는 상태에서 어레이 기판의 제1,2전극에 마이너스 전압을 인가하여 정전기 유도 현상에 의해 마이크로 LED를 어레이 기판에 전사하는 방법을 제안하였다(공개특허공보 제10-2017-0026959호, 이하 ‘선행발명5’라 함). 그러나 선행발명 5는 마이크로 LED를 용액에 담가 어레이 기판에 전사한다는 점에서 별도의 용액이 필요하고 이후 건조공정이 필요하다는 단점이 있다.
엘지전자는 헤드홀더를 복수의 픽업헤드들과 기판 사이에 배치하고 복수의 픽업 헤드의 움직임에 의해 그 형상이 변형되어 복수의 픽업 헤드들에게 자유도를 제공하는 방법을 제안하였다(공개특허공보 제10-2017-0024906호, 이하 ‘선행발명6’이라 함). 그러나 선행발명 6은 복수의 픽업헤드들의 접착면에 접착력을 가지는 본딩물질을 도포하여 마이크로 LED를 전사하는 방식이라는 점에서, 픽업헤드에 본딩물질을 도포하는 별도의 공정이 필요하다는 단점이 있다.
위와 같은 선행발명들의 문제점을 해결하기 위해서는 선행발명들이 채택하고 있는 기본 원리를 그대로 채용하면서 전술한 단점들을 개선해야 하는데, 이와 같은 단점들은 선행발명들이 채용하고 있는 기본 원리로부터 파생된 것이어서 기본 원리를 유지하면서 단점들을 개선하는 데에는 한계가 있다.
또한 마이크로 LED를 전사하는 전사헤드 뿐만 아니라 마이크로 LED를 담아 다음 공정을 위해 이송하는 캐리어기판 또는 트레이 관점에서 기존의 기술만으로 이를 이송하는데 한계가 있다.
이에 본 발명의 출원인은 이러한 종래기술의 단점들을 개선하는데 그치지 않고, 선행 발명들에서는 전혀 고려하지 않았던 새로운 방식을 제안하고자 한다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 등록특허공보 등록번호 제0731673호
(특허문헌 2) 공개특허공보 공개번호 제2014-0112486호
(특허문헌 3) 공개특허공보 공개번호 제2017-0019415호
(특허문헌 4) 등록특허공보 등록번호 제1754528호
(특허문헌 5) 등록특허공보 등록번호 제1757404호
(특허문헌 6) 공개특허공보 제10-2017-0026959호
(특허문헌 7) 공개특허공보 제10-2017-0024906호
이에 본 발명은 마이크로 LED와 같은 미소 소자를 이송하기에 적합한 미소 소자 이송체 및 이를 이용한 미소 소자 정령 방법을 제공하는 것을 그 목적으로 한다.
이러한 본 발명의 목적을 달성하기 위해, 본 발명에 따른 미소 소자 이송체는, 미소 소자가 삽입되는 제1관통홀이 구비하는 제1플레이트를 포함하고, 상기 제1플레이트는 양극산화막 재질로 구성된다.
또한, 상기 제1플레이트의 일면에 구비되고, 상기 제1관통홀보다 작은 내경을 갖는 제2관통홀이 구비하는 제2플레이트를 포함한다.
또한, 다수의 상기 제2관통홀과 연통되는 공동챔버를 구비하는 제3플레이트를 포함하며, 상기 제1플레이트, 상기 제2플레이트 및 상기 제3플레이트 순서로 적층되어 구성된다.
또한, 다공성 세라믹 재질로 구성되는 다공성 플레이트를 포함하며, 상기 제1플레이트, 상기 제2플레이트, 상기 제3플레이트 및 상기 다공성 플레이트 순서로 적층되어 구성된다.
또한, 다공성 세라믹 재질로 구성되는 다공성 플레이트를 포함하며, 상기 제1플레이트, 상기 제2플레이트 및 상기 다공성 플레이트 순서로 적층되어 구성된다.
또한, 상기 미소 소자는 상기 제2플레이트의 일면에 접촉되어 안착된다.
또한, 상기 제1관통홀 및 상기 제2관통홀을 서로 연통되어 상기 제2관통홀에 인가되는 흡입력에 의해 상기 미소 소자가 흡착된다.
또한, 상기 제2플레이트는 양극산화막 재질로 구성되고, 양극산화시 형성된 배리어층이 제거되어 기공홀의 상,하로 관통되며 상기 기공홀에 인가되는 흡입력과 상기 제2관통홀에 인가되는 흡입력에 의해 상기 미소 소자가 흡착된다.
본 발명의 다른 특징에 따른 미소 소자 이송체는, 미소 소자가 삽입되는 제1관통홀이 구비하는 제1플레이트; 상기 제1관통홀 보다 작은 내경을 갖는 제2관통홀이 구비되며 상기 제2관통홀에 인가되는 흡입력으로 상기 미소 소자를 흡착하는 제2플레이트를 포함하되, 상기 제1플레이트 및 상기 제2플레이트 중 적어도 하나는 양극산화막 재질로 구성된다.
본 발명의 다른 특징에 따른 미소 소자 이송체를 이용한 정렬 방법은, 미소 소자를 미소 소자 이송체의 제1플레이트의 제1관통홀에 삽입하는 안착 단계; 및 상기 미소 소자 이송체를 기울려서 상기 제1관통홀의 적어도 하나의 변에 상기 미소 소자들이 일괄적으로 접촉하게 하는 정렬 단계;를 포함한다.
또한, 상기 미소 소자가 적어도 어느 하나의 변을 기준으로 정렬이 되면 미소 소장에 진공을 가하여 미소 소자를 흡착하는 흡착단계를 포함한다.
이상에서 설명한 미소 소자 이송체는 성장 기판 또는 임시 기판으로부터 미소 소자를 전달받는 캐리어 기판 내지는 트레이로서 이용될 수 있다. 이 경우 미소 소자 이송체는 제1,2플레이트(10, 20) 중 적어도 어느 하나가 양극산화막 재질로 구성됨에 따라 이송 과정에서 미소 소자가 열 변형하는 것을 최소화할 수 있다.
또한, 제1관통홀(15)에는 미소 소자(100)가 안착되어 이송 중에 미소 소자(100)의 이탈을 방지하며, 제2관통홀(25)에 인가되는 흡입력에 의해 미소 소자(100)를 제1관통홀(15) 내부에서 고정시킴으로써 제1관통홀(15)내에서 미소 소자(100)가 움직임에 따른 파손을 방지하도록 할 수 있다.
본 발명의 바람직한 실시예에 따른 미소 소자 이송체를 이용한 정렬 방법에 따르면 수많은 미소 소자들의 정렬을 일괄적으로 맞출 수 있기 때문에 이송 과정 및 다음 공정을 위한 정렬 오차를 최소화 할 수 있게 된다.
도 1은 본 발명의 일 실시 예의 이송 대상이 되는 미소 소자를 도시한 도면.
도 2는 본 발명의 일 실시 예에 의해 표시 기판에 이송되어 실장된 미소 소자의 도면.
도 3은 본 발명의 일 실시예에 따른 미소 소자 이송체의 도면.
도 4는 본 발명의 일 실시예에 따른 미소 소자 이송체 일부의 분해 도면.
도 5는 도 4의 결합도면.
도 6은 본 발명의 일 실시예에 따른 제1플레이트의 평면도.
도 7은 본 발명의 일 실시예에 따른 제2플레이트의 평면도.
도 8은 본 발명의 일 실시예에 따른 제3플레이트의 평면도.
도 9는 본 발명의 일 실시예에 따른 제1 내지 제3플레이트의 결합 평면도.
도 10은 본 발명의 일 실시예에 따른 제1 내지 제3플레이트의 결합 평면도.
도 11은 본 발명의 일 실시예에 따른 미소 소자 이송체의 도면.
도 12는 본 발명의 일 실시예에 따른 제2플레이트의 평면도.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 및 구멍들의 지름 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 미소 소자의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명하기에 앞서, 미소 소자는 미니 LED 또는 마이크로 LED를 포함할 수 있다. 여기서 마이크로 LED는 성형한 수지 등으로 패키징되지 않으면서 결정 성장에 이용한 웨이퍼에서 잘라낸 상태의 것으로, 학술적으로 1~100㎛ 단위의 크기의 것을 지칭한다. 그러나 본 명세서에 기재된 미소 소자는 그 크기(1개의 변 길이)가 1~100㎛ 단위인 것으로 한정되는 것은 아니며 100㎛ 이상의 크기를 갖거나 1㎛ 미만의 크기를 갖는 것도 포함한다.
본 발명의 미소 소자 이송체는 진공 흡입력을 이용하여 미소 소자를 흡착할 수 있다. 미소 소자 이송체의 구조의 경우, 진공 흡입력을 발생시킬 수 있는 구조라면 그 구조에 대한 한정은 없다.
미소 소자 이송체는 성장 기판 또는 임시 기판으로부터 미소 소자를 전달받는 캐리어 기판일 수 있고, 성장 기판 또는 임시 기판과 같은 제1기판에 위치하는 미소 소자를 흡착하여 임시 기판 또는 표시 기판과 같은 제2기판으로 전사하는 전사헤드일 수 있다.
이하에서 설명하는 본 발명의 바람직한 실시예에 따른 미소 소자 이송체는 미니 LED, 마이크로 LED, 광학 소자, 전자소자, 반도체 칩 등을 포함하는 미소 소자에 적용될 수 있음을 밝혀둔다. 다만, 미소 소자의 일 실시예인 마이크로 LED를 기준으로 설명한다.
먼저, 도 1을 참조하면 본 발명의 이송 대상이 되는 마이크로 LED(ML)에 대해 설명한다. 마이크로 LED(ML)는 성장 기판(101) 위에서 제작되어 위치한다.
성장 기판(101)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있다. 예를 들어, 성장 기판(101)은 사파이어, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다.
마이크로 LED(ML)는 제1 반도체층(102), 제2 반도체층(104), 제1 반도체층(102)과 제2 반도체층(104) 사이에 형성된 활성층(103), 제1 컨택전극(106) 및 제2 컨택전극(107)을 포함할 수 있다.
제1 반도체층(102), 활성층(103), 및 제2 반도체층(104)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다.
제1 반도체층(102)은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(104)은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(102)이 n형 반도체층을 포함하고, 제2 반도체층(104)이 p형 반도체층을 포함할 수도 있다.
활성층(103)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 활성층(103)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
제1 반도체층(102)에는 제1 컨택전극(106)이 형성되고, 제2 반도체층(104)에는 제2 컨택전극(107)이 형성될 수 있다. 제1 컨택 전극(106) 및/또는 제2 컨택 전극(107)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다.
성장 기판(101) 위에 형성된 복수의 마이크로 LED(ML)를 커팅 라인을 따라 레이저 등을 이용하여 커팅하거나 에칭 공정을 통해 낱개로 분리하고, 레이저 리프트 오프 공정으로 복수의 마이크로 LED(ML)를 성장 기판(101)으로부터 분리 가능한 상태가 되도록 할 수 있다.
도 1에서 ‘P’는 마이크로 LED(ML)간의 피치간격을 의미하고, ‘S’는 마이크로 LED(ML)간의 이격 거리를 의미하며, ‘W’는 마이크로 LED(ML)의 폭을 의미한다. 도 1에는 마이크로 LED(ML)의 단면 형상이 원형인 것을 예시하고 있으나, 마이크로 LED(ML)의 단면 형상은 이에 한정되지 않고 사각 단면 등과 같이 성장 기판(101)에서 제작되는 방법에 따라 원형 단면이 아닌 다른 단면 형상을 가질 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 마이크로 LED 흡착체에 의해 표시 기판으로 이송되어 실장됨에 따라 형성된 마이크로 LED 구조체를 도시한 도면이다.
표시 기판(301)은 다양한 소재를 포함할 수 있다. 예를 들어, 표시 기판(301)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 표시 기판(301)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가용성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 표시 기판(301)방향으로 구현되는 배면 발광형인 경우에 표시 기판(301)은 투명한 재질로 형성해야 한다. 그러나 화상이 표시 기판(301)의 반대 방향으로 구현되는 전면 발광형인 경우에 표시 기판(301)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 표시 기판(301)을 형성할 수 있다.
금속으로 표시 기판(301)을 형성할 경우 표시 기판(301)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
표시 기판(301)은 버퍼층(311)을 포함할 수 있다. 버퍼층(311)은 평탄면을 제공할 수 있고, 이물 또는 습기가 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(311)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(310), 게이트 전극(320), 소스 전극(330a) 및 드레인 전극(330b)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(310), 게이트 전극(320), 소스 전극(330a) 및 드레인 전극(330b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(310)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(310)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(310)은 유기 반도체 물질 등을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(310)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(310)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
게이트 절연막(313:gate insulating layer)은 활성층(310) 상에 형성된다. 게이트 절연막(313)은 활성층(310)과 게이트 전극(320)을 절연하는 역할을 한다. 게이트 절연막(313)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
게이트 전극(320)은 게이트 절연막(313)의 상부에 형성된다. 게이트 전극(320)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(320)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(320)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(320)상에는 층간 절연막(315)이 형성된다. 층간 절연막(315)은 소스 전극(330a) 및 드레인 전극(330b)과 게이트 전극(320)을 절연한다. 층간 절연막(315)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘 산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(315) 상에 소스 전극(330a) 및 드레인 전극(330b)이 형성된다. 소스 전극(330a) 및 드레인 전극(330b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(330a) 및 드레인 전극(330b)은 활성층(310)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다.
평탄화층(317)은 박막 트랜지스터(TFT) 상에 형성된다. 평탄화층(317)은 박막 트랜지스터(TFT)를 덮도록 형성되어, 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 한다. 평탄화층(317)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(317)은 무기 절연막과 유기절연막의 복합 적층체로 형성될 수도 있다.
평탄화층(317)상에는 제1 전극(510)이 위치한다. 제1 전극(510)은 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(510)은 평탄화층(317)에 형성된 컨택홀을 통하여 드레인 전극(330b)과 전기적으로 연결될 수 있다. 제1 전극(510)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다. 평탄화층(317)상에는 픽셀 영역을 정의하는 뱅크층(400)이 배치될 수 있다. 뱅크층(400)은 마이크로 LED(ML)가 수용될 수용오목부를 포함할 수 있다. 뱅크층(400)은 일 예로, 수용오목부를 형성하는 제1 뱅크층(410)를 포함할 수 있다. 제1 뱅크층(410)의 높이는 마이크로 LED(ML)의 높이 및 시야각에 의해 결정될 수 있다. 수용오목부의 크기(폭)는 표시 장치의 해상도, 픽셀 밀도 등에 의해 결정될 수 있다. 일 실시예에서, 제1 뱅크층(410)의 높이보다 마이크로 LED(ML)의 높이가 더 클 수 있다. 수용오목부는 사각 단면 형상일 수 있으나, 본 발명의 실시예들은 이에 한정되지 않고, 수용오목부는 다각형, 직사각형, 원형, 원뿔형, 타원형, 삼각형 등 다양한 단면 형상을 가질 수 있다.
뱅크층(400)은 제1 뱅크층(410) 상부의 제2 뱅크층(420)를 더 포함할 수 있다. 제1 뱅크층(410)와 제2 뱅크층(420)는 단차를 가지며, 제2 뱅크층(420)의 폭이 제1 뱅크층(410)의 폭보다 작을 수 있다. 제2 뱅크층(420)의 상부에는 전도층(550)이 배치될 수 있다. 전도층(550)은 데이터선 또는 스캔선과 평행한 방향으로 배치될 수 있고, 제2 전극(530)과 전기적으로 연결된다. 다만, 본 발명은 이에 한정되지 않으며, 제2 뱅크층(420)는 생략되고, 제1 뱅크층(410) 상에 전도층(550)이 배치될 수 있다. 또는, 제2 뱅크층(420) 및 전도층(500)을 생략하고, 제2 전극(530)을 픽셀(P)들에 공통인 공통전극으로서 기판(301) 전체에 형성할 수도 있다. 제1 뱅크층(410) 및 제2 뱅크층(420)는 광의 적어도 일부를 흡수하는 물질, 또는 광 반사 물질, 또는 광 산란물질을 포함할 수 있다. 제1 뱅크층(410) 및 제2 뱅크층(420)는 가시광(예를 들어, 380nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다.
일 예로, 제1 뱅크층(410) 및 제2 뱅크층(420)는 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 혹은 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
다른 예로, 제1 뱅크층(410) 및 제2 뱅크층(420)는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에서, 제1뱅크층(410) 및 제2 뱅크층(420)는 블랙 매트릭스(black matrix) 재료와 같은 불투명 재료로 형성될 수 있다. 절연성 블랙 매트릭스 재료로는 유기 수지, 글래스 페이스트(glass paste) 및 흑색 안료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 변형례에서 제1 뱅크층(410) 및 제2 뱅크층(420)는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
수용오목부에는 마이크로 LED(ML)가 배치된다. 마이크로 LED(ML)는 수용오목부에서 제1 전극(510)과 전기적으로 연결될 수 있다.
마이크로 LED(ML)는 적색, 녹색, 청색, 백색 등의 파장을 가지는 빛을 방출하며, 형광 물질을 이용하거나 색을 조합함으로써 백색광도 구현이 가능하다. 마이크로 LED(ML)는 개별적으로 또는 복수 개가 본 발명의 실시예에 따른 전사헤드에 의해 성장 기판(101) 상에서 픽업(pick up)되어 표시 기판(301)에 전사됨으로써 표시 기판(301)의 수용오목부에 수용될 수 있다.
마이크로 LED(ML)는 p-n 다이오드, p-n 다이오드의 일측에 배치된 제1 컨택 전극(106) 및 제1 컨택 전극(106)과 반대측에 위치한 제2 컨택 전극(107)을 포함한다. 제1 컨택 전극(106)은 제1 전극(510)과 접속하고, 제2 컨택 전극(107)은 제2 전극(530)과 접속할 수 있다.
제1 전극(510)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO;aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
패시베이션층(520)은 수용오목부 내의 마이크로 LED(ML)를 둘러싼다. 패시베이션층(520)은 뱅크층(400)과 마이크로 LED(ML) 사이의 공간을 채움으로써, 수용오목부 및 제1 전극(510)을 커버한다. 패시베이션층(520)은 유기 절연물질로 형성될 수 있다. 예를 들어, 패시베이션층(520)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
패시베이션층(520)은 마이크로 LED(ML)의 상부, 예컨대 제2 컨택 전극(107)은 커버하지 않는 높이로 형성되어, 제2 컨택 전극(107)은 노출된다. 패시베이션층(520) 상부에는 마이크로 LED(ML)의 노출된 제2 컨택 전극(107)과 전기적으로 연결되는 제2 전극(530)이 형성될 수 있다.
제2 전극(530)은 마이크로 LED(ML)와 패시베이션층(520)상에 배치될 수 있다. 제2 전극(530)은 ITO, IZO, ZnO 또는 In2O3 등의 투명 전도성 물질로 형성될 수 있다.
앞선 설명에서는 제1, 2 컨택 전극(106, 107)이 마이크로 LED(ML)의 상, 하면에 각각 구비되는 수직형 마이크로 LED(ML)를 예시하여 설명하였으나, 본 발명의 바람직한 실시 예들은 제1, 2 컨택 전극(106, 107)이 마이크로 LED(ML)의 상, 하면 중 어느 한 면에 모두 구비되는 플립(flip)형 또는 레터럴(lateral)형 마이크로 LED(ML)일 수 있고, 이 경우에는 제1, 2전극(510, 530)역시 적절하게 구비될 수 있다.
이하에서는 도 3 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 따른 미소 소자 이송체에 대해 설명한다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 미소 소자 이송체는 미소 소자가 삽입되는 제1관통홀(15)이 구비하는 제1플레이트(10) 및 제1관통홀(15)보다 작은 내경을 갖는 제2관통홀(25)이 구비하는 제2플레이트(20)를 포함하되, 제1플레이트(10) 및 상기 제2플레이트(20) 중 적어도 하나는 양극산화막 재질로 구성된다.
제1플레이트(10)만이 양극산화막 재질로 구성될 수 있고, 제2플레이트(20)만이 양극산화막 재질로 구성될 수 있으며, 제1플레이트(10) 및 제2플레이트(20) 모두 양극산화막 재질로 구성될 수 있다.
양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 기공홀(5)은 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막(1600)이 형성된다. 위와 같이, 형성된 양극산화막(1600)은 수직적으로 내부에 기공홀(5)이 형성되지 않은 배리어층(1)과, 내부에 기공홀(5)이 형성된 다공층(3)으로 구분된다. 배리어층(1)은 모재의 상부에 위치하고, 다공층(3)은 배리어층(1)의 상부에 위치한다. 이처럼, 배리어층(1)과 다공층(3)을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 양극산화알루미늄(Al2O3) 재질의 양극산화막만이 남게 된다.
양극산화막은 도 4의 A확대를 참조하면, 양극산화시 형성된 배리어층(1)이 제거되어 기공홀(5)의 상,하로 관통되는 구조로 형성될 수 있다. 또는 도 4의 B 확대를 참조하면, 양극산화시 형성된 배리어층(1)이 그대로 남아 기공홀(5)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다.
제2플레이트(20) 하부에는 제3플레이트(30)가 구비된다. 제3플레이트(30)는 공동챔버(35)를 구비하며, 공동챔버(35)는 다수의 제2관통홀(25)과 서로 연통된다. 제3플레이트(30)는 양극산화막 재질로 구성될 수 있다. 이 경우 공동챔버(35)는 제3플레이트(30)를 습식에칭하여 형성될 수 있다.
제3플레이트(30) 하부에는 다공성 플레이트(40)가 구비된다. 다공성 플레이트(40)는 기공이 무질서한 임의적 배열을 갖는 다공성 세라믹 재질의 소결체로 구성될 수 있다.
다공성 플레이트(40)의 하부에는 지지바디(50)가 구비된다. 지지바디(50)는 다공성 플레이트(40)를 지지한다. 또한 지지바디(50)는 제1 내지 제3플레이트(10,20,30) 중 적어도 어느 하나를 지지할 수 있다. 지지바디(50)에는 유로(55)가 구비된다. 유로(55)와 공동챔버(35) 사이에 다공성 플레이트(40)가 존재하며, 다공성 플레이트(40)는 유로(55) 상의 공기압이 공동챔버(35) 내에서 확산하여 분포될 수 있도록 한다.
유로(55)를 통한 공기압은 다공성 플레이트(40)의 하부로 전달된다. 이때 다공성 플레이트(40)의 하부면 전체에 걸쳐 유로(55)가 연통될 수 있으며, 다공성 플레이트(40)의 하부면의 적어도 일부에 걸쳐 유로(55)가 연통될 수 있다. 다공성 플레이트(40)의 하부면은 지지바디(50)로부터 일정거리 이격된 상태로 유지될 수 있으며 이를 통해 유로(55)를 통한 공기압이 다공성 플레이트(40)의 하부면에 골고루 전달되게 된다. 다공성 플레이트(40)에 전달된 공기압은 다공성 플레이트(40) 내부의 불규칙적인 기공들에 의해 균일화되며, 균일화된 공기압이 공동챔버(35)로 전달된다. 공동챔버(35)의 공기압은 다시 각각의 제2관통홀(25)로 전달되어 미소 소자(100)를 흡착하게 된다.
미소 소자 이송체는 제1플레이트(10), 제2플레이트(20), 제3플레이트(30) 및 다공성 플레이트(40) 순서로 적층되어 구성될 수 있고, 제1플레이트(10), 제2플레이트(20) 및 다공성 플레이트(40) 순서로 적층되어 구성될 수 있다. 또한 이들의 계면은 접착제에 의해 접합되어 일체화될 수 있다.
도 3 내지 5를 참조하면 제1플레이트(10)의 제1관통홀(15), 제2플레이트의 제2관통홀(25) 및 제3플레이트(30)의 공동챔버(35)는 서로 연통된다.
제1플레이트(10)의 제1관통홀(15)은 제1플레이트(10)의 두께 방향으로 관통하여 형성된다. 도 6을 참조하면, 제1플레이트(10)에는 제1플레이트(10)의 두께 방향으로 관통하는 제1관통홀(15)이 복수 개 구비된다. 제1관통홀(15)은 제1플레이트(10)가 양극산화막 재질로 구성되는 경우에 제1플레이트(10)를 습식 에칭하여 형성될 수 있다. 제1관통홀(15)에는 미소 소자(100)가 삽입된다. 제1관통홀(15)은 미소 소자(100)의 사이즈보다 크게 형성되어 미소 소자(100)가 제1관통홀(15) 내부에 삽입되어 이송 중에 미소 소자(100)의 이탈을 방지한다. 미소 소자 이송체가 다음공정을 위해 이송될 경우, 제1관통홀(15)은 미소 소자(100)의 이동범위를 제한함으로써 미소 소자(100)의 배열이 흐트러지는 것을 방지할 수 있다.
또한 제2관통홀(25)에 인가되는 흡입력에 의해 미소 소자(100)를 제1관통홀(15) 내부에서 고정시킴으로써 제1관통홀(15)내에서 미소 소자(100)가 움직임에 따른 파손을 방지하도록 할 수 있다.
제2플레이트(20)에는 제2플레이트(20)의 두께 방향으로 관통하는 제2관통홀(25)이 복수 개 구비된다. 제2관통홀(25)은 제2플레이트(20)가 양극산화막 재질로 구성되는 경우에 제2플레이트(20)를 습식 에칭하여 형성될 수 있다.
제3플레이트(30)의 공동챔버(35)는 제3플레이트(30)의 두께 방향으로 관통하여 형성된다. 하나의 공동챔버(35)는 복수개의 제2관통홀(25)과 서로 연통된다. 도면에는 하나의 공동챔버(35)만을 도시하고 있으나, 이와는 다르게 공동챔버(35)는 복수개 형성될 수 있다. 공동챔버(35)가 복수 개 형성될 경우에는 각각의 공동챔버(35)에 복수 개의 제2관통홀(25)이 연통될 수 있다.
도 6을 참조하면, 제1플레이트(10)에는 다수의 제1관통홀(15)이 형성된다. 제1관통홀(15)의 배열은 이송하고자 하는 미소 소자(100)의 배열을 고려해서 결정될 수 있다. 제1관통홀(15)은 그 단면 형상이 사각 단면일 수 있다. 다만 제1관통홀(15)은 도 8에 도시된 바와 같이 원형 단면일 수 있다. 또한 제1관통홀(15)의 형상은 이에 한정되는 것은 아니며 다른 단면 형상을 가질 수 있다.
도 7을 참조하면, 제2플레이트(20)에는 다수의 제2관통홀(25)이 형성된다. 제2관통홀(25)은 제1관통홀(15)의 위치에 대응되는 위치에 형성되며, 제1관통홀(15)에는 적어도 하나의 제2관통홀(25)이 구비될 수 있다. 제2관통홀(25)은 그 단면 형상이 원형 단면일 수 있다. 다만 제2관통홀(25)의 형상은 이에 한정되는 것은 아니며 사각 단면도 가능하며 이와 다른 다른 단면 형상을 가질 수 있다.
도 9을 참조하면, 제2플레이트(20)의 일면은 제1관통홀(15)에 의해 외부로 노출되며, 미소 소자(100)가 제1관통홀(15) 내부로 안착될 경우 미소 소자(100)의 하면이 제2플레이트(20)의 일면에 접촉하게 된다. 여기서 제2플레이트(20)의 구조에 따라 미소 소자(100)의 하면이 접촉하는 면이 제2플레이트(20)의 배리어층(1)일 수 있고, 다공층(3)일 수 있다.
도 4의 A 확대를 참조하면, 제2플레이트(20)가 양극산화막 재질로 구성되는 경우, 제2플레이트(20)는 양극산화시 형성된 배리어층(1)이 제거되어 기공홀(5)의 상,하로 관통되는 구조로 형성될 수 있다. 이 경우, 기공홀(5)에 인가되는 흡입력과 제2관통홀(25)에 인가되는 흡입력으로 미소 소자(100)를 흡착할수 있게 된다. 제2관통홀(25)에 의한 흡입력이 주된 흡입력으로 미소 소자(100)를 흡착하고, 제2플레이트(20)의 기공홀(5)에 인가되는 흡입력은 보조적 흡입력으로 미소 소자(100)를 흡착한다.
도 4의 B 확대를 참조하면, 제2플레이트(20)가 양극산화막 재질로 구성되는 경우, 제2플레이트(20)는 양극산화시 형성된 배리어층(1)이 제거되지 않고 그대로 남아 있는 형태일 수 있다. 이 경우 배리어층(1)이 미소 소자(100)의 하면과 직접 접촉하는 면이 되므로, 도 4의 A확대 구조와는 다르게, 미소 소자(100)를 진공 흡착시 기공홀(5) 자국이 미소 소자(100)에 남지 않는다는 장점을 가진다.
도 10을 참조하면, 도 9와는 다르게, 제1관통홀(15)이 원형 단면을 갖는 것을 도시하고 있다. 미소 소자(100)의 단면 형상이 원형 단면이 경우에는 제1관통홀(15)의 단면 형상 역시 미소 소자(100)의 단면 형상과 대응되는 형상으로서 원형 단면인 것이 바람직하다.
이상에서 설명한 미소 소자 이송체는 성장 기판 또는 임시 기판으로부터 미소 소자를 전달받는 캐리어 기판 내지는 트레이로서 이용될 수 있다. 이 경우 미소 소자 이송체는 제1,2플레이트(10, 20) 중 적어도 어느 하나가 양극산화막 재질로 구성됨에 따라 이송 과정에서 미소 소자가 열 변형하는 것을 최소화할 수 있다.
또한, 제1관통홀(15)에는 미소 소자(100)가 안착되어 이송 중에 미소 소자(100)의 이탈을 방지하며, 제2관통홀(25)에 인가되는 흡입력에 의해 미소 소자(100)를 제1관통홀(15) 내부에서 고정시킴으로써 제1관통홀(15)내에서 미소 소자(100)가 움직임에 따른 파손을 방지하도록 할 수 있다.
미소 소자 이송체에 의해 이송되는 미소 소자는 그 사이즈가 일반적으로 100㎛ 이하의 크기를 가지게 되고, 한꺼번에 이송해야 하는 미소 소자의 개수도 수만 개 내지 수십만개에 이를 수 있다. 이러한 미소 소자들을 홈에 안착시켜 이송하기 위해서는 홈 역시 100㎛ 정도의 크기로 수만개 내지 수십만개가 필요하게 된다. 그런데 이러한 홈들을 일일이 가공할 경우에는 가공비용이 증가하게 되고, 가공수단에 따라서는 홈의 모서리 부분이 라운드지게 되어 홈을 미세 피치 간격으로 배열하는 것이 어려울 수 있게 된다. 그런데, 본 발명의 바람직한 일 실시예에 따른 미소소자 이송체는 양극산화막 재질로 구성되고, 양극산화막을 습식에칭하여 일괄적으로 관통되는 구조를 얻을 수 있으므로 제조비용을 절감할 수 있고, 홈간의 피치간격도 미세 피치간격으로 제작할 수 있다.
수 많은 미소 소자를 일괄적으로 한꺼번에 이송하기 위해 미소 소자를 접착 테이프에 임시 고정하여 이송하는 경우에 있어서, 미소 소자를 접착테이프로부터 떼어내기 위해서는 접착력을 상실케 하기 위한 별도의 공정이 필요하고 접착테이브로부터 미소 소자를 떼어 낼 때 미소 소자의 정렬이 흐트러지는 문제점이 발생하곤 한다. 그런데 본 발명의 바람직한 실시예에 따른 미소 소자 이송체는 위와 같은 별도의 접착테이프를 이용할 필요 없이 미소 소자(100)의 정렬이 흐트러지지 않게 하면서 이송할 수 있는 장점을 가진게 된다. 더욱이 본 발명의 바람직한 실시예에 따른 미소 소자 이송체로 이송할 때에는 제2관통홀(25)을 통해 미소 소자(100)를 진공 흡착할 수 있으므로 이송 중 미소 소자(100)의 탈락을 방지할 수 있는 효과도 가지게 된다.
수만개 내지는 수십만개의 미소 소자들을 한꺼번에 이송할 경우에는 이를 운반하는 트레이가 주변 열에 의해 변형이 될 경우 미소 소자들의 배열 역시 트레이의 열 변형만큼 변화게 된다. 이 경우 전사헤드로 이들을 흡착하여 다음 공정으로 이송하고자 할 경우에 미소 소자와 미소 소자의 실장위치간에 얼라인이 틀어지면서 전사에러가 발생하는 문제점이 있게 된다. 하지만 본 발명의 바람직할 실시예에 따른 미소 소자 이송체는 열 팽창계수가 낮은 양극산화막 재질을 포함하여 구성되기 때문에 미소 소자 이송체가 주변 열에 의해 열 변형하는 것이 최소화 되기 때문에 미소 소자의 정렬이 어긋나는 것이 최소화된다. 그 결과 전사헤드로 미소 소자 이송체에 있는 미소 소자들을 흡착하여 다음 공정으로 이송하고자 할 경우에 미소 소자와 미소 소자의 실장 위치간에 얼라인이 틀어지면서 발생하는 전사에러를 최소화할 수 있게 된다.
본 발명의 바람직한 실시예에 따른 미소 소자 이송체를 이용한 미소 소자 정렬 방법은, 미소 소자(100)를 제1플레이트(10)의 제1관통홀(15)에 삽입하는 안착 단계와, 미소 소자 이송체를 기울려서 제1관통홀(15)의 적어도 하나의 변에 미소 소자(100)들이 일괄적으로 접촉하게 하는 정렬 단계와, 미소 소자(100)가 적어도 어느 하나의 변을 기준으로 정렬이 되면 제2관통홀(25)에 진공을 가하여 미소 소자(100)를 흡착하는 흡착단계를 포함할 수 있다.
제1플레이트(10)가 양극산화막 재질로 구성되고 습식 에칭을 통해 제1관통홀(15)를 형성하게 되므로 제1관통홀(15)을 직사각형의 단면 형상을 가질 수 있게 된다. 레이저를 이용할 경우에는 레이저의 빔 단면 형상으로 인해 모서리 부분이 라운드진 형상을 가지게 되므로 변과 변이 만나는 지점이 직각 형태를 가질 수 없다. 하지만 양극산화막 재질의 제1플레이트(10)를 습식 에칭으로 제1관통홀(15)를 형성하므로 제1관통홀(15)은 변과 변이 만나는 지점이 직각 형태를 가지는 직사각형 형상을 가질 수 있게 된다. 이를 통해 미소 소자 이송체를 어느 일측으로 기울이게 되면 미소 소자(100)들이 어느 한 변에 밀착하는 방향으로 이동하게 되고, 이를 통해 일 방향으로 미소 소자(100)들을 정렬시킬 수 있게 된다. 또한 제1관통홀(15)의 2개의 변에 미소 소자(100)가 밀착되도록 미소 소자 이송체를 기울릴 수 있으며, 이 경우에는 미소 소자(100)의 x, y 방향 모두에 대해 정렬시킬 수 있게 됨으로써, 정렬오차를 없앨 수 있게 된다.
이 경우 미소 소자 이송체는 제1관통홀(15)에 안착된 미소 소자(100)의 정렬오차를 보정하는 기능을 수행하며, 미소 소자 이송체에 의해 정렬오차가 제거된 미소 소자(100)는 다음 공정에서 보다 쉽게 취급될 수 있다.
종래에 취급되는 소자들은 그 사이즈가 상대적으로 크기 때문에 이들을 전사함에 있어서 정렬오차를 크게 고려할 필요가 없없다. 하지만 본 발명의 바람직한 실시예의 이송 대상이 되는 미소 소자는 상대적으로 사이즈가 작기 때문에 정렬 오차를 해소하는 것이 어렵고 정렬 오차로 인해 미소 소자가 실장 위치에 제대로 실장되지 않는 문제점이 발생하게 된다. 하지만 본 발명의 바람직한 실시예에 따른 미소 소자 이송체를 이용한 정렬 방법에 따르면 수많은 미소 소자들의 정렬을 일괄적으로 맞출 수 있기 때문에 이송 과정 및 다음 공정을 위한 정렬 오차를 최소화 할 수 있게 된다.
도 11을 참조하면, 미소 소자 이송체는 성장 기판 또는 임시 기판과 같은 제1기판에 위치하는 미소 소자를 흡착하여 임시 기판 또는 표시 기판과 같은 제2기판으로 전사하는 전사헤드일 수 있다. 도 3 내지 도 10을 참조하여 설명한 실시예의 구조가 그대로 도 11의 구조에도 채용될 수 있다.
본 발명의 바람직한 실시예에 따른 미소 소자 이송체는 대전방지처리될 수 있다. 미소 소자 이송체가 미소 소자(100)를 전달받기 이전 공정에서 비활성 가스(예를 들어, 질소가스)를 미소 소자 이송체에 분사하거나, 플라즈마 방전 처리하거나 이온나이저를 이용하여 미소 소자 이송체의 정전기를 제거함으로써 미소 소자 이송체는 대전방지처리될 수 있다.
한편, 도 13을 참조하면, 미소 소자(100)가 접촉되는 부위에 금속층(26)을 형성하여 정전기를 제거할 수 있다. 바람직하게는 제2플레이트(20)의 일면(미소 소자(100)와 접촉하는 평면)에 금속층(26)을 형성하고, 금속층(26)을 이용하여 미소 소자(100)의 정전기를 제거할 수 있다. 이를 통해 미소 소자(100)가 다음 공정을 위해 미소 소자 이송체로부터 이탈되어야 할 때 보다 쉽게 이탈될 수 있도록 한다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
[부호의 설명]
10: 제1플레이트 15: 제1관통홀
20: 제2플레이트 25: 제2관통홀
30: 제3플레이트 35: 공동챔버
40: 지지바디 100: 미소 소자

Claims (11)

  1. 미소 소자가 삽입되는 제1관통홀이 구비하는 제1플레이트를 포함하고,
    상기 제1플레이트는 양극산화막 재질로 구성되는 미소 소자 이송체.
  2. 제1항에 있어서,
    상기 제1플레이트의 일면에 구비되고, 상기 제1관통홀보다 작은 내경을 갖는 제2관통홀이 구비하는 제2플레이트를 포함하는 미소 소자 이송체.
  3. 제2항에 있어서,
    다수의 상기 제2관통홀과 연통되는 공동챔버를 구비하는 제3플레이트를 포함하며,
    상기 제1플레이트, 상기 제2플레이트 및 상기 제3플레이트 순서로 적층되어 구성되는 미소 소자 이송체.
  4. 제3항에 있어서,
    다공성 세라믹 재질로 구성되는 다공성 플레이트를 포함하며,
    상기 제1플레이트, 상기 제2플레이트, 상기 제3플레이트 및 상기 다공성 플레이트 순서로 적층되어 구성되는 미소 소자 이송체.
  5. 제2항에 있어서,
    다공성 세라믹 재질로 구성되는 다공성 플레이트를 포함하며,
    상기 제1플레이트, 상기 제2플레이트 및 상기 다공성 플레이트 순서로 적층되어 구성되는 미소 소자 이송체.
  6. 제2항에 있어서,
    상기 미소 소자는 상기 제2플레이트의 일면에 접촉되어 안착되는 미소 소자 이송체.
  7. 제2항에 있어서,
    상기 제1관통홀 및 상기 제2관통홀을 서로 연통되어 상기 제2관통홀에 인가되는 흡입력에 의해 상기 미소 소자가 흡착되는 미소 소자 이송체.
  8. 제2항에 있어서,
    상기 제2플레이트는 양극산화막 재질로 구성되고,
    양극산화시 형성된 배리어층이 제거되어 기공홀의 상,하로 관통되며
    상기 기공홀에 인가되는 흡입력과 상기 제2관통홀에 인가되는 흡입력에 의해 상기 미소 소자가 흡착되는 미소 소자 이송체.
  9. 미소 소자가 삽입되는 제1관통홀이 구비하는 제1플레이트;
    상기 제1관통홀 보다 작은 내경을 갖는 제2관통홀이 구비되며 상기 제2관통홀에 인가되는 흡입력으로 상기 미소 소자를 흡착하는 제2플레이트를 포함하되,
    상기 제1플레이트 및 상기 제2플레이트 중 적어도 하나는 양극산화막 재질로 구성되는 미소 소자 이송체.
  10. 미소 소자를 미소 소자 이송체의 제1플레이트의 제1관통홀에 삽입하는 안착 단계; 및
    상기 미소 소자 이송체를 기울려서 상기 제1관통홀의 적어도 하나의 변에 상기 미소 소자들이 일괄적으로 접촉하게 하는 정렬 단계;를 포함하는 미소 소자 이송체를 이용한 미소 소자 정렬 방법.
  11. 제10항에 있어서,
    상기 미소 소자가 적어도 어느 하나의 변을 기준으로 정렬이 되면 미소 소장에 진공을 가하여 미소 소자를 흡착하는 흡착단계를 포함하는 미소 소자 이송체를 이용한 미소 소자 정렬 방법.
PCT/KR2021/009731 2020-07-29 2021-07-27 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법 WO2022025595A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200094769A KR20220014750A (ko) 2020-07-29 2020-07-29 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
KR10-2020-0094769 2020-07-29

Publications (1)

Publication Number Publication Date
WO2022025595A1 true WO2022025595A1 (ko) 2022-02-03

Family

ID=80036568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/009731 WO2022025595A1 (ko) 2020-07-29 2021-07-27 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법

Country Status (2)

Country Link
KR (1) KR20220014750A (ko)
WO (1) WO2022025595A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299365A (ja) * 2001-04-02 2002-10-11 Nec Corp 球体吸着転写装置
US20180096878A1 (en) * 2016-10-05 2018-04-05 Prilit Optronics, Inc. Vacuum suction apparatus
US20190139794A1 (en) * 2017-11-08 2019-05-09 Facebook Technologies, Llc Vacuum pick-up head for semiconductor chips
KR20190131312A (ko) * 2018-05-16 2019-11-26 (주)포인트엔지니어링 마이크로 led 흡착체
KR20200001323A (ko) * 2018-06-27 2020-01-06 (주)포인트엔지니어링 마이크로 led 전사헤드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP6100275B2 (ja) 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
KR102048378B1 (ko) 2014-06-18 2019-11-25 엑스-셀레프린트 리미티드 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들
KR101757404B1 (ko) 2015-07-24 2017-07-12 한국기계연구원 점착력 제어 필름 기반 선택적 연속 전사 장치
KR102402189B1 (ko) 2015-08-26 2022-05-25 엘지전자 주식회사 마이크로 디바이스의 픽업 헤드유닛
KR102465382B1 (ko) 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR101754528B1 (ko) 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299365A (ja) * 2001-04-02 2002-10-11 Nec Corp 球体吸着転写装置
US20180096878A1 (en) * 2016-10-05 2018-04-05 Prilit Optronics, Inc. Vacuum suction apparatus
US20190139794A1 (en) * 2017-11-08 2019-05-09 Facebook Technologies, Llc Vacuum pick-up head for semiconductor chips
KR20190131312A (ko) * 2018-05-16 2019-11-26 (주)포인트엔지니어링 마이크로 led 흡착체
KR20200001323A (ko) * 2018-06-27 2020-01-06 (주)포인트엔지니어링 마이크로 led 전사헤드

Also Published As

Publication number Publication date
KR20220014750A (ko) 2022-02-07

Similar Documents

Publication Publication Date Title
US11217464B2 (en) System for transferring micro LED
US10615064B2 (en) Transfer head for micro LED
KR20170098368A (ko) 발광 다이오드 트랜스퍼 방법
KR20200135069A (ko) 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
KR20190074551A (ko) 마이크로 led 전사헤드
US10629471B2 (en) Micro LED grip body
US10840115B2 (en) Micro LED transfer head
US20200070364A1 (en) Transfer head
US20190305178A1 (en) System having transfer head for transferring micro led
KR20190131305A (ko) 마이크로 led 전사 시스템
KR20210025216A (ko) 마이크로 led 리페어 장치 및 이를 이용한 마이크로 led 디스플레이 제조방법
US11342207B2 (en) Micro LED transfer head
WO2020009520A1 (ko) 마이크로 led 전사 헤드 및 이를 이용한 마이크로 led 전사 시스템
US11548170B2 (en) Micro LED grip body and system having same for inspecting micro LED
WO2022025595A1 (ko) 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
KR20200001323A (ko) 마이크로 led 전사헤드
KR20200020208A (ko) 마이크로 led 전사 시스템
WO2022035227A1 (ko) 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법
WO2020166886A1 (ko) 마이크로 led 흡착체
WO2021107400A1 (ko) 마이크로 led 디스플레이 제작 방법
KR20200001329A (ko) 마이크로 led 전사 시스템
US11049759B2 (en) Micro LED transfer head
KR20190117180A (ko) 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
KR20200001325A (ko) 마이크로 led 흡착체 및 이를 이용한 마이크로 led 전사 시스템
KR20200020207A (ko) 마이크로 led 전사헤드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21850590

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21850590

Country of ref document: EP

Kind code of ref document: A1