DE102013205644A1 - Herstellverfahren für Chips mit Haftfolien - Google Patents

Herstellverfahren für Chips mit Haftfolien Download PDF

Info

Publication number
DE102013205644A1
DE102013205644A1 DE201310205644 DE102013205644A DE102013205644A1 DE 102013205644 A1 DE102013205644 A1 DE 102013205644A1 DE 201310205644 DE201310205644 DE 201310205644 DE 102013205644 A DE102013205644 A DE 102013205644A DE 102013205644 A1 DE102013205644 A1 DE 102013205644A1
Authority
DE
Germany
Prior art keywords
wafer
adhesive sheet
adhesive
chips
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310205644
Other languages
English (en)
Inventor
Karl Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102013205644A1 publication Critical patent/DE102013205644A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Das Verfahren weist auf die Schritte des Ausbildens von Trennstartpunkten in dem Wafer entlang der Trennlinien, das Befestigen einer Haftfolie an der Rückseite des Wafers, das Ausbilden von Trennnuten in der Haftfolie entlang der Trennlinien, das Befestigen eines Ausdehnungsbogens an der Haftfolie, und das Expandieren des Ausdehnungsbogens, um eine externe Kraft an den Wafer anzulegen, wodurch der Wafer mit der daran befestigten Haftfolie getrennt wird, um eine Vielzahl an individuellen Chips zu erhalten, sodass jeder Chip mit an der Rückseite befestigter Haftfolien ausgebildet wird.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellverfahren für Chips mit Haftfolien, die an der Rückseite befestigt sind.
  • Stand der Technik
  • Wie in dem japanischen veröffentlichten Patent mit der Nummer 2000-182995 beschrieben wurde, gibt es ein Herstellverfahren für Halbleiterchips mit Haftfolien (Haftschichten), die an der Rückseite befestigt sind. Jede Haftfolie wird als ein DAF (Die Attach Film) bezeichnet, der zum Matritzenbonden (engl.: die bonding) verwendet wird. Ferner, wie in dem japanischen Patent mit der Veröffentlichungs-Nr. Hei 11-040520 beschrieben wurde, gibt es ein Verfahren genannt „Würfeln vor dem Schleifen” (engl.: dicing-before-grinding) umfassend die Schritte des Ausbildens einer Vielzahl an Nuten, die jeweils eine Tiefe aufweisen die größer ist, als die fertigbearbeitete Dicke von jedem Chip entlang einer Vielzahl an sich schneidenden Würfellinien (Trennlinien) an der Vorderseite eines Wafers an dem Halbleitereinrichtungen ausgebildet sind, und anschließendes Schleifen und Polieren der Rückseite des Wafers, um die Dicke des Wafers auf die abgeschlossene Dicke von jedem Chip zu reduzieren, wodurch der Wafer in die individuellen Chips unterteilt wird.
  • Ferner, wie in dem japanischen Patent mit der Veröffentlichungs-Nr. 2002-118081 beschrieben wurde, gibt es ein Verfahren aufweisend die Schritte des Befestigens einer Haftfolie an der Rückseite eines Wafers, der bereits in individuelle Chips durch das Verfahren „Würfeln vor dem Schleifen” unterteilt wurde und anschließendes Anlegen eines Laserstrahls von der Vorderseite des Wafers durch den Abstand zwischen den angrenzenden Chips an die Haftfolie, wodurch die Haftfolie unterteilt wird. Ferner, wie in dem japanischen Patent mit der Veröffentlichungs-Nr. 2005-223283 beschrieben wurde, gibt es ein weiteres Verfahren zum Zerreißen der Haftfolie durch Verwenden einer Trennvorrichtung statt dem Verwenden eines Laserstrahls, um die Haftfolie zu zerteilen, wie oben erwähnt wurde.
  • Zusammenfassung der Erfindung
  • Jedoch gibt es in dem Fall des Befestigens der Haftfolie an dem Wafer, der bereits in individuelle Chips durch das Verfahren „Würfeln vor dem Schleifen” unterteilt wurde, wie in dem japanischen Patent mit der Veröffentlichungs-Nr. 2002-118081 offenbart, die Möglichkeit eines sogenannten Matrizenversatzes (engl.: die shift), sodass die Chips, die voneinander getrennt wurden, beim Befestigen der Haftfolie an dem Wafer bewegt werden. Dieser Matrizenversatz verursacht ein Problem dahingehend, dass die Trennlinien, die die Abstände der Chips ausbilden, entlang derer der Laserstrahl anzulegen ist, gekrümmt sein können (nicht gerade sind) oder in einigen Fällen die Abstände der Chips gleich Null werden. Wenn die Trennlinien, entlang derer der Laserstahl anzulegen ist, gekrümmt sind, muss der Laserstrahl den gekrümmten Trennlinien folgen, sodass es sehr schwierig ist das Anlegen des Laserstrahls zu steuern. Ferner kann, wenn die Abstände der Chips gleich Null werden, der Laserstrahl nicht angelegt werden.
  • Auf der anderen Seite, in dem Fall des Zerreißens der Haftfolie unter Verwendung einer Trennvorrichtung, wie in dem japanischen Patent mit der Veröffentlichungs-Nr. 2005-223283 offenbart, gibt es eine Möglichkeit, dass die Haftfolie nicht in einem Bereich unterteilt werden kann, wenn die Haftfolie zerrissen ist, in dem Fall, dass die Chipgröße 1 mm oder weniger pro Seite beträgt. Ferner ist die zerrissene Haftfolie größer in ihrer Abmessung als jeder Chip, sodass ein Problem auftritt, dass das Ende der zerrissenen Haftfolie an der Seitenoberfläche oder der Vorderseite von jedem Chip anhaften kann, um ein mögliches Aufnehmversagen (engl.: pickup failure) oder ein Einrichtungsversagen zu erwirken.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung ein Herstellverfahren für Chips mit Haftfolien zur Verfügung zu stellen, die an der Rückseite befestigt sind, wobei dabei die oben genannten Probleme betreffend das Trennen der Haftfolie eliminiert werden können.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Herstellverfahren für Chips mit Haftfolien, die an der Rückseite befestigt sind, zur Verfügung gestellt, wobei das Verfahren aufweist einen Trennstartpunktausbildungsschritt, bei dem eine Vielzahl an Trennstartpunkten in einem Wafer entlang einer Vielzahl an sich schneidenden Trennlinien ausgebildet wird, die an der Vorderseite des Wafers ausgebildet sind; einen Haftfolienbefestigungsschritt, bei dem eine Haftfolie an der Rückseite des Wafers nach dem Durchführen des Trennstartpunktausbildungsschrittes befestigt wird; einen Haftfolientrennnutausbildungsschritt, bei dem eine Vielzahl an Trennnuten in der Haftfolie entlang der Trennlinien durch Anlegen eines Laserstrahls oder durch Verwenden eines Schneidmessers nach dem Durchführen des Haftfolienausbildungsschrittes ausgebildet wird; einen Ausdehnungsbogenbefestigungsschritt, bei dem ein Ausdehnungsbogen (engl.: expand sheet) an der Haftfolie befestigt wird, die an den Wafer befestigt ist, nach dem Durchführen des Haftfolientrennnutausbildungsschrittes; und einen Trennschritt, bei dem der Ausdehnungsbogen ausgedehnt wird, um eine externe Kraft an den Laser anzulegen, nachdem Durchführen des Ausdehnungsbogenbefestigungsschrittes, wodurch der Wafer mit der Haftfolie getrennt wird, um eine Vielzahl an individuellen Chips zu erhalten, sodass jeder Chip mit der an der Rückseite befestigten Haftfolie ausgebildet wird.
  • Bevorzugt weist dieses Verfahren ferner einen Schleifschritt auf, bei dem die Rückseite des Wafers geschliffen wird, um eine kreisförmige Ausnehmung und einen ringförmigen Vorsprung, der die kreisförmige Ausnehmung umgibt vor dem Durchführen des Trennstartpunktausbildungsschrittes auszubilden.
  • Gemäß der vorliegenden Erfindung wird die Haftfolie an der Rückseite des Wafers nach dem Ausbilden der Trennstartpunkte in dem Wafer und vor dem Trennen des Wafers in die individuellen Chips ausgebildet. Nach dem Befestigen der Haftfolie an dem Wafer werden die Trennnuten in der Haftfolie entlang der Trennlinien, die die Abstände der Einrichtungen (Chips) ausbilden, ausgebildet und der Wafer wird anschließend in die individuellen Chips unterteilt. Gemäß diesem Verfahren wurde der Wafer noch nicht zum Zeitpunkt unterteilt, zu dem die Haftfolie an dem Wafer befestigt wird, sodass es keine Möglichkeit des Matrizenversatzes gibt, wodurch das Problem eliminiert wird, dass die Trennlinien gekrümmt sein können oder die Abstände der Einrichtungen gleich Null werden. Ferner werden die Trennnuten in der Haftfolie entlang der Trennlinien ausgebildet und der Wafer wird anschließend in die individuellen Chips unterteilt. Demgemäß gibt es keine Möglichkeit des Problems, das im Fall des Reißens der Haftfolie auftritt.
  • Das obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Art der Umsetzung dieser werden besser ersichtlich und die Erfindung selbst wird am besten durch Studium der folgenden Beschreibung und den angehängten Ansprüchen unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, verstanden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht eines zu bearbeitenden Halbleiterwafers;
  • 2 ist eine perspektivische Ansicht einer Schleifeinheit zum Durchführen eines Schleifschrittes;
  • 3 ist eine perspektivische Ansicht einer Laserbearbeitungsvorrichtung zum Durchführen eines Trennstartpunktausbildungsschrittes;
  • 4 ist ein Blockdiagramm einer Laserstrahlanlegeeinheit;
  • 5A ist eine Schnittansicht des Wafers in dem Zustand, in dem das Schutztape an der Vorderseite des Wafers befestigt ist;
  • 5B ist eine Schnittansicht des Wafers in dem Zustand, in dem eine kreisförmige Ausnehmung an der Rückseite des Wafers ausgebildet ist;
  • 5C ist eine Schnittansicht des Wafers in dem Zustand, in dem modifizierte Schichten in dem Wafer ausgebildet sind;
  • 5D ist eine Schnittansicht des Wafers in dem Zustand, in dem eine Haftfolie auf der Rückseite des Wafers befestigt ist;
  • 6 ist eine Schnittansicht des Wafers, in dem Zustand, in dem die Trennnuten in der Haftfolie ausgebildet sind;
  • 7A ist eine Schnittansicht des Wafers in dem Zustand, in dem ein Ausdehnungsbogen an der Haftfolie befestigt ist;
  • 7B ist eine Schnittansicht des Wafers, in dem Zustand, in dem das Schutztape entfernt wird;
  • 7C ist eine Schnittansicht des Wafers in dem Zustand, in dem der Wafer auf einem Spanntisch mit einem kreisförmigen Vorsprung angeordnet ist;
  • 8A ist eine Schnittansicht des Wafers in dem Zustand, in dem eine ringförmige, modifizierte Schicht in dem Wafer ausgebildet ist;
  • 8B ist eine Schnittansicht des Wafers in dem Zustand, in dem der Ausdehnungsbogen ausgedehnt ist;
  • 8C ist eine Schnittansicht des Wafers in dem Zustand, in dem der Wafer in individuelle Chips unterteilt ist;
  • 9A ist eine Schnittansicht des Wafers in dem Zustand, in dem eine ringförmige Trennnut in dem Wafer als eine Modifizierung ausgebildet ist;
  • 9B ist eine Schnittansicht des Wafers in dem Zustand, in dem ein ringartiger Umfangsrandbereich des Wafers entfernt wurde; und
  • 9C ist eine Schnittansicht des Wafers in dem Zustand, in dem der Wafer in individuelle Chips unterteilt wurde.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun im Detail unter Bezugnahme auf die Zeichnungen beschrieben. Bezugnehmend auf 1 wird eine perspektivische Ansicht eines Halbleiterwafers W (der im Folgenden einfach als „Wafer W” bezeichnet wird), der zu bearbeiten ist, in einer vorderen Seitenansicht davon gezeigt. Eine Vielzahl an ersten Trennlinien (Straßen) S1 und eine Vielzahl an zweiten Trennlinien (Straßen) S2 senkrecht zu den ersten Trennlinien S1 ist an der Vorderseite Wa des Wafers W ausgebildet, um dadurch eine Vielzahl an rechteckförmigen Bereichen zu unterteilen, in denen eine Vielzahl an Einrichtungen D, wie beispielsweise LSIs jeweils ausgebildet ist. Ein Bearbeitungsverfahren für den Wafer W gemäß einer bevorzugten Ausführungsform der Erfindung wird nun beschrieben. Vor dem Durchführen eines Trennstartpunktausbildungsschrittes, der im Folgenden im Detail beschrieben wird, wird ein Schleifschritt zunächst durchgeführt, wie in 2 gezeigt, auf eine solche Weise, dass die Rückseite Wb des Wafers W geschliffen wird, um eine kreisförmige Ausnehmung Wc und einen ringförmigen Vorsprung Wd, der die Kreisförmige Ausnehmung Wc umgibt, auszubilden.
  • 2 zeigt eine Schleifeinheit 11 zum Durchführen dieses Schleifschrittes. Die Schleifeinheit 11, die in 2 gezeigt ist, weist auf ein Gehäuse 12, eine Spindel 18, die rotierbar in dem Gehäuse 12 vorgesehen ist, eine Montiereinrichtung 13, die an dem unteren Ende der Spindel 18 befestigt ist, ein Schleifrad 21, das an der unteren Oberfläche der Anbringeinrichtung 13 mittels Schrauben angeordnet ist, und einen Servomotor (nicht gezeigt) zum rotierenden Antreiben der Spindel 18. Eine Vielzahl an abrasiven Elementen 52 ist an der unteren Fläche des Schleifrades 21 befestigt, um ringförmig angeordnet zu sein. Ein Spanntisch 35 ist unterhalb der Schleifeinheit 11 vorgesehen. Der Wafer W ist ausgebildet, um mittels Unterdruck an der oberen Fläche (Haltefläche) des Spanntisches 35 gehalten zu werden. Vor dem Halten des Wafers W mittels Unterdrucks wird ein Schutztapebefestigungsschritt auf eine solche Weise durchgeführt, dass ein Schutztape 10 (1 und 5A) an der Vorderseite Wa des Wafers W befestigt wird, um die Einrichtungen D zu schützen. Der Wafer W wird mittels Unterdruck an der oberen Fläche des Spanntischs 35 in dem Zustand gehalten, in dem das Schutztape 10 nach unten gerichtet ist.
  • Der Spanntisch 35 wird bei 300 U/min in der Richtung beispielsweise rotiert, die durch einen Pfeil 37 gezeigt wird und das Schleifrad 21 wird auch bei beispielsweise 6000 U/min in der Richtung rotiert, die durch den Pfeil 53 gezeigt wird. In diesem Zustand wird das Schleifrad 21 abgesenkt, um die abrassiven Elemente 52 in Kontakt mit der Rückseite Wb des Wafers W zu bringen. Anschließend wird das Schleifrad 21 nach unten um einen vorgegebenen Betrag bei einer vorgegebenen Zuführgeschwindigkeit zugeführt. Als ein Ergebnis wird die Rückseite Wb des Wafers W geschliffen, um die ringförmige Ausnehmung Wc und den ringförmigen Vorsprung (ringartiger Verstärkungsabschnitt) Wd, wie in 2 gezeigt, auszubilden. Die ringförmige Ausnehmung Wc wird durch Schleifen der Rückseite eines Einrichtungsbereichs 17 (siehe 1), in dem die Einrichtungen D ausgebildet sind, ausgebildet, wodurch die Dicke des Einrichtungsbereichs 17 auf eine vorgegebene Dicke (beispielsweise 30 μm) reduziert wird. Demgemäß wird ein Umfangsrandbereich (siehe 1), in dem die Einrichtungen D nicht ausgebildet sind, übriggelassen, um dadurch den ringförmigen Vorsprung Wd um die kreisförmige Ausnehmung Wc auszubilden.
  • Nach dem Durchführen des oben erwähnten Schleifschrittes wird ein Trennlinienstartpunktausbildungsschritt auf eine solche Weise durchgeführt, dass eine Vielzahl an Trennstartpunkten in dem Wafer W entlang der Vielzahl an sich schneidenden Trennlinien ausgebildet wird, die an der Vorderseite Wa des Wafers W ausgebildet sind. Dieser Trennstartpunktausbildungsschritt wird durchgeführt unter Verwendung einer Laserbearbeitungsvorrichtung 20, die in 3 gezeigt ist. Die Laserbearbeitungsvorrichtung 20 weist auf eine Laserstrahlanlegeeinheit 24 und einen Spanntisch 22. Die Laserstrahlanlegeeinheit 24 weist auf ein Gehäuse 26 und eine Fokussiereinrichtung 28, die an dem vorderen Ende des Gehäuses 26 angeordnet ist. Ein Laserstrahl wird von der Fokussiereinrichtung 28 an die Rückseite Wb des Wafers W angelegt, wodurch der Trennstartpunkt im Inneren des Wafers W entlang jeder Trennlinie ausgebildet wird.
  • Wie in dem Blockdiagramm von 4 gezeigt, sind eine Laseroszilliereinrichtung 34 und eine Laserstrahlmoduliereinrichtung 36 in dem Gehäuse 26 der Laserstrahlanlegeeinheit 24 vorgesehen. Ein YAG-Laseroszillator oder ein YVO4-Laseroszillator können als die Laseroszilliereinrichtung 34 verwendet werden. Die Laserstrahlmoduliereinrichtung 36 weist auf eine Wiederholungsfrequenzeinstelleinrichtung 38, eine Laserstrahlpulsweiteneinstelleinrichtung 40 und eine Laserstrahlwellenlängeneinstelleinrichtung 42. Die Wiederholungsfrequenzeinstelleinrichtung 38, die Laserstrahlpulsweiteneinstelleinrichtung 40 und die Laserstrahlwellenlängeneinstelleinrichtung 42, die die Laserstrahlmoduliereinrichtung 36 ausbilden, sind im Stand der Technik bekannt und eine detaillierte Beschreibung dieser erfolgt hier nicht.
  • Wie in 3 gezeigt, wird der Wafer W durch das Schutztape 10 an der oberen Fläche (Haltefläche) des Spanntisches 22 gehalten, der die Laserbearbeitungsvorrichtung 20 ausbildet. In diesem Zustand wird der Spanntisch 42 in der X-Richtung zugeführt, um eine modifizierte Schicht im Inneren des Wafers W entlang einer vorgegebenen ersten Trennlinien S1 (1) auszubilden. Anschließend wird der Spanntisch 22 in der Y-Richtung indiziert, um auf ähnliche Weise eine Vielzahl an modifizierten Schichten im Inneren des Wafers W entlang all der anderen ersten Trennlinien S1 auszubilden. Anschließend wird der Spanntisch 22 um 90° rotiert, um auf ähnliche Weise eine Vielzahl an modifizierten Schichten im Inneren des Wafers W entlang all der zweiten Trennlinien S2 auszubilden (1).
  • In dieser bevorzugten Ausführungsform wird die kreisförmige Ausnehmung Wc vor dem Ausbilden der modifizierten Schichten ausgebildet. Demgemäß kann durch Ausbilden der modifizierten Schichten entlang der Trennlinien S1 und S2 (1) innerhalb des Bereichs, der der kreisförmigen Ausnehmung Wc entspricht, eine Reduzierung der Festigkeit des ringförmigen Vorsprungs Wd verhindert werden. Jedoch können die modifizierten Schichten entlang der Trennlinien von einem Ende zu dem anderen Ende an dem äußeren Umfang des Wafers W ausgebildet werden. Die Laserstrahlanlegeeinheit 24 ist mit einer Bildaufzeichnungseinheit 29 mit einer Infrarotkamera zum Erfassen der Trennlinien versehen, die an der Vorderseite Wa des Wafers W ausgebildet sind, indem Infrarotlicht von der Rückseite Wb des Wafers W angelegt wird, um einen Ausrichtungsbetrieb durchzuführen. Als eine Modifizierung kann die Halteoberfläche des Spanntisches 29 aus einem transparenten Material ausgebildet sein und eine gewöhnliche Kamera kann unterhalb der Halteoberfläche des Spanntisches 22 angeordnet sein, um die Vorderseite Wa des Wafers W durch die Halteoberfläche abzulichten.
  • Beispielsweise wird der Trennstartpunktausbildungsschritt verwendend den oben erwähnten Laserstrahl unter den folgenden Bearbeitungsbedingungen durchgeführt.
    Lichtquelle: LD gepumpter Q-geschalteter Nd:YVO4-gepulster Laser (engl.: LD pumped Q-switched Nd:YVO4 pulsed laser)
    Wellenlänge: 1064 nm
    Wiederholungsfrequenz: 100 kHz
    Durchschnittliche Leistung: 1 W
    Durchmesser des fokussierten Spots: φ 1 μm
    Werkstückzuführgeschwindigkeit: 100 mm/s
  • Während die modifizierten Schichten als die Trennstartpunkte in dieser bevorzugten Ausführungsform ausgebildet werden, können laserbearbeitete Nuten (mit einem Laserstrahl) oder ausgeschnittene Nuten (mit einem Schneidmesser) als die Trennstartpunkte ausgebildet werden. Jedoch kann in dem Fall, dass die modifizierten Schichten als die Trennstartpunkte ausgebildet werden, die Breite von jeder Trennlinie reduziert werden, um dadurch die Anzahl an Chips zu erhöhen, die aus dem Wafer W erhalten werden können. Von diesem Gesichtspunkt her werden die modifizierten Schichten bevorzugt als die Trennstartpunkte ausgebildet.
  • 5A zeigt den Schutztapebefestigungsschritt des Befestigens des Schutztapes 10 an der Vorderseite Wa des Wafers W. 5B zeigt den Schleifschritt des Schleifens der Rückseite Wb des Wafers W, um die kreisförmige Ausnehmung Wc und den ringförmigen Vorsprung Wd, der die kreisförmige Ausnehmung Wc umgibt, nach dem Durchführen des Schutztapebefestigungsschrittes, der in 5A gezeigt ist, auszubilden. 5C zeigt den Trennstartpunktausbildungsschritt, bei dem die Trennstartpunkte (modifizierte Schichten 73) entlang der Vielzahl an sich schneidenden Trennlinien, die an dem Wafer ausgebildet sind, nach dem Durchführen des Schleifschrittes ausgebildet wird, der in 5B gezeigt ist.
  • Nach dem Durchführen des Trennstartpunktausbildungsschrittes, der in 5C gezeigt ist, wird ein Haftfolienbefestigungsschritt, wie in 5D gezeigt, auf eine solche Weise durchgeführt, dass eine Haftfolie 30 an der Rückseite Wb des Wafers W befestigt wird. Diese Haftfolie 30 wird bezeichnet als DAF (Die Attach Film, Matrizenbefestigungsfolie), die zum Matrizenbonding verwendet wird (engl.: die bonding). In dieser bevorzugten Ausführungsform weist die Haftfolie 30 eine kreisförmige Form auf, sodass sie in der kreiförmigen Ausnehmung Wc befestigt wird, die an der Rückseite Wb des Wafers W ausgebildet ist (in dem Bereich, der von dem ringförmigen Vorsprung Wd umgeben wird). Ferner kommt der äußere Umfang der Haftfolie 30 in Kontakt mit der Seitenwand der kreisförmigen Ausnehmung Wc (die innere Umfangswand des ringförmigen Vorsprungs Wd), wodurch die Haftfolie 30 an dem Wafer W angeordnet wird. Eine bekannte Befestigungsvorrichtung, wie beispielsweise ein Vakuumlaminator, kann verwendet werden, um die Haftfolie 30 an der Rückseite Wb des Wafers W zu befestigen (die untere Fläche der kreisförmigen Ausnehmung Wc).
  • In dem Zustand, in dem der Trennstartpunktausbildungsschritt, der in 5C gezeigt ist, beendet wird, wurde der Wafer W noch nicht entlang der Trennlinien geschnitten, das heißt, der Wafer W wurde nach nicht in individuelle Chips unterteilt. Demgemäß gibt es beim Befestigen der Haftfolie 30 an der Rückseite Wb des Wafers W, wie in 5D gezeigt, keine Möglichkeit eines sogenannte Matrizenversatzes (engl. Die Shift), sodass die Chips bewegt werden. Nach dem Durchführen des Haftfolienbefestigungsschritts, der in 5D gezeigt ist, wird ein Haftfolientrennnutausbildungsschritt, wie in 6 gezeigt, auf eine solche Weise durchgeführt, dass ein Laserstrahl LB an der Haftfolie 30 entlang der Trennlinien S1 und S2 angelegt wird, um dadurch eine Vielzahl an Trennnuten 31 in der Haftfolie 30 entlang der Trennlinien S1 und S2 auszubilden.
  • In der bevorzugten Ausführungsform, die in 6 gezeigt ist, wird eine Abtragung durch den Laserstrahl LB an der Haftfolie 30 in dem Zustand durchgeführt, in dem der Wafer W an einem Spanntisch 44 gehalten wird. Im speziellen weist der Spanntisch 44 eine Halteoberfläche 44a zum Halten des Wafers W unter Unterdruck auf. Der Wafer W wird unter Unterdruck durch das Schutztape 10 an der Halteoberfläche 44a des Spanntisches 44 in dem Zustand gehalten, in dem die Haftfolie 30 an der unteren Fläche der kreisförmigen Ausnehmung Wc des Wafers W befestigt ist. Der Laserstrahl LB wird an die Haftfolie 30 angelegt, um dadurch die Trennnuten 31 in der Haftfolie 30 entlang der Trennlinien S1 und S2 auszubilden. Die Trennnuten 31 können vollständig geschnittene Nuten, die vollständig durch die Haftfolie 30 hindurchgeschnitten sind, oder halb ausgeschnittene Nuten, die nicht vollständig durch die Haftfolie 30 hindurchgehen, sein.
  • Beispielsweise wird der Haftfolientrennnutausbildungsschritt, bei dem die Trennnuten in der Haftfolie 30 durch Abtragung ausgebildet werden, bei den folgenden Bearbeitungsbedingungen durchgeführt.
    Lichtquelle: LD gepumpter Q-geschalteter Nd:YAG gepulster Laser
    Wellenlänge: 355 nm (dritte harmonische des YAG-Lasers; third harmonic generation of YAG laser)
    Leistung: 3 bis 3,75 W
    Wiederholungsfrequenz: 10 kHz
    Werkstückzuführgeschwindigkeit: 100 bis 200 mm/s
  • Während der Haftfolientrennnutausbildungsschritt durch Abtragung verwendend eine Laserbearbeitungsvorrichtung in dieser bevorzugten Ausführungsform durchgeführt wird, kann eine Schneidvorrichtung mit einem rotierenden Schneidmesser zum Ausbilden einer geschnittenen Nut verwendet werden, um die Trennnuten 31 auszubilden. In diesem Fall gibt es eine Möglichkeit, dass das Schneidmesser durch das Schneiden der Haftfolie 30 in Abhängigkeit von der Dicke und der Art des Schneidmessers und der Art der Haftfolie 30 belastet wird. In solch einem Fall wird es bevorzugt eine Laserbearbeitungsvorrichtung zu verwenden.
  • Nach dem Durchführen des Haftfolientrennnutausbildungsschrittes, der in 6 gezeigt ist, wird ein Ausdehnungsbogenbefestigungsschritt, wie in 7A gezeigt, auf eine solche Weise durchgeführt, dass ein Ausdehnungsbogen 60 an der Haftfolie 30 befestigt wird, die an dem Wafer W befestigt ist. Im Speziellen wird die Haftfolie 60 an der Haftfolie 30 in dem Zustand befestigt, in dem die Haftfolie 30, die an dem Wafer W befestigt ist, nach oben gerichtet ist und mit der Ausdehnungsfolie 60 bedeckt ist. Eine bekannte Befestigungsvorrichtung, wie beispielsweise ein Vakuumlaminator, kann verwendet werden, um den Ausdehnungsbogen 60 an der Haftfolie 30 zu befestigen.
  • Der Ausdehnungsbogen 60 wird vorläufig an dem ringförmigen Rahmen F auf eine solche Weise abgestützt, um die Öffnung des ringförmigen Rahmens F zu verschließen. Demgemäß werden die Haftfolie 30 und der Wafer W durch den Ausdehnungsbogen 60 an dem ringförmigen Rahmen F befestigt. Nach dem Durchführen des Ausdehnungsbogenbefestigungsschrittes, der in 7A gezeigt ist, wird ein Schutztapeentfernungsschritt, wie in 7B gezeigt, auf eine solche Weise durchgeführt, dass das Schutztape 10 von der Vorderseite Wa des Wafers W entfernt wird. Demgemäß wird die Vorderseite Wa des Wafers W, an der die Einrichtungen D ausgebildet sind, exponiert.
  • Nach dem Durchführen des Schutztapeentfernungsschrittes, der in 7B gezeigt ist, wird ein Halteschritt auf eine solche Weise durchgeführt, wie in 7C gezeigt, dass der Wafer W, der an dem ringförmigen Rahmen F befestigt ist, im Vergleich zu dem in 7B gezeigten Zustand umgedreht wird, und anschließend auf einen Spanntisch 70 angeordnet wird, der einen kreisförmigen Vorsprung 72 an der oberen Fläche (Haltefläche) aufweist, der der kreisförmigen Ausnehmung Wc des Wafers W entspricht. Im Speziellen wird der kreisförmige Vorsprung 72 des Spanntisches 70 in die kreisförmige Ausnehmung Wc des Wafers W von der Unterseite, wenn in 7C betrachtet, eingeführt. Das heißt, der Wafer W wird an dem Spanntisch 70 auf eine solche Weise gehalten, dass die Rückseite Wb des Wafers W vollständig den kreisförmigen Vorsprung 72 bedeckt.
  • Nach dem Durchführen des Halteschrittes, der in 7C gezeigt ist, wird ein Trennschritt, wie in 8A bis 8C gezeigt, auf eine solche Weise durchgeführt, dass der Ausdehnungsbogen 60 ausgedehnt wird, um eine externe Kraft an den Wafer W anzulegen, wodurch der Wafer W mit der Haftfolie 30 entlang der Trennlinien unterteilt wird, um eine Vielzahl an individuellen Chips 80 zu erhalten, sodass jeder Chip 80 an dem die Haftfolie 30 an der Rückseite befestigt ist, ausgebildet wird.
  • Im Speziellen, wie in 8A gezeigt, wird ein Laserstrahl LB an der Grenze zwischen dem Einrichtungsbereich 17 und dem Umfangsrandbereich 19 des Wafers W, das heißt, der Grenze zwischen der kreisförmigen Ausnehmung Wc und dem ringförmigen Vorsprung Wd des Wafers W, während der Rotation des Spanntisches 70 angelegt, wodurch eine ringförmige modifizierte Schicht 74 entlang der Grenze zwischen der kreisförmigen Ausnehmung Wc und dem ringförmigen Vorsprung Wd des Wafers W ausgebildet wird. Die modifizierte Schicht 74 wird bevorzugt an der Erstreckungslinie der inneren Umfangswand des ringförmigen Vorsprungs Wd ausgebildet. Anschließend wird der Ausdehnungsbogen 60 unter Verwendung einer Ausdehnungsvorrichtung (nicht gezeigt), wie in 8B gezeigt, expandiert. Wie oben erwähnt wurde, wurde die modifizierte Schicht 74 bereits in dem Wafer W ausgebildet, wie in 8A gezeigt, und die Vielzahl an modifizierten Schichten 73 wurde bereits in dem Wafer W entlang der Trennlinien S1 und S2 durch den Trennstartpunktausbildungsschritt, wie in 5C gezeigt, ausgebildet. Ferner wurde die Vielzahl an Trennnuten 31 bereits in der Haftfolie 30 entlang der Trennlinien S1 und S2 durch den Haftfolientrennnutausbildungsschritt, wie in 6 gezeigt, ausgebildeten. Demgemäß wird der Wafer W entlang der modifizierten Schichten 73 und 74 gebrochen, um dadurch die individuellen Chips 80 zu erhalten, wie in 8C gezeigt.
  • Eine Modifizierung dieses Trennschrittes wird nun unter Bezugnahme auf 9A bis 9C beschrieben. Wie in 9A gezeigt, wird ein Laserstrahl zum Abtragen an der Grenze zwischen dem Einrichtungsbereich 17 und dem Umfangsrandbereich 19 des Wafers W, das heißt, der Grenze zwischen der kreisförmigen Ausnehmung Wc und dem ringförmigen Vorsprung Wd des Wafers W während der Rotation des Spanntisches 70 angelegt, wodurch eine ringförmige Trennnut 75 entlang der Grenze zwischen der kreisförmigen Ausnehmung Wc und dem ringförmigen Vorsprung Wd des Wafers W ausgebildet wird. Die Trennnut 75 wird bevorzugt an der Erstreckungslinie der inneren Umfangswand des ringförmigen Vorsprungs Wd ausgebildet.
  • Anschließend wird der ringartige Umfangsrandbereich 19 des Wafers W, der von dem Einrichtungsbereich 17 durch die Trennnut 75 abgetrennt wurde, entfernt, wie in 9B gezeigt. Anschließend wird der Ausdehnungsbogen 60 unter Verwendung einer Ausdehnungsvorrichtung (nicht gezeigt) expandiert, wie in 9C gezeigt. Wie oben erwähnt wurde, wurde die Vielzahl an modifizierten Schichten 73 bereits in dem Wafer W entlang der Trennlinie S1 und S2 durch den Trennstartpunktausbildungschritt ausgebildet, wie in 5C gezeigt. Ferner wurde die Vielzahl an Trennnuten 31 bereits in der Haftfolie 30 entlang der Trennlinien S1 und S2 durch den Haftfolientrennnutausbildungsschritt ausgebildet, wie in 6 gezeigt. Demgemäß wird der Wafer W entlang der modifizierten Schichten 73 gebrochen, um dadurch die individuellen Chips 80 zu erhalten.
  • Gemäß der bevorzugten oben erwähnten Ausführungsform wird die Haftfolie 30 an der Rückseite Wb des Wafers W nach dem Ausbilden der Trennstartpunkte in dem Wafer W und vor dem Trennen des Wafers W in die individuellen Chips befestigt. Nach dem Befestigen der Haftfolie 30 an dem Wafer W werden die Trennnuten 31 in der Haftfolie 30 entlang der Trennlinien S1 und S2 ausgebildet, die die Abstände der Einrichtungen D (Chips) ausbilden und der Wafer W wird anschließenden in die individuellen Chips unterteilt. Gemäß diesem Verfahren wurde der Wafer W noch nicht zum Zeitpunkt unterteilt, an dem die Haftfolie 30 an dem Wafer W befestigt wird, sodass es keine Möglichkeit eines Matrizenversatzes gibt, wodurch das Problem eliminiert wird, dass die Trennlinien S1 und S2, die die Abstände der Einrichtungen D ausbilden, gekrümmt sein können oder die Abstände der Einrichtungen D gleich Null werden. Ferner werden die Trennnuten 31 in der Haftfolie 30 entlang der Trennlinien S1 und S2 ausgebildet und der Wafer W wird anschließend in die individuellen Chips unterteilt. Demgemäß gibt es keine Möglichkeit des Problems, das in dem Fall des Reißens der Haftfolie 30 auftritt.
  • Gemäß der bevorzugten oben erwähnten Ausführungsform können die modifizierten Schichten bevorzugt in einem Werkstück ausgebildet werden, das schmale Trennlinien aufweist, indem ein Laserstrahl verwendet wird, welches ein geeigneter Betriebt ist. Ferner kann der ringförmige Vorsprung Wd, der simultan mit dem Ausbilden der kreisförmigen Ausnehmung Wc ausgebildet wird, dazu gebracht werden als ein Umfangsverstärkungsabschnitt zu wirken, sodass der dünne Wafer W mit dem darin ausgebildeten Trennstartpunkten sicher gehandhabt werden kann. Ferner wird sogar in dem Fall, dass der Wafer W entlang eines Teils der Trennstartpunkte während der Handhabung unterteilt wird, um zur Trennung eines Teils der Chips zu führen, das Schutztape 10, das an der Vorderseite Wa des Wafers W befestigt ist, aufgrund der Ausbildung des ringförmigen Vorsprungs Wd (Umfangsverstärkungsabschnitt) in dem Wafer W gebogen, wodurch der Einfluss des Ortes der anderen Chips eliminiert wird, was dazu führt, dass es keine Möglichkeit des Matrizenversatzes gibt. Ferner, da die Trennnuten 31 in der Haftfolie 30 ausgebildet sind, kann die Haftfolie 30 einfach und zuverlässig in all den Bereichen getrennt werden, das heißt, entlang all der Trennlinien S1 und S2. Im Speziellen ist die vorliegende Erfindung geeignet zum Ausbilden dünner kleiner Chips mit Haftfolien oder zum Bearbeiten eines Wafers mit einem großen Durchmesser, beispielsweise 30 cm (12 Zoll).
  • Als eine Konfiguration zum Reduzieren eines Handhabungsrisikos eines dünnen Wafers (jedes Problem, wie beispielsweise eine Beschädigung des Wafers bei der Handhabung) wird es in Erwägung gezogen die Laserbearbeitungsvorrichtung oder die Schleidvorrichtung zum Ausbilden der Trennstartpunkte mit der Schleifvorrichtung oder der Tapebefestigungsvorrichtung auf eine in Reihe angeordnete Weise zu verbinden (eine Konfiguration, die eine Vielzahl an Vorrichtungen vereint bzw. in einer Vorrichtung integriert). In diesem Fall benötigt der Prozess zum Ausbilden der Trennstartpunkte (Trennstartpunktausbildungsschritt) mehr Zeit als die anderen Prozesse. Im speziellen werden beim Bearbeiten eines Wafer, um kleinere Chips zu erhalten (winzige Chips), die Trennstartpunkte in ihrer Anzahl und ihrem Abstand erhöht, sodass mehr Zeit zum Durchführen des Prozesses zum Ausbilden der Trennstartpunkte benötigt wird, was zu einer Reduzierung des UPH-Wertes führt (Unit Per Hour; Einheiten pro Stunde), das heißt, der Anzahl an pro Stunde bearbeitbaren Wafern. In dem Fall, dass der Wafer einen großen Durchmesser aufweist, werden die Trennstartpunkte weiter in ihrer Anzahl und ihrem Abstand erhöht, was zu einer weiteren Reduzierung des UPH-Wertes führt.
  • Demgemäß kann in dem Fall des Anwendens solch einer in Reihe angeordneten Konfigurationen ein Gleichgewicht beim UPH-Wert nicht zwischen der Laserbearbeitungsvorrichtung oder der Schneidvorrichtung zum Ausbilden der Trennstartpunkte und der Schleifvorrichtung oder der Tapebefestigungsvorrichtung erhalten werden und die Zeitdauer des Nichtbetriebes der Schleifvorrichtung oder der Tapebefestigungsvorrichtung wird erhöht mit dem Ergebnis einer Reduzierung des CoO-Wertes (Betriebskosten, Cost of Operation).
  • Im Gegensatz wird der Wafer W nicht einfach in seiner Dicke reduziert, sondern der ringförmige Vorsprung Wd wird entlang des äußeren Umfangs des Wafers W in der oben erwähnten bevorzugten Ausführungsform ausgebildet, wodurch die Festigkeit des Wafers W erhöht wird, um das Handhabungsrisiko zu reduzieren. Im Ergebnis kann ein Risiko der Reduzierung des CoO-Wertes reduziert werden, um dadurch einen guten CoO-Wert in dem gesamten Prozess umzusetzen. Ferner kann in dem Fall des Nichtanwendens der in Linie angeordneten, oben erwähnten Konfiguration die Laserbearbeitungsvorrichtung oder die Schneidvorrichtung zum Ausbilden der Trennstartpunkte unabhängig von der Schleifvorrichtung oder der Tapebefestigungsvorrichtung betrieben werden, um dadurch den UPH-Wert der Laserbearbeitungsvorrichtung oder der Schneidvorrichtung zum Ausbilden der Trennstartpunkte dazu zu bringen, nicht den UPH-Wert der Schleifvorrichtung oder der Tapebefestigungsvorrichtung zu beeinflussen, sodass die Anzahl an Wafern, die pro Stunde bearbeitet werden kann, erhöht werden kann.
  • Während der Schleifschritt des Ausbildens der kreisförmigen Ausnehmung und des ringförmigen Vorsprungs in der oben erwähnten Ausführungsform durchgeführt wird, kann ein Dickenreduzierschritt stattdessen auf eine solche Weise durchgeführt werden, dass die Rückseite des Wafers vollständig geschliffen wird ohne die ringförmige Ausnehmung und den ringförmigen Vorsprung auszubilden, um dadurch die Dicke des Wafers zu reduzieren. Nach dem Durchführen des Dickenreduzierschrittes werden all die anderen Schritte umfassend den Trennstartpunktausbildungsschritt, den Haftfolienbefestigungsschritt, den Haftfolientrennnutausbildungsschritt, den Ausdehnungsbogenbefestigungsschritt und den Trennschritt in dieser Reihenfolge durchgeführt. Als eine Modifizierung kann nach dem Durchführen des Trennstartpunktausbildungsschrittes der Dickenreduzierschritt durchgeführt werden. Anschließend werden der Haftfolienbefestigungsschritt, der Haftfolientrennnutausbildungsschritt, der Ausdehnungsbogenbefestigungsschritt und der Trennschritt auf ähnliche Weise in dieser Reihenfolge durchgeführt.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt, der Schutzumfang der Erfindung wird durch die angehängten Ansprüche festgelegt und es ist angedacht, dass alle Veränderungen und Modifizierungen, die in den Äquivalenzbereich des Schutzumfangs der Ansprüche fallen, von der Erfindung mit eingeschlossen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-182995 [0002]
    • JP 11-040520 [0002]
    • JP 2002-118081 [0003, 0004]
    • JP 2005-223283 [0003, 0005]

Claims (2)

  1. Ausbildungsverfahren für Chips mit Haftfolien, die an der Rückseite befestigt sind, wobei das Verfahren aufweist: einen Trennstartpunktausbildungsschritt, bei dem eine Vielzahl an Trennstartpunkten in einem Wafer entlang einer Vielzahl an sich schneidenden Trennlinien ausgebildet wird, die an der Vorderseite des Wafers ausgebildet sind; einen Haftfolienbefestigungsschritt, bei dem eine Haftfolie an der Rückseite des Wafers nach dem Durchführen des Trennstartpunktausbildungsschrittes befestigt wird; einen Haftfolientrennnutausbildungsschritt, bei dem eine Vielzahl an Trennnuten in der Haftfolie entlang der Trennlinien durch Anlegen eines Laserstrahls oder durch Verwenden eines Schneidmessers nach dem Durchführen des Haftfolienbefestigungsschrittes ausgebildet wird; einen Ausdehnungsbogenbefestigungsschritt, bei dem ein Ausdehnungsbogen an der Haftfolie befestigt wird, die an dem Wafer befestigt ist, nach dem Durchführen des Haftfolientrennnutausbildungsschrittes; und einen Trennschritt, bei dem der Ausdehnungsbogen expandiert wird, um eine externe Kraft an den Wafer nach dem Durchführen des Ausdehnungsbogenbefestigungsschrittes anzulegen, wodurch der Wafer mit der Haftfolie getrennt wird, um eine Vielzahl an individuellen Chips zu erhalten, sodass jeder Chip mit an der Rückseite befestigter Haftfolie ausgebildet wird.
  2. Ausbildungsverfahren für Chips mit Haftfolien nach Anspruch 1, ferner aufweisend einen Schleifschritt, bei dem die Rückseite des Wafers geschliffen wird, um eine kreisförmige Ausnehmung und einen ringförmigen Vorsprung, der die kreisförmige Ausbildung umgibt, bevor der Trennstartpunktausbildungsschritt durchgeführt wird, auszubilden.
DE201310205644 2012-04-02 2013-03-28 Herstellverfahren für Chips mit Haftfolien Pending DE102013205644A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012083780A JP6004705B2 (ja) 2012-04-02 2012-04-02 接着フィルム付きチップの形成方法
JP2012-083780 2012-04-02

Publications (1)

Publication Number Publication Date
DE102013205644A1 true DE102013205644A1 (de) 2013-10-02

Family

ID=49155005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310205644 Pending DE102013205644A1 (de) 2012-04-02 2013-03-28 Herstellverfahren für Chips mit Haftfolien

Country Status (5)

Country Link
JP (1) JP6004705B2 (de)
KR (1) KR101938426B1 (de)
CN (1) CN103367219B (de)
DE (1) DE102013205644A1 (de)
TW (1) TWI606506B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT515730A3 (de) * 2014-05-13 2017-10-15 Disco Corp Verfahren zum Bearbeiten von Wafern
US9831127B2 (en) 2015-01-21 2017-11-28 Infineon Technologies Ag Method of processing a semiconductor substrate and semiconductor chip

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235396B2 (ja) * 2014-03-28 2017-11-22 株式会社ディスコ ウエーハの加工方法
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
JP6482425B2 (ja) * 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP2018014450A (ja) * 2016-07-22 2018-01-25 株式会社ディスコ ウェーハの加工方法
JP6814646B2 (ja) * 2017-01-23 2021-01-20 株式会社ディスコ 光デバイスウェーハの加工方法
WO2019009123A1 (ja) * 2017-07-06 2019-01-10 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP6918420B2 (ja) * 2017-09-14 2021-08-11 株式会社ディスコ ウェーハの加工方法
DE102019204457B4 (de) 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
JP7366490B2 (ja) 2019-04-19 2023-10-23 株式会社ディスコ チップの製造方法
JP7407561B2 (ja) * 2019-10-30 2024-01-04 株式会社ディスコ ウェーハの加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2005223283A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668349B1 (en) * 2000-04-14 2003-12-23 Hitachi, Ltd. Data recording/readback method and data recording/readback device for the same
JP4509720B2 (ja) * 2002-03-12 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP4754278B2 (ja) * 2005-06-23 2011-08-24 リンテック株式会社 チップ体の製造方法
JP2008028325A (ja) * 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2009283925A (ja) * 2008-04-22 2009-12-03 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートの製造方法、及び半導体装置の製造方法
JP5357669B2 (ja) * 2009-08-28 2013-12-04 株式会社ディスコ ウエーハの加工方法
JP5451335B2 (ja) * 2009-11-20 2014-03-26 リンテック株式会社 マウント装置およびマウント方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2005223283A (ja) 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT515730A3 (de) * 2014-05-13 2017-10-15 Disco Corp Verfahren zum Bearbeiten von Wafern
US9831127B2 (en) 2015-01-21 2017-11-28 Infineon Technologies Ag Method of processing a semiconductor substrate and semiconductor chip

Also Published As

Publication number Publication date
JP2013214600A (ja) 2013-10-17
TW201349319A (zh) 2013-12-01
CN103367219A (zh) 2013-10-23
TWI606506B (zh) 2017-11-21
KR101938426B1 (ko) 2019-01-14
JP6004705B2 (ja) 2016-10-12
KR20130111994A (ko) 2013-10-11
CN103367219B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
DE102013205644A1 (de) Herstellverfahren für Chips mit Haftfolien
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102004043475B4 (de) Waferbearbeitungsverfahren
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE102004043474B4 (de) Waferbearbeitungsverfahren
DE102012212095A1 (de) Laserbearbeitungsverfahren für einen Wafer
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102010003600B4 (de) Waferbearbeitungsverfahren
DE102017216895A1 (de) SiC-Waferherstellungsverfahren
DE102015208890A1 (de) Waferbearbeitungsverfahren
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102010046665B4 (de) Waferbearbeitungsverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102005038670A1 (de) Verfahren zum Trennen eines Halbleitersubstrats
DE102016215473B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102016224978A1 (de) Substratbearbeitungsverfahren
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102013208490A1 (de) Werkstückteilungsverfahren
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication