DE102012212095A1 - Laserbearbeitungsverfahren für einen Wafer - Google Patents

Laserbearbeitungsverfahren für einen Wafer Download PDF

Info

Publication number
DE102012212095A1
DE102012212095A1 DE102012212095A DE102012212095A DE102012212095A1 DE 102012212095 A1 DE102012212095 A1 DE 102012212095A1 DE 102012212095 A DE102012212095 A DE 102012212095A DE 102012212095 A DE102012212095 A DE 102012212095A DE 102012212095 A1 DE102012212095 A1 DE 102012212095A1
Authority
DE
Germany
Prior art keywords
wafer
modified layer
processing method
peripheral edge
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102012212095A
Other languages
English (en)
Inventor
Kazuma Sekiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102012212095A1 publication Critical patent/DE102012212095A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03Observing, e.g. monitoring, the workpiece
    • B23K26/032Observing, e.g. monitoring, the workpiece using optical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03Observing, e.g. monitoring, the workpiece
    • B23K26/034Observing the temperature of the workpiece
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08Devices involving relative movement between laser beam and workpiece
    • B23K26/083Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Abstract

Ein Bearbeitungsverfahren für einen Wafer mit einem Einrichtungsbereich, an dem eine Vielzahl an Einrichtungen ausgebildet ist, und einem Umfangsrandbereich, der den Einrichtungsbereich umgibt, wird offenbart. Diese Einrichtungen sind an der Vorderseite des Wafers ausgebildet, um von einer Vielzahl an Trennlinien unterteilt zu werden. Das Bearbeitungsverfahren umfasst einen Ausbildungsschritt einer modifizierten Schicht, bei dem ein Laserstrahl mit einer Übertragungswellenlänge an den Wafer entlang der Trennlinien in den Zustand angelegt wird, in dem der Brennpunkt des Laserstrahls auf das Innere des Wafers eingestellt ist, wodurch eine modifizierte Schicht als ein Trennstartpunkt im Innern des Wafers entlang jeder Trennlinie ausgebildet wird, und einen Transportierschritt, bei dem der Wafer hin zu einer Position, an der der nächste Schritt durchzuführen ist, transportiert wird. Bei dem Ausbildungsschritt der modifizierten Schicht wird die modifizierte Schicht nicht in dem Umfangsrandbereich des Wafers ausgebildet, um dadurch einen Verstärkungsabschnitt in dem Umfangsrandbereich auszubilden. Demgemäß kann ein Brechen des Wafers an der modifizierten Schicht bei dem Transportierschritt verhindert werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Laserbearbeitungsverfahren für einen Wafer umfassend den Schritt, bei dem ein Laserstrahl mit einer Übertragungswellenlänge an den Wafer in Richtung der Rückseite des Wafers entlang von Trennlinien in dem Zustand, in dem der Brennpunkt des Laserstrahls im Innern bzw. auf das Innere des Wafers eingestellt ist, angelegt wird, wodurch eine modifizierte Schicht in dem Wafer entlang jeder Trennlinie gebildet wird, wodurch die modifizierte Schicht nicht in einem Umfangsrandbereich (engl.: peripheral marginal area) ausgebildet wird, in dem keine Einrichtungen ausgebildet sind.
  • Stand der Technik
  • Es gibt einen Wafer, der eine Vielzahl an Einrichtungen aufweist, die an der Vorderseite ausgebildet sind, um durch eine Vielzahl an Trennlinien unterteilt zu werden. Der Wafer wird entlang der Trennlinien geschnitten, um die einzelnen Einrichtungen zu erhalten. Beispielsweise wird ein Wafer für eine optische Einrichtung durch Ausbilden einer epitaxialen Schicht aus Galliumnitrid (GaN) oder dergleichen an der Vorderseite eines Saphirsubstrats, eines SiC-Substrats, oder dergleichen gebildet, wobei die epitaxiale Schicht eine Vielzahl an optischen Einrichtungen, wie beispielsweise LEDs, die durch eine Vielzahl an Trennlinien unterteilt werden, umfasst. Der Wafer für die optische Einrichtung wird in die individuellen optischen Einrichtungen durch Anlegen eines Laserstrahls entlang der Trennlinien unterteilt. Die so erhaltenen optischen Einrichtungen werden in verschiedenen Einrichtungen wie beispielsweise einem Flüssigkristallfernsehgerät (LCD-Fernsehgerät) und einem Computer verwendet.
  • Als ein Verfahren zum Trennen solch eines Wafers gibt es ein Verfahren verwendend einen Laserstrahl mit einer Absorptionswellenlänge (beispielsweise 266 nm) an einem Saphirsubstrat, um dadurch eine Trennnut entlang jeder Trennlinie an der Vorderseite des Saphirsubstrats durch Ablation auszubilden und bei dem anschließend eine externe Kraft an jede Trennnut angelegt wird, um dadurch den Wafer in die individuellen optischen Einrichtungen zu unterteilen (siehe die japanische Patentveröffentlichung mit der Nummer Hei 10-305420 ). Bei diesem Verfahren wird jedoch ein aufgrund der Ablation verschmolzenes Material an dem Umfang von jeder optischen Einrichtung angeordnet, wodurch eine Reduzierung der Leuchtkraft von jeder optischen Einrichtung erwirkt wird.
  • Um dieses Problem zu lösen wurde ein Verfahren zur praktischen Verwendung eingeführt umfassend die Schritte des Anlegens eines Laserstrahls mit einer Übertragungswellenlänge (beispielsweise 1064 nm) an ein Saphirsubstrat entlang der Trennlinien in Richtung der Rückseite, an der die epitaxiale Schicht nicht ausgebildet ist in dem Zustand, in dem der Brennpunkt des Laserstrahls auf das Innere des Wafers eingestellt ist, um dadurch eine modifizierte Schicht in dem Wafer entlang jeder Trennlinie auszubilden und um als nächstes eine externe Kraft an den Wafer anzulegen, um dadurch den Wafer entlang jeder Trennlinie zu unterteilen. Gemäß diesem Verfahren kann die Erzeugung eines verschmolzenen Materials unterdrückt werden (siehe beispielsweise das japanische Patent mit der Nr. 3408805 ).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch gibt es in dem Fall, dass die modifizierte Schicht in dem Wafer entlang jeder Trennlinie geformt wird, eine Möglichkeit, dass der Wafer von der modifizierten Schicht bei dem folgenden Transportierschritt abgebrochen wird. Ferner kann in dem Fall, dass eine Reflexionsfolie aus Gold, Aluminium, etc. an der Rückseite eines Wafers für eine optische Einrichtung ausgebildet ist, der Laserstrahl nicht in Richtung der Rückseite des Wafers angelegt werden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung ein Laserbearbeitungsverfahren für einen Wafer zur Verfügung zu stellen, welches die Möglichkeit eliminieren kann, dass der Wafer von der modifizierten Schicht beim Transportieren des Wafers abbricht. Es ist eine weitere Aufgabe der vorliegenden Erfindung ein Laserbearbeitungsverfahren für einen Wafer zur Verfügung zu stellen, welches die modifizierte Schicht im Inneren des Wafers durch Anlegen eines Laserstrahls sogar in dem Fall des Ausbildens einer Reflexionsfolie an der Rückseite des Wafers ausbilden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Bearbeitungsverfahren für einen Wafer zur Verfügung gestellt, der einen Einrichtungsbereich, in dem eine Vielzahl an Einrichtungen ausgebildet ist, und einen Umfangsrandbereich, der den Einrichtungsbereich umgibt, aufweist, wobei die Vielzahl an Einrichtungen entsprechend an einer Vielzahl an Bereichen, die durch eine Vielzahl an Trennlinien, die an der Vorderseite des Wafers ausgebildet sind, unterteilt wird, wobei das Bearbeitungsverfahren einen Schritt zum Ausbilden einer modifizierten Schicht, bei dem der Wafer auf einem Spanntisch in dem Zustand gehalten wird, in dem die Rückseite des Wafers exponiert ist, und einen Schritt, bei dem der Laserstrahl mit einer Übertragungswellenlänge an den Wafer in Richtung der Rückseite des Wafers entlang der Trennlinien in dem Zustand angelegt wird, in dem der Brennpunkt des Laserstrahls im Innern des Wafers (engl.: inside the wafer) eingestellt ist, wodurch eine modifizierte Schicht als ein Trennstartpunkt im Innern des Wafers entlang jeder Trennlinie ausgebildet wird; und einen Transportierschritt, bei dem der Wafer von dem Spanntisch entladen wird und bei dem der Wafer zu einer Position transportiert wird, an der ein nächster auszuführender Schritt durchgeführt wird, umfasst; wobei die modifizierte Schicht nicht in dem Umfangsrandbereich des Wafers bei dem Schritt des Ausbildens der modifizierten Schicht ausgebildet wird, um dadurch einen Verstärkungsabschnitt in dem Umfangsrandbereich auszubilden.
  • In dem Fall, dass der Wafer einen Wafer für eine optische Einrichtung darstellt, der ein Saphirsubstrat und eine epitaxiale Schicht aufweist, die an der Vorderseite des Saphirsubstrats ausgebildet ist, wobei die epitaxiale Schicht eine Vielzahl an optischen Einrichtungen umfasst, die jeweils an einer Vielzahl an Bereichen ausgebildet sind, die durch eine Vielzahl an Trennlinien unterteilt werden, wird der Wafer durch den Transportierschritt zu einer Position zum Durchführen eines Rückseitenbearbeitungsschritts transportiert, bei dem eine Reflexionsfolie an der Rückseite des Wafers ausgebildet wird.
  • Bevorzugt umfasst das Bearbeitungsverfahren ferner einen Trennschritt des Anlegens einer externen Kraft an die Trennlinien des Wafers, um dadurch den Wafer in die individuellen Einrichtungen nach dem Durchführen des Ausbildungsschritts der modifizierten Schicht zu unterteilen.
  • Gemäß der vorliegenden Erfindung wird der Verstärkungsabschnitt, der keine modifizierten Schichten aufweist, in dem Umfangsrandbereich des Wafers bei dem Ausbildungsschritt der modifizierten Schicht ausgebildet. Demgemäß gibt es keine Möglichkeit, dass der Wafer von den modifizierten Schichten im Sinne eines Startpunkts des Abbrechens bei dem folgenden Transportierschritt abgebrochen werden kann. Ferner wurde sogar in dem Fall, dass eine Reflexionsfolie an der Rückseite des Wafers ausgebildet ist, die Reflexionsfolie noch nicht zu dem Zeitpunkt des Durchführens des Ausbildungsschritts der modifizierten Schicht ausgebildet. Demgemäß, unabhängig davon, ob der Wafer ein Wafer ist, der zu bearbeiten ist, um eine Reflexionsfolie an der Rückseite des Wafers auszubilden, kann die modifizierte Schicht in dem Wafer entlang jeder Trennlinie ausgebildet werden. Ferner kann der Wafer zu der Position zum Durchführen des Rückseitenbearbeitungsschritts in dem Zustand transportiert werden, in dem das Abbrechen des Wafers von den modifizierten Schichten verhindert wird. Demgemäß kann die Reflexionsfolie an der Rückseite des Wafers bei dem Rückseitenbearbeitungsschritt ausgebildet werden, wodurch die Herstellung eines Wafers einer optischen Einrichtung unterstützt wird.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise der Umsetzung dieser wird deutlicher durch Studium der folgenden Beschreibung und der angehängten Ansprüche unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, ersichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine perspektivische Ansicht, die eine Art der Befestigung eines Schutzelements an der Vorderseite eines Wafers zeigt;
  • 2 ist eine perspektivische Ansicht, die eine Art des Haltens des Wafers auf einem Spanntisch zeigt, sodass das Schutzelement, das an der Vorderseite des Wafers befestigt ist, in Kontakt mit der oberen Fläche des Spanntisches gerät;
  • 3 ist eine perspektivische Ansicht, die eine Art des Ausbildens einer Vielzahl an modifizierten Schichten in dem Wafer zeigt;
  • 4 ist eine Schnittansicht, die eine Art des Ausbildens einer Vielzahl an modifizierten Schichten in dem Wafer zeigt;
  • 5 ist eine perspektivische Ansicht des Wafers, in welchem die modifizierten Schichten ausgebildet sind;
  • 6 ist eine Schnittansicht, die einen Umfangsverstärkungsabschnitt und eine der modifizierten Schichten, die in dem in 5 gezeigten Laser ausgebildet sind, zeigt;
  • 7 ist eine Seitenansicht, die eine Art des Transportierens des auf dem Spanntisch gehaltenen Wafers zeigt;
  • 8 ist eine Seitenansicht des Wafers in dem Zustand, in dem eine Reflexionsfolie an der Rückseite des Wafers ausgebildet ist;
  • 9 ist eine perspektivische Ansicht des Wafers in dem Zustand, in dem die Reflexionsfolie, die an der Rückseite des Wafers ausgebildet ist, an einem Trenntape befestigt ist, die an einem ringförmigen Rahmen abgestützt wird, und das Schutztape, das an der Vorderseite des Wafers befestigt ist, entfernt wird;
  • 10 ist eine Schnittansicht, die einen Trennschritt zeigt; und
  • 11 ist eine vergrößerte Draufsicht, die eine Modifikation des Wafers zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bezugnehmend auf 1 ist der Wafer W ein Wafer für eine optische Einrichtung, der durch Ausbilden einer Licht aussendenden Schicht (epitaxiale Schicht) an der Vorderseite eines Saphirsubstrats gebildet wird. Eine Vielzahl an sich schneidenden Trennlinien S ist an einer Vorderseite Wa des Wafers W ausgebildet, um dadurch eine Vielzahl an rechteckförmigen Bereichen zu unterteilen, wobei eine Vielzahl an optischen Einrichtungen D jeweils ausgebildet ist. Die optischen Einrichtungen D (engl.: optical devices) sind in einem Einrichtungsbereich W1 (engl.: device area) ausgebildet und sind nicht in einem Umfangsrandbereich W2 (engl.: peripheral marginal area) ausgebildet. Der Einrichtungsbereich W1 wird von dem Umfangsrandbereich W2 umgeben.
  • (1) Ausbildungsschritt der modifizierten Schicht
  • Wie in 1 gezeigt, wird ein Schutzelement, wie beispielsweise ein Schutztape an der Vorderseite Wa des Wafers W befestigt. Wie in 2 gezeigt, wird der Wafer W, bei dem das Schutzelement 1 an der Vorderseite Wa befestigt ist, umgedreht und auf einem Spanntisch 2 einer Laserbearbeitungsvorrichtung in dem Zustand angeordnet, in dem das Schutzelement 1, das an der Vorderseite Wa befestigt ist, in Kontakt mit der oberen Oberfläche des Spanntisches 2 gerät. Anschließend wird der Wafer W durch Anlegen von Unterdruck an der oberen Oberfläche des Spanntisches 2 an seinem Saugabschnitt 20 in dem Zustand gehalten, in dem die Rückseite Wb des Wafers nach oben gerichtet oder exponiert ist. Zu diesem Zeitpunkt wurde eine Reflexionsfolie noch nicht an der Rückseite Wb ausgebildet.
  • Bei diesem Schritt werden die Trennlinien S, an welche ein Laserstrahl anzulegen ist, ermittelt. Diese Ermittlung kann durch Vorsehen einer herkömmlichen Kamera an der Spanntischseite 2, die der Vorderseite Wa des Wafers W gegenüberliegt und durch Ablichten der Vorderseite Wa erfolgen. Alternativ kann diese Erfassung durch Vorsehen einer Infrarotkamera über der Rückseite Wb des Wafers W und durch Ablichten der Vorderseite Wa ausgehend von der Rückseite Wb durch den Wafer W durch Verwenden von Infrarotlicht erfolgen.
  • Wie in 3 gezeigt, wird ein Laserstrahl 30 von einem Laserstrahlkopf 3 in Richtung der Rückseite Wb des Wafers W, der auf dem Spanntisch 2 gehalten wird, beim Bewegen des Spanntisches 2 in der X-Richtung angelegt. Der Laserstrahl 30 weist eine Übertragungswellenlänge in Richtung des Wafers W auf. Wie in 4 gezeigt, wird der Laserstrahl 30 in Richtung der Rückseite Wb des Wafers W entlang der Trennlinien S, die an der Vorderseite Wa ausgebildet sind, in dem Zustand angelegt, in dem der Brennpunkt 31 des Laserstrahls 30 im Innern des Wafers W eingestellt ist. Aus diesem Grund wird die Laserbearbeitung bei den folgenden Zuständen durchgeführt.
    Lichtquelle: YAG-gepulster Laser
    Wellenlänge: 1.064 nm
    Durchschnittliche Leistung 0,1 bis 0,4 W
    Wiederholungsfrequenz: 100 kHz
    Zuführgeschwindigkeit: 300 bis 800 mm/S
    Dicke des Saphirsubstrats: 120 μm
    Position des Brennpunkts: 60 μm ausgehend von der Rückseite
    Breite der modifizierten Schicht: 30 μm
  • Diese Laserbearbeitung wird entlang einer vorgegebenen der Trennlinien S durchgeführt, die sich in einer ersten Richtung erstreckt, um dadurch eine modifizierte Schicht 32 auszubilden. Anschließend wird der Laserkopf 3 in der Y-Richtung um den Abstand der Trennlinien indexiert, um auf ähnliche Weise die Laserbearbeitung entlang der übrigen Trennlinien S durchzuführen, die sich in der ersten Richtung erstrecken. Anschließend wird der Spanntisch 2 um 90° rotiert, um auf ähnliche Weise die Laserbearbeitung entlang all der Trennlinien S durchzuführen, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, wodurch eine Vielzahl an modifizierten Schichten 32 in dem Wafer W entlang all der Trennlinien S ausgebildet wird, die sich in der zweiten Richtung erstrecken. Als ein Ergebnis werden die sich schneidenden modifizierten Schichten 32 in dem Wafer W entlang all der sich schneidenden Trennlinien S, die sich in der ersten und zweiten Richtung, wie in 5 gezeigt, erstrecken, ausgebildet. Jede modifizierte Schicht 32 wirkt als Trennstartpunkt beim Trennen des Wafers W.
  • Beim Ausbilden der modifizierten Schichten 32 wird der Laserstrahl 30 nur an den Einrichtungsbereich W1 des Wafers W angelegt und der Laserstrahl 30 wird nicht an den Umfangsrandbereich W2 des Wafers W angelegt. Demgemäß, wie in den 5 und 6 gezeigt, wird ein ringförmiger Verstärkungsabschnitt W3, der keine modifizierten Schichten aufweist, in dem Umfangsrandbereich W2 ausgebildet. D. h., falls die modifizierten Schichten 32 auch in dem Umfangsrandbereich W2 ausgebildet werden, bricht der Wafer W leicht. Jedoch kann solch ein leichtes Brechen des Wafers W durch den Verstärkungsabschnitt W3 verhindert werden. Dieser Ausbildungsschritt der modifizierten Schicht wird vor dem Ausbilden einer Metallfolie (Reflexionsfolie) an der Rückseite Wb des Wafers W durchgeführt. Demgemäß gibt es kein Hindernis an dem Wafer W beim Anlegen des Laserstrahls an dem Wafer W in Richtung der Rückseite Wb, sodass der Laserstrahl zuverlässig im Inneren des Wafers W fokussiert werden kann.
  • (2) Transportierschritt
  • Wie in 7 gezeigt, wird der Wafer W, der die modifizierten Schichten 32 aufweist, die in dem Einrichtungsbereich W1 ausgebildet sind, von dem Spanntisch 2 entladen und hin zu einer Position transportiert, an der der nächste Schritt durchzuführen ist. Beispielsweise wird dieser Transportierschritt durch Verwenden einer Transportiereinrichtung 4 durchgeführt, die einen Armabschnitt 40 und einen Ansaugabschnitt 41 aufweist, die an dem unteren Ende des Armabschnitts 40 vorgesehen sind. D. h., die Rückseite Wb des Wafers W wird mittels Unterdruck des Ansaugabschnitts 41 der Transportiereinrichtung 40 gehalten und der Armabschnitt 40 wird bewegt, um dadurch den Wafer W, der von dem Ansaugabschnitt 41 gehalten wird, zu einer Vorrichtung zum Durchführen des nächsten Schrittes zu transportieren. In dem Wafer W, der durch den Transportierschritt zu transportieren ist, werden die modifizierten Schichten 32 nur in dem Einrichtungsbereich W1 ausgebildet und der Verstärkungsabschnitt W3, der keine modifizierten Schichten aufweist, wird um den Einrichtungsbereich W1 ausgebildet. Demgemäß, sogar wenn irgendeine externe Kraft an den Wafer W bei dem Transportierschritt angelegt wird, besteht keine Möglichkeit, dass der Wafer W entlang der modifizierten Schichten 32 zerbrochen werden kann.
  • (3) Rückseitenbearbeitungsschritt
  • Der Wafer W wird bei dem Transportierschritt hin zu einer Vorrichtung zum Durchführen eines Rückseitenbearbeitungsschritts transportiert, bei dem eine Reflexionsfolie an der Rückseite Wb des Wafers W ausgebildet wird. Wie in 8 gezeigt, wird eine Reflexionsfolie 5 aus Gold, Aluminium, etc. an der Rückseite Wb des Wafers W bei dem Rückseitenbearbeitungsschritt ausgebildet. Diese Reflexionsfolie 5 wird ausgebildet, um die Leuchtkraft von jeder optischen Einrichtung zu verbessern. Beispielsweise wird die Reflexionsfolie 5 durch Evaporation, Sputtern, CVD, etc. ausgebildet. Da der Wafer W bei dem Transportierschritt, wie oben beschrieben, nicht zerbrochen wird, kann die Reflexionsfolie 5 zuverlässig an der Rückseite Wb des Wafers W ausgebildet werden.
  • (4) Trennschritt
  • Nach dem Durchführen des Rückseitenbearbeitungsschritts wird der Wafer an einem Trenntape T (engl.: dicing tape) in dem Zustand befestigt, in dem die Reflexionsfolie 5, die an der Rückseite Wb ausgebildet ist, in Kontakt mit dem Trenntape T kommt. Ein ringförmiger Rahmen F ist vorläufig an dem Umfangsabschnitt des Trenntapes T befestigt, sodass der Wafer durch das Trenntape T an dem ringförmigen Rahmen F abgestützt wird. Ferner wird das Schutzelement 1 von der Vorderseite Wa des Wafers W zu diesem Zeitpunkt entfernt.
  • In dem Zustand, in dem der Wafer W durch das Trenntape T an dem ringförmigen Rahmen F, wie oben beschrieben wurde, abgestützt wird, wird die Reflexionsfolie 5, die an der Rückseite Wb des Wafers W ausgebildet ist, unter Unterdruck an jeder angrenzenden optischen Einrichtung D1 und D2 mittels eines Paars an Unterdruckabschnitten 60 und 61 durch das Trenntape T, wie in 10 gezeigt, gehalten. In diesem Ansaughaltezustand werden die Unterdruckabschnitte 60 und 61 in entgegengesetzten horizontalen Richtungen B und C, wie in 10 gezeigt, bewegt, um dadurch eine horizontale externe Kraft an die Trennlinie S zwischen diesen angrenzenden optischen Einrichtungen D1 und D2 anzulegen. Als ein Ergebnis beginnt die modifizierte Schicht 32, die sich entlang der Trennlinie S zwischen den angrenzenden optischen Einrichtungen D1 und D2 erstreckt, damit zu brechen, wodurch die optischen Einrichtungen D1 und D2 voneinander getrennt werden. Auf ähnliche Weise werden all die anderen optischen Einrichtungen entlang der Trennlinien S getrennt, wodurch der Wafer W in die individuellen optischen Einrichtungen S unterteilt wird. Die Reflexionsfolie 5 verbleibt an der Rückseite von jeder optischen Einrichtung D.
  • In dem Fall eines Wafers Wx, der in 11 gezeigt ist, wird ein Teil der optischen Einrichtungen D in der Nähe des äußeren Umfangs Wc des Wafers Wx ausgebildet und die Breite des Umfangsrandbereichs W2 ist demgemäß sehr klein. In diesem Fall werden die modifizierten Schichten 32 bei dem Ausbildungsschritt der modifizierten Schicht ausgebildet, sodass die gegenüberliegenden Enden von jeder modifizierten Schicht 32 nicht den äußeren Umfang des Einrichtungsbereichs W1 erreichen. D. h., die modifizierten Schichten 32 werden ausgebildet, sodass die optischen Einrichtungen D nicht vollständig entlang der modifizierten Schichten 32 getrennt werden, wodurch die Breite des Verstärkungsabschnitts W3 größer wird als die Breite des Umfangsrandbereichs W2. Bei dem nächsten Trennschritt wird die Zugkraft zum Trennen der angrenzenden optischen Einrichtungen voneinander entlang jeder modifizierten Schicht 32 als ein Brechstartpunkt verwendet, um den Verstärkungsabschnitt W3 entlang der Erstreckungslinien 32a der modifizierten Schichten 32, wie in 11 gezeigt, zu schneiden. In solch einem Fall, dass ein Teil der optischen Einrichtungen D in der Nähe des äußeren Umfangs Wc nahe des Wafers Wx ausgebildet ist, wird der Verstärkungsabschnitt W3 ausgebildet, um sich nach innen von dem Umfangsrandbereich W2 in den Einrichtungsbereich W1 zu erstrecken.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Schutzumfang der Erfindung wird durch die angehängten Ansprüche festgelegt und alle Veränderungen und Modifizierungen die in den Äquivalenzbereich des Schutzumfangs der Ansprüche fallen, werden daher von der Erfindung eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 10-305420 [0003]
    • JP 3408805 [0004]

Claims (3)

  1. Bearbeitungsverfahren für einen Wafer (W) mit einem Einrichtungsbereich (W1), in dem eine Vielzahl an Einrichtungen (D) ausgebildet ist, und einem Umfangsrandbereich (W2), der den Einrichtungsbereich (W1) umgibt, wobei die Vielzahl an Einrichtungen (D) jeweils an einer Vielzahl an Bereichen ausgebildet ist, die durch eine Vielzahl an Trennlinien (S) unterteilt werden, die an einer Vorderseite des Wafers (W) ausgebildet sind, wobei das Bearbeitungsverfahren umfasst: einen Ausbildungsschritt einer modifizierten Schicht, bei dem der Wafer (W) auf einem Spanntisch (2) in dem Zustand gehalten wird, in dem eine Rückseite (Wb) des Wafers (W) exponiert ist, und bei dem ein Laserstrahl mit einer Übertragungswellenlänge an den Wafer (W) in Richtung der Rückseite (Wb) des Wafers (W) entlang der Trennlinien (S) in dem Zustand angelegt wird, in dem der Brennpunkt des Laserstrahls auf das Innere des Wafers (W) eingestellt ist, wodurch eine modifizierte Schicht als ein Trennstartpunkt im Innern des Wafers (W) entlang jeder Trennlinie (S) ausgebildet wird; und einen Transportierschritt, bei dem der Wafer (W) von dem Spanntisch (2) entladen wird und der Wafer (W) hin zu einer Position transportiert wird, an der ein nächster durchzuführender Schritt durchgeführt wird; wobei die modifizierte Schicht nicht in dem Umfangsrandbereich (W2) des Wafers (W) bei dem Ausbildungsschritt der modifizierten Schicht ausgebildet wird, um dadurch einen Verstärkungsabschnitt des Umfangsrandbereichs (W2) auszubilden.
  2. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, bei dem: der Wafer (W) einen Wafer für eine optische Einrichtung (D) umfasst, der aus einem Saphirsubstrat und einer Vielzahl an optischen Einrichtungen (D), die an einer Vorderseite des Saphirsubstrats an einer Vielzahl von Bereichen ausgebildet ist, die durch eine Vielzahl an Trennlinien (S) unterteilt werden, gebildet ist; und wobei der Schritt, der als nächstes nach dem Durchführen des Transportierschritts durchzuführen ist, einen Rückseitenbearbeitungsschritt, bei dem eine Reflexionsfolie (5) an einer Rückseite (Wb) des Wafers (W) für eine optische Einrichtung (D) ausgebildet wird, umfasst.
  3. Bearbeitungsverfahren für einen Wafer nach Anspruch 1, ferner umfassend einen Trennschritt, bei dem eine externe Kraft an die Trennlinien (S) des Wafers (W) angelegt wird, um dadurch den Wafer (W) in die individuellen Einrichtungen (D) nach dem Durchführen des Ausbildungsschrittes der modifizierten Schicht zu unterteilen.
DE102012212095A 2011-12-26 2012-07-11 Laserbearbeitungsverfahren für einen Wafer Pending DE102012212095A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-283060 2011-12-26
JP2011283060A JP5964580B2 (ja) 2011-12-26 2011-12-26 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
DE102012212095A1 true DE102012212095A1 (de) 2013-06-27

Family

ID=48575809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012212095A Pending DE102012212095A1 (de) 2011-12-26 2012-07-11 Laserbearbeitungsverfahren für einen Wafer

Country Status (6)

Country Link
US (1) US8541287B2 (de)
JP (1) JP5964580B2 (de)
KR (1) KR101852639B1 (de)
CN (1) CN103177943B (de)
DE (1) DE102012212095A1 (de)
TW (1) TWI530997B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016087374A1 (de) * 2014-12-01 2016-06-09 Osram Opto Semiconductors Gmbh Halbleiterchip, verfahren zur herstellung einer vielzahl an halbleiterchips und verfahren zur herstellung eines elektronischen oder optoelektronischen bauelements und elektronisches oder optoelektronisches bauelement
DE102017220759B4 (de) 2016-11-28 2023-09-28 Disco Corporation LED-Zusammenbauverfahren zum Zusammenbau von Modulchips

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP2015023135A (ja) * 2013-07-18 2015-02-02 株式会社ディスコ ウエーハの加工方法
JP6366393B2 (ja) * 2014-07-15 2018-08-01 株式会社ディスコ ウェーハの加工方法
JP6604715B2 (ja) * 2014-09-12 2019-11-13 株式会社ディスコ レーザー加工装置
JP6360411B2 (ja) * 2014-10-09 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP6478801B2 (ja) * 2015-05-19 2019-03-06 株式会社ディスコ ウエーハの加工方法
JP6576211B2 (ja) * 2015-11-05 2019-09-18 株式会社ディスコ ウエーハの加工方法
JP6604891B2 (ja) * 2016-04-06 2019-11-13 株式会社ディスコ ウエーハの生成方法
JP6721420B2 (ja) * 2016-06-02 2020-07-15 株式会社ディスコ 漏れ光検出方法
JP6821245B2 (ja) * 2016-10-11 2021-01-27 株式会社ディスコ ウェーハの加工方法
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP2018206946A (ja) * 2017-06-05 2018-12-27 株式会社ディスコ チップの製造方法
JP6851692B2 (ja) * 2017-06-05 2021-03-31 株式会社ディスコ チップの製造方法
JP6925717B2 (ja) * 2017-06-05 2021-08-25 株式会社ディスコ チップの製造方法
JP2018206942A (ja) * 2017-06-05 2018-12-27 株式会社ディスコ チップの製造方法
JP2018206944A (ja) * 2017-06-05 2018-12-27 株式会社ディスコ チップの製造方法
JP6855127B2 (ja) * 2017-06-05 2021-04-07 株式会社ディスコ チップの製造方法
JP6851690B2 (ja) * 2017-06-05 2021-03-31 株式会社ディスコ チップの製造方法
JP6851691B2 (ja) * 2017-06-05 2021-03-31 株式会社ディスコ チップの製造方法
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法
JP2019016731A (ja) * 2017-07-10 2019-01-31 株式会社ディスコ ウェーハの加工方法
JP6961297B2 (ja) * 2017-07-24 2021-11-05 株式会社ディスコ チップの製造方法
JP2019022901A (ja) * 2017-07-24 2019-02-14 株式会社ディスコ チップの製造方法
JP6987436B2 (ja) * 2017-08-21 2022-01-05 株式会社ディスコ チップの製造方法
JP6976647B2 (ja) * 2017-08-21 2021-12-08 株式会社ディスコ チップの製造方法
JP6953076B2 (ja) * 2017-08-21 2021-10-27 株式会社ディスコ チップの製造方法
JP6987437B2 (ja) * 2017-08-21 2022-01-05 株式会社ディスコ チップの製造方法
JP6973916B2 (ja) * 2017-08-21 2021-12-01 株式会社ディスコ チップの製造方法
JP6896344B2 (ja) * 2017-09-22 2021-06-30 株式会社ディスコ チップの製造方法
JP6918423B2 (ja) * 2017-09-22 2021-08-11 株式会社ディスコ チップの製造方法
JP6918424B2 (ja) * 2017-09-22 2021-08-11 株式会社ディスコ チップの製造方法
JP6918422B2 (ja) * 2017-09-22 2021-08-11 株式会社ディスコ チップの製造方法
JP6991656B2 (ja) * 2017-10-24 2022-01-12 株式会社ディスコ チップの製造方法
JP6991657B2 (ja) * 2017-10-24 2022-01-12 株式会社ディスコ チップの製造方法
JP7013092B2 (ja) * 2018-04-12 2022-01-31 株式会社ディスコ チップの製造方法
JP7474406B2 (ja) 2020-07-07 2024-04-25 株式会社東京精密 レーザ加工システム及びレーザ加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP3990710B2 (ja) * 2002-03-12 2007-10-17 浜松ホトニクス株式会社 レーザ加工方法
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
TW200731377A (en) * 2006-02-09 2007-08-16 Advanced Semiconductor Eng Method for dicing wafer
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP4804183B2 (ja) * 2006-03-20 2011-11-02 株式会社デンソー 半導体基板の分断方法およびその分断方法で作製された半導体チップ
JP5307612B2 (ja) * 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
JP5357669B2 (ja) * 2009-08-28 2013-12-04 株式会社ディスコ ウエーハの加工方法
JP5710133B2 (ja) * 2010-03-16 2015-04-30 株式会社ディスコ ワークの分割方法
JP2011243875A (ja) * 2010-05-20 2011-12-01 Disco Abrasive Syst Ltd サファイアウェーハの分割方法
JP5680931B2 (ja) * 2010-10-07 2015-03-04 株式会社ディスコ ワークの分割方法
JP5645593B2 (ja) * 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
JP5752933B2 (ja) * 2010-12-17 2015-07-22 株式会社ディスコ 光デバイスウエーハの加工方法
JP5878292B2 (ja) * 2010-12-24 2016-03-08 株式会社ディスコ 光デバイスウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016087374A1 (de) * 2014-12-01 2016-06-09 Osram Opto Semiconductors Gmbh Halbleiterchip, verfahren zur herstellung einer vielzahl an halbleiterchips und verfahren zur herstellung eines elektronischen oder optoelektronischen bauelements und elektronisches oder optoelektronisches bauelement
US10134943B2 (en) 2014-12-01 2018-11-20 Osram Opto Semiconductors Gmbh Semiconductor chip, method for producing a plurality of semiconductor chips and method for producing an electronic or optoelectronic device and electronic or optoelectronic device
DE102017220759B4 (de) 2016-11-28 2023-09-28 Disco Corporation LED-Zusammenbauverfahren zum Zusammenbau von Modulchips

Also Published As

Publication number Publication date
US8541287B2 (en) 2013-09-24
KR20130074737A (ko) 2013-07-04
CN103177943B (zh) 2017-05-17
CN103177943A (zh) 2013-06-26
JP2013135026A (ja) 2013-07-08
TW201327654A (zh) 2013-07-01
JP5964580B2 (ja) 2016-08-03
US20130164914A1 (en) 2013-06-27
TWI530997B (zh) 2016-04-21
KR101852639B1 (ko) 2018-04-26

Similar Documents

Publication Publication Date Title
DE102012212095A1 (de) Laserbearbeitungsverfahren für einen Wafer
DE102016224978B4 (de) Substratbearbeitungsverfahren
DE102014215392A1 (de) Optikbauelementwafer-Bearbeitungsverfahren
DE202014011497U1 (de) Laserbearbeitungsvorrichtung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102015217288A1 (de) SiC-Ingot-Schneidverfahren
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102016215473B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102017202498A1 (de) Waferbearbeitungsverfahren
DE102013205644A1 (de) Herstellverfahren für Chips mit Haftfolien
DE102015208893A1 (de) Waferbearbeitungsverfahren
DE102014210285A1 (de) Wafer-Bearbeitungsverfahren
AT518580A2 (de) Waferbearbeitungsverfahren
DE102010046665B4 (de) Waferbearbeitungsverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE102012212315A1 (de) Verfahren zur Bearbeitung eines Wafers für eine optische Einrichtung
DE102015201833A1 (de) Haltetisch
DE102017222047A1 (de) Sic-waferherstellungsverfahren
DE102017211833B4 (de) Elektrostatischer Einspanntisch, Laserbearbeitungsvorrichtung und Verfahren zum Bearbeiten eines Werkstücks
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102017103737A1 (de) Waferbearbeitungsverfahren
DE102016224035A1 (de) Bearbeitungsverfahren für einen Wafer
DE102007049553A1 (de) Laserbearbeitungsverfahren für Galliumarsenid-wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication