KR20190085059A - 반도체 가공용 점착 테이프 - Google Patents

반도체 가공용 점착 테이프 Download PDF

Info

Publication number
KR20190085059A
KR20190085059A KR1020197017291A KR20197017291A KR20190085059A KR 20190085059 A KR20190085059 A KR 20190085059A KR 1020197017291 A KR1020197017291 A KR 1020197017291A KR 20197017291 A KR20197017291 A KR 20197017291A KR 20190085059 A KR20190085059 A KR 20190085059A
Authority
KR
South Korea
Prior art keywords
layer
sensitive adhesive
pressure
adhesive tape
wafer
Prior art date
Application number
KR1020197017291A
Other languages
English (en)
Other versions
KR102267114B1 (ko
Inventor
도모아키 우치야마
유스케 고토
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190085059A publication Critical patent/KR20190085059A/ko
Application granted granted Critical
Publication of KR102267114B1 publication Critical patent/KR102267114B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/24—Plastics; Metallised plastics based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/241—Polyolefin, e.g.rubber
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/24—Plastics; Metallised plastics based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/241—Polyolefin, e.g.rubber
    • C09J7/243—Ethylene or propylene polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

기재와, 그 기재의 한면에 마련된 점착제층으로 이루어지는 점착 테이프로서, 상기 기재가 복층 구조로 이루어지고, 그 복층 구조의 적어도 1층이 고리모양 올레핀 폴리머를 80질량% 이상 함유하는 층 A이며, 그 층 A와는 별도로, 곧은 사슬모양 저밀도 폴리에틸렌 또는 고밀도 폴리에틸렌을 함유하는 층 B를 가지는 것을 특징으로 하는, 반도체 가공용 점착 테이프.

Description

반도체 가공용 점착 테이프
본 발명은, 반도체 가공용 점착 테이프에 관한 것으로서, 자세하게는 반도체 웨이퍼 가공시에 사용되는 반도체 가공용 점착 테이프에 관한 것이며, 더 자세하게는 반도체 웨이퍼의 이면 연삭에 의해 칩으로 개편화하는 반도체 칩의 제조 방법에 호적하게 이용되는 반도체 가공용 표면 보호 점착 테이프에 관한 것이다.
반도체 웨이퍼(이하, 웨이퍼라고도 한다)의 가공 공정에 있어서, 웨이퍼 표면에 패턴을 형성한 후, 웨이퍼 이면을 소정의 두께까지 연삭·연마하는 이른바 이면 연삭·연마가 행해진다. 그때, 웨이퍼 표면을 보호할 목적으로, 웨이퍼 표면에 표면 보호 점착 테이프를 첩합(貼合)하고, 그 상태에서 웨이퍼 이면이 연삭된다. 표면 보호 점착 테이프로서는, 폴리올레핀 등의 플라스틱 필름상에, 아크릴 폴리머를 주성분으로 하는 점착제층이 마련된 것이 제안되어 있다(예를 들면, 특허 문헌 1 참조).
다른 한편, IC 카드의 보급, USB 메모리로 대표되는 반도체 메모리의 급격한 용량 상승(up)에의 대응, 스마트폰이나 타블렛이라고 하는 소형 디바이스의 보급에 의해, 칩에는 박막화가 더욱 요구되고 있다. 예를 들면, 종래는 두께 200∼350㎛ 정도이었던 칩에 대해, 두께 50∼100㎛, 혹은 그 이하의 두께로의 박막화가 요구되고 있다.
통상, 회로 패턴을 형성한 웨이퍼는 이면 연삭 공정에서 얇게 가공된다. 연삭 후의 박막형상 웨이퍼는, 실리콘과 회로, 보호층의 수축률의 차 및 점착 테이프의 수축에 의해서 웨이퍼의 만곡(이하, 휨이라 함)이 발생하기 쉽다. 칩이 박막화될 수록, 웨이퍼 자체의 강성이 감소하기 때문에, 장치 내에서의 웨이퍼 반송이나 가공이 불가능하게 되는 바와 같은 휨이 발생한다고 하는 문제점이 생길 수 있다.
또, 이면 연삭 후의 웨이퍼는, 마감 두께가 100㎛ 이하로 되면 웨이퍼의 강도가 저하하고, 약간의 충격이나 결점을 기점으로 해서 갈라짐(割)이 발생하여, 수율이 저하할 가능성이 있다. 또, 이면 연삭에서 갈라짐이 발생하지 않더라도, 계속되는 칩 개편화(이하, 다이싱) 공정에서는 다이아몬드 블레이드로 기계적으로 절단되기 때문에, 절단 라인으로부터 발생하는 결손(이하, 치핑)을 기인으로 해서 칩이 갈라져 버리는 일도 있다.
상기와 같은 박막 웨이퍼의 가공에 관해서, 예를 들면 특허 문헌 2에는, 이면 연삭 전에 웨이퍼 회로측으로부터 소정의 위치(칩 분할 예정 위치)에 다이싱에 의해 마감 예정의 웨이퍼 두께보다 크고, 원래의 웨이퍼 두께보다도 작은 깊이의 홈을 형성한 후, 이면 연삭에 의해서 홈의 깊이 이상으로 박막화해서, 이면 연삭과 칩화를 동시에 행하는 웨이퍼의 분할 방법이 제안되어 있다.
또, 상기한 것과 유사한 방법으로서, 예를 들면 특허 문헌 3에는, 칩 분할 예정 위치에 레이저 조사를 행하고, 홈 대신에 웨이퍼 내부에 개질층을 형성하고, 이면 연삭시에 개질층을 기점으로 해서 분할·칩화를 행하는 레이저 가공 방법도 제안되어 있다. 이 방법을 이용하면, 종래와 같은 홈이 존재하지 않기 때문에 칩간 거리를 거의 0으로 할 수 있어, 한 장의 웨이퍼로부터 보다 많은 칩을 얻을 수 있다. 또, 다이아몬드 블레이드에 의한 절단의 충격이 없기 때문에, 치핑도 없애는 것이 가능해진다.
일본공개특허공보 특개2001－240842호 일본공개특허공보 특개평11－40520호 일본공개특허공보 특개2002－192370호
한편, 상기 특허 문헌 3에 기재된 방법에서는, 레이저로 개질층을 형성하고 있기 때문에 칩간 거리가 거의 0이고, 표면 보호 테이프의 변형이나 이면 연삭시의 전단력 등의 외적 요인에 의해서 칩이 어긋나면, 인접하는 칩과 용이하게 접촉해서 그 부분으로부터 크랙(crack)이 발생하기 쉽다고 하는 문제점이 생긴다.
또, 본 발명자들은 예의 검토한 결과, 테이프의 기재(基材)로서 특정 층을 가지는 복층 구조로 이루어지는 기재를 이용한 경우에는, 복층 구조를 구성하는 층끼리의 밀착성이 중요해지고, 이 층간 밀착성이 충분하지 않으면 박리성이 저하하거나, 피착체인 반도체 웨이퍼의 가공중에 층 사이에 박리가 발생해서, 웨이퍼가 파손되거나 하는 것을 알 수 있게 되었다.
그래서, 본 발명은, 상기의 문제점을 해결하여, 반도체 웨이퍼의 가공, 특히 실리콘 웨이퍼 등의 이면 연삭 공정에 있어서, 박막으로 연삭해도, 박리성이 우수하고 또 층간 밀착성이 우수하며, 또한 불량 칩의 발생을 충분히 억제할 수 있는 반도체 가공용 점착 테이프를 제공하는 것을 과제로 한다.
본 발명의 상기 과제는, 이하의 수단에 의해서 해결되었다.
(1)
기재와, 그 기재의 한면에 마련된 점착제층으로 이루어지는 점착 테이프로서, 상기 기재가 복층 구조로 이루어지고, 그 복층 구조의 적어도 1층이 고리모양(環狀) 올레핀 폴리머를 80질량% 이상 함유하는 층 A이며, 그 층 A와는 별도로, 곧은 사슬모양(直鎖狀) 저밀도 폴리에틸렌 또는 고밀도 폴리에틸렌을 함유하는 층 B를 가지는 것을 특징으로 하는, 반도체 가공용 점착 테이프.
(2)
상기 곧은 사슬모양 저밀도 폴리에틸렌의 밀도가 0.95g/㎤ 이하인 것을 특징으로 하는, (1)에 기재된 반도체 가공용 점착 테이프.
(3)
상기 곧은 사슬모양 저밀도 폴리에틸렌의 멜트 플로우 레이트(melt　flow　rate)가 4.0g/10min 이하인 것을 특징으로 하는, (1) 또는 (2)에 기재된 반도체 가공용 점착 테이프.
(4)
상기 곧은 사슬모양 저밀도 폴리에틸렌이, 메탈로센 폴리에틸렌인 것을 특징으로 하는, (1) 내지 (3) 중 어느 한 항에 기재된 반도체 가공용 점착 테이프.
(5)
각 칩의 개편화 예정 영역을 따라 레이저를 조사해서 반도체 웨이퍼 내부에 개질층을 형성한 반도체 웨이퍼, 또는, 각 칩의 개편화 예정 영역을 따라 기계적 수단에 의해 홈을 형성한 반도체 웨이퍼를, 상기 반도체 웨이퍼의 이면 연삭에 의해 칩으로 개편화하는 반도체 칩의 제조에 이용되는 것을 특징으로 하는, (1) 내지 (4) 중 어느 한 항에 기재된 반도체 가공용 점착 테이프.
본 발명의 반도체 가공용 점착 테이프는, 반도체 웨이퍼의 가공, 특히 실리콘 웨이퍼 등의 이면 연삭 공정에 있어서, 박막으로 연삭해도, 박리성이 우수하고, 또 층간 밀착성이 우수하며, 또한 불량 칩의 발생을 충분히 억제할 수 있다.
또, 본 발명의 반도체 가공용 점착 테이프는, 반도체 웨이퍼의 이면 연삭에 의해 칩의 개편화를 행하는 반도체 칩의 제조 방법에 사용함으로써, 박막으로 연삭해도, 박리성이 우수하고, 또 층간 밀착성이 우수하며, 또한 불량 칩의 발생을 충분히 억제할 수 있다.
본 발명의 상기 및 다른 특징과 이점은, 적당히 첨부 도면을 참조해서, 하기의 기재로부터 보다 명확해질 것이다.
도 1은, 본 발명의 반도체 가공용 점착 테이프의 한 형태를 모식적으로 나타내는 개략 단면도이다.
도 2a∼도 2c는, 본 발명의 반도체 가공용 점착 테이프를 사용하는 반도체 웨이퍼의 가공 공정을 설명하는 개략 단면도이다. 도 2a는, 반도체 가공용 점착 테이프로부터 박리 필름을 벗기고, 접착제층을 노출시키는 공정을 나타내고, 도 2b는, 반도체 웨이퍼의 볼록부측에 반도체 가공용 점착 테이프를 첩합한 상태를 나타내고, 도 2c는, 반도체 웨이퍼의 이면을 연삭하는 공정을 나타낸다.
[반도체 가공용 점착 테이프]
본 발명의 반도체 가공용 점착 테이프는, 기재와, 그 기재의 한면에 마련된 점착제층으로 이루어지는 점착 테이프로서, 상기 기재는 복층 구조로 이루어지고, 이 복층 구조의 적어도 1층은, 고리모양 올레핀 폴리머를 80질량% 이상 함유하는 층 A이며, 이 층 A와는 별도로, 곧은 사슬모양 저밀도 폴리에틸렌 또는 고밀도 폴리에틸렌을 함유하는 층 B를 가진다.
본 발명의 반도체 가공용 점착 테이프의 바람직한 형태에 대해서, 이하에 설명한다.
본 발명의 반도체 가공용 점착 테이프(1)는, 도 1에 나타내는 바와 같이, 기재(2) 상에 점착제층(3)이 적층되고, 양층이 일체화된 테이프이다. 또, 반도체 가공용 점착 테이프(1)는, 점착제층(3) 상에, 점착제층(3)을 보호하기 위한 박리 필름(4)을 더 구비하고 있어도 좋다. 본 발명의 반도체 가공용 점착 테이프(1)는, 기재(2), 점착제층(3) 및 박리 필름(4)의 적층체를 롤모양으로 감은 형태로 할 수도 있다.
(기재(2))
본 발명의 반도체 가공용 점착 테이프(1)의 기재(2)는 복층 구조로 이루어진다. 이 복층 구조의 적어도 1층은, 고리모양 올레핀 폴리머(이하, 「COP」라고 칭함.)를 함유하는 층 A이며, 이 층 A와는 별도로, 복층 구조의 적어도 1층으로서, 곧은 사슬모양 저밀도 폴리에틸렌 또는 고밀도 폴리에틸렌을 함유하는 층 B를 가진다.
본 명세서에 있어서, COP는, 고리모양 올레핀의 개환 중합체나 그 수소 부가체, 고리모양 올레핀의 부가 중합체를 의미하며, 고리모양 올레핀 코폴리머(이하, 「COC」라고 칭함.)라 불리는, 고리모양 올레핀과 사슬모양(鎖狀) 올레핀과의 부가 공중합체도 포함한다.
모노머로서의 고리모양 올레핀은, 고리모양의, 알켄 또는 알킨으로서, 개환 중합 또는 부가 중합에 의해 폴리머를 형성가능한 화합물이면 좋다. 탄소수는 4∼12가 바람직하다. 고리모양 올레핀은, 이환식 올레핀을 포함하고 있으면 좋고, 또한 단환식 올레핀 및/또는 삼환 이상의 다환식 올레핀을 포함하고 있어도 좋다. 단환식 올레핀으로서는, 예를 들면, 시클로부텐, 시클로펜텐, 시클로헵텐, 시클로옥텐 등의 탄소수 4∼12의 고리모양 시클로올레핀류 등을 들 수 있다. 이환식 올레핀 또는 삼환 이상의 다환식 올레핀으로서는, 예를 들면, 디시클로펜타디엔；2, 3－디히드로디시클로펜타디엔, 메타노옥타히드로플루오렌, 디메타노옥타히드로나프탈렌, 디메타노시클로펜타디에노나프탈렌, 메타노옥타히드로시클로펜타디에노나프탈렌 등의 유도체；6－에틸－옥타히드로나프탈렌 등의 치환기를 가지는 유도체；시클로펜타디엔과 테트라히드로인덴 등과의 부가물, 시클로펜타디엔의 3∼4량체, 노르보르넨, 및 테트라시클로도데센 등을 들 수 있고, 노르보르넨 및 테트라시클로도데센이 바람직하다.
또, 사슬모양 올레핀은, 사슬모양의, 알켄 또는 알킨으로서, 고리모양 올레핀과의 부가 중합에 의해 폴리머를 형성가능한 화합물이면 좋다. 탄소수는 2∼10이 바람직하고, 2∼8이 보다 바람직하고, 2∼4가 더욱더 바람직하다. 구체적으로는, 에틸렌, 프로필렌, 1－부텐, 이소부텐, 1－펜텐, 3－메틸－1－펜텐, 4－메틸－1－펜텐, 1－헥센, 1－옥텐 등의 탄소수 2∼10의 사슬모양 올레핀류 등을 들 수 있다. 이들 사슬모양 올레핀은, 단독으로 또는 2종 이상 조합해서 사용할 수 있고, 특히 에틸렌이 바람직하다.
상기 층 A중, COP의 함유량은 80질량% 이상이고, 90질량% 이상이 바람직하다. 상한값에 특별히 제한은 없고, 100질량% 이하이다. 또한, COP가 COC인 경우에는, COP의 함유량이란 COC의 함유량이다.
상기 COP로서는, 구체적으로는, 어느 것이나 상품명으로, 닛폰(日本) 제온사제의 「ZEONOR」 및 폴리플라스틱사제의 「Topas」등을 들 수 있다.
COP 중, 고리모양 올레핀의 단독 중합체는 비정질 수지이며, 딱딱하고 무른 성질을 가지고, 시트나 필름을 성형할 때에도 고온 처리가 필요하다.
한편, COC는 고리모양 올레핀과 에틸렌과의 공중합체이기 때문에, 유연성과 연성(延性)을 가진다. 또, 중합비(함유량비)를 조정함으로써, 여러 가지 특성을 가지는 COC가 얻어진다.
COC의 구성 성분 중, 에틸렌 성분 함유량은 30∼40질량%가 바람직하고, 35∼40질량%가 보다 바람직하다. 에틸렌 성분 함유량이 너무 적으면, 기재가 매우 무르고, 반도체 가공용 점착 테이프가 파단할 우려가 있다. 또, 에틸렌 성분 함유량이 너무 많으면, 에틸렌 성분의 성질이 강해져, 충분한 강성이 얻어지지 않을 우려가 있다.
상기 기재(2)는, COP를 함유하는 층 A와는 별도(別) 층으로서, 층 A와의 밀착성이 양호한, 곧은 사슬모양 저밀도 폴리에틸렌(이하, 「LLDPE」라고 칭함.) 또는 고밀도 폴리에틸렌(이하, 「HDPE」라고 칭함.)을 함유하는 층 B를 가진다. 또한, 저밀도 폴리에틸렌(이하, 「LDPE」라고 칭함.)은, 층 A와의 충분한 층간 밀착성을 얻을 수 없다는 점으로부터, 바람직하지 않다. 층간 밀착성이 불충분하면, 박리성이 불충분하게 되거나, 피착체인 반도체 웨이퍼의 가공중에 층 사이에서 박리가 발생하고, 웨이퍼가 파손될 가능성이 있다.
LLDPE 및 HDPE는 에틸렌과 α－올레핀과의 공중합체이더라도 좋다. α－올레핀으로서는, 탄소수가 3∼10의 범위에 있는 것이 바람직하고, 프로필렌, 부텐－1, 펜텐－1, 헥센－1, 4－메틸펜텐－1, 헵텐－1, 옥텐－1 등을 들 수 있다.
LLDPE 및 HDPE가 에틸렌과 α－올레핀과의 공중합체인 경우, 공중합체의 전구성 성분 중, 에틸렌 성분의 함유량은 95∼99질량%가 바람직하고 96∼98질량%가 보다 바람직하다.
상기 층 B 중, LLDPE 및 HDPE의 함유량은 50질량% 이상이 바람직하고, 80질량% 이상이 보다 바람직하다. 상한값에 특별히 제한은 없고, 100질량% 이하이다. 또한, LLDPE 및 HDPE가 에틸렌과 α－올레핀과의 공중합체인 경우에는, LLDPE 및 HDPE의 함유량이란, 에틸렌과 α－올레핀과의 공중합체의 함유량이다.
LLDPE의 밀도는, 0.95g/㎤ 이하가 바람직하고, 0.94g/㎤ 이하가 보다 바람직하고, 0.93g/㎤ 이하가 더욱더 바람직하다. 하한값은, 0.89g/㎤ 이상이 실제적이다.
LLDPE의 멜트 플로우 레이트(MFR)는, 4.0g/10min 이하가 바람직하고, 2.0g/10min 이하가 보다 바람직하고, 1.0g/10min 이하가 더욱더 바람직하다. 하한값은, 0.5g/10min 이상이 실제적이다.
또, HDPE의 밀도는, 0.97g/㎤ 이하가 바람직하고, 0.96g/㎤ 이하가 보다 바람직하다. 하한값은, 0.5g/㎤ 이상이 실제적이다.
HDPE의 MFR(melt　flow　rate)은, 6.0g/10min 이하가 바람직하고, 5.0g/10min 이하가 보다 바람직하다. 하한값은, 0.5g/10min 이상이 실제적이다.
MFR은 온도 190℃, 하중 21.18N에서의 값이고, 밀도 및 MFR은, 실시예에 기재된 방법에 의해 측정할 수 있다.
LLDPE로서는, COC를 함유하는 층 A와의 밀착성의 관점으로부터, 그 중에서도 메탈로센 폴리에틸렌이 바람직하다.
본 명세서에 있어서 「메탈로센 폴리에틸렌」이란, 메탈로센 촉매를 이용해서 얻어지는 에틸렌계 폴리올레핀(이하, 「메탈로센 촉매 에틸렌계 폴리올레핀」이라고 하는 경우가 있다.)을 의미하고, 에틸렌, 또는, 에틸렌과 α－올레핀의 혼합 단량체를, 메탈로센 촉매의 존재하에 중합시키는 것에 의해 얻어진다. 따라서, 메탈로센 촉매를 이용해서 얻어지는 에틸렌계 폴리올레핀은, 메탈로센 촉매의 존재하에서 중합 반응을 행해서 얻어지는 폴리에틸렌, 및, 에틸렌과 α－올레핀과의 공중합체를 포함한다.
메탈로센 촉매는, 메탈로센, 즉, 치환 또는 미치환의 시클로펜타디에닐 고리 2개와 각종 천이(遷移) 금속으로 구성되어 있는 착체로 이루어지는 천이 금속 성분과, 유기 알루미늄 성분, 특히 알루미녹산으로 이루어지는 촉매의 총칭이다. 천이 금속 성분으로서는, 주기율표 제Ⅳb족, 제Ⅴb족 또는 제Ⅵb족의 금속, 특히 지르코늄 또는 하프늄을 들 수 있다. 촉매중의 천이 금속 성분으로서는, 일반적으로 하기 식
(Cp)2MR2
(식 중, Cp는 치환 또는 미치환의 시클로펜타디에닐 고리이고, M은 천이 금속이고, R은 할로겐 원자 또는 알킬기이다.)으로 표시되는 것이 일반적으로 사용되고 있다.
알루미녹산으로서는, 유기 알루미늄 화합물을 물과 반응시키는 것에 의해 얻어진 것이고, 선모양 알루미녹산 및 고리모양 알루미녹산이 있다. 이들 알루미녹산은, 단독으로도, 다른 유기 알루미늄과의 조합으로도 사용할 수 있다.
메탈로센 촉매를 이용하는 에틸렌 또는 에틸렌과 α－올레핀과의 중합법은, 다수의 공보로 공지이며, 상기 메탈로센 촉매의 존재하에서, 유기 용제중, 액상 단량체중 또는 기상법으로의 중합에 의해 합성되지만, 이들 공지의 어느 방법에 의한 것이라도, 상기 조건을 만족시키는 것은 본 발명의 목적으로 사용할 수 있다.
에틸렌과 α－올레핀과의 공중합체인 경우, 구체적인 α－올레핀 및 공중합체의 전(全)구성 성분중의 에틸렌 성분의 함유량으로서는, 상기 LLDPE에 있어서의 에틸렌과 α－올레핀과의 공중합체에 있어서의 기재를 바람직하게 적용할 수 있다.
메탈로센 촉매 에틸렌계 폴리올레핀은, 분자량 분포가 좁은 것이 특징이고, 본 발명에 있어서는, 분자량 분포의 지표인 다분산도(多分散度)(질량 평균 분자량 Mw/수평균 분자량 Mn)가 바람직하게는 4.0 이하, 보다 바람직하게는 3.5 이하, 더욱더 바람직하게는 3.2 이하인 것이 사용된다. 또한, 성형성을 개선할 목적으로, 중합시 또는 그 후의 공정에서 비교적 긴사슬(長鎖)의 분기를 도입한 것도 호적하게 사용된다. 또, 메탈로센 촉매 에틸렌계 폴리올레핀은, 통상, 밀도는 0.89∼0.95g/㎤이고, 바람직하게는 0.91∼0.93g/㎤ 정도이고, MFR은 0.1∼10g/10분이고, 바람직하게는 0.3∼5g/10분 정도이다.
층 B중에 메탈로센 촉매 에틸렌계 폴리올레핀이 존재하는 것은, 이하의 방법으로 확인할 수 있다. 즉, 층 B를 두께 100㎛로 유리로 절단해서 시료로 하고, 주사 전자현미경 SEM에 부설해서, 생긴 형광 X선을 에너지 분배하는 분석기로 측정하고, Zr(지르코늄) 또는 Hf(하프늄)의 에너지에 상당하는 피크의 존재를 확인한다.
메탈로센 촉매 에틸렌계 폴리올레핀은, 합성품을 사용할 수 있지만, 시판품 중에서 선택해서 사용할 수도 있다. 시판품으로서는, 우베 마루젠(宇部丸善) 폴리에틸렌사제의 유메리트(등록상표), 스미토모 카가쿠(住友化學) 주식회사제의 에쿠세렌(등록상표), 닛폰 폴리에틸렌 주식회사제의 하모렉스(등록상표) 및 카넬(등록상표) 등이 있다.
상기 LLDPE 및 HDPE는 유연하기 때문에, 웨이퍼 연삭시의 쿠션성이 양호하다. 또, 내열성의 관점으로부터, 수지의 융점은 60℃ 이상이 바람직하다.
각각의 수지는, 단독으로 기재(2)를 구성하는 층으로서 사용해도 좋고, 수지끼리를 조합해서 블렌드하여 이용해도 좋다. 또, 기재(2)를 구성하는 층은, 상기 수지 이외에, 착색제, 산화 방지제, 대전 방지제 등의 첨가물을, 필요에 따라서 물성에 영향이 생기지 않는 범위에서 함유하고 있어도 좋다.
상기 기재(2)의 두께는, 특별히 한정되는 것은 아니지만, 50∼200㎛가 바람직하고, 80∼180㎛가 보다 바람직하다.
상기 층 A의 두께는, 강성의 점으로부터, 20∼100㎛가 바람직하고, 30∼60㎛가 보다 바람직하다. 또, 상기 층 B의 두께는, 유연성의 점으로부터, 10∼100㎛가 바람직하고, 20∼80㎛가 보다 바람직하다.
기재(2)가, 2층 이상의 층 A, 2층 이상의 층 B를 가지는 경우는, 「층 A의 두께」, 「층 B의 두께」는, 각 층의 합계 두께를 의미한다.
기재(2)의 층 구성으로서는, 층 A 및 층 B를 적어도 1층씩 포함하는 복층 구조인 한 특별히 한정되는 것은 아니지만, 층 A와 층 B가 인접해서 적층된 층 구성이 바람직하고, 층 B1/층 A/층 B2가 이 순으로 적층된 3층 이상의 층 구성이 보다 바람직하고, 층 B1/층 A/층 B2가 이 순으로 적층된 3층 구성이 더욱더 바람직하다. 여기서, 층 B1 및 층 B2는, 상기 층 B를 의미하고, 서로 동일한 층이라도 좋고, 다른 층이라도 좋다.
기재(2)의 점착제층(3)이 마련되는 측의 표면에는, 점착제층(3)과의 밀착성을 향상시키기 위해서, 코로나 처리나 프라이머층을 마련하는 등의 처리를 적당히 실시해도 좋다.
상기 기재(2)의 제조 방법은 특별히 한정되지 않는다. 압출·인플레이션·캐스트 등의 정보에 의해 제작할 수 있다. 또, 독립적으로 제막(製膜)한 필름과 다른 필름을 접착제 등으로 첩합해서 기재(2)로 할 수도 있다.
(점착제층(3))
본 발명의 반도체 가공용 점착 테이프(1)의 점착제층(3)은, 점착제를 함유하는 층이면 좋고, 예를 들면, 점착제 조성물을 이용해서 형성된다. 이 점착제 조성물은, 특별히 제한되지 않고, 통상의 아크릴, 고무, 실리콘 등의 점착제를 함유하는 조성물을 들 수 있다. 내후성이나 가격 등의 점으로부터, 아크릴 점착제가 호적하게 이용된다.
아크릴 점착제로서는, (메타)아크릴산 에스테르를 구성 성분으로서 가지는 공중합체(이하, 「(메타)아크릴산 에스테르 공중합체」라고 칭함.)를 들 수 있다. 또, (메타)아크릴산 에스테르 공중합체 이외에, 후술하는 경화제를 함유하고 있어도 좋다.
또, 본 발명에 있어서는 (메타)아크릴계 단량체는, 아크릴계 단량체와 메타크릴계 단량체의 양자를 포함하는 것으로 한다.
상기 (메타)아크릴산 에스테르 공중합체의 구성 성분인 (메타)아크릴산 에스테르로서는, 예를 들면, 메틸, 에틸, n－프로필, 이소프로필, n－부틸, t－부틸, 이소부틸, 아밀, 이소아밀, 헥실, 헵틸, 시클로헥실, 2－에틸헥실, 옥틸, 이소옥틸, 노닐, 이소노닐, 데실, 이소데실, 운데실, 라우릴, 트리데실, 테트라데실, 스테아릴, 옥타데실, 및 도데실 등의 탄소수 30 이하, 바람직하게는 탄소수 4∼18의 곧은 사슬 또는 분기의 알킬기를 가지는 알킬 아크릴레이트 또는 알킬 메타크릴레이트를 들 수 있다. 이들 알킬 (메타)아크릴레이트는 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
(메타)아크릴계 공중합체의 구성 성분 중, 상기 (메타)아크릴산 에스테르 성분의 함유량은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95∼99.9질량%가 보다 바람직하다.
상기 (메타)아크릴산 에스테르 공중합체는, 상기 (메타)아크릴산 에스테르 이외의 구성 성분을 포함하고 있어도 좋다.
그 밖의 구성 성분으로서는, 예를 들면, (메타)아크릴산, 카르복시에틸 (메타)아크릴레이트, 카르복시펜틸 (메타)아크릴레이트, 이타콘산, 말레인산, 푸말산, 및 크로톤산 등의 카르복실기함유 모노머, 무수 말레산이나 무수 이타콘산 등의 산무수물 모노머, 히드록시알킬 (메타)아크릴레이트(바람직하게는, 상기 알킬 (메타)아크릴레이트가 히드록시기로 치환된 것) 등의 히드록실기 함유 모노머, 스티렌 설폰산, 알릴 설폰산, 2－(메타)아크릴아미드－2－메틸프로판 설폰산, (메타)아크릴아미드프로판 설폰산, 술포프로필 (메타)아크릴레이트 및 (메타)아크릴로일옥시나프탈렌 설폰산 등의 설폰산기 함유 모노머, 2－히드록시에틸아크릴로일 포스페이트 등의 인산기 함유 모노머, (메타)아크릴아미드, (메타)아크릴산 N－히드록시메틸아미드, (메타)아크릴산 알킬아미노알킬에스테르(예를 들면, 디메틸아미노에틸 메타크릴레이트, t－부틸아미노에틸 메타크릴레이트 등), N－비닐 피롤리돈, 아크릴로일 모르포린, 초산 비닐, 스티렌, 아크릴로니트릴 등을 들 수 있다. 이들 구성 성분은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
점착제층(3)의 고형 성분 중, (메타)아크릴계 공중합체의 함유량(후술하는 경화제 내지는 광중합성 화합물과 반응하기 전의 상태로 환산한 함유량)은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95∼99.9질량%가 보다 바람직하다.
경화제로서는, 일본공개특허공보 특개2007－146104호에 기재된 경화제를 사용할 수 있다. 예를 들면, 1, 3－비스(N, N－디글리시딜아미노메틸) 시클로헥산, 1, 3－비스(N, N－디글리시딜아미노메틸) 톨루엔, 1, 3－비스(N, N－디글리시딜아미노메틸) 벤젠, N, N, N, N＇－테트라글리시딜－m－크실렌 디아민 등의 분자중에 2개 이상의 에폭시기를 가지는 에폭시 화합물, 2, 4－톨릴렌 디이소시아네이트, 2, 6－톨릴렌 디이소시아네이트, 1, 3－크실릴렌 디이소시아네이트, 1, 4－크실렌 디이소시아네이트, 디페닐메탄－4, 4＇－디이소시아네이트 등의 분자중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트계 화합물, 테트라메틸올－트리－β－아지리디닐 프로피오네이트, 트리메틸올－트리－β－아지리디닐 프로피오네이트, 트리메틸올프로판－트리－β－아지리디닐 프로피오네이트, 트리메틸올프로판－트리－β－(2－메틸아지리딘) 프로피오네이트 등의 분자중에 2개 이상의 아지리디닐기를 가지는 아지리딘계 화합물 등을 들 수 있다. 경화제의 함유량은, 원하는 점착력에 따라 조정하면 좋고, 상기 (메타)아크릴산 에스테르 공중합체 100질량부에 대해서, 0.01∼10질량부가 바람직하고, 0.1∼5질량부가 보다 바람직하다.
점착제층(3)은, 상기 점착제 외에, 광중합성 화합물과 광중합 개시제를 함유하는, 방사선 경화형 점착제로 구성되는 것도 바람직하다. 점착제와 광중합성 화합물과 광중합 개시제를 함유함으로써, 방사선(바람직하게는 자외선)을 조사하는 것에 의해 경화하고, 점착제층(3)의 점착력을 저하시킬 수 있다. 이와 같은 광중합성 화합물로서는, 예를 들어 일본공개특허공보 특개소60－196956호 및 특개소6－223139호에 기재되어 있는, 광 조사에 의해서 삼차원 망형상화(網狀化)할 수 있는 분자내에 광중합성 탄소－탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이나 그들을 중합한 올리고머를 사용할 수 있다.
상기 광중합성 화합물은, 구체적으로는, 트리메틸올프로판 트리(메타)아크릴레이트, 펜타에리스리톨 디(메타)아크릴레이트, 펜타에리스리톨 트리(메타)아크릴레이트, 펜타에리스리톨 테트라(메타)아크릴레이트, 디펜타에리스리톨 모노히드록시 펜타(메타)아크릴레이트, 디펜타에리스리톨 헥사(메타)아크릴레이트, 네오펜틸 글리콜 디(메타)아크릴레이트 혹은 1, 4－부틸렌글리콜 디(메타)아크릴레이트, 1, 6－헥산디올 디(메타)아크릴레이트, (폴리)에틸렌글리콜 디(메타)아크릴레이트, (폴리)프로필렌글리콜 디(메타)아크릴레이트, 에폭시 (메타)아크릴레이트(에폭시 화합물의 (메타)아크릴산 부가체), 폴리에스테르 (메타)아크릴레이트(폴리에스테르의 (메타)아크릴산 부가체), 및 우레탄 (메타)아크릴레이트(우레탄의 (메타)아크릴산 부가체) 등이 이용된다.
상기 광중합 개시제로서는, 일본공개특허공보 특개2007－146104호 또는 특개2004－186429호에 기재된 광중합 개시제를 사용할 수 있다. 구체적으로는, 이소프로필 벤조인에테르, 이소부틸 벤조인에테르, 벤조페논, 미힐러케톤(Michler's ketone), 클로로티옥산톤, 벤질메틸케탈, α－히드록시시클로헥실 페닐케톤, 2－히드록시메틸페닐 프로판 등을 사용할 수 있다.
상기 방사선 경화형 점착제로서는, 상기 (메타)아크릴산 에스테르 공중합체와, 분자내에 방사선 중합성 탄소－탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물과의 조합 외에도, (메타)아크릴산 에스테르를 구성 성분으로서 가지는 공중합체로서, 이 공중합체를 구성하는 반복 단위가 방사선 중합성 탄소－탄소 이중 결합을 가지는 (메타)아크릴계 공중합체(이하, 「방사선 중합성 (메타)아크릴계 공중합체」라고 칭함. )를 이용하는 것도 바람직하다.
방사선 중합성 (메타)아크릴계 공중합체는, 공중합체의 분자중에, 방사선, 특히 자외선 조사로 중합 반응하는 것이 가능한 반응성 기를 가지는 공중합체이다.
이와 같은 반응성 기란, 에틸렌성 불포화기 즉, 탄소－탄소 이중 결합(에틸렌성 불포화 결합)을 가지는 기이고, 비닐기, 알릴기, 스티릴기, (메타)아크릴로 일 옥시기, (메타)아크릴로일 아미노기 등을 들 수 있다.
상기의 방사선 중합성 (메타)아크릴계 공중합체는, 특별히 제한은 없고, 예를 들면, 관능기 a를 가지는 (메타)아크릴계 공중합체와, 그 관능기 a와 반응할 수 있는 관능기 b 및 방사선 중합성 탄소－탄소 이중 결합을 가지는 화합물(이하, 「관능기 b를 가지는 방사선 중합성 화합물」이라고 칭함.)을 반응시켜 얻은 (메타)아크릴계 공중합체를 들 수 있다.
상기의 탄소－탄소 이중 결합을 가지는 (메타)아크릴계 공중합체로서는, 예를 들면, 일본공개특허공보 특개2014－192204호의 단락 번호[0036]∼[0055]에 기재된 것과 마찬가지의 재료를 들 수 있다.
상기의 관능기 b를 가지는 방사선 중합성 화합물에 있어서, 관능기 b는, 카르복실기, 수산기, 아미노기, 고리모양 산 무수기, 에폭시기, 이소시아네이트기 등을 들 수 있다. 구체적인 관능기 b를 가지는 방사선 중합성 화합물로서는, 예를 들면, 아크릴산, 메타크릴산, 계피산, 이타콘산, 푸말산, 프탈산, 2－히드록시알킬 아크릴레이트류, 2－히드록시알킬 메타크릴레이트류, 글리콜 모노아크릴레이트류, 글리콜 모노메타크릴레이트류, N－메틸올 아크릴아미드, N－메틸올 메타크릴아미드, 알릴 알콜, N－알킬아미노에틸 아크릴레이트류, N－알킬아미노에틸 메타크릴레이트류, 아크릴 아미드류, 메타크릴 아미드류, 무수 말레인산, 무수 이타콘산, 무수 푸말산, 무수 프탈산, 글리시딜 아크릴레이트, 글리시딜 메타크릴레이트, 알릴 글리시딜에테르, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카르복실기 및 방사선 중합성 탄소－탄소 이중 결합을 가지는 단량체로 우레탄화한 것 등을 열거할 수 있다.
상기의 관능기 a를 가지는 (메타)아크릴계 공중합체와, 상기의 관능기 b를 가지는 방사선 중합성 화합물과의 반응에 있어서, 미반응의 관능기를 남기는 것에 의해, 산가 및 수산기가 등을, 적당히 설정할 수 있다.
상기의 방사선 중합성 (메타)아크릴계 공중합체는, 각종 용제중에서 용액 중합하는 것에 의해 얻을 수 있다. 용액 중합으로 행하는 경우의 유기 용제로서는, 케톤계, 에스테르계, 알콜계, 방향족계의 것을 사용할 수 있다. 일반적으로 아크릴계 중합체의 양용매(good solvent)로, 끓는점 60∼120℃의 용제를 사용하는 것이 바람직하다. 예를 들면, 톨루엔, 초산 에틸, 이소프로필 알콜, 벤젠, 메틸셀로솔브, 에틸셀로솔브, 아세톤, 메틸에틸케톤 등을 사용할 수 있다. 중합 개시제로서는, α,α＇－아조비스 이소부틸니트릴 등의 아조비스계, 벤조일 퍼옥시드 등의 유기 과산화물계 등의 래디컬 발생제를 이용할 수 있다. 이때, 필요에 따라서 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절하는 것에 의해, 원하는 분자량의 공중합체를 얻을 수 있다. 또한, 합성 방법은, 용액 중합에 한정되는 것은 아니고, 덩어리모양(塊狀) 중합, 현탁 중합 등 다른 방법이라도 지장없다.
그 밖에, 점착제층(3)을 구성하는 점착제 조성물은, 필요에 따라서 이형제, 점착 부여제, 점착 조정제, 계면활성제 등, 혹은 그 밖의 개질제 등을 함유해도 좋다. 또, 무기 화합물 필러를 함유해도 좋다.
점착제층(3)은, 점착제 조성물을 박리 필름(4) 상에 도포, 건조시켜 기재(2)에 전사함으로써 형성할 수 있다. 본 발명에 있어서 점착제층(3)의 두께는, 10∼60㎛가 바람직하고, 20∼50㎛가 보다 바람직하다. 너무 두꺼우면, 반도체 웨이퍼(5)(도 2 참조) 표면에의 과도한 밀착, 반도체 웨이퍼(5) 표면의 볼록부(51)(도 2 참조)에의 매립에 의해서, 반도체 가공용 점착 테이프(1)의 박리 후에, 반도체 웨이퍼(5) 표면에의 점착물질 잔존(糊殘)이 발생할 우려가 있다. 상기 상한값 이하로 하는 것에 의해, 점착제의 과잉 밀착을 억제할 수 있다. 너무 얇으면, 반도체 웨이퍼(5) 표면의 볼록부(51)에 점착제층(3)이 추종할 수 없고, 실리콘의 연삭 부스러기(屑)를 포함하는 연삭수가 반도체 가공용 점착 테이프(1)와 반도체 웨이퍼(5)와의 틈새로부터 비집고들어가 반도체 웨이퍼(5)의 회로면을 오염시키는, 이른바 씨페이지(seepage) 등의 요인으로 될 우려가 있다.
(박리 필름(4))
박리 필름(4)은, 세퍼레이터나 박리층, 박리 라이너라고도 불리며, 방사선 경화형 점착제층을 보호할 목적을 위해, 또 방사선 경화형 점착제층을 평활하게 할 목적을 위해, 필요에 따라서 마련된다. 박리 필름(4)의 구성 재료로서는, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트 등의 합성 수지 필름이나 종이 등을 들 수 있다. 박리 필름(4)의 표면에는 점착제층(3)으로부터의 박리성을 높이기 위해, 필요에 따라서 실리콘 처리, 긴사슬 알킬 처리, 불소 처리 등의 박리 처리가 실시되어 있어도 좋다. 또, 필요에 따라서, 점착제층(3)의 환경 자외선에 의한 반응을 방지하기 위해, 자외선 방지 처리가 실시되어 있어도 좋다. 박리 필름(4)의 두께는, 통상 10∼50㎛이고, 바람직하게는 25∼38㎛이다.
[반도체 디바이스의 제조 방법]
본 발명의 반도체 가공용 점착 테이프는, 각 칩의 개편화 예정 영역을 따라 레이저를 조사해서 반도체 웨이퍼 내부에 개질층을 형성한 반도체 웨이퍼(이하, 「반도체 웨이퍼 A」라고 칭함.), 또는, 각 칩의 개편화 예정 영역을 따라 기계적 수단에 의해 홈을 형성한 반도체 웨이퍼(이하, 「반도체 웨이퍼 B」라고 칭함.)를, 상기 반도체 웨이퍼의 이면 연삭에 의해 칩으로 개편화(분할)하는 반도체 칩의 제조에, 바람직하게 이용된다.
여기서, 「반도체 웨이퍼의 이면」이란, 반도체 웨이퍼가 그 표면에 반도체소자의 회로 등이 형성된 패턴면에 대해서, 반대측에 위치하는 면을 의미한다. 패턴면이란, 구체적으로는, 반도체 웨이퍼 A에 있어서의 개질층 형성면, 반도체 웨이퍼 B에 있어서의 홈 형성면이다.
「각 칩의 개편화 예정 영역」이란, 웨이퍼의 스크라이브 라인을 의미한다.
또, 「칩으로 개편화」란, 반도체 웨이퍼로부터 반도체 칩이 개편화된 상태를 의미하고, 개편화된 반도체 칩이 본 발명의 반도체 가공용 점착 테이프 상에 첩합되어 있는 상태를 포함한다.
반도체 웨이퍼 A는, 각 칩의 개편화 예정 영역을 따라 레이저를 조사해서 반도체 웨이퍼 내부에 개질층을 형성한 반도체 웨이퍼이다. 레이저 조사에 의해, 반도체 웨이퍼(5)에 두께 TA의 개질층을 형성해 둠으로써, 그 후의 반도체 웨이퍼의 이면 연삭 가공시에, 반도체 웨이퍼(5)가 상기 두께 TA와 동일하거나 상기 두께 TA보다도 얇게 되도록 연삭함으로써, 반도체 웨이퍼(5)의 박막화와 반도체 칩으로의 개편화를 동시에 행할 수 있다. 두께 TA는, 이면 연삭 전의 반도체 웨이퍼의 두께보다도 작은 한 특별히 제한은 없지만, 웨이퍼의 최종 두께보다 20∼30㎛ 정도 큰 것이 실제적이다.
이 방식은, 스텔스(Stealth) 다이싱과 선(先) 다이싱을 합친 방식으로, 협스크라이브폭 대응 칩 개편화 방식이라고도 불린다. 이 방식에 의하면, 웨이퍼 이면 연삭 가공중에 응력으로 실리콘(반도체 웨이퍼)의 개질층이 벽개(劈開)해서 개편화하기 때문에, 커프폭이 제로이며, 칩수율은 높고, 항절 강도도 향상한다.
반도체 웨이퍼 B는, 각 칩의 개편화 예정 영역을 따라 기계적 수단에 의해 홈을 형성한 반도체 웨이퍼이다. 기계적 수단(예를 들면, 다이싱 블레이드)에 의해, 반도체 웨이퍼(5)에 두께 TB의 홈을 형성해 둠으로써, 그 후의 반도체 웨이퍼의 이면 연삭 가공시에, 반도체 웨이퍼(5)가 상기 두께 TB와 동일하거나 상기 두께 TB보다도 얇게 되도록 연삭함으로써, 반도체 웨이퍼(5)의 박막화와 반도체 칩으로의 개편화를 동시에 행할 수 있다. 두께 TB는, 이면 연삭 전의 반도체 웨이퍼의 두께보다도 작은 한 특별히 제한은 없지만, 웨이퍼의 최종 두께보다 20∼30㎛ 정도 큰 것이 실제적이다.
이 방식은, DBG(선다이싱) 방식이라 불린다. 이 방식에 의하면, 칩끼리의 간격인 커프(스크라이브 라인, 스트리트라고도 한다) 폭의 협소화에 한계가 있지만, 칩의 항절 강도가 상승하여, 칩의 파손을 억제하는 것이 가능하다.
본 발명의 반도체 가공용 점착 테이프를 사용하는 상기 반도체 칩의 제조 방법(반도체 웨이퍼의 가공 방법)을, 도 2를 참조해서 설명한다.
본 발명의 반도체 가공용 점착 테이프(1)는, 점착제층(3) 상에 박리 필름(4)을 가지는 경우는, 박리 필름(4)을 벗겨서 접착제층(3)을 노출시키고, 기재(2), 점착제층(3)이 적층된 반도체 가공용 점착 테이프(1)를 사용한다(도 2a 참조). 본 발명의 반도체 가공용 점착 테이프(1)는 반도체 웨이퍼(5)에, 반도체 웨이퍼(5)의 볼록부(51)와 점착제층(3)이 접하도록 첩합하고, 볼록부(51)가 본 발명의 반도체 가공용 점착 테이프(1)로 피복된 반도체 웨이퍼(5)를 얻는다(도 2b 참조). 여기서, 볼록부(51)란, 반도체 웨이퍼에 있어서, 개편화되었을 때에 반도체 칩을 구성할 수 있는 부분을 의미하고, 통상, 반도체 소자의 회로 등이 형성된 패턴면을 가진다.
이 반도체 웨이퍼(5)의 이면을 연마기(7)에 의해 연삭함으로써 반도체 웨이퍼(5)를 박막화하고(도 2c 참조), 최종적으로, 패턴면을 가지는 반도체 칩으로 개편화된다.
개편화된 반도체 칩은, 척 테이블 상에 흡착한 상태에서의 박리 테이프에 의한 박리 등의 상법(常法)에 의해, 본 발명의 반도체 가공용 점착 테이프(1)로부터 픽업된다. 이 때, 점착제층(3)이 자외선 경화형인 경우에는, 자외선 조사에 의해 점착제층(3)의 점착력을 저하시킴으로써, 개편화된 반도체 칩으로부터 점착제층(3)을 용이하게 박리하는 것이 가능해진다.
[실시예]
이하, 본 발명을 실시예에 기초하여 더욱더 상세하게 설명하겠지만, 본 발명은 이들에 한정되는 것은 아니다.
또한, 이하에서 사용하는 수지의 밀도는, JIS　K7112에 의해, 또, 수지의 MFR은, JIS　K7210에 의해, 온도 190℃, 하중 21.18N에서의 값을, 각각 측정했다.
＜실시예 1＞
1.점착제 조성물의 조제
아크릴레이트 모노머로서 2－에틸헥실 아크릴레이트를 80질량부, 관능기를 갖는 아크릴레이트 모노머로서 2－히드록시에틸 아크릴레이트를 20질량부, 메틸 메타크릴레이트 1질량부를 구성 성분으로 하는 (메타)아크릴 공중합체에 대해, 분자중에 자외선 중합성 탄소－탄소 이중 결합과, 수산기에 반응하는 이소시아네이트기를 가지는 2－이소시아나토에틸 메타크릴레이트를 3질량부 반응시켜, 자외선 중합성 탄소－탄소 이중 결합을 가지는 (메타)아크릴계 공중합체를 얻었다. 이 공중합체 100질량부에 대해, 가교제로서 이소시아네이트 화합물(닛폰 폴리우레탄 코교(工業)사제, 상품명：콜로네이트 L) 0.9질량부와, 광중합 개시제(BASF사제, 상품명：이르가큐아 184) 5.0질량부를 혼합해서, 자외선 경화형의 점착제 조성물을 얻었다.
2.기재의 제작
압출법으로 제작한, LLDPE(곧은 사슬모양 저밀도 폴리에틸렌, 메탈로센 촉매 중합체) 25㎛, COP(고리모양 올레핀 폴리머) 50㎛, LLDPE 25㎛가 이 순으로 적층된, 총두께 100㎛의 기재를 얻었다. 여기서, COP의 에틸렌 함유량은 30질량%, MFR은 0.8g/10min이었다. 또, LLDPE의 MFR은 2.5g/10min, 밀도는 0.925g/㎤였다.
3. 반도체 가공용 점착 테이프의 제작
이형(離型) 처리가 실시된 PET 필름(두께 25㎛) 상에, 상기 점착제 조성물을 건조 후의 두께가 30㎛로 되도록 도공하고, 건조시켜 용제인 초산 에틸을 증발시킨 후에, 기재와 첩합해서 점착제를 기재 측에 전사하고, 실시예 1에 관계된 반도체 가공용 점착 테이프를 얻었다. 이 반도체 가공용 점착 테이프(1)는, 도 1에 나타내는 바와 같이, 기재 필름(2), 점착제층(3), 박리 필름(4)이 이 순으로 적층된 구조를 가진다. 또, 기재 필름(2)은, 점착제층(3)측으로부터 순서대로, 층 B1, 층 A, 층 B2가 이 순으로 적층된 구조를 가진다.
＜실시예 2＞
LLDPE를, MFR이 4g/10min의 LLDPE(메탈로센 촉매 중합체)로 변경한 것 이외는 실시예 1과 마찬가지 방법으로, 실시예 2에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜실시예 3＞
기재의 두께를, LLDPE 35㎛, COP 80㎛, LLDPE 35㎛의 총두께 150㎛로 변경한 것 이외는 실시예 2와 마찬가지 방법으로, 실시예 3에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜실시예 4＞
LLDPE를, MFR은 7.0g/10min, 밀도는 0.964g/㎤의 HDPE로 변경하고, COP를, 에틸렌 함유량은 35질량%, MFR은 2.0g/10min의 COP로 변경한 것 이외는 실시예 1과 마찬가지 방법으로, 실시예 4에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜실시예 5＞
LLDPE를, MFR이 2.0g/10min, 밀도는 0.918g/㎤의 LLDPE(메탈로센 촉매 중합체)로 변경한 것 이외는 실시예 1과 마찬가지 방법으로, 실시예 5에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜실시예 6＞
LLDPE를, MFR이 4.0g/10min, 밀도는 0.944g/㎤의 LLDPE로 변경하고, 기재의 두께를, LLDPE 16㎛, COP 48㎛, LLDPE 16㎛의 총 두께 80㎛로 변경한 것 이외는 실시예 1과 마찬가지 방법으로, 실시예 6에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜비교예 1＞
LLDPE를, MFR은 3.1g/10min, 밀도는 0.925g/㎤의 LDPE로 변경한 것 이외는 실시예 1과 마찬가지 방법으로, 비교예 1에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜비교예 2＞
COP를, 에틸렌 함유량은 35질량%, MFR은 2.0g/10min의 COP로 변경한 것 이외는 비교예 1과 마찬가지 방법으로, 비교예 2에 관계된 반도체 가공용 점착 테이프를 얻었다.
＜비교예 3＞
LLDPE를, MFR은 2.5g/10min, 밀도는 0.928g/㎤의 에틸렌 초산 비닐 공중합체로 변경한 것 이외는 비교예 1과 마찬가지 방법으로, 비교예 3에 관계된 반도체 가공용 점착 테이프를 얻었다.
얻어진 반도체 가공용 점착 테이프에 대해서, 이하의 평가를 행했다.
[1. 층간 밀착성]
층 B1 및 층 B2를 구성하는 수지와, 층 A를 구성하는 수지를 이용해서, 각각 세로 1300㎜, 가로 25㎜, 두께 100㎛의 필름을 제작했다. 제작한 2종류의 필름의 25㎜×10㎜의 영역을 겹치고, 220℃로 5초, 열압착해서, 접합부를 형성했다. 스트로그래프(Strograph)(토요 세이키(東洋精機)사제)로, 속도 300㎜/min, 박리 각도 180°로 박리했을 때의 박리 강도를 측정했다. 박리 강도가 5N 이상인 것을 「○」, 5N 미만인 것을 「×」로 평가했다.
[2. 내열성]
표면이 평활한 8인치의 더미 웨이퍼에, 실시예, 비교예에 관계된 반도체 가공용 점착 테이프의 각 테이프의 점착제층측을 첩합하고, 디스코사제 그라인더－DGP8760(상품명)을 이용해서, 웨이퍼를 두께 50㎛까지 연삭했다. 연삭 후, 테이프측이 핫 플레이트와 접하도록 해서 핫 플레이트에서 70℃까지 가열하고, 외관에 변화가 없었던 것을 「○」, 변화가 있었던 것을 「×」로 평가했다.
[3. 박리성]
8인치의 더미 웨이퍼에, 상기에서 제작한 반도체 가공용 점착 테이프(이하, 점착 테이프라고 칭함. )를 첩합하고, 디스코사제 그라인더－DGP8760(상품명)을 이용해서, 웨이퍼를 두께 50㎛까지 연삭했다. 연삭 후, 점착 테이프측으로부터 고압 수은등을 이용해서, 적산 조사량 500mJ/㎠의 자외선을 조사하고, 점착제층을 경화시켜 점착력을 저감시킨 후, 점착 테이프면을 위로 한 상태에서 척 테이블 상에 흡착하고, 박리 테이프(닛토 덴코(日東電工)사제)를 이용해서 점착 테이프를 박리했다. 웨이퍼와 점착제층의 계면에서 박리한 것을 「○」, 박리할 수 없었던 혹은 그 이외의 개소에서 박리한 것을 「×」로 평가했다.
[4. 크랙]
칩의 크기가 세로 10㎜×가로 12㎜인, 개편화 예정 영역을 따라 깊이 75㎛의 홈을 형성한 8인치의 더미 웨이퍼(두께 725㎛)에, 상기에서 제작한 반도체 가공용 점착 테이프(이하, 점착 테이프라고 칭함.)를, 홈을 형성한 면측에서 첩합하고, 디스코사제 그라인더－DGP8760(상품명)을 이용해서, 웨이퍼를 두께 50㎛까지 연삭하고, 칩을 개편화했다. 연삭 후, 점착 테이프측으로부터 고압 수은등을 이용해서, 적산 조사량 500mJ/㎠의 자외선을 조사하고, 점착제층을 경화시켜 점착력을 저감시킨 후, 점착 테이프로부터 각 칩을 박리해서, 칩 단부의 크랙을 현미경으로 관찰했다. 크랙이 발생한 칩수가 10개 이하인 것을 「○」, 10∼20개인 것을 「△」, 20개 이상인 것을 「×」로 평가했다.
Figure pct00001
상기 표 1로부터, 본 발명에서 규정하는 반도체 가공용 점착 테이프인 실시예 1∼6은, 내열성, 박리성, 층간 밀착성 및 크랙 발생의 억제 어느것이나 양호한 결과를 나타냈다. 이에 반해, 비교예 1 및 2의 반도체 가공용 점착 테이프는, 박리성 및 층간 밀착성이 뒤떨어지고, 비교예 3의 반도체 가공용 점착 테이프는, 층간 밀착성이 뒤떨어졌다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것은 아니고, 첨부하는 청구범위에 나타낸 발명의 정신과 범위에 반하는 일없이 폭넓게 해석되어야 한다고 생각한다.
본원은, 2017년 3월 10일에 일본에서 특허 출원된 특원2017－046435에 기초하는 우선권을 주장하는 것이며, 이것은 여기에 참조해서 그 내용을 본 명세서의 기재의 일부로서 포함시킨다.
1: 반도체 가공용 점착 테이프
2: 기재
3: 점착제층
4: 박리 필름
5: 반도체 웨이퍼
7: 연마기
51: 볼록부

Claims (5)

  1. 기재와, 그 기재의 한 면에 마련된 점착제층으로 이루어지는 점착 테이프로서, 상기 기재가 복층 구조로 이루어지고, 그 복층 구조의 적어도 1층이 고리모양 올레핀 폴리머를 80질량% 이상 함유하는 층 A이며, 그 층 A와는 별도로, 곧은 사슬모양 저밀도 폴리에틸렌 또는 고밀도 폴리에틸렌을 함유하는 층 B를 가지는 것을 특징으로 하는, 반도체 가공용 점착 테이프.
  2. 제 1 항에 있어서,
    상기 곧은 사슬모양 저밀도 폴리에틸렌의 밀도가 0.95g/㎤ 이하인 것을 특징으로 하는, 반도체 가공용 점착 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 곧은 사슬모양 저밀도 폴리에틸렌의 멜트 플로우 레이트가 4.0g/10min 이하인 것을 특징으로 하는, 반도체 가공용 점착 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 곧은 사슬모양 저밀도 폴리에틸렌이, 메탈로센 폴리에틸렌인 것을 특징으로 하는, 반도체 가공용 점착 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    각 칩의 개편화 예정 영역을 따라 레이저를 조사해서 반도체 웨이퍼 내부에 개질층을 형성한 반도체 웨이퍼, 또는, 각 칩의 개편화 예정 영역을 따라 기계적 수단에 의해 홈을 형성한 반도체 웨이퍼를, 상기 반도체 웨이퍼의 이면 연삭에 의해 칩으로 개편화하는 반도체 칩의 제조에 이용되는 것을 특징으로 하는, 반도체 가공용 점착 테이프.
KR1020197017291A 2017-03-10 2018-03-07 반도체 가공용 점착 테이프 KR102267114B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-046435 2017-03-10
JP2017046435A JP6667468B2 (ja) 2017-03-10 2017-03-10 半導体加工用粘着テープ
PCT/JP2018/008737 WO2018164175A1 (ja) 2017-03-10 2018-03-07 半導体加工用粘着テープ

Publications (2)

Publication Number Publication Date
KR20190085059A true KR20190085059A (ko) 2019-07-17
KR102267114B1 KR102267114B1 (ko) 2021-06-21

Family

ID=63448766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017291A KR102267114B1 (ko) 2017-03-10 2018-03-07 반도체 가공용 점착 테이프

Country Status (7)

Country Link
JP (1) JP6667468B2 (ko)
KR (1) KR102267114B1 (ko)
CN (1) CN110073470B (ko)
MY (1) MY197838A (ko)
SG (1) SG11201907365RA (ko)
TW (1) TWI705119B (ko)
WO (1) WO2018164175A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102417467B1 (ko) * 2019-05-10 2022-07-06 쇼와덴코머티리얼즈가부시끼가이샤 픽업성의 평가 방법, 다이싱·다이본딩 일체형 필름, 다이싱·다이본딩 일체형 필름의 평가 방법과 선별 방법, 및 반도체 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001240842A (ja) 2000-02-28 2001-09-04 Nitto Denko Corp 紫外線硬化型粘着剤組成物とその粘着シ―ト類
JP2002192370A (ja) 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
WO2013136897A1 (ja) * 2012-03-12 2013-09-19 リンテック株式会社 バックグラインドシート用基材および粘着シート、当該基材およびシートの製造方法、ならびにワークの製造方法
JP2015070092A (ja) * 2013-09-27 2015-04-13 グンゼ株式会社 ダイシング用基体フィルム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW568825B (en) * 2001-07-10 2004-01-01 Rung-Wei Jeng Intelligent iterative learning method for controlling filling and pressure-maintaining of injection molding device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001240842A (ja) 2000-02-28 2001-09-04 Nitto Denko Corp 紫外線硬化型粘着剤組成物とその粘着シ―ト類
JP2002192370A (ja) 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工方法
WO2013136897A1 (ja) * 2012-03-12 2013-09-19 リンテック株式会社 バックグラインドシート用基材および粘着シート、当該基材およびシートの製造方法、ならびにワークの製造方法
JP2015070092A (ja) * 2013-09-27 2015-04-13 グンゼ株式会社 ダイシング用基体フィルム

Also Published As

Publication number Publication date
WO2018164175A1 (ja) 2018-09-13
TW201833276A (zh) 2018-09-16
CN110073470B (zh) 2023-10-17
JP2018152420A (ja) 2018-09-27
TWI705119B (zh) 2020-09-21
CN110073470A (zh) 2019-07-30
MY197838A (en) 2023-07-20
KR102267114B1 (ko) 2021-06-21
SG11201907365RA (en) 2019-09-27
JP6667468B2 (ja) 2020-03-18

Similar Documents

Publication Publication Date Title
JP4970863B2 (ja) 被加工物の加工方法
JP4549239B2 (ja) ダイシング用粘着シート
KR101467718B1 (ko) 반도체 장치의 제조방법 및 그 방법에 사용되는 반도체 웨이퍼 표면 보호용 필름
JP4369584B2 (ja) 半導体ウエハ保持保護用粘着シート
JP5781302B2 (ja) 放射線硬化型粘着剤組成物及び粘着シート
TWI460248B (zh) 晶圓加工用黏著帶
US7201969B2 (en) Pressure-sensitive adhesive film for the surface protection of semiconductor wafers and method for protection of semiconductor wafers with the film
KR101817408B1 (ko) 적층 필름의 제조 방법, 적층 필름 및 그것을 이용한 반도체 장치의 제조 방법
JP2009275060A (ja) 粘着シート、その粘着シートを使用した被着体の加工方法、及び粘着シート剥離装置
JP4417460B2 (ja) 半導体ウエハ保護用粘着シート及び半導体ウエハの研削方法
JP4367769B2 (ja) 半導体ウエハ保持保護用粘着シートおよび半導体ウエハの裏面研削方法
KR20210088767A (ko) 수지막 형성용 시트 적층체
JP4947564B2 (ja) 半導体ウエハ加工用粘着シート
KR20170128210A (ko) 반도체 웨이퍼 가공용 점착 테이프
JP5697061B1 (ja) 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
KR20010049534A (ko) 재박리형 접착제 및 재박리형 접착 시이트
JP2002203822A (ja) 脆性部材の加工方法および両面粘着シート
TWI304610B (en) Method of manufacturing a thin-film circuit substrate having penetrating structure, and protecting adhesive tape
JP2005116920A (ja) 半導体加工用粘着シートおよび半導体加工方法
KR20190085059A (ko) 반도체 가공용 점착 테이프
JP4804625B2 (ja) 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
JP2011199015A (ja) ダイシング−ダイボンディングテープ及び粘接着剤層付き半導体チップの製造方法
KR102463576B1 (ko) 전자 부품용 테이프, 및 전자 부품의 가공 방법
KR102060981B1 (ko) 반도체 웨이퍼의 이면 연삭가공용 표면보호 점착테이프 및 반도체 웨이퍼의 연삭가공 방법
JP5764600B2 (ja) 半導体ウェハの裏面研削加工用表面保護粘着テープおよび半導体ウェハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant