JP2005340423A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005340423A
JP2005340423A JP2004155881A JP2004155881A JP2005340423A JP 2005340423 A JP2005340423 A JP 2005340423A JP 2004155881 A JP2004155881 A JP 2004155881A JP 2004155881 A JP2004155881 A JP 2004155881A JP 2005340423 A JP2005340423 A JP 2005340423A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
main surface
semiconductor
tape
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004155881A
Other languages
English (en)
Other versions
JP4769429B2 (ja
JP2005340423A5 (ja
Inventor
Yoshiyuki Abe
由之 阿部
Chuichi Miyazaki
忠一 宮崎
Shunei Uematsu
俊英 植松
Minoru Kimura
稔 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004155881A priority Critical patent/JP4769429B2/ja
Publication of JP2005340423A publication Critical patent/JP2005340423A/ja
Publication of JP2005340423A5 publication Critical patent/JP2005340423A5/ja
Application granted granted Critical
Publication of JP4769429B2 publication Critical patent/JP4769429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】 薄型の半導体装置の信頼性を向上させる。
【解決手段】 半導体ウエハ１Ｗの主面の切断領域ＣＲに配置されたテスト（ＴＥＧ）用のボンディングパッド１ＬＢｔ上面に切断線に沿って溝Ｓを形成した後、半導体ウエハ１Ｗの裏面側から前記半導体ウエハ１Ｗの内部に集光点を合わせてレーザ光ＬＢを照射することにより、半導体ウエハ１Ｗの内部に切断線に沿って改質層ＰＬを形成する。その後、テープ３ａを引き伸ばし、そのテープ３ａの伸びる力により、半導体ウエハ１Ｗを改質層ＰＬを起点として切断し、個々の半導体チップ１Ｃに分割する。
【選択図】 図１７

Description

本発明は、半導体装置の製造技術に関し、特にステルスダイシング（Stealth Dicing）技術に適用して有効な技術に関するものである。
近年、半導体装置は、携帯電話やデジタルカメラ等のような小型の電子装置に使用される他、メモリカードやＩＣ（Integrated circuit）カード等のようなさらに薄型の電子装置に組み込まれたり、さらには各種商品に添付されて品質管理に利用されたり、紙幣等のような有価証券に内蔵されて偽造防止用に使用されたりする等、益々薄型化が進められている。
このような半導体装置の薄型化に伴い半導体装置の製造時の基板材料として、例えば厚さ１００μｍ以下の極めて薄い半導体ウエハが使用されるようになってきている。しかし、このような薄い半導体ウエハを使用する半導体装置の後工程では新たな問題が生じつつある。特に、高速回転するダイシングブレードにより半導体ウエハを切断するブレードダイシング技術では、厚さが１００μｍ以下の極薄の半導体ウエハをダイシングブレードにより切断すると半導体ウエハの特に裏面側にチッピング等が生じ、薄型の半導体チップの抗折強度が著しく低下する問題がある。また、上記のチッピングが生じないようにするには、低速でダイシングせざるを得ず、スループットが低下する問題もある。
これに対して、ステルスダイシング技術は、レーザ光を半導体ウエハの内部に照射して選択的に改質層を形成させながらダイシングラインを形成し、その改質層を半導体ウエハの主面に垂直な方向に成長させて半導体ウエハを切断するダイシング技術であり、上記のような問題を回避する新しいダイシング技術として注目されている。この技術によれば、厚さ３０μｍ程度の極めて薄い半導体ウエハでも、物理的にストレスを与えずに直接切断できるので、チッピングを低減でき、半導体チップの抗折強度を向上でき、半導体装置の歩留まりや信頼性を向上できる上、半導体ウエハの厚さに関わらず、毎秒３００ｍｍ以上の高速ダイシングが可能なので、スループットを向上させることもできる。
上記のようなステルスダイシング技術については、例えば特開２００４−１０７６号公報に記載があり、ウエハの表面に保護テープを装着し、ウエハの裏面をレーザ光入射面として基板の内部に集光点を合わせてレーザ光を照射することにより多光子吸収による溶融処理領域を形成し、この溶融処理領域によってウエハの切断予定ラインに沿ってウエハの内部に切断起点領域を形成した後、ウエハの裏面にエキスパンドテープを貼り付けてエキスパンドテープを伸張させることにより、ウエハの切断起点領域を起点としてウエハを分割する技術が開示されている（特許文献１参照）。
特開２００４−１０７６号公報
ところが、上記ステルスダイシング技術においては、以下の課題があることを本発明者は見出した。
すなわち、ステルスダイシング技術では、図４１に示すように、半導体ウエハ５０の主面のダイシング領域に配置されているＴＥＧ（Test Element Group）やアライメントターゲット用のアルミニウム等で形成された金属パターン５１をきれいに切断することができず、その金属パターン５１の切断部にひげ状の導体異物５１ａが残され、その導体異物５１ａがボンディングワイヤや電極等に接触し短絡不良を引き起こし、薄型の半導体装置の信頼性や歩留まりが低下する問題がある。
本発明の目的は、薄型の半導体装置の信頼性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、半導体ウエハの主面の切断領域に配置された金属パターンに溝を形成した後、ステルスダイシング処理を施す工程を有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体ウエハの主面の切断領域に配置された金属パターンに溝を形成した後、ステルスダイシング処理を施すことにより、半導体ウエハを分割する際に分割する力が金属パターンの溝に沿って働き、金属パターンをきれいな形状で切断できるので、ひげ状の導体異物の発生を低減でき、薄型の半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１の半導体装置の製造方法を図１のフロー図に沿って図２〜図３１により説明する。
まず、前工程１００では、例えば直径３００ｍｍ程度の平面略円形状の半導体ウエハ（以下、単にウエハという）を用意し、その主面に複数の半導体チップ（以下、単にチップという）を形成する。前工程１００は、ウエハプロセス、拡散工程またはウエハファブリケーションとも呼ばれ、ウエハの主面にチップ（素子や回路）を形成し、プローブ等により電気的試験を行える状態にするまでの工程である。前工程には、成膜工程、不純物導入（拡散またはイオン注入）工程、フォトリソグラフィ工程、エッチング工程、メタライズ工程、洗浄工程および各工程間の検査工程等がある。図２は前工程１００後のウエハ１Ｗの主面の全体平面図、図３は図２のＸ１−Ｘ１線の断面図をそれぞれ示している。ウエハ１Ｗの主面には、例えば平面四角形状の複数のチップ１Ｃが、その各々の周囲に切断領域ＣＲを介して配置されている。ウエハ１Ｗの半導体基板（以下、単に基板という）１Ｓは、例えばシリコン（Ｓｉ）単結晶からなり、その主面には素子および配線層１Ｌが形成されている。この段階のウエハ１Ｗの厚さ（基板１Ｓの厚さと配線層１Ｌの厚さとの総和）は、例えば７７５μｍ程度である。符号のＮはノッチを示している。
図４は図２のウエハ１Ｗの一例の要部拡大平面図、図５は図４の領域Ｒ１の拡大平面図、図６は図５のＸ２−Ｘ２線の断面図をそれぞれ示している。配線層１Ｌには、層間絶縁膜１Ｌｉ、配線１Ｌ１，１Ｌ２、ボンディングパッド（外部端子；以下、単にパッドという）１ＬＢ、テスト（ＴＥＧ：Test Element Group）用のパッド１ＬＢｔ、アライメントターゲットＡｍおよび保護膜１Ｌｐが形成されている。層間絶縁膜１Ｌｉは、例えば酸化シリコン（ＳｉＯ2等）のような無機系の絶縁膜により形成されている。配線１Ｌ１，１Ｌ２、パッド１ＬＢ，１ＬＢｔおよびアライメントターゲットＡｍは、例えばアルミニウム等のような金属膜で形成されている。最上の配線１Ｌ２およびパッド１ＬＢ，１ＬＢｔを覆う保護膜１Ｌｐは、例えば酸化シリコンのような無機系の絶縁膜とポリイミド樹脂のような有機系の絶縁膜との積層膜からなる。この保護膜１Ｌｐの有機系の絶縁膜は、ウエハ１Ｗの主面最上面に露出された状態で堆積されている。この保護膜１Ｌｐの一部には、開口部２が形成されており、そこからパッド１ＬＢ，１ＬＢｔの一部が露出されている。パッド１ＬＢは、チップ１Ｃの外周に沿って並んで配置され、配線１Ｌ１を通じてチップ１Ｃの集積回路素子と電気的に接続されている。
テスト用のパッド１ＬＢｔおよびアライメントターゲットＡｍは、チップ１Ｃの切断領域ＣＲに配置されている。テスト用のパッド１ＬＢｔは、例えば平面矩形状に形成され、配線１Ｌ１を通じてＴＥＧ用の素子と電気的に接続されている。アライメントターゲットＡｍは、例えば露光装置等のような製造装置とウエハ１Ｗのチップ１Ｃとの位置合わせの際に用いられるパターンで、例えば平面十字状に形成されている。アライメントターゲットＡｍは、十字状の他に、Ｌ字状やドット状に形成される場合もある。本実施の形態１では、この切断領域ＣＲに配置されているテスト用のパッド１ＬＢｔおよびアライメントターゲットＡｍの上面に分割用の溝Ｓが形成されている。この分割用の溝Ｓは、後述のステルスダイシング処理によりウエハ１Ｗを個々のチップ１Ｃに分割する時に、切断領域ＣＲに位置するパッド１ＬＢｔやアライメントターゲットＡｍも破線で示す切断線ＣＬに沿ってきれいに分割されるように分割を誘導する部分あるいは分割の起点となる部分であり、平面で見ると切断線ＣＬ上に直線状（連続的）に延び、断面で見るとパッド１ＬＢｔやアライメントターゲットＡｍの厚さ方向の途中の深さ位置まで延びるように形成されている。本実施の形態１では、溝Ｓの断面形状はＶ字形状となっているが、これに限定されるものでなく種々変更可能であり、例えばＵ字形状や凹部となっていても良い。溝Ｓは、例えばフォトレジストパターンをエッチングマスクとしたエッチング（ウエットまたはドライエッチング）処理により形成されている。ただし、溝Ｓの形成方法は、これに限定されるものではなく種々変更可能であり、例えば加工ツールをパッド１ＬＢｔやアライメントターゲットＡｍの上面に押し当てる等して機械的に形成しても良いし、レーザビームや集束イオンビーム等のようなエネルギービームを切断線ＣＬ上に沿って照射することで形成しても良い。これらの方法の場合、フォトレジストパターンを形成しないので、製造工程を簡略化できる。また、溝Ｓは、図７に示すように、切断線ＣＬ上に沿ってミシン目（破線）状に形成しても良い。これにより、後述のテスト工程１０１時に、テスト用のパッド１ＬＢｔとこれに当てるプローブとの接触状態を良好にできるので、テストの信頼性を向上できる。なお、図７のＸ２−Ｘ２線の断面図は図６と同じである。
次に、図１のテスト工程１０１では、ウエハ１Ｗの各チップ１Ｃのパッド１ＬＢおよび切断領域ＣＲのテスト用のパッド１ＬＢｔにプローブを当てて各種の電気的特性検査を行う。このテスト工程は、Ｇ／Ｗ（Good chip/Wafer）チェック工程とも呼ばれ、主としてウエハ１Ｗに形成された各チップ１Ｃの良否を電気的に判定する試験工程である。上記溝Ｓは、このテスト工程の後に形成しても良い。これにより、テスト用のパッド１ＬＢｔとプローブとの接触状態を良好にできるので、テストの信頼性を向上できる。
続く図１の後工程１０２は、上記テスト工程１０１後の工程であって、チップ１Ｃを封止体（パッケージ）に収納し完成するまでの工程であり、裏面加工工程１０２Ａ、チップ分割工程１０２Ｂおよび組立工程１０２Ｃを有している。
まず、裏面加工工程１０２Ａでは、ウエハ１Ｗの主面（チップ形成面）にテープを貼り付ける（工程１０２Ａ１）。図８はウエハ１Ｗが貼り付けられた治具３の全体平面図、図９は図８のＸ４−Ｘ４線の断面図、図１０は図８の他の例のＸ４−Ｘ４線の断面図をそれぞれ示している。なお、図８ではウエハ１Ｗの主面のチップ１Ｃを破線で示した。
治具３は、テープ３ａとリング（枠体）３ｂとを有している。テープ３ａのテープベース３ａ１は、例えば柔軟性を持つプラスチック材料からなり、その主面には接着層３ａ２が形成されている。テープ３ａは、その接着層３ａ２によりウエハ１Ｗの主面にしっかりと貼り付けられている。テープ３ａの厚さ（テープベース３ａ１の厚さと接着層３ａ２の厚さとの総和）は、あまり厚いとその後の工程でのハンドリングやテープ３ａの剥離が難しくなるので、例えば１３０〜２１０μｍ程度の薄いものが使用されている。このテープ３ａとして、例えばＵＶテープを使用することも好ましい。ＵＶテープは、接着層３ａ２の材料として紫外線（ＵＶ）硬化性樹脂が使用された粘着テープであり、強力な粘着力を持ちつつ、紫外線を照射すると接着層３ａ２の粘着力が急激に弱くなる性質を有している。
本実施の形態１では、このテープ３ａの外周に剛性を持つリング３ｂが貼り付けられている。リング３ｂは、テープ３ａが撓まないように支える機能を有する補強部材である。この補強の観点からリング３ｂは、例えばステンレス等のような金属により形成することが好ましいが、金属と同程度の硬度を持つように厚さを設定したプラスチック材料により形成しても良い。リング３ｂの外周には、切り欠き部３ｂ１，３ｂ２が形成されている。この切り欠き部３ｂ１，３ｂ２は、治具３のハンドリング時や治具３と治具３を載置する製造装置との位置合わせ時に使用する他、製造装置に治具３を固定する際の引っかかり部として使用される。本実施の形態１においては、後述のようにダイシング時にも治具３を使用するので、治具３の各部（切り欠き部３ｂ１，３ｂ２も含む）の寸法や形状が裏面加工とダイシングとで共用可能なように設定されている。図９ではリング３ｂがテープ３ａの主面（ウエハ貼付面）に貼り付けられている場合を示し、図１０ではリング３ｂがテープ３ａの裏面（ウエハ貼付面とは反対側の面）に貼り付けられている場合を示している。リング３ｂは、テープ３ａにウエハ１Ｗを貼り付ける前に貼り付けても良いし、テープ３ａにウエハ１Ｗを貼り付けた後に貼り付けても良い。
続いて、テープ３ａにリング３ｂを貼り付けてサポート強度を向上させた状態で、ウエハ１Ｗの厚さを測定する（工程１０２Ａ２）。図１１はウエハ１Ｗの厚さ測定の一例の様子を示す断面図、図１２は図１１のウエハ１Ｗの厚さ測定時の要部拡大平面図をそれぞれ示している。ここでは、ウエハ１Ｗを保持した治具３を、裏面加工装置の吸着ステージ４上に載せ真空吸着により固定した状態で、例えばレーザ変位計５ａを用いてウエハ１Ｗの裏面の高さＨ１と、テープ３ａの主面の高さＨ２とを測定する。これにより、ウエハ１Ｗの実際の厚さと、テープ３ａの厚さのばらつき（±７〜８μｍ程度）とを測定でき、正確な研削量および研磨量を決めることができる。
その後、図１３に示すように、研削研磨工具６および吸着ステージ４を回転させて、上記研削量および研磨量に基づいてウエハ１Ｗの裏面に対して研削処理および研磨処理を順に施す（工程１０２Ａ３，１０２Ａ４）。これにより、図１４に示すように、ウエハ１Ｗの厚さを、例えば１００μｍ以下（ここでは、例えば９０μｍ程度）の極めて薄い厚さ（極薄）にする。この時の研磨処理は、チップの厚さが薄くなり１００μｍ以下になってくると上記研削処理によりウエハ１Ｗの裏面に生じた損傷やストレスが原因でチップの抗折強度が低下しチップを実装する時の圧力でチップが割れてしまう不具合が生じ易くなってくるので、そのような不具合が生じないようにウエハ１Ｗの裏面の損傷やストレスを無くす上で重要な処理となっている。研磨処理としては、研磨パッドとシリカとを用いて研磨する方法や化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法の他、例えば硝酸とフッ酸とを用いたエッチング法を用いても良い。
以上のような裏面加工工程後、吸着ステージ４の真空吸引状態を解除し、極薄のウエハ１Ｗを保持した治具３を裏面加工装置から取り出す。この時、本実施の形態１では、ウエハ１Ｗが極薄とされていてもリング３ｂによりテープ３ａをしっかりと支えることができるので、極薄のウエハ１Ｗのハンドリングや搬送を容易にすることができる。また、そのハンドリングや搬送時にウエハ１Ｗが割れたり反ったりすることを防止することができる。したがって、ウエハ１Ｗの品質を確保することができるようになっている。このため、本実施の形態１では、この裏面加工後の段階で極薄のウエハ１Ｗを治具３に保持させたままの状態で他の製造工場（例えばアセンブリファブ）に搬送出荷し、裏面加工後のダイシングおよび組立を依頼しても良い。
次に、チップ分割工程１０２Ｂに移行する。ここでは、まず、極薄のウエハ１Ｗを保持した治具３をそのままダイシング装置に搬送し、図１５に示すように、ダイシング装置の吸着ステージ７に載置する。すなわち、通常は、裏面加工時にウエハ１Ｗの主面に貼り付けたテープを剥がして、ウエハ１Ｗの裏面にダイシングテープを貼り付ける（ウエハマウント）工程が必要とされているが、本実施の形態１では、そのウエハマウント工程を削減できるので、半導体装置の製造工程を簡素化することができる。したがって、半導体装置の製造時間を短縮できる。また、ダイシングテープを不要とすることができるので、材料費を低減でき、半導体装置のコストを低減できる。
続いて、本実施の形態１ではウエハ１Ｗの主面にテープ３ａが貼り付いた状態でダイシングするため、治具３を真空吸引した状態でウエハ１Ｗの裏面から赤外線カメラ（以下、ＩＲカメラ）５ｂによりウエハ１Ｗの主面のパターン（チップ１Ｃや切断領域ＣＲのパターンの他、切断領域ＣＲに配置されているパッド１ＬＢｔやアライメントターゲットＡｍ等のような金属パターンやチップ１Ｃ内に配置されているパッド１ＬＢ等のような金属パターン）を認識する（工程１０２Ｂ１）。この時、本実施の形態１では、ウエハ１Ｗが極めて薄いのでウエハ１Ｗの主面のパターンの様子を充分に観測できる。その後、ＩＲカメラ５ｂで得られたパターン情報に基づいて切断線ＣＬの位置合わせ（位置補正）を実施し、以下のようにステルスダイシング処理を行う。
まず、図１６に示すように、レーザ発生部９から放射されたレーザ光（エネルギービーム）ＬＢを上記パターン情報に基づいて位置合わせされた切断線ＣＬに沿って相対的に移動させる。この時、レーザ光ＬＢをウエハ１Ｗの裏面からウエハ１Ｗの内部に集光点を合わせた状態で照射することにより、図１７に示すように、ウエハ１Ｗの内部に多光子吸収による改質層（光学的損傷部）ＰＬを形成し、この改質層ＰＬにより切断線ＣＬに沿って切断起点領域を形成する。この場合、ウエハ１Ｗの裏面は、レーザ光ＬＢが入射されるレーザ光入射面となっているので、レーザ光ＬＢの散乱を低減または防止するために平坦かつ滑面であることが好ましい。上記改質層ＰＬは、ウエハ１Ｗの内部が多光子吸収によって加熱され溶融されたことで形成されている。この溶融処理領域は、一旦溶融した後に再固化した領域や、まさに溶融状態の領域や、溶融状態から再固化する状態の領域であり、相変化した領域や結晶構造が変化した領域ということもできる。また、溶融処理領域とは単結晶構造、非晶質構造、多結晶構造において、ある構造が別の構造に変化した領域ということもできる。例えば単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造および多結晶構造を含む構造に変化した領域を意味する。ここでは、改質層ＰＬは、例えば非晶質シリコンとされている。また、ここでは、レーザ光ＬＢをウエハ１Ｗの裏面を透過させてウエハ１Ｗの内部に多光子吸収を発生させて改質層ＰＬを形成しており、ウエハ１Ｗの裏面ではレーザ光ＬＢがほとんど吸収されていないので、ウエハ１Ｗの裏面が溶融することはない。特に限定されるものではないが、レーザ光ＬＢの照射条件は、例えば以下の通りである。すなわち、光源は、例えば波長が１０６４ｎｍのＹＡＧレーザ、照射速度は３００ｍｍ／ｓとし、０．７μｍ間隔で照射した。なお、上記集光点とはレーザ光ＬＢが集光した箇所である。また、切断線ＣＬは切断領域ＣＲの幅方向（短方向）のほぼ中心を通るように配置される。
続いて、図１８に示すように、治具３を載置台１０に載せた状態で、リング３ｂを矢印Ａに示す方向に押し下げテープ３ａを矢印Ｂに示すように引き伸ばす。すると、テープ３ａの伸びる力により、図１９のウエハ１Ｗの要部拡大断面図に示すように、改質層ＰＬを起点としてウエハ１Ｗの厚さ方向に沿って割れＣが生じ、さらには図２０および図２１に示すように、改質層を形成しない状態で切断するために要する力よりもウエハ１Ｗが非常に小さな力で切断され、個々のチップ１Ｃに分割される。この時、本実施の形態１によれば、ウエハ１Ｗを分割する時の力が、切断領域ＣＲに配置されたテスト用のパッド１ＬＢｔやアライメントターゲットＡｍの分割用の溝Ｓに沿って働き、図２２に示すように、パッド１ＬＢｔやアライメントターゲットＡｍをきれいな形状で切断できるので、ひげ状の導体異物の発生を低減できる。このため、薄型の半導体装置の信頼性を向上させることができる。また、ダイシングブレードによりウエハ１Ｗを切断するブレードダイシング方式の場合、ウエハ１Ｗが薄くなってくると切断時にチッピングが生じ易くなりチップの抗折強度が低下するので、チップ１Ｃの品質を確保する観点から低速（例えば毎秒６０ｍｍ程度またはウエハ１Ｗの厚さに応じてそれ以下）で処理せざるを得なくなってくる。これに対して、ステルスダイシング方式の場合、ウエハ１Ｗの表面に損傷を与えず内部のみを割断するため、チップ１Ｃの表面に存在するチッピングを極少に抑えることができる。このため、チップ１Ｃの抗折強度を向上させることができる。また、例えば毎秒３００ｍｍという高速な切断処理ができるので、スループットを向上させることができる。また、上記のようにウエハ１Ｗの主面の切断領域ＣＲには、レーザ光が透過することができないテスト用のパッド１ＬＢｔが存在するので、ウエハ１Ｗの主面側からレーザ光を照射するとテスト用のパッド１ＬＢｔが邪魔になりその部分の加工（改質層の形成）が上手くできない場合がある。これに対して、本実施の形態１では、テスト用のパッド１ＬＢｔ等のようなメタルの存在しないウエハ１Ｗの裏面側からレーザ光を照射するので、上記のような不具合を生じることなく良好に改質層を形成でき、ウエハ１Ｗを良好に切断することができる。
ここで、本実施の形態１では、上記のようなダイシング後の段階で極薄の複数のチップ１Ｃを治具３に保持させたままの状態で他の製造工場（例えばアセンブリファブ）に搬送出荷し、ダイシング工程後の組立を依頼しても良い。
次に、組立工程１０２Ｃに移行する。ここでは、複数のチップ１Ｃを保持した治具３をピックアップ装置に搬送する。図２３はピックアップ装置に載置された治具３の要部拡大断面図を示している。テープ３ａの裏面側には押上ピン１１が上下動可能な状態で設置されている。また、チップ１Ｃの裏面上方には、コレット１２が上下左右に移動可能な状態で設置されている。コレット１２として平コレットを用いたが角錐コレットを用いても良い。このピックアップ工程では、図２４に示すように、テープ３ａの裏面を真空吸引した状態で、押上ピン１１によりテープ３ａの裏面からチップ１Ｃを押し上げる。この時、テープ３ａとして上記ＵＶテープを使用した場合にはテープ３ａの接着層３ａ２に紫外線を照射することにより接着層３ａ２を硬化させ接着力を弱める。この状態でチップ１Ｃをコレット１２により真空吸引することにより、図２５に示すように、チップ１Ｃをピックアップする（工程１０２Ｃ１）。
しかし、チップ１Ｃが薄くなるとＵＶテープを使用したとしても押上ピン１１の押圧力によりチップ１Ｃの割れやピックアップミスを引き起こす場合がある。そのような場合には、次のようにしても良い。図２６はピックアップ装置に載置された治具３の要部拡大断面図を示している。ここではテープ３ａの裏面側に多突起吸着駒１３が設置されている。この場合、図２７に示すように、多突起吸着駒１３の吸引孔を通じてテープ３ａをその裏面側から真空吸引することにより、チップ１Ｃの主面とテープ３ａの主面との接触状態を面接触から点接触に変える。これにより、チップ１Ｃとテープ３ａとの接触面積を低減できる。この状態で、図２８に示すように、チップ１Ｃをコレット１２によりピックアップする（工程１０２Ｃ１）。これにより、極薄のチップ１Ｃでも割れ等を生じさせることなくピックアップすることができる。この場合は、テープ３ａとしてＵＶテープを使用しないでもチップ１Ｃのピックアップを容易にできるが、ＵＶテープを使用し、ピックアップ時にテープ３ａの接着層３ａ２に紫外線を照射し接着性を低下させることでさらにチップ１Ｃのピックアップを容易にすることができる。
続いて、上記のようにしてピックアップしたチップ１Ｃを既存の反転ユニットによりチップ１Ｃの主面が上を向くように反転させた後、図２９に示すように、コレット１２により、例えばプリント配線基板１５のチップ実装領域まで移送する。プリント配線基板１５のチップ実装領域には、例えば銀（Ａｇ）ペースト等のような接着材１６がマトリクス状に点在した状態で塗布されている。プリント配線基板１５に代えてリードフレームのダイパッド（チップ搭載部）上にチップ１Ｃを実装する場合もある。また、ピックアップしたチップ１Ｃを搬送トレイに収容して他の製造工場（例えばアセンブリファブ）に搬送出荷し、この工程後の組立を依頼しても良い（工程１０３Ａ）。続いて、図３０に示すように、チップ１Ｃの裏面をプリント配線基板１５のチップ実装領域に向けた状態でチップ１Ｃをチップ実装領域に載せ、適切な方向にスクラブし、かつ、チップ１Ｃを適度に押し付けて接着材１６をチップ１Ｃの裏面全体に広げる。その後、接着材１６を硬化させてチップ１Ｃをプリント配線基板１５上に固着する（工程１０２Ｃ２）。その後、図３１に示すように、チップ１Ｃの主面のパッド１ＬＢとプリント配線基板１５の電極とをボンディングワイヤ（以下、単にワイヤという）１７により接続する（工程１０２Ｃ３）。その後、トランスファモールド法を用いてエポキシ樹脂等のようなプラスチック材料からなる封止体によりチップ１Ｃを封止する（工程１０２Ｃ４）。チップ１Ｃがバンプ電極を持つ場合は、上記ピックアップ工程１０２Ｃ１においてチップ１Ｃをその主面が下を向いた状態でプリント配線基板１５のチップ実装領域に移送し、チップ１Ｃのバンプ電極とチップ実装領域の電極とをペースト材を用いて仮固定した後、リフロ処理することでチップ１Ｃのバンプ電極とプリント配線基板１５の電極とを固着する（フリップチップボンディング）。その後、チップ１Ｃとプリント配線基板１５との対向面間にアンダーフィルを充填した後、チップ１Ｃを上記と同様に封止する（工程１０４Ｃ４）。
図３２は、本実施の形態１の半導体装置の製造方法により製造された半導体装置２０の断面図の一例を示している。この半導体装置２０は、１つのパッケージ内に所望の機能のシステムが構築されたＳＩＰ（System In Package）構成とされている。この半導体装置２０を構成するプリント配線基板１５の裏面には、複数のバンプ電極２１がマトリックス状に配置されている。また、プリント配線基板１５の主面上には、複数の薄型のチップ１Ｃ１〜１Ｃ３（１Ｃ）が積層されている。最下層のチップ１Ｃ１は、その主面のバンプ電極ＢＭＰを介してプリント配線基板１５の主面上に実装されている。このチップ１Ｃの主面には、例えばＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）等のような論理回路が形成されている。このチップ１Ｃの裏面上には、ダイアタッチフィルム２２を介してチップ１Ｃ２が実装されている。チップ１Ｃ２の主面には、例えばＳＲＡＭ（Static Random Access Memory）やフラッシュメモリ等のようなメモリ回路が形成されている。このチップ１Ｃ２の主面のパッド１ＬＢは、ワイヤ１７を介してプリント配線基板１５の主面の電極と電気的に接続されている。このチップ１Ｃ２の主面上には、スペーサ２３およびダイアタッチフィルム２２を介してチップ１Ｃ３が実装されている。このチップ１Ｃ３には、例えばＳＲＡＭやフラッシュメモリ等のようなメモリ回路が形成されており、チップ１Ｃ３の主面のパッド１ＬＢは、ワイヤ１７を介してプリント配線基板１５の主面の電極と電気的に接続されている。このようなチップ１Ｃ１〜１Ｃ３およびワイヤ１７は、例えばエポキシ樹脂からなる封止体２４により封止されている。上記した本実施の形態１の半導体装置の製造方法によれば、図３２のようなチップ１Ｃ１〜１Ｃ３の多段積層ができ、ＳＩＰ構成を有する半導体装置２０の薄型化を実現することができる。また、ＳＩＰ構成を有する半導体装置２０の信頼性を向上させることができる。
（実施の形態２）
図３３は本実施の形態２の半導体装置の製造工程中のウエハ１Ｗの切断領域ＣＲの拡大平面図を示している。本実施の形態２では、パッド１ＬＢｔおよび前記アライメントターゲットＡｍ（以下、パッド１ＬＢｔ等という）の中心線がステルスダイシング時のレーザ光ＬＢが照射される切断線ＣＬからずれて配置されている。図３３では、パッド１ＢＬｔが切断線ＣＬを跨がずに切断線ＣＬの上下に互いに斜め方向の位置になるように配置されている。なお、パッド１ＬＢｔと電気的に接続されるＴＥＧ用の素子や配線１Ｌ1も切断線ＣＬを跨がないように上下に分離されて配置されている。
このようなパッド１ＬＢｔ等の配置によれば、パッド１ＬＢｔ等は、ウエハ１Ｗの切断時に既に分割されており切断されることがないので、ひげ状の導体異物の発生を防止できる。このため、薄型の半導体装置の信頼性をさらに向上させることができる。また、パッド１ＬＢｔ等をステルスダイシング時のレーザ光ＬＢが当たらないように離れて配置することにより、レーザ光ＬＢをウエハ１Ｗの主面から照射することもできる。
図３４および図３５は、本実施の形態２の変形例を示している。図３４では、パッド１ＬＢｔが切断線ＣＬを中心に上下対称に配置されている。また、図３３および図３４では、切断線ＣＬが切断領域ＣＲの幅方向のほぼ中心を通過するのに対して、図３５では、切断線ＣＬが切断領域ＣＲの幅方向中心からずれて配置されている。この場合、図３３および図３４の場合と切断領域ＣＲの幅の寸法は同じでも、図５、図７、図３３および図３４の場合よりもパッド１ＬＢｔの面積を大きくできるので、上記テスト工程１０１においてパッド１ＬＢｔにプローブを当て易くすることができる。
（実施の形態３）
本実施の形態３では、チップ１Ｃの裏面にダイアタッチフィルム２２を設ける場合について説明する。
まず、前工程１００からステルスダイシングのレーザ光ＬＢの照射工程１０２Ｂ２までは前記実施の形態１と同じである。続いて、図３６に示すように、ウエハ１Ｗの裏面にダイアタッチフィルム２２を貼り付ける。ダイアタッチフィルム２２は、引き伸ばすことで切断できるくらいの柔らかい材料であり、例えばポリイミドである。その後、前記実施の形態１と同様に図３７に示すように、治具３を載置台１０に載せた状態で、リング３ｂを矢印Ａに示す方向に押し下げテープ３ａを矢印Ｂに示すように引き伸ばしテープ３ａの伸びる力により、ウエハ１Ｗを改質層を形成しない状態で切断するために要する力よりも小さな力で切断し、個々のチップ１Ｃに分割する。この時に、ダイアタッチフィルム２２も一緒に切断される。このようにして、裏面にダイアタッチフィルム２２を設けたチップ１Ｃを用意することができる。
（実施の形態４）
本実施の形態４では、一般的な後工程への適用例を図３８の半導体装置の製造装置のフロー図に沿って説明する。
まず、前記実施の形態１と同様に、前工程２００から裏面研磨工程２０２Ａ４を行う。本実施の形態４では、裏面研磨工程２０２Ａ４後のウエハ１Ｗの厚さは、前記実施の形態１の場合よりも厚く、例えば２２０〜２８０μｍ程度とされている。また、裏面研削および裏面研磨に際してウエハ１Ｗの主面に貼り付ける保護テープについては、リングを設けていない一般的なものを用いている。続いて、前記実施の形態１と同様に、ウエハ１Ｗの主面のパターン（切断領域）を認識し（工程２０２Ｂ１）、レーザ光ＬＢをウエハ１Ｗの裏面から照射し、ウエハ１Ｗの内部に改質層ＰＬを形成した後（工程２０２Ｂ２）、図３９に示すようにウエハ１Ｗをダイシング用の治具２７に収めた後（工程２０２Ｂ４）、ウエハ１Ｗの主面に貼り付けた保護テープを剥離する。治具２７は、テープ２７ａとその主面の外周に貼り付けられた剛性を持つリング２７ｂとを有している。テープ２７ａは、テープベース２７ａ１と、その主面の接着層２７ａ２とを有している。テープ２７ａの主面には、接着層２７ａ２によりウエハ１Ｗの裏面が貼り付けられている。すなわち、ウエハ１Ｗはその主面を上に向けた状態でテープ２７ａに貼り付けられている。その後、前記実施の形態１と同様に図４０に示すように、治具２７を載置台１０に載せた状態で、リング２７ｂを矢印Ａに示す方向に押し下げテープ２７ａを矢印Ｂに示すように引き伸ばしテープ２７ａの伸びる力により、ウエハ１Ｗを比較的小さな力で切断し、個々のチップ１Ｃに分割する。本実施の形態４においても、ウエハ１Ｗの切断領域ＣＲに配置されているパッド１ＬＢｔ等に図５に示したように溝Ｓが設けられているため、パッド１ＬＢｔ等をきれいな形状で切断できるので、ひげ状の導体異物の発生を低減できる。これ以降は、前記実施の形態１と同じなので説明を省略する。なお、ダイアタッチフィルム２２を持つ製品を製造する場合には、工程２０２Ｂ４において、予めテープ２７ａの主面（ウエハ１Ｗの裏面の対向面）にダイアタッチフィルム２２が貼り付けられたものを使用し、ウエハ１Ｗの裏面をダイアタッチフィルム２２を介してテープ２７ａに貼り付けるようにすると良い。この場合のダイアタッチフィルム２２の切断は、前記実施の形態３と同じである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えばＴＥＧやアライメント用の金属パターン（パッド１ＬＢｔやアライメントターゲットＡｍ）をチップの領域内の空き領域（例えば角部や外周近傍）に設け、その金属パターンを切断領域に設けないようにしても良い。これにより、前記実施の形態１等と同様の効果を得ることができる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばマイクロマシンの製造方法にも適用できる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の製造工程のフロー図である。 図１の前工程後の半導体ウエハの主面の全体平面図である。 図２のＸ１−Ｘ１線の断面図である。 図２の半導体ウエハの一例の要部拡大平面図である。 図４の領域Ｒ１の拡大平面図である。 図５のＸ２−Ｘ２線の断面図である。 図４の領域Ｒ１の他の例の拡大平面図である。 半導体ウエハが貼り付けられた治具の全体平面図である。 図８のＸ４−Ｘ４線の断面図である。 図８の他の例のＸ４−Ｘ４線の断面図である。 半導体ウエハの厚さ測定の一例の様子を示す断面図である。 図１１の半導体ウエハの厚さ測定時の要部拡大平面図である。 半導体ウエハの裏面加工工程の説明図である。 半導体ウエハの裏面加工工程の説明図である。 半導体ウエハの主面のパターン認識工程の説明図である。 半導体ウエハの裏面からレーザを照射する工程の説明図である。 図１６の工程時の半導体ウエハの要部拡大断面図である。 図１７に続く半導体ウエハのダイシング工程の説明図である。 図１８の半導体ウエハの要部拡大断面図である。 図１８に続く半導体ウエハのダイシング工程の説明図である。 図２０の半導体ウエハの要部拡大断面図である。 図２０の半導体ウエハの主面側から見たときの切断領域の要部拡大平面図である。 半導体チップのピックアップ工程の説明図である。 図２３に続く半導体チップのピックアップ工程の説明図である。 図２４に続く半導体チップのピックアップ工程の説明図である。 半導体チップのピックアップ工程の他の例の説明図である。 図２６に続く半導体チップのピックアップ工程の説明図である。 図２７に続く半導体チップのピックアップ工程の説明図である。 半導体チップのダイボンディング工程の説明図である。 図２９に続く半導体チップのダイボンディング工程の説明図である。 図３０のダイボンディング工程に続くワイヤボンディング工程の説明図である。 本発明の一実施の形態である半導体装置の製造方法で製造された半導体装置の一例の断面図である。 本発明の他の実施の形態である半導体装置の製造工程中の半導体ウエハの要部拡大平面図である。 図３３とは異なる本発明の他の実施の形態である半導体装置の製造工程中の半導体ウエハの要部拡大平面図である。 図３３および図３４とは異なる本発明の他の実施の形態である半導体装置の製造工程中の半導体ウエハの要部拡大平面図である。 本発明の他の実施の形態である半導体装置の製造工程のダイシング工程の説明図である。 図３６に続くダイシング工程の説明図である。 本発明のさらに他の実施の形態である半導体装置の製造工程のフロー図である。 図３８のマウント工程の説明図である。 図３８の分割工程の説明図である。 発明者が見出した問題点を説明するための半導体ウエハの主面の切断領域の部分平面図である。
符号の説明
１Ｗ 半導体ウエハ
１Ｃ 半導体チップ
１Ｓ 半導体基板
１Ｌ 配線層
１Ｌｉ 層間絶縁膜
１Ｌ１，１Ｌ２ 配線
１ＬＢ ボンディングパッド
１ＬＢｔ テスト用のボンディングパッド（金属パターン）
１Ｌｐ 保護膜
２ 開口部
３ 治具
３ａ テープ
３ａ１ テープベース
３ａ２ 接着層
３ｂ リング（枠体）
３ｂ１，３ｂ２ 切り欠き部
４ 吸着ステージ
５ａ レーザ変位計
５ｂ 赤外線カメラ
６ 研削研磨工具
７ 吸着ステージ
９ レーザ発生部
１０ 載置台
１１ 押上ピン
１２ コレット
１３ 多突起吸着駒
１５ プリント配線基板
１６ 接着材
１７ ボンディングワイヤ
２０ 半導体装置
２１ バンプ電極
２２ ダイアタッチフィルム
２３ スペーサ
２４ 封止体
２７ 治具
２７ａ テープ
２７ａ１ テープベース
２７ａ２ 接着層
２７ｂ リング
Ｎ ノッチ
Ａｍ アライメントターゲット（金属パターン）
Ｓ 溝
ＬＢ レーザ光（エネルギービーム）
ＰＬ 改質層

Claims (12)

  1. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に、外周に枠体が設けられたテープを貼り付ける工程、
    （ｄ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面を研削した後、研磨する工程、
    （ｅ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｆ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記（ｅ）工程の後、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｇ）前記テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、前記半導体チップに分割する工程を有し、
    前記（ｃ）工程の前に、前記半導体ウエハの主面の切断領域に形成された金属パターンに溝を形成する工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記溝を、前記切断領域に沿って直線状または破線状に形成することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記溝を、エッチング処理によって形成することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記（ｄ）工程後の前記半導体ウエハの厚さが１００μｍまたは１００μｍより薄いことを特徴とする半導体装置の製造方法。
  5. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に、外周に枠体が設けられたテープを貼り付ける工程、
    （ｄ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面を研削した後、研磨する工程、
    （ｅ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｆ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記（ｅ）工程の後、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｇ）前記（ｆ）工程後、前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面にダイアタッチ層を貼り付ける工程、
    （ｈ）前記（ｇ）工程後、前記テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、かつ、前記ダイアタッチ層を切断し、前記半導体チップに分割する工程、
    （ｉ）前記（ｈ）工程後の半導体チップを取り出す工程を有し、
    前記（ｃ）工程の前に、前記半導体ウエハの主面の切断領域に形成された金属パターンに溝を形成する工程を有することを特徴とする半導体装置の製造方法。
  6. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に、外周に枠体が設けられたテープを貼り付ける工程、
    （ｄ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面を研削した後、研磨する工程、
    （ｅ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｆ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記（ｅ）工程の後、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｇ）前記テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、前記半導体チップに分割する工程、
    （ｈ）前記（ｇ）工程後の半導体チップを取り出す工程を有し、
    前記半導体ウエハの主面の切断領域に形成された金属パターンは、その中心線が前記レーザの照射される切断線からずれるように配置されていることを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、前記金属パターンは、前記レーザの照射線が重ならないように前記切断線から離れて配置されていることを特徴とする半導体装置の製造方法。
  8. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に、外周に枠体が設けられたテープを貼り付ける工程、
    （ｄ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面を研削した後、研磨する工程、
    （ｅ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｆ）前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記（ｅ）工程の後、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｇ）前記（ｆ）工程後、前記半導体ウエハの主面に前記テープを貼り付けた状態で、前記半導体ウエハの裏面にダイアタッチ層を貼り付ける工程、
    （ｈ）前記（ｇ）工程後、前記テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、かつ、前記ダイアタッチ層を切断し、前記半導体チップに分割する工程、
    （ｉ）前記（ｈ）工程後の半導体チップを取り出す工程を有し、
    前記半導体ウエハの主面の切断領域に形成された金属パターンは、その中心線が前記レーザの照射線からずれるように配置されていることを特徴とする半導体装置の製造方法。
  9. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に第１テープを貼り付けた後、前記半導体ウエハの裏面を研削する工程、
    （ｄ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｅ）前記半導体ウエハの主面に前記第１テープを貼り付けた状態で、前記（ｄ）工程によって得られたパターンデータを用いて、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｆ）前記（ｅ）工程後、前記第１テープを剥がし、前記半導体ウエハの主面または裏面に第２テープを貼り付ける工程、
    （ｇ）前記第２テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、前記半導体チップに分割する工程、
    （ｈ）前記（ｇ）工程後の半導体チップを取り出す工程を有し、
    前記（ｃ）工程の前に、前記半導体ウエハの主面の切断領域に形成された金属パターンに溝を形成する工程を有することを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、前記溝を、前記切断領域に沿って直線状または破線状に形成することを特徴とする半導体装置の製造方法。
  11. （ａ）主面およびその反対面の裏面を持つ半導体ウエハを用意する工程、
    （ｂ）前記半導体ウエハの主面に、半導体素子を有する半導体チップを形成する工程、
    （ｃ）前記半導体ウエハの主面に第１テープを貼り付けた後、前記半導体ウエハの裏面を研削する工程、
    （ｄ）前記半導体ウエハの主面の切断領域のパターンを認識する工程、
    （ｅ）前記半導体ウエハの主面に前記第１テープを貼り付けた状態で、前記（ｄ）工程によって得られたパターンデータを用いて、前記半導体ウエハの切断領域に沿って前記半導体ウエハの裏面から前記半導体ウエハの内部に集光点を合わせてレーザを照射し、前記半導体ウエハの内部に改質層を形成し、この改質層により前記切断領域に沿って切断起点領域を形成する工程、
    （ｆ）前記（ｅ）工程後、前記第１テープを剥がし、前記半導体ウエハの主面または裏面に第２テープを貼り付ける工程、
    （ｇ）前記第２テープを引き伸ばすことにより、前記切断起点領域を起点として前記半導体ウエハを切断し、前記半導体チップに分割する工程、
    （ｈ）前記（ｇ）工程後の半導体チップを取り出す工程を有し、
    前記半導体ウエハの主面の切断領域に形成された金属パターンは、その中心線が前記レーザが照射される切断線からずれるように配置されていることを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、前記金属パターンは、前記レーザの照射線が重ならないように前記切断線から離れて配置されていることを特徴とする半導体装置の製造方法。
JP2004155881A 2004-05-26 2004-05-26 半導体装置の製造方法 Expired - Fee Related JP4769429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004155881A JP4769429B2 (ja) 2004-05-26 2004-05-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004155881A JP4769429B2 (ja) 2004-05-26 2004-05-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005340423A true JP2005340423A (ja) 2005-12-08
JP2005340423A5 JP2005340423A5 (ja) 2007-07-05
JP4769429B2 JP4769429B2 (ja) 2011-09-07

Family

ID=35493652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004155881A Expired - Fee Related JP4769429B2 (ja) 2004-05-26 2004-05-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4769429B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173268A (ja) * 2005-12-19 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007207871A (ja) * 2006-01-31 2007-08-16 Denso Corp 複数の半導体装置を備えた半導体ウェハ
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP2008194719A (ja) * 2007-02-13 2008-08-28 Seiko Epson Corp 基材の分割方法、液滴吐出ヘッドの製造方法、及び基板の製造方法
JP2009130157A (ja) * 2007-11-26 2009-06-11 Panasonic Corp ダイアタッチフィルム付きの半導体装置の製造方法
JP2009238994A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の製造方法
JP2009260214A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US7838323B2 (en) 2006-06-09 2010-11-23 Panasonic Corporation Method for fabricating semiconductor device
US8017942B2 (en) 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
JP2012070004A (ja) * 2011-12-21 2012-04-05 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2012134333A (ja) * 2010-12-22 2012-07-12 Disco Abrasive Syst Ltd 測定方法
JP2014060415A (ja) * 2013-10-28 2014-04-03 Renesas Electronics Corp 半導体装置
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8956955B2 (en) 2009-12-28 2015-02-17 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
US9023717B2 (en) 2013-09-13 2015-05-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
CN107316833A (zh) * 2016-04-27 2017-11-03 株式会社迪思科 晶片的加工方法
KR20170122666A (ko) * 2016-04-27 2017-11-06 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
CN108573918A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 衬底、分割衬底的方法及半导体器件
CN108705207A (zh) * 2017-03-30 2018-10-26 三星钻石工业股份有限公司 带金属膜的脆性材料基板的切割方法及切割装置
JP2019057579A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019220657A (ja) * 2018-06-22 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP2020025003A (ja) * 2018-08-07 2020-02-13 株式会社ディスコ ウェーハの加工方法
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
WO2023065410A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 半导体结构的键合方法和半导体设备
JP7459490B2 (ja) 2019-11-28 2024-04-02 株式会社ソシオネクスト 半導体ウェハ及び半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216123A (ja) * 1999-01-22 2000-08-04 Okamoto Machine Tool Works Ltd ウエハの裏面研削およびダイシング方法
JP2001135595A (ja) * 1999-11-05 2001-05-18 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP2001210609A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置
JP2002093750A (ja) * 2000-09-13 2002-03-29 Toshiba Microelectronics Corp 半導体装置
JP2004001076A (ja) * 2002-03-12 2004-01-08 Hamamatsu Photonics Kk レーザ加工方法
JP2004079746A (ja) * 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216123A (ja) * 1999-01-22 2000-08-04 Okamoto Machine Tool Works Ltd ウエハの裏面研削およびダイシング方法
JP2001135595A (ja) * 1999-11-05 2001-05-18 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP2001210609A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体装置
JP2002093750A (ja) * 2000-09-13 2002-03-29 Toshiba Microelectronics Corp 半導体装置
JP2004001076A (ja) * 2002-03-12 2004-01-08 Hamamatsu Photonics Kk レーザ加工方法
JP2004079746A (ja) * 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173268A (ja) * 2005-12-19 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007207871A (ja) * 2006-01-31 2007-08-16 Denso Corp 複数の半導体装置を備えた半導体ウェハ
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
US7838323B2 (en) 2006-06-09 2010-11-23 Panasonic Corporation Method for fabricating semiconductor device
JP2008194719A (ja) * 2007-02-13 2008-08-28 Seiko Epson Corp 基材の分割方法、液滴吐出ヘッドの製造方法、及び基板の製造方法
JP2009130157A (ja) * 2007-11-26 2009-06-11 Panasonic Corp ダイアタッチフィルム付きの半導体装置の製造方法
JP2009260214A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
JP2009238994A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の製造方法
US8017942B2 (en) 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
JP2010177277A (ja) * 2009-01-27 2010-08-12 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US8956955B2 (en) 2009-12-28 2015-02-17 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2012134333A (ja) * 2010-12-22 2012-07-12 Disco Abrasive Syst Ltd 測定方法
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
JP2012070004A (ja) * 2011-12-21 2012-04-05 Mitsumi Electric Co Ltd 半導体装置の製造方法
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US9023717B2 (en) 2013-09-13 2015-05-05 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2014060415A (ja) * 2013-10-28 2014-04-03 Renesas Electronics Corp 半導体装置
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
KR102242829B1 (ko) * 2016-04-27 2021-04-20 가부시기가이샤 디스코 웨이퍼의 가공 방법
CN107316833A (zh) * 2016-04-27 2017-11-03 株式会社迪思科 晶片的加工方法
KR20170122666A (ko) * 2016-04-27 2017-11-06 가부시기가이샤 디스코 웨이퍼의 가공 방법
CN108015650A (zh) * 2016-11-02 2018-05-11 株式会社迪思科 晶片的加工方法
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
TWI732950B (zh) * 2016-11-02 2021-07-11 日商迪思科股份有限公司 晶圓的加工方法
CN108573918A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 衬底、分割衬底的方法及半导体器件
CN108573918B (zh) * 2017-03-10 2023-07-28 三星电子株式会社 衬底、分割衬底的方法及半导体器件
CN108705207A (zh) * 2017-03-30 2018-10-26 三星钻石工业股份有限公司 带金属膜的脆性材料基板的切割方法及切割装置
JP2019057579A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019220657A (ja) * 2018-06-22 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP7049941B2 (ja) 2018-06-22 2022-04-07 株式会社ディスコ ウエーハの加工方法
JP2020025003A (ja) * 2018-08-07 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP7401183B2 (ja) 2018-08-07 2023-12-19 株式会社ディスコ ウェーハの加工方法
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
US11710706B2 (en) 2018-11-22 2023-07-25 Samsung Electronics Co., Ltd. Method of dicing a semiconductor substrate having a scribe lane defined therein
KR102653165B1 (ko) * 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
JP7459490B2 (ja) 2019-11-28 2024-04-02 株式会社ソシオネクスト 半導体ウェハ及び半導体装置
WO2023065410A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 半导体结构的键合方法和半导体设备

Also Published As

Publication number Publication date
JP4769429B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
JP4769429B2 (ja) 半導体装置の製造方法
JP4796588B2 (ja) 半導体装置の製造方法
JP2005332982A (ja) 半導体装置の製造方法
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP4809632B2 (ja) 半導体装置の製造方法
US6841454B2 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
JP2007048958A (ja) 半導体装置の製造方法および半導体装置
TWI330399B (en) Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP5352624B2 (ja) 半導体装置の製造方法
JP2011181822A (ja) 半導体装置の製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2013080972A (ja) 半導体装置の製造方法
TWI381485B (zh) Semiconductor device manufacturing method and semiconductor device
JP2014146829A (ja) 半導体チップおよび半導体装置
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
JP5297491B2 (ja) 半導体装置
JP2005340431A (ja) 半導体装置の製造方法
JP2007266421A (ja) 半導体装置およびその製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP2012124300A (ja) ウェーハ破断方法およびウェーハ破断装置
JP2012028664A (ja) 半導体装置の製造方法
US8431442B2 (en) Methods of manufacturing semiconductor chips
KR20070018713A (ko) 반도체 장치의 제조 방법 및 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees