JP7459490B2 - 半導体ウェハ及び半導体装置 - Google Patents

半導体ウェハ及び半導体装置 Download PDF

Info

Publication number
JP7459490B2
JP7459490B2 JP2019215610A JP2019215610A JP7459490B2 JP 7459490 B2 JP7459490 B2 JP 7459490B2 JP 2019215610 A JP2019215610 A JP 2019215610A JP 2019215610 A JP2019215610 A JP 2019215610A JP 7459490 B2 JP7459490 B2 JP 7459490B2
Authority
JP
Japan
Prior art keywords
region
groove
scribe
vias
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019215610A
Other languages
English (en)
Other versions
JP2021086951A (ja
Inventor
豊治 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2019215610A priority Critical patent/JP7459490B2/ja
Priority to US17/103,887 priority patent/US11296013B2/en
Publication of JP2021086951A publication Critical patent/JP2021086951A/ja
Application granted granted Critical
Publication of JP7459490B2 publication Critical patent/JP7459490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Description

本開示は、半導体ウェハ及び半導体装置に関する。
半導体装置の製造の際には、半導体ウェハに複数のチップ領域を設け、隣り合うチップ領域の間にスクライブ領域を設ける。そして、ダイシングブレードを用いてスクライブ領域内で半導体ウェハを切断し、チップを個片化する。
半導体ウェハの切断の際に、スクライブ領域内でクラックが発生することがある。このクラックのチップ領域内への伝播を防止するために、チップ領域の縁にクラック防止構造が設けられることがある。
特開２０１４－０３３１０５号公報 特開２０１３－１９７５１６号公報 特開２０１３－０４２０７１号公報 特開２０１１－１４６５６３号公報 国際公開第２００７／０７４５３０号 特開２００５－１４２５５３号公報 特開２００８－２５８２５８号公報 特開２００６－３３２５３３号公報 特開２００３－０８６５８９号公報 特開２０１６－１８４７４５号公報
Zhou-Jie Wu et al., 2018 IEEE 68th Electronic Components and Technology Conference, P656-662
しかしながら、従来のクラック防止構造では、クラックのチップ領域内への伝播を抑制できないことがある。
本開示の目的は、クラックのチップ領域内への伝播を防止することができる半導体ウェハ及び半導体装置を提供することにある。
本開示に係る半導体ウェハは、複数のチップ領域と、前記複数のチップ領域の間に設けられ、平面視で第１の方向に延在するスクライブ領域と、を有し、前記スクライブ領域は、前記第１の方向に延在する第１の領域と、前記第１の領域の、平面視で前記第１の方向に直交する第２の方向の両側に位置し、前記第１の方向に延在する第２の領域と、少なくとも前記第２の領域に設けられた電極パッドと、を有し、前記電極パッドは、第１の導電膜と、前記第１の導電膜上のカバー膜と、前記カバー膜に設けられ、前記第１の導電膜の一部を露出する開口部と、前記第１の導電膜の下方に設けられた配線膜と、前記第１の導電膜の下方に設けられた複数の第１のビアと、を有し、前記第２の領域は、前記第１の方向に延在し、前記開口部と重なる部分を有する壁状の第２のビアを含み、前記配線膜の一部と、前記複数の第１のビアの一部が、平面視で前記開口部と重ならない。
本開示によれば、クラックのチップ領域内への伝播を抑制することができる。
第１の実施形態に係る半導体ウェハを示す図である。 図１中の一部の領域を拡大して示す図である。 第１の実施形態におけるスクライブ領域のレイアウトを示す模式図である。 第１の実施形態におけるスクライブ領域を示す断面図（その１）である。 第１の実施形態におけるスクライブ領域を示す断面図（その２）である。 第１の実施形態におけるスクライブ領域を示す断面図（その３）である。 第１の実施形態におけるスクライブ領域を示す断面図（その４）である。 第１の実施形態における個片化後の半導体装置を示す図である。 第１の実施形態における個片化後のスクライブ領域のレイアウトを示す図である。 第１の実施形態における個片化後のスクライブ領域を示す断面図（その１）である。 第１の実施形態における個片化後のスクライブ領域を示す断面図（その２）である。 第１の実施形態の第１の変形例におけるスクライブ領域を示す断面図（その１）である。 第１の実施形態の第１の変形例におけるスクライブ領域を示す断面図（その２）である。 第１の実施形態の第２の変形例におけるスクライブ領域のレイアウトを示す模式図である。 第１の実施形態の第２の変形例における個片化後のスクライブ領域のレイアウトを示す図である。 第１の実施形態の第３の変形例におけるスクライブ領域のレイアウトを示す模式図である。 第１の実施形態の第３の変形例における個片化後のスクライブ領域のレイアウトを示す図である。 第２の実施形態におけるスクライブ領域のレイアウトを示す模式図である。 第２の実施形態の第１の変形例におけるスクライブ領域のレイアウトを示す模式図である。 第２の実施形態の第２の変形例におけるスクライブ領域のレイアウトを示す模式図である。 第２の実施形態の第３の変形例におけるスクライブ領域のレイアウトを示す模式図である。 第３の実施形態におけるスクライブ領域のレイアウトを示す模式図である。 第３の実施形態におけるスクライブ領域を示す断面図である。 第３の実施形態の変形例における電極パッドのレイアウトを示す模式図である。 第３の実施形態の変形例における電極パッドを示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明において、基板の表面に平行で互いに直交する２つの方向をＸ方向、Ｙ方向とし、基板の表面に垂直な方向をＺ方向とする。また、Ｘ方向およびＹ方向からなる面を表す際に、平面視と呼ぶことがある。
（第１の実施形態）
まず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体ウェハを示す図である。図２は、図１中の一部の領域２を拡大して示す図である。
図１及び図２に示すように、半導体ウェハ１は、Ｘ方向及びＹ方向に並ぶ複数のチップ領域３を有する。Ｘ方向で隣り合うチップ領域３の間には、Ｙ方向に延在するスクライブ領域４Ｙが設けられ、Ｙ方向で隣り合うチップ領域３の間には、Ｘ方向に延在するスクライブ領域４Ｘが設けられている。スクライブ領域４Ｘ及び４Ｙには、モニタパターン（図示せず）が設けられており、モニタパターンに接続された電極パッド５がスクライブ領域４Ｘ及び４Ｙの表面に設けられている。
ここで、スクライブ領域４Ｘの構成について説明する。図３は、第１の実施形態におけるスクライブ領域４Ｘのレイアウトを示す模式図である。図４～図７は、第１の実施形態におけるスクライブ領域４Ｘを示す断面図である。図４は、図３中のIV－IV線に沿った断面図に相当する。図５は、図３中のV－V線に沿った断面図に相当する。図６は、図３中のVI－VI線に沿った断面図に相当する。図７は、図３中のVII－VIII線に沿った断面図に相当する。
まず、スクライブ領域４Ｘの断面構成について説明する。図４～図７に示すように、シリコン基板等の基板１０１上に第１の層間絶縁膜１１１が形成されている。第１の層間絶縁膜１１１中にビア１２１が形成されている。第１の層間絶縁膜１１１は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。ビア１２１は、例えば、タングステン（Ｗ）、ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等の下地膜とを含む。
第１の層間絶縁膜１１１上に第２の層間絶縁膜１１２が形成されている。第２の層間絶縁膜１１２中に配線膜１３２が形成されている。第２の層間絶縁膜１１２は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。配線膜１３２は、例えば、銅（Ｃｕ）又はルテニウム（Ｒｕ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）又は窒化タンタル（ＴａＮ）等の下地膜とを含む。なお、配線膜１３２の材料がルテニウム（Ｒｕ）である場合、下地膜の形成を省略してもよい。
第２の層間絶縁膜１１２上に複数の第３の層間絶縁膜１１３が形成されている。第３の層間絶縁膜１１３中にビア１２３と配線膜１３３とが形成されている。配線膜１３３はビア１２３上に形成され、配線膜１３３及びビア１２３はデュアルダマシン構造を有する。ビア１２３は、当該ビア１２３の直下の配線膜１３２又は１３３に接続されている。第３の層間絶縁膜１１３は、例えば、酸炭化シリコン（ＳｉＯＣ）、酸窒化シリコン（ＳｉＯＮ）又は酸化シリコン（ＳｉＯ２）等の膜である。配線膜１３３及びビア１２３は、例えば、銅（Ｃｕ）又はルテニウム（Ｒｕ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）又は窒化タンタル（ＴａＮ）等の下地膜とを含む。なお、配線膜１３３の材料がルテニウム（Ｒｕ）である場合、下地膜の形成を省略してもよい。
複数の第３の層間絶縁膜１１３のうちで最上層の第３の層間絶縁膜１１３上に第４の層間絶縁膜１１４が形成されている。第４の層間絶縁膜１１４上に導電膜１３４が形成されている。第４の層間絶縁膜１１４にビアホール１４４が形成されており、導電膜１３４はビアホール１４４を介して配線膜１３３に接続されている。第４の層間絶縁膜１１４及び導電膜１３４上にカバー膜１１６が形成されている。カバー膜１１６には、導電膜１３４の一部を露出する開口部１４６が形成されている。第４の層間絶縁膜１１４は、例えば、酸化シリコン（ＳｉＯ２）等の膜である。導電膜１３４は、例えば、アルミニウム（Ａｌ）等の膜である。
次に、スクライブ領域４Ｘのレイアウトについて説明する。図３に示すように、スクライブ領域４Ｘは、Ｘ方向に延在する第１の領域１０と、第１の領域１０のＹ方向の両側に位置し、第１の方向に延在する第２の領域２０とを有する。第１の領域１０の幅は、概ねダイシングブレードの厚さと等しい。
各第２の領域２０に、第１の溝ビア２１と、第２の溝ビア２２とが設けられている。第１の溝ビア２１及び第２の溝ビア２２はＸ方向に延在する。第１の溝ビア２１は第２の溝ビア２２よりも第１の領域１０から離れて配置されている。
第１の溝ビア２１内では、図７に示すように、ビア１２１、配線膜１３２、複数のビア１２３、複数の配線膜１３３及び導電膜１３４が積層されている。つまり、ビア１２１、配線膜１３２、複数のビア１２３、複数の配線膜１３３及び導電膜１３４の金属膜の積層体が壁を構成している。
第２の溝ビア２２内でも、ビア１２１、配線膜１３２、複数のビア１２３、複数の配線膜１３３及び導電膜１３４が積層されている。つまり、ビア１２１、配線膜１３２、複数のビア１２３、複数の配線膜１３３及び導電膜１３４の金属膜の積層体が壁を構成している。
カバー膜１１６の開口部１４６は、Ｘ方向に平行な２辺と、Ｙ方向に平行な２辺とを備えた矩形状の平面形状を有している。第１の溝ビア２１は、平面視で開口部１４６と重なる部分を有する。一方、第２の溝ビア２２は、Ｘ方向で開口部１４６から離間して配置されている。
各第２の領域２０において、第２の溝ビア２２は、Ｙ方向から視たときに、当該第２の溝ビア２２のＸ方向負側の端部が一つの第１の溝ビア２１と重なり、Ｘ方向正側の端部が他の一つの第１の溝ビア２１と重なるようにして配置されている。その逆に、第１の溝ビア２１は、Ｙ方向から視たときに、当該第１の溝ビア２１のＸ方向負側の端部が一つの第２の溝ビア２２と重なり、Ｘ方向正側の端部が他の一つの第２の溝ビア２２と重なるようにして配置されている。従って、Ｙ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｘの全体にわたって連続して設けられている。なお、当該溝ビアの壁がスクライブ領域４Ｘの一部のみにわたって設けられていてもよい。
図３～図７での図示を省略するが、スクライブ領域４Ｘにモニタパターンが設けられており、導電膜１３４はモニタパターンに接続されている。そして、導電膜１３４の開口部１４６から露出した部分が、モニタパターンを用いた特性試験時に電極パッド５として用いられる。
スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。従って、スクライブ領域４Ｙの各第２の領域２０において、第２の溝ビア２２は、Ｘ方向から視たときに、当該第２の溝ビア２２のＹ方向負側の端部が一つの第１の溝ビア２１と重なり、Ｙ方向正側の端部が他の一つの第１の溝ビア２１と重なるようにして配置されている。その逆に、第１の溝ビア２１は、Ｘ方向から視たときに、当該第１の溝ビア２１のＹ方向負側の端部が一つの第２の溝ビア２２と重なり、Ｙ方向正側の端部が他の一つの第２の溝ビア２２と重なるようにして配置されている。従って、Ｘ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｙの全体にわたって連続して設けられている。なお、当該溝ビアの壁がスクライブ領域４Ｙの一部のみにわたって設けられていてもよい。
例えば、スクライブ領域４Ｘ内の溝ビア２１及び２２は、Ｙ方向で電極パッド５のＹ方向の両縁よりも内側に配置されている。同様に、例えば、スクライブ領域４Ｙ内の溝ビア２１及び２２が、Ｘ方向で電極パッド５のＸ方向の両縁よりも内側に配置されている。
半導体ウェハ１は、特性試験の後、ダイシングブレードを用いてスクライブ領域４Ｘ及び４Ｙ内で切断され、複数の半導体装置に個片化される。図８は、第１の実施形態における個片化後の半導体装置を示す図である。図９は、第１の実施形態における個片化後のスクライブ領域４Ｘのレイアウトを示す図である。図１０及び図１１は、第１の実施形態における個片化後のスクライブ領域４Ｘを示す断面図である。図１０は、図９中のX－X線に沿った断面図に相当する。図１１は、図９中のXI－XI線に沿った断面図に相当する。
半導体ウェハ１の切断の際には、第１の領域１０の幅と同程度の厚さを有するダイシングブレードが用いられ、第１の領域１０がダイシングブレードにより削られる。この結果、第１の領域１０が消失し、複数の半導体装置６が得られる。
図８に示すように、半導体装置６は、チップ領域３と、スクライブ領域４Ｘの残部と、スクライブ領域４Ｙの残部とを有する。図９～図１１に示すように、スクライブ領域４Ｘ及び４Ｙの残部は、一方の第２の領域２０と凡そ一致する。つまり、Ｙ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｘの残部の全体にわたって連続して設けられている。同様に、Ｘ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｙの残部の全体にわたって連続して設けられている。なお、当該溝ビアの壁がスクライブ領域４Ｘの残部の一部のみ、又はスクライブ領域４Ｙの残部の一部のみにわたって設けられていてもよい。
半導体ウェハ１の切断の際に、スクライブ領域４Ｘ内でクラック９が発生することがある。クラック９は、図９～図１１に示すように、半導体装置６の切断面（側面）６Ａを起点とし、２つの絶縁膜の界面や絶縁膜と金属膜との間の界面に沿って伝播しやすい。第１の実施形態では、切断面６Ａとチップ領域３との間に、溝ビア２１又は２２が存在し、溝ビア２１及び２２内では、ビア１２１、配線膜１３２、複数のビア１２３、複数の配線膜１３３及び導電膜１３４の金属膜の積層体が壁を構成している（図７参照）。このため、クラック９がチップ領域３に向かって伝播したとしても、図９に示すように、クラック９の伝播は、少なくとも溝ビア２１又は２２の一方で遮られる。
このように、第１の実施形態によれば、クラック９のチップ領域３内への伝播を防止することができる。
また、第１の実施形態では、スクライブ領域４Ｘ内の溝ビア２１及び２２が、Ｙ方向で電極パッド５のＹ方向の両縁よりも内側に配置されているため、他の電極パッド５の配置への妨げとなりにくい。同様に、スクライブ領域４Ｙ内の溝ビア２１及び２２が、Ｘ方向で電極パッド５のＸ方向の両縁よりも内側に配置されているため、他の電極パッド５の配置への妨げとなりにくい。
なお、第１の領域１０の幅がダイシングブレードの厚さと一致している必要はない。第１の領域１０の全体が消失している必要はなく、第１の領域１０の一部が残存していてもよい。また、第２の領域２０の全体が残存している必要はなく、第２の領域２０の一部が消失していてもよい。
ビア１２３がシングルダマシン構造を有していてもよい。この場合、ビア１２３がタングステン（Ｗ）、ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）等の膜と、この膜の下に形成されたチタン（Ｔｉ）又は窒化チタン（ＴｉＮ）等の下地膜とを含んでもよい。
（第１の実施形態の第１の変形例）
次に、第１の実施形態の第１の変形例について説明する。第１の変形例は、主に、導電膜１３４の構成の点で第１の実施形態と相違する。図１２及び図１３は、第１の実施形態の第１の変形例におけるスクライブ領域４Ｘを示す断面図である。図１２は、図３中のIV－IV線に沿った断面図に相当する。図１３は、図３中のV－V線に沿った断面図に相当する。
第１の変形例では、図１２及び図１３に示すように、第４の層間絶縁膜１１４の平面視で電極パッド５と重なる部分に開口部１４５が形成されている。開口部１４５は、第１の実施形態における第１の溝ビア２１内のビアホール１４４を包含するようにして形成されている。また、開口部１４５は、Ｙ方向で隣り合う第２の溝ビア２２の間にも広がっている。
第１の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
第１の変形例によっても第１の実施形態と同様の効果を得ることができる。
（第１の実施形態の第２の変形例）
次に、第１の実施形態の第２の変形例について説明する。第２の変形例は、主に、溝ビアの配置の点で第１の実施形態と相違する。図１４は、第１の実施形態の第２の変形例におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第２の変形例では、図１４に示すように、第２の溝ビア２２よりも第１の領域１０から離れて配置される第１の溝ビア２１が、Ｘ方向で開口部１４６から離間して配置されている。一方、第２の溝ビア２２は、平面視で開口部１４６と重なる部分を有する。
第２の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
図１５は、第１の実施形態の第２の変形例における個片化後のスクライブ領域４Ｘのレイアウトを示す図である。図１５に示すように、第１の実施形態と同様に、スクライブ領域４Ｘ及び４Ｙの残部は、一方の第２の領域２０と凡そ一致する。つまり、Ｙ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｘの残部の全体にわたって連続して設けられている。同様に、Ｘ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｙの残部の全体にわたって連続して設けられている。なお、当該溝ビアの壁がスクライブ領域４Ｘの一部のみ、又はスクライブ領域４Ｙの一部のみにわたって設けられていてもよい。
第２の変形例によっても第１の実施形態と同様の効果を得ることができる。
（第１の実施形態の第３の変形例）
次に、第１の実施形態の第３の変形例について説明する。第３の変形例は、主に、溝ビアの配置の点で第１の実施形態と相違する。図１６は、第１の実施形態の第３の変形例におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第３の変形例では、図１６に示すように、第２の変形例と同様に、第２の溝ビア２２よりも第１の領域１０から離れて配置される第１の溝ビア２１が、Ｘ方向で開口部１４６から離間して配置されている。一方、第２の溝ビア２２は、平面視で開口部１４６と重なる部分を有する。
第３の変形例では、各第２の領域２０に、更に、第３の溝ビア２３が設けられている。第３の溝ビア２３はＸ方向に延在する。第３の溝ビア２３は第２の溝ビア２２よりも第１の領域１０側に配置されている。第３の溝ビア２３は、Ｘ方向で第１の溝ビア２１と同程度の位置に配置されている。第３の溝ビア２３は、第１の溝ビア２１と同様の断面構成を備える。
第３の変形例では、スクライブ領域４Ｘ内においてＹ方向で隣り合う第３の溝ビア２３の間に第４の溝ビア２４が設けられている。第４の溝ビア２４はＸ方向に延在する。第４の溝ビア２４は第１の領域１０内に配置されていてもよい。第４の溝ビア２４は、Ｘ方向で第２の溝ビア２２と同程度の位置に配置されている。第４の溝ビア２４は、第１の溝ビア２１と同様の断面構成を備える。
第３の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
図１７は、第１の実施形態の第３の変形例における個片化後のスクライブ領域４Ｘのレイアウトを示す図である。図１７に示すように、第１の実施形態と同様に、スクライブ領域４Ｘ及び４Ｙの残部は、一方の第２の領域２０と凡そ一致する。つまり、Ｙ方向から視ると、第複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｘの残部の全体にわたって連続して設けられている。同様に、Ｘ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｙの残部の全体にわたって連続して設けられている。
第３の変形例によっても第１の実施形態と同様の効果を得ることができる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、主に、スクライブ領域の幅方向に並び電極パッドの数の点で第１の実施形態と相違する。図１８は、第２の実施形態におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第２の実施形態では、スクライブ領域４Ｘ内において複数の電極パッド５（図２参照）がＹ方向に２列に並ぶようにして配置され、これに伴ってカバー膜１１６に開口部１４６がＹ方向に２列に並ぶようにして形成されている。そして、各開口部１４６に対応するようにして、第１の実施形態と同様に導電膜１３４等が形成されている。
第２の実施形態においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
個片化後のスクライブ領域４Ｘにおいて、スクライブ領域４Ｘ及び４Ｙの残部は、一方の第２の領域２０と凡そ一致する。つまり、Ｙ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｘの全体にわたって連続して設けられている。同様に、Ｘ方向から視ると、複数の溝ビアからなる溝ビアの壁がスクライブ領域４Ｙの全体にわたって連続して設けられている。なお、当該溝ビアの壁がスクライブ領域４Ｘの残部の一部のみ、又はスクライブ領域４Ｙの残部の一部のみにわたって設けられていてもよい。
第２の実施形態によれば、溝ビアがより多重に設けられているため、クラックの伝播をより抑制することができる。
（第２の実施形態の第１の変形例）
次に、第２の実施形態の第１の変形例について説明する。第１の変形例は、主に、スクライブ領域の幅方向に並び電極パッドの数の点で第１の実施形態と相違する。図１９は、第２の実施形態の第１の変形例におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第１の変形例では、スクライブ領域４Ｘ内において複数の電極パッド５（図２参照）がＹ方向に３列に並ぶようにして配置され、これに伴ってカバー膜１１６に開口部１４６（１４６Ａ及び１４６Ｂ）がＹ方向に３列に並ぶようにして形成されている。そして、Ｙ方向に並ぶ３列の開口部１４６のうちで中央に位置する開口部１４６Ａに対応するようにして、第１の実施形態と同様に導電膜１３４等が形成されている。また、Ｙ方向に並ぶ３列の開口部１４６のうちで両外側に位置するそれぞれ１列の開口部１４６Ｂに対応するようにして、Ｘ方向に延在する第５の溝ビア２５が形成されている。第５の溝ビア２５は、第１の溝ビア２１と同様の断面構成を備える。１つの開口部１４６Ｂに対して、複数の第５の溝ビア２５がＹ方向に並んで配置されている。
第１の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
第１の変形例によれば、溝ビアがより多重に設けられているため、クラックの伝播をより抑制することができる。
（第２の実施形態の第２の変形例）
次に、第２の実施形態の第２の変形例について説明する。第２の変形例は、主に、スクライブ領域の幅方向に並び電極パッドの数の点で第１の実施形態と相違する。図２０は、第２の実施形態の第２の変形例におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第２の変形例では、スクライブ領域４Ｘ内において複数の電極パッド５（図２参照）がＹ方向に４列に並ぶようにして配置され、これに伴ってカバー膜１１６に開口部１４６（１４６Ａ及び１４６Ｂ）がＹ方向に４列に並ぶようにして形成されている。そして、Ｙ方向に並ぶ４列の開口部１４６のうちで中央に位置する２列の開口部１４６Ａに対応するようにして、第１の実施形態と同様に導電膜１３４等が形成されている。また、Ｙ方向に並ぶ４列の開口部１４６のうちで両外側に位置するそれぞれ１列の開口部１４６Ｂに対応するようにして、Ｘ方向に延在する第５の溝ビア２５が形成されている。１つの開口部１４６Ｂに対して、複数の第５の溝ビア２５がＹ方向に並んで配置されている。
第２の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
第２の変形例によれば、溝ビアがより多重に設けられているため、クラックの伝播をより抑制することができる。
（第２の実施形態の第３の変形例）
次に、第２の実施形態の第３の変形例について説明する。第３の変形例は、主に、スクライブ領域の幅方向に並び電極パッドの数の点で第１の実施形態と相違する。図２１は、第２の実施形態の第３の変形例におけるスクライブ領域４Ｘのレイアウトを示す模式図である。
第３の変形例では、スクライブ領域４Ｘ内において複数の電極パッド５（図２参照）がＹ方向に５列に並ぶようにして配置され、これに伴ってカバー膜１１６に開口部１４６（１４６Ａ及び１４６Ｂ）がＹ方向に５列に並ぶようにして形成されている。そして、Ｙ方向に並ぶ５列の開口部１４６のうちで中央に位置する１列の開口部１４６Ａに対応するようにして、第１の実施形態と同様に導電膜１３４等が形成されている。また、Ｙ方向に並ぶ５列の開口部１４６のうちで両外側に位置するそれぞれ２列の開口部１４６Ｂに対応するようにして、Ｘ方向に延在する第５の溝ビア２５が形成されている。１つの開口部１４６Ｂに対して、複数の第５の溝ビア２５がＹ方向に並んで配置されている。
第３の変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
第３の変形例によれば、溝ビアがより多重に設けられているため、クラックの伝播をより抑制することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、主に、溝ビアの断面構成の点で第１の実施形態と相違する。図２２は、第３の実施形態におけるスクライブ領域４Ｘのレイアウトを示す模式図である。図２３は、第３の実施形態におけるスクライブ領域４Ｘを示す断面図である。図２３は、図２２中のXXIII－XXIII線に沿った断面図に相当する。
第３の実施形態では、スクライブ領域４Ｘに、第１の実施形態、第１の実施形態の諸変形例、第２の実施形態及び第２の実施形態の諸変形例の領域に加えて、図２２及び図２３に示す領域が設けられている。図２２及び図２３に示す領域では、第２の領域２０に形成された各開口部１４６において、当該開口部１４６から露出する電極パッドの下に設けられた第５の溝ビア２５のうちで最も第１の領域１０側に位置する第５の溝ビア２５Ａの構成が他の第５の溝ビア２５の構成と相違する。図２３には、第５の溝ビア２５Ａの構成に関して２つの例を示してある。なお、図２３には、Ｚ方向の一部のみを図示しており、配線膜１３２の下に形成されている第１の層間絶縁膜１１１等及び２つの配線膜１３３の上に形成されている第３の層間絶縁膜１１３等の図示を省略してある。
図２３（ａ）に示す第１の例では、第５の溝ビア２５Ａを構成する複数のビア１２３の位置が、Ｚ方向正側ほど（基板１０１から離間するほど）、第１の領域１０から離間するように配置されている。また、配線膜１３３の第１の領域１０側の側面は、当該配線膜１３３の直下に位置するビア１２３の第１の領域１０側の側面と面一になっている。このような構成において、例えば、配線膜１３２の表面に沿ってクラック９０が伝播した場合、クラック９０はビア１２３によってＹ方向への伝播を妨げられる。クラック９０が更に伝播した場合でも、クラック９０はビア１２３及び配線膜１３３の側面に沿ってＺ方向正側に伝播しやすく、Ｙ方向には伝播しにくい。このため、クラック９０が大きなエネルギで伝播しようとしていても、チップ領域３（図２参照）までの到達は抑制することができる。
図２３（ｂ）に示す第２の例では、第５の溝ビア２５Ａを構成する複数のビア１２３の各々の第１の領域１０側の側面と、各配線膜１３３の第１の領域１０側の側面とが面一になっている。このような構成においても、例えば、配線膜１３２の表面に沿ってクラック９０が伝播した場合、クラック９０はビア１２３によってＹ方向への伝播を妨げられる。クラック９０が更に伝播した場合でも、クラック９０はビア１２３及び配線膜１３３の側面に沿ってＺ方向正側に伝播しやすく、Ｙ方向には伝播しにくい。このため、クラック９０が大きなエネルギで伝播しようとしていても、チップ領域３（図２参照）までの到達は抑制することができる。
第３の実施形態においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第１の実施形態と同様である。
第３の実施形態によれば、第５の溝ビア２５Ａが設けられているため、クラックの伝播をより抑制することができる。
（第３の実施形態の変形例）
次に、第３の実施形態の変形例について説明する。変形例は、主に、溝ビアのレイアウトの点で第３の実施形態と相違する。図２４は、第３の実施形態の変形例における電極パッドのレイアウトを示す模式図である。図２５は、第３の実施形態の変形例における電極パッドを示す断面図である。図２５は、図２４中のXXV－XXV線に沿った断面図に相当する。
第３の実施形態の変形例では、開口部１４６が正方形に形成され、第５の溝ビア２５Ａを含む第５の溝ビア２５が、平面視で開口部１４６の内側に環状に形成されている。
図２４（ａ）に示す第１の例では、第５の溝ビア２５Ａを構成する複数のビア１２３の位置が、Ｚ方向正側ほど（基板１０１から離間するほど）、第１の領域１０から離間するように配置されている。また、配線膜１３３の第１の領域１０側の側面は、当該配線膜１３３の直下に位置するビア１２３の第１の領域１０側の側面と面一になっている。このような構成において、クラック９０が大きなエネルギで伝播しようとしていても、チップ領域３（図２参照）までの到達は抑制することができる。
図２４（ｂ）に示す第２の例では、第５の溝ビア２５Ａを構成する複数のビア１２３の各々の第１の領域１０側の側面と、各配線膜１３３の第１の領域１０側の側面とが面一になっている。このような構成において、クラック９０が大きなエネルギで伝播しようとしていても、チップ領域３（図２参照）までの到達は抑制することができる。
変形例においても、スクライブ領域４Ｙは、第１の領域１０及び第２の領域２０等の各構成要素の向きが相違していることを除き、スクライブ領域４Ｘと同様の構成を有する。
他の構成は第３の実施形態と同様である。
第３の実施形態の変形例によれば、第５の溝ビア２５Ａが設けられているため、クラックの伝播をより抑制することができる。また、第３の実施形態の変形例における電極パッドは、レイアウトの変更をせずとも、そのままスクライブ領域４Ｙに配置することができる。
第３の実施形態又はその変形例における第５の溝ビア２５Ａと同様の構成を、第１～第４の溝ビア２１～２４に適用してもよい。すなわち、これら溝ビアを構成する膜の上面（基板１０１側の面とは反対側の面）の全体が、基板１０１の上面側から視えるように構成されていてもよい。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
１：半導体ウェハ
３：チップ領域
４Ｘ、４Ｙ：スクライブ領域
５：電極パッド
６：半導体装置
１０、２０：領域
２１、２２、２３、２４、２５、２５Ａ：溝ビア

Claims (14)

  1. 複数のチップ領域と、
    前記複数のチップ領域の間に設けられ、平面視で第１の方向に延在するスクライブ領域と、
    を有し、
    前記スクライブ領域は、
    前記第１の方向に延在する第１の領域と、
    前記第１の領域の、平面視で前記第１の方向に直交する第２の方向の両側に位置し、前記第１の方向に延在する第２の領域と、
    少なくとも前記第２の領域に設けられた電極パッドと、
    を有し、
    前記電極パッドは、
    第１の導電膜と、
    前記第１の導電膜上のカバー膜と、
    前記カバー膜に設けられ、前記第１の導電膜の一部を露出する開口部と、
    前記第１の導電膜の下方に設けられた配線膜と、
    前記第１の導電膜の下方に設けられた複数の第１のビアと、
    を有し、
    前記第２の領域は、前記第１の方向に延在し、前記開口部と重なる部分を有する壁状の第２のビアを含み、
    前記配線膜の一部と、前記複数の第１のビアの一部が、平面視で前記開口部と重ならないことを特徴とする半導体ウェハ。
  2. 前記第２の方向から視たときに、前記第２のビアは前記第２の領域にわたって設けられていることを特徴とする請求項１に記載の半導体ウェハ。
  3. 前記第２のビアは、
    前記第１の方向に並ぶ複数の第１の溝ビアと、
    前記第１の溝ビアから、前記第２の方向にずれた位置に設けられ、前記第１の方向に並ぶ複数の第２の溝ビアと、
    を有し、
    前記第２の方向から視たときに、前記第１の溝ビアの少なくとも一部と前記第２の溝ビアの少なくとも一部とが重なることを特徴とする請求項２に記載の半導体ウェハ。
  4. 前記第２のビアは、基板上に複数の金属膜が積層されて構成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体ウェハ。
  5. 前記第２のビアの前記第１の領域側に位置する側面は、前記基板から離間するほど前記第１の領域から離間することを特徴とする請求項４に記載の半導体ウェハ。
  6. 前記スクライブ領域は、前記第２の方向に並んだ複数の前記電極パッドを有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体ウェハ。
  7. 平面視で、前記配線膜の一部及び前記複数の第１のビアの一部と、前記第１の溝ビアとの間に、前記第２の溝ビアが位置することを特徴とする請求項３に記載の半導体ウェハ。
  8. チップ領域と、
    前記チップ領域の側方に設けられ、平面視で第１の方向に延在するスクライブ領域と、
    前記スクライブ領域に設けられた電極パッドと、
    を有し、
    前記電極パッドは、
    第１の導電膜と、
    前記第１の導電膜上のカバー膜と、
    前記カバー膜に設けられ、前記第１の導電膜の一部を露出する開口部と、
    前記開口部の下方に設けられた配線膜と、
    前記開口部の下方に設けられた複数の第１のビアと、
    前記第１の方向に延在し、前記開口部と重なる部分を有する壁状の第２のビアと、
    を有し、
    前記配線膜の一部と、前記複数の第１のビアの一部が、平面視で前記開口部と重ならないことを特徴とする半導体装置。
  9. 平面視で前記第１の方向に直交する第２の方向から視たときに、前記第２のビアは前記スクライブ領域にわたって設けられていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第２のビアは、
    前記第１の方向に並ぶ複数の第１の溝ビアと、
    前記第１の溝ビアから、前記第２の方向にずれた位置に設けられ、前記第１の方向に並ぶ複数の第２の溝ビアと、
    を有し、
    前記第２の方向から視たときに、前記第１の溝ビアの少なくとも一部と前記第２の溝ビアの少なくとも一部とが重なることを特徴とする請求項９に記載の半導体装置。
  11. 前記スクライブ領域は、前記第２の方向に並んだ複数の前記電極パッドを有することを特徴とする請求項９又は１０に記載の半導体装置。
  12. 前記第２のビアは、基板上に複数の金属膜が積層されて構成されていることを特徴とする請求項８乃至１１のいずれか１項に記載の半導体装置。
  13. 前記第２のビアの前記チップ領域側とは反対側に位置する側面は、前記基板から離間するほど前記チップ領域に近づくことを特徴とする請求項１２に記載の半導体装置。
  14. 平面視で、前記配線膜の一部及び前記複数の第１のビアの一部と、前記第１の溝ビアとの間に、前記第２の溝ビアが位置することを特徴とする請求項１０に記載の半導体装置。
JP2019215610A 2019-11-28 2019-11-28 半導体ウェハ及び半導体装置 Active JP7459490B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019215610A JP7459490B2 (ja) 2019-11-28 2019-11-28 半導体ウェハ及び半導体装置
US17/103,887 US11296013B2 (en) 2019-11-28 2020-11-24 Semiconductor wafer and semiconductor device for suppressing the propagation of cracks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019215610A JP7459490B2 (ja) 2019-11-28 2019-11-28 半導体ウェハ及び半導体装置

Publications (2)

Publication Number Publication Date
JP2021086951A JP2021086951A (ja) 2021-06-03
JP7459490B2 true JP7459490B2 (ja) 2024-04-02

Family

ID=76088440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019215610A Active JP7459490B2 (ja) 2019-11-28 2019-11-28 半導体ウェハ及び半導体装置

Country Status (2)

Country Link
US (1) US11296013B2 (ja)
JP (1) JP7459490B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340423A (ja) 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2006093407A (ja) 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2011129722A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置
US20110287627A1 (en) 2008-11-07 2011-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
JP2013105919A (ja) 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法
US20130147018A1 (en) 2008-07-29 2013-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for Reducing Integrated Circuit Corner Peeling

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801296B2 (ja) 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7049701B2 (en) 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP2005142553A (ja) 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2006332533A (ja) 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
WO2007074530A1 (ja) 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2011146563A (ja) 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
JP5925445B2 (ja) 2011-08-19 2016-05-25 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6213606B2 (ja) 2011-09-15 2017-10-18 富士通セミコンダクター株式会社 半導体装置
JP5953974B2 (ja) 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2013197516A (ja) 2012-03-22 2013-09-30 Seiko Instruments Inc 半導体装置
JP5919128B2 (ja) 2012-08-03 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
JP6324743B2 (ja) * 2014-01-31 2018-05-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9543347B2 (en) * 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9831193B1 (en) * 2016-05-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for scribe street probe pads with reduced die chipping during wafer dicing
JP6936027B2 (ja) * 2017-03-09 2021-09-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019114673A (ja) * 2017-12-25 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20210032080A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 반도체 장치
KR20210055164A (ko) * 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340423A (ja) 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2006093407A (ja) 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
US20130147018A1 (en) 2008-07-29 2013-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for Reducing Integrated Circuit Corner Peeling
US20110287627A1 (en) 2008-11-07 2011-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
JP2011129722A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置
JP2013105919A (ja) 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法

Also Published As

Publication number Publication date
US11296013B2 (en) 2022-04-05
US20210166994A1 (en) 2021-06-03
JP2021086951A (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
US9673154B2 (en) Semiconductor device
US7235864B2 (en) Integrated circuit devices, edge seals therefor
US7777304B2 (en) Semiconductor device
US20130285057A1 (en) Semiconductor device
US20090243044A1 (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
JP2008270488A (ja) 半導体装置及びその製造方法
JP2009049313A (ja) 半導体装置およびその製造方法
JP2006005288A (ja) 半導体装置
TWI757804B (zh) 半導體晶圓及半導體晶片
US11694963B2 (en) Semiconductor device and semiconductor package including the same
JP7459490B2 (ja) 半導体ウェハ及び半導体装置
JP2005260059A (ja) 半導体装置、半導体ウェハおよび半導体装置の製造方法
JP2009218504A (ja) 半導体装置
TWI720555B (zh) 半導體裝置
JP2010225763A (ja) 半導体装置
JP5483772B2 (ja) 半導体装置
KR20080057804A (ko) 반도체 소자 및 그 제조방법
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP2010251668A (ja) 配線剥離防止構造を有する半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7459490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150