JP2014053526A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2014053526A
JP2014053526A JP2012198217A JP2012198217A JP2014053526A JP 2014053526 A JP2014053526 A JP 2014053526A JP 2012198217 A JP2012198217 A JP 2012198217A JP 2012198217 A JP2012198217 A JP 2012198217A JP 2014053526 A JP2014053526 A JP 2014053526A
Authority
JP
Japan
Prior art keywords
wafer
street
dividing
semiconductor wafer
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012198217A
Other languages
English (en)
Other versions
JP6078272B2 (ja
Inventor
Fumio Uchida
文雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2012198217A priority Critical patent/JP6078272B2/ja
Priority to US14/013,965 priority patent/US9105708B2/en
Priority to CN201310408381.2A priority patent/CN103681297B/zh
Publication of JP2014053526A publication Critical patent/JP2014053526A/ja
Application granted granted Critical
Publication of JP6078272B2 publication Critical patent/JP6078272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】ウエーハに形成するストリートの幅を狭くすることができるとともに、デバイスに欠けを発生させることなく分割することができるウエーハの加工方法を提供する。
【解決手段】表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って分割するウエーハの加工方法であって、ウエーハの表面に保護部材を貼着する保護部材貼着工程と、ウエーハの裏面側からストリートに沿って切削ブレードを位置付け、ストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する分割溝形成工程と、分割溝形成工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するとともに保護部材を剥離するウエーハ支持工程と、ウエーハ支持工程が実施されダイシングテープに貼着されたウエーハに外力を付与し、ウエーハを分割溝が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割工程とを含む。
【選択図】図６

Description

本発明は、表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って個々のデバイスに分割するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。また、サファイア基板や炭化珪素基板の表面に窒化ガリウム系化合物半導体等が積層された光デバイスウエーハもストリートに沿って切断することにより個々の発光ダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。
上述した半導体ウエーハや光デバイスウエーハ等のストリートに沿った切断は、通常、ダイサーと呼ばれている切削装置によって行われている。この切削装置は、半導体ウエーハや光デバイスウエーハ等の被加工物を保持するチャックテーブルと、該チャックテーブルに保持された被加工物を切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる切削送り手段とを具備している。切削手段は、回転スピンドルと該スピンドルに装着された切削ブレードおよび回転スピンドルを回転駆動する駆動機構を含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって基台に固定し厚さ１５μｍ程度に形成されている。（例えば、特許文献１参照。）
しかるに、切削ブレードは１５μｍ程度の厚さを有するため、デバイスを区画する分割予定ラインとしては幅が５０μｍ程度必要となる。このため、例えば大きさが１mｍ×１mｍ程度のデバイスの場合には、ストリートの占める面積比率が多くなり、生産性が悪いという問題がある。また、ウエーハを切削ブレードによって切断すると、切断面の下面側に欠けが生じてデバイスの品質を低下させるという問題がある。
一方、近年半導体ウエーハ等の板状の被加工物を分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法が試みられている。このレーザー加工方法を用いた分割方法は、ウエーハの一方の面側から内部に集光点を合わせてウエーハに対して透過性を有する波長のパルスレーザー光線をストリートに沿って照射し、ウエーハの内部にストリートに沿って改質層を連続的に形成し、この改質層が形成されることによって強度が低下したストリートに沿って外力を加えることにより、ウエーハを個々のデバイスに分割するものである。（例えば、特許文献２参照。）
特開２００２−６６８６５号公報 特許第３４０８８０５号公報
上記特許文献２に開示されたウエーハの加工方法においては、ウエーハの第１の方向に形成されたストリートに沿って内部に第１の改質層を形成した後に、第１の方向と直交する第２の方向に形成されたストリートに沿って内部に第２の改質層を形成すると、交差部において第２の方向に形成されたストリートに沿って内部に位置付けられたパルスレーザー光線の集光点が第１の改質層によって遮断され、第２の改質層を交差部において十分な厚みに形成することができず、改質層が形成されたストリートに沿って外力を加えることによりウエーハを個々のデバイスに分割すると、デバイスに欠けが発生するという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハに形成するストリートの幅を狭くすることができるとともに、デバイスに欠けを発生させることなく分割することができるウエーハの加工方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って分割するウエーハの加工方法であって、
ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
ウエーハの裏面側からストリートに沿って切削ブレードを位置付け、ストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する分割溝形成工程と、
該分割溝形成工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するとともに該保護部材を剥離するウエーハ支持工程と、
該ウエーハ支持工程が実施され該ダイシングテープに貼着されたウエーハに外力を付与し、ウエーハを分割溝が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記保護部材貼着工程を実施した後、分割溝形成工程を実施する前にウエーハの裏面を研削してウエーハをデバイスの仕上がり厚みに形成する裏面研削工程を実施する。
また、上記裏面研削工程を実施した後、上記分割溝形成工程を実施する前にウエーハのストリートに対応する領域における表面の高さ位置を計測し高さデータを作成する高さデータ作成工程を実施し、上記分割溝形成工程は高さデータ作成工程で作成された高さデータに基づいて切削ブレードを制御しウエーハのストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する。
本発明によるウエーハの加工方法においては、ウエーハの表面に保護部材を貼着する保護部材貼着工程と、ウエーハの裏面側からストリートに沿って切削ブレードを位置付け、ストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する分割溝形成工程と、分割溝形成工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するとともに該保護部材を剥離するウエーハ支持工程と、ウエーハ支持工程が実施されダイシングテープに貼着されたウエーハに外力を付与し、ウエーハを分割溝が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割工程とを含んでいるので、ウエーハ分割工程においてダイシングテープに貼着されたウエーハに外力を付与すると、ウエーハにはストリートに対応する領域に沿って分割溝が形成されているため、ウエーハの表面側に残存されている領域は分割溝が破断の起点となって破断される。従って、ウエーハの表面側に残存されているデバイスが形成されているデバイス層は破断されるだけなので、ストリートの幅を狭くすることができる。また、分割溝は交差部においても全てが所定の深さに形成されているので、交差部において欠けを発生させることなくウエーハを個々のデバイスに確実に破断することができる。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法における保護部材貼着工程を示す説明図。 本発明によるウエーハの加工方法における裏面研削工程を実施するための研削装置の要部斜視図。 本発明によるウエーハの加工方法における裏面研削工程を示す説明図。 本発明によるウエーハの加工方法における分割溝形成工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法における分割溝形成工程を示す説明図。 本発明によるウエーハの加工方法におけるウエーハ支持工程を示す説明図。 本発明によるウエーハの加工方法におけるウエーハ分割工程を実施するためのウエーハ分割装置の斜視図。 本発明によるウエーハの加工方法におけるウエーハ分割工程を示す説明図。 ウエーハの表面に貼着された保護部材の厚みは均一でない場合に、裏面研削工程が実施されたウエーハを誇張して示す側面図。 本発明によるウエーハの加工方法における高さデータ作成工程を示す説明図。 図１１に示す高さデータ作成工程によって作成された高さデータに基づいて実施される分割溝形成工程を示す説明図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば直径が２００mmで厚みが６００μmのシリコンウエーハからなっており、表面２ａに複数のストリート２１が格子状に形成されているとともに、該複数のストリート２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。以下、この半導体ウエーハ２をストリート２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。
先ず、半導体ウエーハ２の表面２aに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２aに保護部材を貼着する保護部材貼着工程を実施する。即ち、図２に示すように半導体ウエーハ２の表面２aに保護部材としての保護テープ３を貼着する。なお、保護テープ３は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
半導体ウエーハ２の表面２aに保護部材としての保護テープ３を貼着したならば、半導体ウエーハ２の裏面２aを研削して半導体ウエーハ２をデバイスの仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程は、図３に示す研削装置４を用いて実施する。図３に示す研削装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１に保持された被加工物を研削する研削手段４２を具備している。チャックテーブル４１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図３において矢印４１aで示す方向に回転せしめられる。研削手段４２は、スピンドルハウジング４２１と、該スピンドルハウジング４２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル４２２と、該回転スピンドル４２２の下端に装着されたマウンター４２３と、該マウンター４２３の下面に取り付けられた研削ホイール４２４とを具備している。この研削ホイール４２４は、円環状の基台４２５と、該基台４２５の下面に環状に装着された研削砥石４２６とからなっており、基台４２５がマウンター４２３の下面に締結ボルト４２７によって取り付けられている。
上述した研削装置４を用いて上記裏面研削工程を実施するには、図３に示すようにチャックテーブル４１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ３側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル４１上に半導体ウエーハ２を保護テープ３を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル４１上に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにチャックテーブル４１上に半導体ウエーハ２を保護テープ３を介して吸引保持したならば、チャックテーブル４１を図３において矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４２の研削ホイール４２４を図３において矢印４２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図４に示すように研削砥石４２６を被加工面である半導体ウエーハ２の裏面２bに接触せしめ、研削ホイール４２４を図３および図４において矢印４２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル４１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２bが研削されて半導体ウエーハ２は所定の厚み（例えば１００μm）に形成される。
次に、半導体ウエーハ２の裏面側からストリートに沿って切削ブレードを位置付け、ストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図５に示す切削装置５を用いて実施する。図５に示す切削装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１上に保持された被加工物を切削する切削ブレード５２１を備えた切削手段５２と、チャックテーブル５１上に保持された被加工物を撮像する撮像手段５３を具備している。切削ブレード５２１は、円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって基台に固定し厚さ１１μｍに形成されている。上記撮像手段５３は、図示の実施形態においては可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。このように構成された切削装置５を用いて分割溝形成工程を実施するには、チャックテーブル５１上に上述した裏面研削工程が実施され半導体ウエーハ２の保護テープ３側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル５１上に半導体ウエーハ２を保護テープ３を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル５１上に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル５１は、図示しない切削送り手段によって撮像手段５３の直下に位置付けられる。
半導体ウエーハ２を保持したチャックテーブル５１が撮像手段５３の直下に位置付けられると、撮像手段５３および図示しない制御手段によって半導体ウエーハ２の切削加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段５３および図示しない制御手段は、半導体ウエーハ２に所定方向に形成されているストリート２１と、切削ブレード５２１との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びるストリート２１に対しても、同様に切削領域のアライメントを遂行する。なお、ストリート２１が形成されている表面２aは下側に位置付けられているが、撮像手段５３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、裏面２ｂ側から透かしてストリート２１を撮像することができる。
以上のようにしてチャックテーブル５１上に保持されている半導体ウエーハ２の切削領域を検出するアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル５１を切削作業領域に移動し、図6の(a)に示すように所定のストリート２１の一端を切削ブレード５２１の直下より図6の(a)において僅かに右側に位置付ける。次に、切削ブレード５２１を矢印５２１aで示す方向に回転するとともに、図示しない切り込み送り手段を作動して切削ブレード５２１を２点鎖線で示す退避位置から矢印Ｚ１で示す方向に所定量切り込み送りする。この切り込み送り位置は、切削ブレード５２１の外周縁が半導体ウエーハ２の表面２a（下面）から例えば１０〜１５μm上側の位置に設定されている。このようにして、切削ブレード５２１の切り込み送りを実施したならば、切削ブレード５２１を矢印５２１aで示す方向に回転しつつチャックテーブル５１を図６の(a)において矢印Ｘ1で示す方向に所定の切削送り速度（例えば５０mm／秒）で移動し、チャックテーブル５１に保持された半導体ウエーハ２の他端が図６の(b)に示すように切削ブレード５２１の直下より僅かに左側に達したら、チャックテーブル５１の移動を停止するとともに、切削ブレード５２１を矢印Ｚ２で示す方向に２点鎖線で示す退避位置まで上昇せしめる。この結果、半導体ウエーハ２は図６の(c)に示すように所定のストリート２１に沿って表面２aに至らない所定の厚みt（図示の実施形態においては１０〜１５μm）を残して分割溝２３が形成される（分割溝形成工程）。なお、半導体ウエーハ２の表面２a側に残存される所定の厚みt（図示の実施形態においては１０〜１５μm）は、デバイス２２が形成されているデバイス層の厚み（例えば５μm）の２〜３倍程度に設定されている。
上述した分割溝形成工程を半導体ウエーハ２の所定方向に形成された全てのストリート２１に沿って実施したならば、チャックテーブル５１を９０度回動せしめて、上記所定方向に形成されたストリート２１に対して直交する方向に延びるストリート２１に沿って上記分割溝形成工程を実行する。
次に、分割溝形成工程が実施された半導体ウエーハ２の裏面を環状のフレームに装着されたダイシングテープに貼着するとともに該保護部材を剥離するウエーハ支持工程を実施する。即ち、図７に示すように上記分割溝形成工程が実施された半導体ウエーハ２の裏面２bを環状のフレームFに装着された伸張可能なダイシングテープTに貼着する。従って、半導体ウエーハ２の表面に貼着されている保護テープ３は上側となる。そして、半導体ウエーハ２の表面２ａに貼着されている保護テープ３を剥離する。
上記ウエーハ支持工程を実施したならば、環状のフレームFに装着されたダイシングテープTに貼着された半導体ウエーハ２を個々デバイスに分割するウエーハ分割工程を実施する。このウエーハ分割工程は、図８に示すウエーハ分割装置６を用いて実施する。図８に示すウエーハ分割装置６は、上記環状のフレームFを保持するフレーム保持手段６１と、該フレーム保持手段６１に保持された環状のフレームFに装着されたダイシングテープTを拡張するテープ拡張手段６２と、ピックアップコレット６３を具備している。フレーム保持手段６１は、環状のフレーム保持部材６１１と、該フレーム保持部材６１１の外周に配設された固定手段としての複数のクランプ６１２とからなっている。フレーム保持部材６１１の上面は環状のフレームFを載置する載置面６１１ａを形成しており、この載置面６１１ａ上に環状のフレームFが載置される。そして、載置面６１１ａ上に載置された環状のフレームFは、クランプ６１２によってフレーム保持部材６１１に固定される。このように構成されたフレーム保持手段６１は、テープ拡張手段６２によって上下方向に進退可能に支持されている。
テープ拡張手段６２は、上記環状のフレーム保持部材６１１の内側に配設される拡張ドラム６２１を具備している。この拡張ドラム６２１は、環状のフレームFの内径より小さく該環状のフレームFに装着されたダイシングテープTに貼着される基板２の外径より大きい内径および外径を有している。また、拡張ドラム６２１は、下端に支持フランジ６２２を備えている。図示の実施形態におけるテープ拡張手段６２は、上記環状のフレーム保持部材６１１を上下方向に進退可能な支持手段６２３を具備している。この支持手段６２３は、上記支持フランジ６２２上に配設された複数のエアシリンダ６２３aからなっており、そのピストンロッド６２３bが上記環状のフレーム保持部材６１１の下面に連結される。このように複数のエアシリンダ６２３aからなる支持手段６２３は、図９の（ａ）に示すように環状のフレーム保持部材６１１を載置面６１１ａが拡張ドラム６２１の上端と略同一高さとなる基準位置と、図９の（ｂ）に示すように拡張ドラム６２１の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。
以上のように構成されたウエーハ分割装置６を用いて実施するウエーハ分割工程について図９を参照して説明する。即ち、半導体ウエーハ２が貼着されている環状のフレームFが装着された環状のフレームFを、図９の（ａ）に示すようにフレーム保持手段６１を構成するフレーム保持部材６１１の載置面６１１ａ上に載置し、クランプ６１２によってフレーム保持部材６１１に固定する（フレーム保持工程）。このとき、フレーム保持部材６１１は図９の（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段６２を構成する支持手段６２３としての複数のエアシリンダ６２３ａを作動して、環状のフレーム保持部材６１１を図９の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材６１１の載置面６１１ａ上に固定されている環状のフレームFも下降するため、図９の（ｂ）に示すように環状のフレームFに装着されたダイシングテープTは拡張ドラム６２１の上端縁に接して拡張せしめられる（テープ拡張工程）。この結果、ダイシングテープTに貼着されている半導体ウエーハ２には放射状に引張力が作用する。このように半導体ウエーハ２に放射状に引張力が作用すると、半導体ウエーハ２には上述したように格子状に設定されたストリートに対応する領域に沿って分割溝２３が形成されているので、図９の（c）に示すように半導体ウエーハ２の表面２a側に残存されている領域は分割溝２３が破断の起点となって破断される（ウエーハ分割工程）。従って、半導体ウエーハ２の表面２a側に残存されているデバイス２２が形成されているデバイス層は破断されるだけなので、ストリートの幅を狭くすることができる。また、分割溝２３は交差部においても全てが所定の深さに形成されているので、交差部において欠けを発生させることなくウエーハを個々のデバイスに確実に破断することができる。このように半導体ウエーハ２が破断されることによって個々に分割されたデバイス２２間には隙間Sが形成される。
上述したようにウエーハ分割工程を実施したならば、図９の（d）に示すようにピックアップコレット６３を作動してデバイス２２を吸着し、ダイシングテープTから剥離してピックアップする（ピックアップ工程）。なお、ピックアップ工程においては、上述したようにダイシングテープTに貼着されている個々のデバイス２２間には隙間Sが形成されているので、隣接するデバイス２２と接触することなく容易にピックアップすることができる。
次に、本発明の他の実施形態について、図１０乃至図１２を参照して説明する。
上述したように半導体ウエーハ２の表面２aに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２aに貼着する保護部材としての保護テープ３は、厚みが均一ではない場合がある。保護テープ３の厚みが均一でないと、保護テープ３が表面aに貼着された半導体ウエーハ２は、上記裏面研削工程が実施されると、図１０に誇張して示すように裏面２b（上面）が保護テープ３の下面と平行に研削されるため、厚みが不均一となる。このように厚みが不均一に研削された半導体ウエーハ２に対して上記分割溝形成工程を実施すると、半導体ウエーハ２の表面２a側に残存される所定の厚みが不均一となり、次工程であるウエーハ分割工程において欠けが発生したり分割されない部分が生じる原因となる。
このような問題を解消するために本発明においては、上記裏面研削工程が実施された後、上記分割溝形成工程を実施する前に上記切削装置５のチャックテーブル５１に保護テープ３を介して半導体ウエーハ２を保持した状態で、半導体ウエーハ２のストリート２１に対応する領域における表面２ａの高さ位置を計測し、高さデータを作成する高さデータ作成工程を実施する。この高さデータ作成工程について図１１を参照して説明する。この高さデータ作成工程は、図１１に示すように非接触式の高さ位置計測手段５５を用いて実施する。なお、高さ位置計測手段５５は、シリコンウエーハに対して透過性を有する波長の検出光を照射し、半導体ウエーハ２の表面２a（下面）で反射した反射光に基づいて半導体ウエーハ２の表面２aの高さ位置を計測する公知の非接触式の高さ位置計測装置を用いることができる。
高さデータ作成工程は、図１１の(a)に示すように先ずチャックテーブル５１に保護テープ３を介して保持されている半導体ウエーハ２に形成された所定のストリート２１の一端（図１１の(a)において左端）を高さ位置計測手段５５の直下に位置付け、高さ位置計測手段５５を作動して半導体ウエーハ２の表面２aの高さ位置を計測する。そして、高さ位置計測手段５５は計測した半導体ウエーハ２の表面２aの高さ位置を図示しない制御手段に送る。次に、チャックテーブル５１を作動して図１１の(b)に示すように半導体ウエーハ２に形成された所定のストリート２１の他端（図１１の(b)において右端）を高さ位置計測手段５５の直下に位置付け、高さ位置計測手段５５を作動して半導体ウエーハ２の表面２aの高さ位置を計測する。そして、高さ位置計測手段５５は計測した半導体ウエーハ２の表面２aの高さ位置を図示しない制御手段に送る。このようにして高さ位置計測手段５５から送られた所定のストリート２１の両端における半導体ウエーハ２の表面２aの高さ位置を入力した図示しない制御手段は、両端の高さ位置から勾配を算出して両端の高さ位置と算出した勾配をメモリに格納する。この高さデータ作成工程を半導体ウエーハ２に形成された全てのストリート２１に対応する領域に対して実施する。
上述したように高さデータ作成工程を実施したならば、切削装置５の図示しない制御手段のメモリに格納された半導体ウエーハ２のストリート２１に対応する領域における表面２ａの高さデータに基づいて、上記分割溝形成工程を実施する。即ち、保護テープ３を介して半導体ウエーハ２を保持したチャックテーブル５１を切削作業領域に移動し、図１２に示すように所定のストリート２１の一端を切削ブレード５２１の直下より図１２において僅かに右側に位置付ける。次に、切削ブレード５２１を矢印５２１aで示す方向に回転するとともに、図示しない切り込み送り手段を作動して切削ブレード５２１を２点鎖線で示す退避位置から矢印Ｚ１で示す方向に所定量切り込み送りする。この切り込み送り位置は、切削ブレード５２１の外周縁が上記高さデータ作成工程において作成された半導体ウエーハ２の表面２aの高さ位置から例えば１０〜１５μm上側の位置に設定されている。このようにして、切削ブレード５２１の切り込み送りを実施したならば、切削ブレード５２１を矢印５２１aで示す方向に回転しつつチャックテーブル５１を図１２において矢印Ｘ1で示す方向に所定の切削送り速度（例えば５０mm／秒）で移動する。このようにチャックテーブル５１を図１２において矢印Ｘ1で示す方向に移動する際に、上記高さデータ作成工程で作成された勾配データに基づいて図示しない切り込み送り手段を制御し、切削ブレード５２１を図１２において２点鎖線で示すように半導体ウエーハ２の表面２aの高さ位置に沿って上下方向に移動することにより、切削ブレード５２１の切り込み送り量を制御する。この結果、半導体ウエーハ２は所定のストリート２１に沿って表面２aに至らない均一な所定の厚み（図示の実施形態においては１０〜１５μm）を残して分割溝を形成することができる。
上述した分割溝形成工程を半導体ウエーハ２に形成された全てのストリート２１に沿って実施した後、上記ウエーハ分割工程を実施する。
２：半導体ウエーハ
２１：ストリート
２２：デバイス
２３：分割溝
３：保護テープ
４：研削装置
４１：チャックテーブル
４２：研削手段
４２４：研削ホイール
４２６：研削砥石
５：切削装置
５１：チャックテーブル
５２：切削手段
５２１：切削ブレード
６：ウエーハ分割装置
６１：フレーム保持手段
６２：テープ拡張手段
６３：ピックアップコレット
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (3)

  1. 表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って分割するウエーハの加工方法であって、
    ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
    ウエーハの裏面側からストリートに沿って切削ブレードを位置付け、ストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する分割溝形成工程と、
    該分割溝形成工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するとともに該保護部材を剥離するウエーハ支持工程と、
    該ウエーハ支持工程が実施され該ダイシングテープに貼着されたウエーハに外力を付与し、ウエーハを分割溝が形成されたストリートに沿って個々のデバイスに分割するウエーハ分割工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該保護部材貼着工程を実施した後、該分割溝形成工程を実施する前にウエーハの裏面を研削してウエーハをデバイスの仕上がり厚みに形成する裏面研削工程を実施する、請求項１記載のウエーハの加工方法。
  3. 該裏面研削工程を実施した後、該分割溝形成工程を実施する前にウエーハのストリートに対応する領域における表面の高さ位置を計測し高さデータを作成する高さデータ作成工程を実施し、該分割溝形成工程は高さデータ作成工程で作成された高さデータに基づいて切削ブレードを制御しウエーハのストリートに対応する領域に表面に至らない所定の厚みを残して分割溝を形成する、請求項２記載のウエーハの加工方法。
JP2012198217A 2012-09-10 2012-09-10 ウエーハの加工方法 Active JP6078272B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012198217A JP6078272B2 (ja) 2012-09-10 2012-09-10 ウエーハの加工方法
US14/013,965 US9105708B2 (en) 2012-09-10 2013-08-29 Wafer processing method
CN201310408381.2A CN103681297B (zh) 2012-09-10 2013-09-10 晶片加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198217A JP6078272B2 (ja) 2012-09-10 2012-09-10 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2014053526A true JP2014053526A (ja) 2014-03-20
JP6078272B2 JP6078272B2 (ja) 2017-02-08

Family

ID=50233656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198217A Active JP6078272B2 (ja) 2012-09-10 2012-09-10 ウエーハの加工方法

Country Status (3)

Country Link
US (1) US9105708B2 (ja)
JP (1) JP6078272B2 (ja)
CN (1) CN103681297B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099844A (ja) * 2013-11-19 2015-05-28 株式会社ディスコ 加工装置
KR20160013812A (ko) * 2014-07-28 2016-02-05 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20160136232A (ko) * 2015-05-19 2016-11-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017112269A (ja) * 2015-12-17 2017-06-22 株式会社ディスコ ウエーハの加工方法
KR20180020889A (ko) * 2016-08-18 2018-02-28 가부시기가이샤 디스코 피가공물의 절삭 방법
JP2020178064A (ja) * 2019-04-19 2020-10-29 株式会社ディスコ チップの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2016192494A (ja) * 2015-03-31 2016-11-10 株式会社ディスコ ウエーハの分割方法
JP6532273B2 (ja) * 2015-04-21 2019-06-19 株式会社ディスコ ウェーハの加工方法
JP2017005158A (ja) * 2015-06-12 2017-01-05 株式会社ディスコ ウエーハの裏面研削方法
US10186438B2 (en) * 2015-11-05 2019-01-22 Infineon Technologies Ag Method and apparatus for use in wafer processing
JP6812079B2 (ja) * 2017-03-13 2021-01-13 株式会社ディスコ 被加工物の加工方法
JP6955975B2 (ja) * 2017-11-21 2021-10-27 株式会社ディスコ ウェーハの加工方法
JP7083572B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
CN111545922B (zh) * 2020-04-08 2022-07-12 山东天岳先进科技股份有限公司 一种碳化硅晶体的加工方法
JP7394712B2 (ja) * 2020-06-24 2023-12-08 Ｔｏｗａ株式会社 切断装置及び切断品の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135595A (ja) * 1999-11-05 2001-05-18 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP2004342896A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置およびその製造方法
JP2005166969A (ja) * 2003-12-03 2005-06-23 Disco Abrasive Syst Ltd ダイシング方法，及びダイシング装置
JP2006024586A (ja) * 2004-07-06 2006-01-26 Nachi Fujikoshi Corp 半導体ウエーハの切断方法
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die
JP2011222698A (ja) * 2010-04-08 2011-11-04 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002066865A (ja) 2000-09-01 2002-03-05 Disco Abrasive Syst Ltd 切削装置
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135595A (ja) * 1999-11-05 2001-05-18 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP2004342896A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置およびその製造方法
JP2005166969A (ja) * 2003-12-03 2005-06-23 Disco Abrasive Syst Ltd ダイシング方法，及びダイシング装置
JP2006024586A (ja) * 2004-07-06 2006-01-26 Nachi Fujikoshi Corp 半導体ウエーハの切断方法
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die
JP2011222698A (ja) * 2010-04-08 2011-11-04 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099844A (ja) * 2013-11-19 2015-05-28 株式会社ディスコ 加工装置
KR20160013812A (ko) * 2014-07-28 2016-02-05 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2016031982A (ja) * 2014-07-28 2016-03-07 株式会社ディスコ ウエーハの加工方法
TWI657493B (zh) * 2014-07-28 2019-04-21 日商迪思科股份有限公司 晶圓之加工方法
KR102275113B1 (ko) * 2014-07-28 2021-07-07 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20160136232A (ko) * 2015-05-19 2016-11-29 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102447146B1 (ko) 2015-05-19 2022-09-23 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017112269A (ja) * 2015-12-17 2017-06-22 株式会社ディスコ ウエーハの加工方法
KR20180020889A (ko) * 2016-08-18 2018-02-28 가부시기가이샤 디스코 피가공물의 절삭 방법
KR102271652B1 (ko) 2016-08-18 2021-06-30 가부시기가이샤 디스코 피가공물의 절삭 방법
JP2020178064A (ja) * 2019-04-19 2020-10-29 株式会社ディスコ チップの製造方法
JP7366490B2 (ja) 2019-04-19 2023-10-23 株式会社ディスコ チップの製造方法

Also Published As

Publication number Publication date
CN103681297B (zh) 2017-09-29
US9105708B2 (en) 2015-08-11
CN103681297A (zh) 2014-03-26
US20140073067A1 (en) 2014-03-13
JP6078272B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6078272B2 (ja) ウエーハの加工方法
US9685377B2 (en) Wafer processing method
KR102272434B1 (ko) 웨이퍼의 가공 방법
KR102437901B1 (ko) 웨이퍼의 가공 방법
JP6208521B2 (ja) ウエーハの加工方法
US9627242B2 (en) Wafer processing method
KR20150142597A (ko) 웨이퍼 가공 방법
KR20160046726A (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
TWI732949B (zh) 晶圓的加工方法
JP2007305687A (ja) ウエーハの分割方法および分割装置
KR20150141875A (ko) 웨이퍼 가공 방법
JP2017084932A (ja) ウエーハの加工方法
JP2008263070A (ja) デバイスの製造方法
KR20180048376A (ko) 웨이퍼의 가공 방법
JP2016119370A (ja) ウエーハの加工方法
KR20200014196A (ko) 웨이퍼의 가공 방법
JP6401009B2 (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP2014011381A (ja) ウエーハの加工方法
JP2011222623A (ja) 光デバイスウエーハの加工方法
JP2011222698A (ja) 光デバイスウエーハの加工方法
JP2017011119A (ja) ウエーハの加工方法
JP2015222756A (ja) ウエーハの加工方法および分割装置
JP6346067B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170116

R150 Certificate of patent or registration of utility model

Ref document number: 6078272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250