KR102275113B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102275113B1
KR102275113B1 KR1020150102550A KR20150102550A KR102275113B1 KR 102275113 B1 KR102275113 B1 KR 102275113B1 KR 1020150102550 A KR1020150102550 A KR 1020150102550A KR 20150102550 A KR20150102550 A KR 20150102550A KR 102275113 B1 KR102275113 B1 KR 102275113B1
Authority
KR
South Korea
Prior art keywords
wafer
axis direction
coordinate
cutting
functional layer
Prior art date
Application number
KR1020150102550A
Other languages
English (en)
Other versions
KR20160013812A (ko
Inventor
겐스케 나가오카
유키 오가와
츠바사 오바타
유리 반
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160013812A publication Critical patent/KR20160013812A/ko
Application granted granted Critical
Publication of KR102275113B1 publication Critical patent/KR102275113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Automation & Control Theory (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 개개의 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서, 표면에 보호 부재가 접착된 웨이퍼의 보호 부재측을 척 테이블로 유지하고, 척 테이블을 X축 방향으로 가공 이송하면서 웨이퍼의 분할 예정 라인에 대응하는 이면의 Z축 방향의 높이 위치를 검출하고, 분할 예정 라인의 X 좌표와 X 좌표에 대응하는 Z 좌표를 기록하는 높이 기록 공정과, 높이 기록 공정을 실시한 후, 기판의 이면측으로부터 분할 예정 라인에 대응하는 영역에 절삭 블레이드를 위치시키고, 높이 기록 공정에 있어서 기록된 X 좌표와 Z 좌표에 기초하여 절삭 블레이드를 Z축 방향으로 이동시켜 기능층에 도달하지 않는 기판의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정과, 웨이퍼의 이면측으로부터 절삭홈의 바닥을 따라 레이저 광선을 조사하고, 분할 예정 라인을 따라 웨이퍼를 분할하는 레이저 가공 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은, 기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
당업자에게는 주지된 바와 같이, 반도체 디바이스 제조 프로세스에 있어서는, 실리콘 등의 기판의 표면에 절연막과 기능막이 적층된 기능층에 의해 복수의 IC, LSI 등의 디바이스를 매트릭스형으로 형성한 반도체 웨이퍼가 형성된다. 이와 같이 형성된 반도체 웨이퍼는 상기 디바이스가 격자형으로 형성된 분할 예정 라인에 의해 구획되어 있고, 이 분할 예정 라인을 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다.
최근에 있어서는, IC, LSI 등의 반도체 칩의 처리 능력을 향상시키기 위해서, 실리콘 등의 기판의 표면에 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)이 적층된 기능층에 의해 반도체 디바이스를 형성시킨 형태의 반도체 웨이퍼가 실용화되고 있다.
이러한 반도체 웨이퍼의 분할 예정 라인을 따른 분할은, 통상, 다이싱 톱이라 불리고 있는 절삭 장치에 의해 행해지고 있다. 이 절삭 장치는, 피가공물인 반도체 웨이퍼를 유지하는 척 테이블과, 상기 척 테이블에 유지된 반도체 웨이퍼를 절삭하기 위한 절삭 수단과, 척 테이블과 절삭 수단을 상대적으로 이동시키는 이동 수단을 구비하고 있다. 절삭 수단은, 고속 회전되는 회전 스핀들과 상기 스핀들에 장착된 절삭 블레이드를 포함하고 있다. 절삭 블레이드는 원반 형상의 베이스와 상기 베이스의 측면 외주부에 장착된 환상의 절삭날로 이루어져 있고, 절삭날은 예컨대 입경 3 ㎛ 정도의 다이아몬드 지립을 전기 주조에 의해 고정하여 폭이 30 ㎛ 정도로 형성되어 있다.
그런데, 전술한 Low-k막은, 절삭 블레이드에 의해 절삭하는 것이 곤란하다. 즉, Low-k막은 운모와 같이 매우 무르기 때문에, 절삭 블레이드에 의해 분할 예정 라인을 따라 절삭하면, Low-k막이 박리되고, 이 박리가 회로에까지 도달하여 디바이스에 치명적인 손상을 준다고 하는 문제가 있다.
상기 문제를 해소하기 위해서, 반도체 웨이퍼에 형성된 분할 예정 라인의 폭 방향에 있어서의 양측에 분할 예정 라인을 따라 레이저 광선을 조사하고, 분할 예정 라인을 따라 2줄의 레이저 가공홈을 형성함으로써 기능층을 제거하여 분단하고, 이 2줄의 레이저 가공홈의 내측 사이에 절삭 블레이드를 위치시켜 절삭 블레이드와 반도체 웨이퍼를 상대 이동함으로써, 반도체 웨이퍼를 분할 예정 라인을 따라 절단하는 웨이퍼의 분할 방법이 하기 특허문헌 1에 개시되어 있다.
[특허문헌 1] 일본 특허 공개 제2005-64231호 공보
그러나, 상기 특허문헌 1에 기재된 바와 같이 반도체 웨이퍼에 형성된 분할 예정 라인의 양측에 분할 예정 라인을 따라 레이저 광선을 조사함으로써 분할 예정 라인을 따라 2줄의 레이저 가공홈을 형성하여 기능층을 분단하고, 이 2줄의 레이저 가공홈의 내측 사이에 절삭 블레이드를 위치시켜 반도체 웨이퍼를 분할 예정 라인을 따라 절단하는 웨이퍼의 분할 방법은, 다음과 같은 문제가 있다.
(1) 절삭 블레이드의 폭을 초과하여 기능층을 분단하기 위해서는, 적어도 2줄의 레이저 가공홈을 분할 예정 라인을 따라 형성할 필요가 있어 생산성이 나쁘다.
(2) 레이저 가공홈을 형성할 때에 기능층의 분단이 불충분하면 절삭 블레이드의 어긋남이나 쓰러짐이 발생하거나, 절삭 블레이드에 편마모가 생긴다.
(3) 웨이퍼의 표면으로부터 레이저 가공홈을 형성하면 데브리(debris)가 비산되기 때문에, 웨이퍼의 표면에 보호막을 피복할 필요가 있다.
(4) 2줄의 레이저 가공홈을 형성하기 위해서 레이저 광선을 적어도 2번 조사함으로써 웨이퍼에 열왜곡이 잔류하여, 디바이스의 항절 강도가 저하된다.
(5) 절삭 블레이드의 폭을 초과하는 범위에서 2줄의 레이저 가공홈을 형성하기 위해서, 분할 예정 라인의 폭을 넓게 할 필요가 있어, 웨이퍼에 형성되는 디바이스의 수가 감소된다.
(6) 기능층의 표면에는 SiO2, SiN 등을 포함하는 패시베이션막이 형성되어 있기 때문에, 레이저 광선을 조사하면 패시베이션막을 투과하여 기능층의 내부에 도달한다. 이 결과, 기능층의 내부에 도달한 레이저 광선의 에너지가 빠져나갈 장소를 잃어, 회로가 형성되어 밀도가 낮은 디바이스측으로 가공이 넓어지는 소위 언더컷 현상이 발생한다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술적 과제는, 기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 상기 문제를 해소하여 개개의 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술적 과제를 해결하기 위해서, 본 발명에 따르면, 기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 기능층의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 상기 보호 부재 접착 공정이 실시된 웨이퍼의 상기 보호 부재측을 척 테이블로 유지하고, 상기 척 테이블을 X축 방향으로 상대적으로 가공 이송하면서 상기 척 테이블에 유지된 웨이퍼의 분할 예정 라인에 대응하는 이면의 Z축 방향의 높이 위치를 검출하고, 분할 예정 라인의 X 좌표와 상기 X 좌표에 대응하는 Z 좌표를 기록하는 높이 기록 공정과, 상기 높이 기록 공정을 실시한 후, 기판의 이면측으로부터 분할 예정 라인에 대응하는 영역에 절삭 블레이드를 위치시켜, 상기 척 테이블과 절삭 블레이드를 상대적으로 X축 방향으로 가공 이송함으로써, 기능층에 도달하지 않는 기판의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정이 실시된 웨이퍼의 이면측으로부터 상기 절삭홈의 바닥을 따라 레이저 광선을 조사하고, 상기 분할 예정 라인을 따라 웨이퍼를 분할하는 레이저 가공 공정을 구비하고, 상기 절삭홈 형성 공정은, 상기 높이 기록 공정에 있어서 기록된 X 좌표와 Z 좌표에 기초하여 상기 절삭 블레이드를 Z축 방향으로 이동시켜, 기능층에 도달하지 않는 기판의 균일한 두께(h)를 잔존시키는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
상기 높이 기록 공정은, 높이 측정기에 의해 척 테이블에 유지된 웨이퍼의 이면의 높이 위치(H)를 계측하는 높이 계측 공정과, 두께 계측기에 의해 웨이퍼의 두께(t)를 계측하는 두께 계측 공정과, 상기 높이 위치(H) 및 상기 두께(t)에 기초하여 분할 예정 라인에 대응하는 표면의 Z축 방향의 높이 위치를 산출(Z축 방향의 높이 위치=H-t)하고, 기능층에는 도달하지 않는 균일한 두께(h)를 가산하여 절삭 블레이드의 외주 가장자리를 위치시키는 Z 좌표를 산출(Z 좌표=H-t+h)하는 Z 좌표 산출 공정을 포함하고 있다.
상기 높이 기록 공정은, 절삭홈 형성 공정에 있어서 절삭 블레이드가 위치되는 X 좌표와 동일한 X 좌표로 실시된다.
본 발명에 따른 웨이퍼의 가공 방법에 있어서는, 웨이퍼를 구성하는 기능층의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 상기 보호 부재 접착 공정이 실시된 웨이퍼의 보호 부재측을 척 테이블에 유지하고, 기판의 이면측으로부터 분할 예정 라인과 대응하는 영역에 절삭 블레이드를 위치시켜, 척 테이블과 절삭 블레이드를 상대적으로 X축 방향으로 가공 이송함으로써, 기능층에 도달하지 않는 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정과, 상기 절삭홈 형성 공정이 실시된 웨이퍼의 이면측으로부터 절삭홈의 바닥을 따라 레이저 광선을 조사하고, 분할 예정 라인을 따라 분할하는 레이저 가공 공정을 포함하며, 절삭홈 형성 공정을 실시하기 전에, 척 테이블을 X축 방향으로 상대적으로 가공 이송하면서 척 테이블에 유지된 웨이퍼의 이면측으로부터 분할 예정 라인에 대응하는 표면의 Z축 방향의 높이 위치를 검출하고, 분할 예정 라인의 X 좌표와 높이의 Z 좌표를 기록하는 높이 기록 공정을 실시하고, 절삭홈 형성 공정은, 높이 기록 공정에 있어서 기억된 X 좌표와 높이의 Z 좌표에 기초하여 절삭 블레이드를 Z축 방향으로 이동시켜 기능층에 도달하지 않는 균일한 두께(h)를 잔존시키기 때문에, 다음 작용 효과를 얻을 수 있다.
(1) 기능층을 분단하기 위해서 복수의 레이저 가공홈을 분할 예정 라인을 따라 형성할 필요가 없기 때문에 생산성이 향상된다.
(2) 기능층에 레이저 가공홈을 형성하지 않기 때문에, 절삭 블레이드의 어긋남이나 쓰러짐, 절삭 블레이드에 편마모가 생기는 일은 없다.
(3) 웨이퍼의 표면으로부터에서 레이저 광선을 조사하지 않기 때문에, 웨이퍼의 표면에 보호막을 피복할 필요가 없다.
(4) 절삭홈의 바닥에 레이저 광선을 조사하기 때문에, 에너지가 작아 웨이퍼에 열 왜곡을 잔류시키는 일이 없어, 디바이스의 항절 강도를 저하시키는 일은 없다.
(5) 기판의 이면측으로부터 절삭홈을 형성하기 때문에, 폭넓은 분할 예정 라인이 불필요해지고, 웨이퍼에 형성할 수 있는 디바이스의 수를 증대시킬 수 있다.
(6) 웨이퍼의 표면으로부터 레이저 광선을 조사하지 않기 때문에, 패시베이션막을 투과하여 기능층이 가공되어 일시적으로 열이 빠져나갈 장소를 잃음으로써 디바이스측에 박리가 발생하는 일은 없다.
도 1은 반도체 웨이퍼를 도시한 사시도 및 주요부 확대 단면도.
도 2는 보호 부재 접착 공정의 설명도.
도 3은 절삭홈 형성 공정을 실시하기 위한 절삭 장치의 사시도.
도 4는 도 3에 도시된 절삭 장치에 장비되는 제어 수단의 블록 구성도.
도 5는 높이 계측 공정의 설명도.
도 6은 두께 계측 공정의 설명도.
도 7은 분할 예정 라인에 대응하는 표면의 X축 방향 위치(X 좌표)에 대응하는 절삭 블레이드의 외주 가장자리를 위치시키는 Z 좌표(H-t+h)에 관한 제어 맵.
도 8은 절삭홈 형성 공정의 설명도.
도 9는 레이저 가공 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 10은 레이저 가공 공정의 설명도.
이하, 본 발명에 따른 웨이퍼의 가공 방법에 대해서 첨부 도면을 참조하여, 더욱 상세히 설명한다.
도 1의 (a) 및 (b)에는, 본 발명에 따른 웨이퍼의 가공 방법에 의해 개개의 디바이스로 분할되는 반도체 웨이퍼의 사시도 및 주요부 확대 단면도가 도시되어 있다. 도 1의 (a) 및 (b)에 도시된 반도체 웨이퍼(10)는, 두께가 140 ㎛인 실리콘 등의 기판(110)의 표면(110a)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(120)이 형성되어 있고, 이 기능층(120)에 격자형으로 형성된 복수의 분할 예정 라인(121)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(122)가 형성되어 있다. 또한, 본 실시형태에 있어서는, 기능층(120)을 형성하는 절연막은, SiO2막 또는, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)으로 이루어져 있고, 두께가 10 ㎛로 설정되어 있다. 이와 같이 하여 구성된 기능층(120)은, 표면에 SiO2, SiN 등을 포함하는 패시베이션막이 형성되어 있다.
전술한 반도체 웨이퍼(10)를 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 대해서 설명한다. 우선, 반도체 웨이퍼(10)를 구성하는 기판(110)에 적층된 기능층(120)의 표면(120a)에, 디바이스(122)를 보호하기 위해서 도 2에 도시된 바와 같이 보호 부재(11)를 접착한다(보호 부재 접착 공정). 또한, 보호 부재(11)는, 폴리에틸렌 필름 등의 수지 시트나 유리 기판 등의 강성을 갖는 하드 플레이트를 이용할 수 있다.
전술한 보호 부재 접착 공정을 실시하였다면, 반도체 웨이퍼(10)의 보호 부재(11)측을 척 테이블에 유지하고, 기판(110)의 이면측으로부터 분할 예정 라인(121)과 대응하는 영역에 절삭 블레이드를 위치시켜 기능층에 도달하지 않는 기판(110)의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정을 실시한다. 이 절삭홈 형성 공정은, 도 3에 도시된 절삭 장치(2)를 이용하여 실시한다. 도 3에 도시된 절삭 장치(2)는, 정지 베이스(20)를 구비하고 있다. 이 정지 베이스(20) 상에는, 피가공물을 유지하여 화살표 X로 나타내는 절삭 이송 방향으로 이동시키는 척 테이블 기구(3)가 설치되어 있다.
본 실시형태에 있어서의 척 테이블 기구(3)는, 정지 베이스(20)의 상면에 화살표 X로 나타내는 가공 이송 방향(X축 방향)을 따라 설치된 안내 레일(31)을 구비하고 있다. 이 안내 레일(31) 상에는, 지지 베이스(32)가 안내 레일(31)을 따라 이동 가능하게 설치되어 있다. 지지 베이스(32) 상에는 각각 원통 부재(33)가 설치되고, 이 원통 부재(33)의 상단에 피가공물 유지 수단으로서의 유지면(34a)을 구비한 척 테이블(34)이 회전 가능하게 설치되어 있다. 이 척 테이블(34)은, 도시하지 않은 흡인 수단에 의해 유지면(34a) 상에 배치된 피가공물을 흡인 유지한다. 또한, 척 테이블(34)은, 원통 부재(33) 내에 설치된 펄스 모터(도시하지 않음)에 의해 적절하게 회동시키도록 되어 있다.
도 3에 기초하여 설명을 계속하면, 척 테이블 기구(3)는, 척 테이블(34)을 안내 레일(31)을 따라 화살표 X로 나타내는 가공 이송 방향(X축 방향)으로 이동시키기 위한 가공 이송 수단(35)을 구비하고 있다. 가공 이송 수단(35)은, 주지된 볼 스크류 기구로 이루어져 있다.
절삭 장치(2)는, 상기 척 테이블(34)의 X축 방향 위치를 검출하기 위한 X축 방향 위치 검출 수단(36)을 구비하고 있다. X축 방향 위치 검출 수단(36)은, 안내 레일(31)을 따라 설치된 리니어 스케일(361)과, 지지 베이스(32)에 설치되어 지지 베이스(32)와 함께 리니어 스케일(261)을 따라 이동하는 판독 헤드(362)로 이루어져 있다. 이 X축 방향 위치 검출 수단(36)의 판독 헤드(362)는, 본 실시형태에 있어서는 1 ㎛마다 1펄스의 펄스 신호를 후술하는 제어 수단으로 보낸다. 그리고 후술하는 제어 수단은, 입력한 펄스 신호를 카운트함으로써, 척 테이블(34)의 X축 방향 위치를 검출한다.
절삭 장치(2)는, 상기 정지 베이스(20) 상에 안내 레일(31)을 가로질러 설치된 문형(門型)의 지지 프레임(4)을 구비하고 있다. 이 문형의 지지 프레임(4)은, 제1 기둥부(41)와 제2 기둥부(42)와, 제1 기둥부(41)와 제2 기둥부(42)의 상단을 연결하여 화살표 X로 나타내는 가공 이송 방향(X축 방향)으로 직교하는 화살표 Y에서 도시하는 인덱싱 이송 방향(Y축 방향)을 따라 설치된 지지부(43)로 이루어지고, 중앙부에는 상기 척 테이블(34)의 이동을 허용하는 개구(44)가 형성되어 있다. 상기 지지부(43)의 한쪽 면에는 화살표(Y)로 나타내는 인덱싱 이송 방향(Y축 방향)을 따라 안내 레일(431)이 설치되어 있다.
절삭 장치(2)는, 상기 지지 프레임(4)의 지지부(43)에 마련된 안내 레일(431)을 따라 이동 가능하게 설치된 절삭 수단(5)이 설치되어 있다. 절삭 수단(5)은, 인덱싱 이동 베이스(51)와, 상기 인덱싱 이동 베이스(51)에 화살표 Z로 나타내는 절입 이송 방향(Z축 방향)으로 이동 가능하게 지지된 절입 이동 베이스(52)와, 상기 절입 이동 베이스(52)에 장착된 스핀들 유닛 지지 부재(53)와, 상기 스핀들 유닛 지지 부재(53)에 장착된 스핀들 유닛(54)을 구비하고 있다. 인덱싱 이동 베이스(51)는, 주지된 볼 스크류 기구로 이루어진 인덱싱 이송 수단(510)에 의해 안내 레일(431)을 따라 화살표 Y로 나타내는 인덱싱 이송 방향(Y축 방향)으로 이동되도록 구성되어 있다. 상기 절입 이동 베이스(52)는, 주지된 볼 스크류 기구로 이루어진 절입 이송 수단(520)에 의해 인덱싱 이동 베이스(51)에 형성된 도시하지 않은 안내홈을 따라 화살표 Z로 나타내는 절입 이송 방향(Z축 방향)으로 이동되도록 구성되어 있다. 상기 스핀들 유닛 지지 부재(53)는, 상하 방향으로 연장되는 피지지부(531)와, 상기 피지지부(531)의 하단으로부터 직각으로 수평으로 연장되는 장착부(532)로 이루어져 있고, 피지지부(531)가 절입 이동 베이스(52)에 장착된다. 이와 같이 구성된 스핀들 유닛 지지 부재(53)의 장착부(532)의 하면에 스핀들 유닛(54)이 장착된다.
스핀들 유닛(54)은, 스핀들 하우징(541)과, 상기 스핀들 하우징(541)에 회전 가능하게 지지된 회전 스핀들(542)과, 상기 회전 스핀들(542)의 일단에 장착된 절삭 블레이드(543)와, 회전 스핀들(542)을 회전 구동하는 서보 모터(544)를 구비하고 있고, 회전 스핀들(542)의 축선 방향이 화살표 Y로 나타내는 인덱싱 이송 방향(Y축 방향)을 따라 설치되어 있다.
절삭 장치(2)는, 상기 절삭 수단(5)의 Y축 방향 위치를 검출하기 위한 Y축 방향 위치 검출 수단(55)을 구비하고 있다. Y축 방향 위치 검출 수단(55)은, 지지 프레임(4)의 지지부(43)를 따라 설치된 리니어 스케일(551)과, 인덱싱 이동 베이스(51)에 설치되어 인덱싱 이동 베이스(51)와 함께 리니어 스케일(551)을 따라 이동하는 판독 헤드(552)로 이루어져 있다. 이 Y축 방향 위치 검출 수단(55)의 판독 헤드(552)는, 본 실시형태에 있어서는 1 ㎛마다 1펄스의 펄스 신호를 후술하는 제어 수단으로 보낸다. 그리고 후술하는 제어 수단은, 입력한 펄스 신호를 카운트함으로써, 절삭 수단(55)의 Y축 방향 위치를 검출한다.
절삭 장치(2)는, 상기 스핀들 유닛(54)이 장착된 스핀들 유닛 지지 부재(53)의 Z축 방향 위치를 검출하기 위한 Z축 방향 위치 검출 수단(56)을 구비하고 있다. Z축 방향 위치 검출 수단(56)은, 인덱싱 이동 베이스(51)를 따라 설치된 리니어 스케일(561)과, 스핀들 유닛 지지 부재(53)에 설치되어 스핀들 유닛 지지 부재(53)와 함께 리니어 스케일(561)을 따라 이동하는 판독 헤드(562)로 이루어져 있다. 이 Z축 방향 위치 검출 수단(56)의 판독 헤드(562)는, 본 실시형태에 있어서는 1 ㎛마다 1펄스의 펄스 신호를 후술하는 제어 수단으로 보낸다. 그리고 후술하는 제어 수단은, 입력한 펄스 신호를 카운트함으로써, 스핀들 유닛(54)의 Z축 방향 위치를 검출한다.
절삭 장치(2)는, 상기 지지 프레임(4)의 지지부(43)에 마련된 안내 레일(431)을 따라 이동 가능하게 설치된 계측 수단(6)이 설치되어 있다. 계측 수단(6)은, Y축 방향 이동 베이스(61)와, 상기 Y축 방향 이동 베이스(61)에 화살표 Z로 나타내는 Z축 방향으로 이동 가능하게 지지된 Z축 방향 이동 베이스(62)와, 상기 Z축 방향 이동 베이스(62)에 장착된 계측 유닛 지지 부재(63)와, 상기 계측 유닛 지지 부재(63)에 장착된 계측 유닛(64)을 구비하고 있다. Y축 방향 이동 베이스(61)는, 주지된 볼 스크류 기구로 이루어진 Y축 방향 이송 수단(610)에 의해 안내 레일(431)을 따라 Y축 방향으로 이동되도록 구성되어 있다. 상기 Z축 방향 이동 베이스(62)는, 주지된 볼 스크류 기구로 이루어진 Z축 방향 이송 수단(620)에 의해 Y축 방향 이동 베이스(61)에 형성된 도시하지 않은 안내홈을 따라 Z축 방향으로 이동시키도록 구성되어 있다. 상기 계측 유닛 지지 부재(63)는, 상하 방향으로 연장되는 피지지부(631)와, 상기 피지지부(631)의 하단으로부터 직각으로 수평으로 연장되는 장착부(632)로 이루어져 있고, 피지지부(631)가 Z축 방향 이동 베이스(62)에 장착된다. 이와 같이 구성된 계측 유닛 지지 부재(63)의 장착부(632)의 하면에 계측 유닛(64)이 장착된다.
계측 유닛(64)은, 유닛 하우징(641)과, 상기 유닛 하우징(641)에 설치된 높이 위치 측정기(642) 및 두께 측정기(643)로 이루어져 있다. 높이 위치 측정기(642)는, 예컨대 일본 특허 공개 제2009-262219호 공보에 기재된 높이 위치 측정기를 이용할 수 있다. 또한, 기타 높이 위치 측정기(642)에서는, 레이저 변위계, 배압 센서, 마이크로 게이지 등의 측정기를 이용할 수 있다. 또한, 두께 측정기(643)에서는, 일본 특허 공개 제2006-38744호 공보에 개시된 두께 측정기를 이용할 수 있다. 또한, 두께 측정기(643)로서는, 그 밖에 초음파 두께계나 레이저 간섭계 등을 이용할 수 있다.
절삭 장치(2)는, 도 4에 도시된 제어 수단(7)을 구비하고 있다. 제어 수단(7)은 컴퓨터에 의해 구성되어 있고, 제어 프로그램에 따라 연산 처리하는 중앙 처리 장치(CPU)(71)와, 제어 프로그램 등을 저장하는 리드 온리 메모리(ROM)(72)와, 연산 결과 등을 저장하는 기록 및 판독 가능한 랜덤 액세스 메모리(RAM)(73)와, 입력 인터페이스(74) 및 출력 인터페이스(75)를 구비하고 있다. 제어 수단(7)의 입력 인터페이스(74)에는, 상기 X축 방향 위치 검출 수단(36)의 판독 헤드(362), Y축 방향 위치 검출 수단(55)의 판독 헤드(552), Z축 방향 위치 검출 수단(56)의 판독 헤드(562), 높이 위치 측정기(642), 두께 측정기(643) 등으로부터의 검출 신호가 입력된다. 그리고, 제어 수단(7)의 출력 인터페이스(75)로부터는, 상기 가공 이송 수단(35), 인덱싱 이송 수단(510), 절입 이송 수단(520), Y축 방향 이송 수단(610), Z축 방향 이송 수단(620) 등에 제어 신호를 출력한다.
절삭 장치(2)는 이상과 같이 구성되어 있고, 이하 절삭 장치(2)를 이용하여 상기 반도체 웨이퍼(10)의 기판(110)의 이면측으로부터 분할 예정 라인(121)과 대응하는 영역에 절삭 블레이드를 위치시켜 기능층에 도달하지 않는 기판(110)의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정에 대해서 설명한다.
우선, 상기 도 2에 도시된 바와 같이 기판(110)에 적층된 기능층(120)의 표면(120a)에 보호 부재(11)가 접착된 반도체 웨이퍼(10)의 보호 부재(11)를 도 3에 도시된 절삭 장치(2)의 척 테이블(34) 상에 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써 반도체 웨이퍼(10)는, 보호 부재(11)를 통해 척 테이블(34) 상에 흡인 유지된다. 따라서, 반도체 웨이퍼(10)는, 기판(110)의 이면(110b)을 상측으로 하여 유지된다. 이와 같이 하여 척 테이블(34) 상에 보호 부재(11)를 통해 흡인 유지된 반도체 웨이퍼(10)는, 주지된 얼라이먼트 작업을 실시함으로써 제1 방향으로 형성된 분할 예정 라인(121)이 화살표 X로 나타내는 절삭 이송 방향과 평행하게 위치된다.
다음에, 반도체 웨이퍼(10)를 흡인 유지한 척 테이블(34)을 작업 영역으로 이동한다. 그리고, 도 5의 (a)에 도시된 바와 같이 척 테이블(34)에 흡인 유지된 반도체 웨이퍼(10)의 정해진 분할 예정 라인(121)과 대응하는 영역을 작업 영역에 위치된 계측 수단(6)의 높이 위치 측정기(642)의 바로 아래에 위치시킨다. 이 때, 도 5의 (a)에 도시된 바와 같이 반도체 웨이퍼(10)는 분할 예정 라인(121)과 대응하는 영역의 일단[도 5의 (a)에 있어서 좌단]이 높이 위치 측정기(642)의 바로 아래에 위치하도록 위치된다. 다음에, 높이 위치 측정기(642)를 작동시킴과 더불어 가공 이송 수단(35)을 작동시켜 척 테이블(34)을 화살표 X1로 나타내는 방향으로 이동한다. 그리고, 도 5의 (b)에 도시된 바와 같이 반도체 웨이퍼(10)는 분할 예정 라인(121)과 대응하는 영역의 타단[도 5의 (b)에 있어서 우단]이 높이 위치 측정기(642)의 바로 아래에 도달하면, 가공 이송 수단(35)의 작동을 정지시킴과 더불어 위치 측정기(642)의 작동을 정지시킨다(높이 계측 공정). 이 높이 계측 공정을 실시함으로써, 높이 위치 측정기(642)에 의해 척 테이블(34)에 흡인 유지된 반도체 웨이퍼(10)의 정해진 분할 예정 라인(121)과 대응하는 이면의 높이 위치(H)가 검출되고, 검출된 높이 위치 신호가 상기 X축 방향 위치 검출 수단(36)에 의한 X축 방향 위치와 함께 제어 수단(7)으로 보내진다. 그리고 제어 수단(7)은, X축 방향 위치에 대응하는 높이 위치(H)를 랜덤 액세스 메모리(RAM)(73)에 저장한다. 전술한 높이 계측 공정을 반도체 웨이퍼(10)에 형성된 모든 분할 예정 라인(121)과 대응하는 영역에 대하여 실시한다.
전술한 높이 계측 공정을 실시하였다면, 도 6의 (a)에 도시된 바와 같이 척 테이블(34)에 흡인 유지된 반도체 웨이퍼(10)의 정해진 분할 예정 라인(121)과 대응하는 영역을 두께 측정기(643)의 바로 아래에 위치시킨다. 이 때, 도 6의 (a)에 도시된 바와 같이 반도체 웨이퍼(10)는 분할 예정 라인(121)과 대응하는 영역의 일단[도 6의 (a)에 있어서 좌단]이 두께 측정기(643)의 바로 아래에 위치하도록 위치된다. 다음에, 두께 측정기(643)를 작동시킴과 더불어 가공 이송 수단(35)을 작동시켜 척 테이블(34)을 화살표 X1로 나타내는 방향으로 이동한다. 그리고, 도 6의 (b)에 도시된 바와 같이 반도체 웨이퍼(10)는 분할 예정 라인(121)과 대응하는 영역의 타단[도 6의 (b)에 있어서 우단]이 두께 측정기(643)의 바로 아래에 도달하면, 가공 이송 수단(35)의 작동을 정지시킴과 더불어 두께 측정기(643)의 작동을 정지시킨다(두께 계측 공정). 이 두께 계측 공정을 실시함으로써, 두께 측정기(643)에 의해 척 테이블(34)에 흡인 유지된 반도체 웨이퍼(10)의 정해진 분할 예정 라인(121)과 대응하는 영역의 두께(t)가 검출되고, 검출된 두께 신호가 상기 X축 방향 위치 검출 수단(36)에 의한 X축 방향 위치와 함께 제어 수단(7)으로 보내진다. 그리고 제어 수단(7)은, X축 방향 위치에 대응하는 두께(t)를 랜덤 액세스 메모리(RAM)(73)에 저장한다. 전술한 두께 계측 공정을 반도체 웨이퍼(10)에 형성된 모든 분할 예정 라인(121)과 대응하는 영역에 대하여 실시한다.
전술한 바와 같이, 높이 계측 공정 및 두께 계측 공정을 실시하였다면, 제어 수단(7)은 랜덤 액세스 메모리(RAM)(73)에 저장된 X축 방향 위치에 대응하는 높이 위치(H) 및 X축 방향 위치에 대응하는 두께(t)에 기초하여, 각 분할 예정 라인(121)에 대응하는 표면의 Z축 방향의 높이 위치를 산출(Z축 방향의 높이 위치=H-t)하고, 기능층(120)에는 도달하지 않는 균일한 두께(h)를 가산하여 절삭 블레이드(543)의 외주 가장자리(하단)를 위치시키는 Z 좌표를 산출(Z 좌표=H-t+h)하는 Z 좌표 산출 공정을 실시한다. 또한, 절삭 블레이드(543)의 하단이 반도체 웨이퍼(10)를 구성하는 기능층(120)에 도달하지 않는 위치[예컨대, 기능층(120)이 적층되어 있는 기판(110)의 표면(110a)으로부터 이면(110b)측으로 10 ㎛의 위치]에 설정되어 있다. 따라서, 절삭 블레이드(543)의 외주 가장자리(하단)를 위치시키는 Z 좌표는, 반도체 웨이퍼(10)를 구성하는 두께가 10 ㎛인 기능층(120)의 표면(120a)으로부터 기판(110)의 이면(110b)측으로 20 ㎛의 위치가 된다. 이와 같이, X축 방향 위치에 대응하는 높이 위치(H) 및 X축 방향 위치에 대응하는 두께(t)에 기초하여, 각 분할 예정 라인(121)에 대응하는 표면의 Z축 높이 위치를 산출(Z축 방향의 높이 위치=H-t)하고, 기능층(120)에는 도달하지 않는 균일한 두께(h)를 가산하여 절삭 블레이드(543)의 외주 가장자리(하단)를 위치시키는 Z 좌표를 산출(Z 좌표=H-t+h)하였다면, 제어 수단(7)은 도 7에 도시된 바와 같이 분할 예정 라인(121)에 대응하는 표면의 X축 방향 위치(X 좌표)에 대응하는 절삭 블레이드(543)의 외주 가장자리(하단)를 위치시키는 Z 좌표(H-t+h)에 관한 제어 맵을 각 분할 예정 라인(121)마다 작성하여, 랜덤 액세스 메모리(RAM)(73)에 저장한다.
이상과 같이 하여, 높이 계측 공정과 두께 계측 공정 및 Z 좌표 산출 공정으로 이루어진 분할 예정 라인(121)의 X 좌표와 높이의 Z 좌표를 기록하는 높이 기록 공정을 실시하였다면, 제어 수단(7)은 반도체 웨이퍼(10)를 구성하는 기판(110)의 이면측으로부터 분할 예정 라인(121)과 대응하는 영역에 절삭 블레이드(543)를 위치시켜, 척 테이블(34)과 절삭 블레이드(543)를 상대적으로 X축 방향으로 가공 이송함으로써, 기능층(120)에 도달하지 않는 기판(110)의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정을 실시한다.
절삭홈 형성 공정을 실시하기 위해서는, 제어 수단(7)은 상기 계측 수단(6)을 작업 영역으로부터 후퇴 위치로 이동시킴과 더불어, 절삭 수단(5)을 작업 영역에 위치시킨다. 그리고 제어 수단(7)은, 가공 이송 수단(35)을 작동시켜 상기 높이 기록 공정이 실시된 반도체 웨이퍼(10)를 유지한 척 테이블(34)을 작업 영역의 절삭 개시 위치로 이동한다. 이 때, 도 8의 (a)에 도시된 바와 같이 반도체 웨이퍼(10)는 절삭해야 할 분할 예정 라인(121)과 대응하는 영역의 일단[도 8의 (a)에 있어서 좌단]이 절삭 블레이드(543)의 바로 아래보다 소정량 우측에 위치하도록 위치된다.
이와 같이 하여 척 테이블(34)이 작업 영역의 절삭 개시 위치에 위치되었다면, 절삭 블레이드(543)를 도 8의 (a)에 있어서 이점 쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타낸 바와 같이 아래쪽으로 절입 이송하고, 도 8의 (a)에 있어서 실선 및 도 8의 (c)에 있어서 파선으로 나타낸 바와 같이 정해진 절입 이송 위치에 위치된다. 이 절입 이송 위치는, 상기 높이 기록 공정에 있어서 산출된 Z 좌표(H-t+h)[예컨대, 기능층(120)이 적층되어 있는 기판(110)의 표면(110a)으로부터 이면(110b)측으로 10 ㎛의 위치, 즉, 반도체 웨이퍼(10)를 구성하는 두께가 10 ㎛인 기능층(120)의 표면(120a)으로부터 기판(110)의 이면(110b)측으로 20 ㎛의 위치]로 설정되어 있다.
다음에, 절삭 블레이드(543)를 도 8의 (a)에 있어서 화살표(543a)로 나타내는 방향으로 정해진 회전 속도로 회전시켜, 척 테이블(34)을 도 8의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 가공 이송 속도로 이동시킨다. 그리고, 척 테이블(34)이 도 8의 (b)에 도시된 바와 같이 분할 예정 라인(121)에 대응하는 위치의 타단[도 8의 (b)에 있어서 우단]이 절삭 블레이드(543)의 바로 아래보다 소정량 좌측에 위치할 때까지 도달하면, 척 테이블(34)의 이동을 정지한다(절삭홈 형성 공정). 이 절삭홈 형성 공정에 있어서는, 제어 수단(7)은 X축 방향 위치 검출 수단(36) 및 Z축 방향 위치 검출 수단(56)으로부터의 검출 신호와, 랜덤 액세스 메모리(RAM)(73)에 저장된 상기 도 7에 도시된 Z 좌표(H-t+h)에 관한 제어 맵에 기초하여, 절입 이동 베이스(52)[절삭 블레이드(543)를 구비한 스핀들 유닛(54)이 장착된 스핀들 유닛 지지 부재(53)를 지지하고 있음]를 Z축 방향으로 이동하는 절입 이송 수단(520)을 제어한다.
이와 같이, X축 방향 위치 검출 수단(36) 및 Z축 방향 위치 검출 수단(56)으로부터의 검출 신호와 상기 도 7에 도시된 Z 좌표(H-t+h)에 관한 제어 맵에 기초하여 절입 이송 수단(520)을 제어함으로써, 도 8의 (d)에 도시된 바와 같이 반도체 웨이퍼(10)의 기판(110)에는 이면(110b)으로부터 표면(110a)측으로 기능층(120)에 도달하지 않는 균일한 두께(h)를 잔존시킨 절삭홈(112)이 형성된다(절삭홈 형성 공정). 따라서, 본 실시형태에 있어서는 절삭 블레이드(543)의 절입 이송 위치가 반도체 웨이퍼(10)를 구성하는 두께가 10 ㎛인 기능층(120)의 표면(120a)으로부터 기판(110)의 이면(110b)측으로 20 ㎛의 위치에 설정되어 있기 때문에, 기판(110)에는 이면(110b)으로부터 표면(110a)측으로 두께가 10 ㎛인 일부(111)를 남겨 절삭홈(112)이 형성된다. 특히, 전술한 실시형태에 있어서는, 상기 높이 기록 공정이 전술한 바와 같이 척 테이블(34)에 유지된 상태로 절삭홈 형성 공정에 있어서 절삭 블레이드(543)가 위치되는 X 좌표와 동일한 X 좌표로 실시되기 때문에, 볼 스크류 기구로 이루어진 가공 이송 수단(35)의 구조상 척 테이블(34)이 상하 방향(Z축 방향)으로 요잉하거나, 반도체 웨이퍼(10)를 구성하는 기판(110)에 적층된 기능층(120)의 표면(120a)에 접착된 보호 부재(11)의 두께에 편차가 있어도, 기능층(120)에 도달하지 않는 균일한 두께를 잔존시킨 기판(110)의 일부(111)를 남겨 절삭홈(112)을 형성할 수 있다.
다음에 제어 수단(7)은, 절입 이송 수단(520)을 작동시켜 절삭 블레이드(543)를 도 8의 (b)에 있어서 화살표 Z2로 나타낸 바와 같이 상승시켜 이점 쇄선으로 나타내는 대기 위치에 위치시키고, 가공 이송 수단(35)을 작동시켜 척 테이블(34)을 도 8의 (b)에 있어서 화살표 X2로 나타내는 방향으로 이동하여, 도 8의 (a)에 도시된 위치로 되돌린다. 그리고 제어 수단(7)은, 인덱싱 이송 수단(510)을 작동시켜 척 테이블(34)을 지면에 수직인 방향(인덱싱 이송 방향)으로 분할 예정 라인(121)의 간격에 해당하는 양만큼 인덱싱 이송하고, 다음에 절삭해야 할 분할 예정 라인(121)에 대응하는 영역을 절삭 블레이드(543)와 대응하는 위치에 위치시킨다. 이와 같이 하여, 다음에 절삭해야 할 분할 예정 라인(121)에 대응하는 영역을 절삭 블레이드(543)와 대응하는 위치에 위치시켰다면, 전술한 절삭홈 형성 공정을 실시한다.
또한, 상기 분할홈 형성 공정은, 예컨대 이하의 가공 조건으로 행해진다.
절삭 블레이드 : 외경 52 ㎜, 두께 40 ㎛
절삭 블레이드의 회전 속도 : 30000 rpm
절삭 이송 속도 : 50 ㎜/초
전술한 절삭홈 형성 공정을 반도체 웨이퍼(10)에 형성된 모든 분할 예정 라인(121)에 대응하는 영역에 실시한다.
전술한 바와 같이 절삭홈 형성 공정을 실시하였다면, 반도체 웨이퍼(10)를 구성하는 기판(110)에는 이면(110b)으로부터 절삭홈(112)의 바닥을 따라 레이저 광선을 조사하고, 분할 예정 라인(121)을 따라 분할하는 레이저 가공 공정을 실시한다. 이 레이저 가공 공정은, 도 9에 도시된 레이저 가공 장치(8)를 이용하여 실시한다. 도 9에 도시된 레이저 가공 장치(8)는, 피가공물을 유지하는 척 테이블(81)과, 상기 척 테이블(81) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(82)과, 척 테이블(81) 상에 유지된 피가공물을 촬상하는 촬상 수단(83)을 구비하고 있다. 척 테이블(81)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 9에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동되고, 도시하지 않은 인덱싱 이송 수단에 의해 도 9에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(82)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(821)을 포함하고 있다. 케이싱(821) 내에는 도시하지 않은 펄스 레이저 광선 발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 설치되어 있다. 상기 케이싱(821)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(822)가 장착되어 있다. 또한, 레이저 광선 조사 수단(82)은, 집광기(822)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(82)을 구성하는 케이싱(821)의 선단부에 장착된 촬상 수단(83)은, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 상을 촬상하는 촬상 소자(CCD) 등을 구비하고, 촬상한 화상 신호를 도시하지 않은 제어 수단으로 보낸다.
전술한 레이저 가공 장치(8)를 이용하여, 반도체 웨이퍼(10)를 구성하는 기판(110)에는 이면(110b)으로부터 절삭홈(112)의 바닥을 따라 레이저 광선을 조사하고, 분할 예정 라인(121)을 따라 분할하는 레이저 가공 공정을 실시하기 위해서는, 우선, 도 9에 도시된 레이저 가공 장치(8)의 척 테이블(81) 상에 전술한 절삭홈 형성 공정이 실시되어 반도체 웨이퍼(10)를 구성하는 기판(110)에 적층된 기능층(120)의 표면(120a)에 접착된 보호 부재(11)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동시킴으로써, 보호 부재(11)를 통해 반도체 웨이퍼(10)를 척 테이블(81) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(81)에 유지된 반도체 웨이퍼(10)는, 기판(110)의 이면(110b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(10)를 흡인 유지한 척 테이블(81)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(83)의 바로 아래에 위치된다.
척 테이블(81)이 촬상 수단(83)의 바로 아래에 위치되면, 촬상 수단(83) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(10)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(83) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(10)를 구성하는 기판(110)의 이면(110b)측으로부터 제1 방향으로 형성된 절삭홈(112)과, 상기 절삭홈(112)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(82)의 집광기(822)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라이먼트를 수행한다(얼라이먼트 공정). 또한, 반도체 웨이퍼(10)에 상기 제1 방향과 직교하는 방향으로 형성된 절삭홈(112)에 대해서도, 동일하게 레이저 광선 조사 위치의 얼라이먼트가 수행된다.
전술한 얼라이먼트 공정을 실시하였다면, 도 10에 도시된 바와 같이 척 테이블(81)을 레이저 광선을 조사하는 레이저 광선 조사 수단(82)의 집광기(822)가 위치하는 레이저 광선 조사 영역으로 이동하고, 정해진 절삭홈(112)을 집광기(822)의 바로 아래에 위치시킨다. 이 때, 도 10의 (a)에 도시된 바와 같이 반도체 웨이퍼(10)는, 절삭홈(112)의 일단[도 10의 (a)에 있어서 좌단]이 집광기(822)의 바로 아래에 위치하도록 위치된다. 그리고, 도 10의 (c)에 도시된 바와 같이 집광기(822)로부터 조사되는 펄스 레이저 광선(LB)의 집광점(P)을 절삭홈(112)의 바닥면 부근에 맞춘다. 다음에, 레이저 광선 조사 수단(82)의 집광기(822)로부터 기판(110) 및 기능층(120)에 대하여 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(81)을 도 10의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 가공 이송 속도로 이동시킨다. 그리고, 도 10의 (b)에 도시된 바와 같이 절삭홈(112)의 타단[도 10의 (b)에 있어서 우단]이 집광기(822)의 바로 아래 위치에 도달하였다면, 펄스 레이저 광선의 조사를 정지시킴과 더불어 척 테이블(81)의 이동을 정지시킨다(레이저 가공 공정).
다음에, 척 테이블(81)을 지면에 수직인 방향(인덱싱 이송 방향)으로 절삭홈(112)의 간격만큼[분할 예정 라인(121)의 간격에 해당함] 이동한다. 그리고, 레이저 광선 조사 수단(82)의 집광기(822)로부터 펄스 레이저 광선을 조사하면서 척 테이블(81)을 도 10의 (b)에 있어서 화살표 X2로 나타내는 방향으로 정해진 가공 이송 속도로 이동시키고, 도 10의 (a)에 도시된 위치에 도달하면 펄스 레이저 광선의 조사를 정지시킴과 더불어 척 테이블(81)의 이동을 정지시킨다.
전술한 레이저 가공 공정을 실시함으로써, 도 10의 (d)에 도시된 바와 같이 반도체 웨이퍼(10)에는 상기 절삭홈 형성 공정에 있어서 잔존되고 있는 기판(110)의 일부(111) 및 기능층(120)에 레이저 가공홈(130)이 형성된다. 이 결과, 상기 절삭홈 형성 공정에 있어서 잔존되고 있는 기판(110)의 일부(111) 및 기능층(120)은, 레이저 가공홈(130)에 의해 파단된다. 이 레이저 가공 공정에 있어서는, 상기 절삭홈 형성 공정에 있어서 잔존되고 있는 반도체 웨이퍼(10)를 구성하는 기판(110)의 일부(111)는 균일한 두께로 형성되어 있기 때문에, 레이저 광선의 조사에 의해 기능층(120)이 균일하게 파단되어 디바이스의 품질이 안정된다.
또한, 상기 레이저 가공 공정은, 예컨대 이하의 가공 조건으로 행해진다.
레이저 광선의 파장 : 355 ㎚
반복 주파수 : 200 kHz
출력 : 1.5 W
집광 스폿 직경 : φ 10 ㎛
가공 이송 속도 : 300 ㎜/초
조사 횟수 : 1회
전술한 바와 같이 소정의 분할 예정 라인(121)을 따라 상기 레이저 가공 공정을 실시하면, 척 테이블(81)을 화살표 Y로 나타내는 방향으로 반도체 웨이퍼(10)에 형성된 분할 예정 라인(121)의 간격만큼 인덱싱 이송하고(인덱싱 이송 공정), 상기 레이저 가공 공정을 수행한다. 이와 같이 하여 제1 방향으로 형성된 모든 분할 예정 라인(121)을 따라 상기 레이저 가공 공정을 실시하였다면, 척 테이블(81)을 90도 회동시켜, 상기 제1 방향으로 형성된 분할 예정 라인(121)에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(121)을 따라 상기 레이저 가공 공정을 실행한다.
전술한 레이저 가공 공정에 있어서 기판(110)의 일부(111) 및 기능층(120)에 형성되는 레이저 가공홈(130)은 절삭홈(112)의 폭보다 좁아, 상기 절삭 블레이드(543)의 폭을 초과하는 폭의 레이저 가공홈을 형성할 필요가 없기 때문에, 분할 예정 라인(121)의 폭을 좁게 할 수 있어, 웨이퍼에 형성할 수 있는 디바이스의 수를 증대시킬 수 있다.
또한, 기능층(120)의 표면에 SiO2, SiN 등을 포함하는 패시베이션막이 형성되어 있어도, 레이저 가공 공정에 있어서 기능층(120)에 분할 예정 라인(121)을 따라 레이저 광선을 조사하면, 기판(110)의 이면측으로부터 형성된 절삭홈(112)으로 에너지가 빠져나가기 때문에, 소위 언더컷의 문제가 해소된다.
2 : 절삭 장치
3 : 척 테이블 기구
34 : 척 테이블
35 : 가공 이송 수단
36 : X축 방향 위치 검출 수단
5 : 절삭 수단
520 : 절입 이송 수단
54 : 스핀들 유닛
543 : 절삭 블레이드
55 : Y축 방향 위치 검출 수단
56 : Z축 방향 위치 검출 수단
6 : 계측 수단
610 : Y축 방향 이송 수단
620 : Z축 방향 이송 수단
642 : 높이 위치 측정기
643 : 두께 측정기
7 : 제어 수단
8 : 레이저 가공 장치
81 : 레이저 가공 장치의 척 테이블
82 : 레이저 광선 조사 수단
822 : 집광기
10 : 반도체 웨이퍼
110 : 기판
120 : 기능층
121 : 분할 예정 라인
122 : 디바이스
111 : 절삭홈
112 : 레이저 가공홈
11 : 보호 부재

Claims (3)

  1. 기판의 표면에 적층된 기능층에 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 기능층의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과,
    상기 보호 부재 접착 공정이 실시된 웨이퍼의 상기 보호 부재측을 척 테이블로 유지하고, 기판의 이면측으로부터 분할 예정 라인에 대응하는 영역에 절삭 블레이드를 위치시켜, 상기 척 테이블과 절삭 블레이드를 상대적으로 X축 방향으로 가공 이송함으로써, 기능층에 도달하지 않는 기판의 일부를 남겨 절삭홈을 형성하는 절삭홈 형성 공정과,
    상기 절삭홈 형성 공정이 실시된 웨이퍼의 이면측으로부터 상기 절삭홈의 바닥을 따라 레이저 광선을 조사하고, 상기 분할 예정 라인을 따라 웨이퍼를 분할하는 레이저 가공 공정을 구비하고,
    상기 절삭홈 형성 공정을 실시하기 전에, 상기 척 테이블을 X축 방향으로 상대적으로 가공 이송하면서 상기 척 테이블에 유지된 웨이퍼의 분할 예정 라인에 대응하는 이면의 Z축 방향의 높이 위치를 검출하고, 분할 예정 라인의 X 좌표와 상기 X 좌표에 대응하는 Z 좌표를 기록하는 높이 기록 공정을 실시하고,
    상기 높이 기록 공정은, 높이 측정기에 의해 상기 척 테이블에 유지된 웨이퍼의 이면의 높이 위치(H)를 계측하는 높이 계측 공정과, 두께 계측기에 의해 웨이퍼의 두께(t)를 계측하는 두께 계측 공정과, 상기 높이 위치(H) 및 상기 두께(t)에 기초하여 분할 예정 라인에 대응하는 웨이퍼 표면의 Z축 방향의 높이 위치를 산출(Z축 방향의 높이 위치 = H-t)하고, 기능층에는 도달하지 않는 균일한 두께(h)를 가산하여 절삭 블레이드의 외주 가장자리를 위치시키는 Z 좌표를 산출(Z 좌표 = H-t+h)하는 Z 좌표 산출 공정을 포함하며,
    상기 절삭홈 형성 공정은, 상기 높이 기록 공정에 있어서 기록된 X 좌표와 Z 좌표에 기초하여 상기 절삭 블레이드를 Z축 방향으로 이동시켜, 기능층에 도달하지 않는 기판의 균일한 두께(h)를 잔존시키는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 높이 기록 공정은, 상기 절삭홈 형성 공정에 있어서 절삭 블레이드가 위치되는 X 좌표와 동일한 X 좌표로 실시되는 웨이퍼의 가공 방법.
  3. 삭제
KR1020150102550A 2014-07-28 2015-07-20 웨이퍼의 가공 방법 KR102275113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-152961 2014-07-28
JP2014152961A JP6328513B2 (ja) 2014-07-28 2014-07-28 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20160013812A KR20160013812A (ko) 2016-02-05
KR102275113B1 true KR102275113B1 (ko) 2021-07-07

Family

ID=55065790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150102550A KR102275113B1 (ko) 2014-07-28 2015-07-20 웨이퍼의 가공 방법

Country Status (8)

Country Link
US (1) US9293372B2 (ko)
JP (1) JP6328513B2 (ko)
KR (1) KR102275113B1 (ko)
CN (1) CN105321880B (ko)
DE (1) DE102015214136B4 (ko)
MY (1) MY180842A (ko)
SG (1) SG10201505185XA (ko)
TW (1) TWI657493B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138556B2 (ja) * 2013-04-05 2017-05-31 株式会社ディスコ レーザー加工装置
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
KR20160045299A (ko) 2014-10-17 2016-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법
JP2016192494A (ja) * 2015-03-31 2016-11-10 株式会社ディスコ ウエーハの分割方法
JP6422388B2 (ja) * 2015-04-09 2018-11-14 株式会社ディスコ 切削溝の形成方法
JP6532273B2 (ja) * 2015-04-21 2019-06-19 株式会社ディスコ ウェーハの加工方法
JP6607639B2 (ja) * 2015-12-24 2019-11-20 株式会社ディスコ ウェーハの加工方法
JP6696842B2 (ja) * 2016-06-22 2020-05-20 株式会社ディスコ ウェーハの加工方法
JP6730124B2 (ja) * 2016-08-01 2020-07-29 株式会社ディスコ 厚み計測装置
JP6727719B2 (ja) * 2016-08-18 2020-07-22 株式会社ディスコ 被加工物の切削方法
CN107790894B (zh) * 2016-08-30 2019-06-25 上海微电子装备（集团）股份有限公司 一种激光切割系统及方法
JP6720043B2 (ja) * 2016-10-05 2020-07-08 株式会社ディスコ 加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6955893B2 (ja) * 2017-04-25 2021-10-27 株式会社ディスコ レーザー加工装置の高さ位置検出ユニットの評価用治具及びレーザー加工装置の高さ位置検出ユニットの評価方法
JP6829149B2 (ja) * 2017-05-22 2021-02-10 ルネサスエレクトロニクス株式会社 オイルポンプ用モータ駆動装置及びオイルポンプ用モータの駆動制御方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
CN108044355B (zh) * 2017-12-22 2024-01-23 沈阳芯嘉科技有限公司 一种激光砂轮划片机及复合材料切割方法
JP7083654B2 (ja) * 2018-02-05 2022-06-13 株式会社ディスコ 分割予定ラインの検出方法
JP7144200B2 (ja) * 2018-06-05 2022-09-29 株式会社ディスコ 矩形被加工物の加工方法
JP7162986B2 (ja) * 2018-12-13 2022-10-31 株式会社ディスコ 測定装置、及び加工装置
JP7368098B2 (ja) * 2019-04-17 2023-10-24 株式会社ディスコ ウエーハの加工方法
JP2021125592A (ja) * 2020-02-06 2021-08-30 株式会社東京精密 ダイシング装置
JP7394712B2 (ja) * 2020-06-24 2023-12-08 Ｔｏｗａ株式会社 切断装置及び切断品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016361A (ja) * 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2014053526A (ja) * 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163687A (ja) 1992-11-18 1994-06-10 Mitsubishi Electric Corp 半導体装置のダイシング方法及び装置
JPH06232258A (ja) * 1993-01-29 1994-08-19 Nec Kansai Ltd 半導体ウェーハのダイシング装置
KR19990062044A (ko) * 1997-12-31 1999-07-26 구본준 웨이퍼 소잉방법
JP2004022936A (ja) * 2002-06-19 2004-01-22 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法および分割装置
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064321A (ja) 2003-08-18 2005-03-10 Matsushita Electric Ind Co Ltd コイル部品およびそれを搭載した電子機器
JP4464668B2 (ja) * 2003-12-03 2010-05-19 株式会社ディスコ ダイシング方法，及びダイシング装置
JP2006038744A (ja) 2004-07-29 2006-02-09 Disco Abrasive Syst Ltd 厚み計測器及び研削装置
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP4791843B2 (ja) * 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2008053500A (ja) * 2006-08-25 2008-03-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP5117920B2 (ja) 2008-04-28 2013-01-16 株式会社ディスコ レーザー加工装置
JP5583981B2 (ja) * 2010-01-25 2014-09-03 株式会社ディスコ レーザー加工方法
JP6261844B2 (ja) 2012-02-20 2018-01-17 株式会社ディスコ レーザー加工方法およびレーザー加工装置
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016361A (ja) * 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2014053526A (ja) * 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
MY180842A (en) 2020-12-10
TW201608618A (zh) 2016-03-01
TWI657493B (zh) 2019-04-21
JP6328513B2 (ja) 2018-05-23
CN105321880B (zh) 2020-06-19
US9293372B2 (en) 2016-03-22
DE102015214136A1 (de) 2016-01-28
CN105321880A (zh) 2016-02-10
SG10201505185XA (en) 2016-02-26
DE102015214136B4 (de) 2023-06-15
KR20160013812A (ko) 2016-02-05
US20160027696A1 (en) 2016-01-28
JP2016031982A (ja) 2016-03-07

Similar Documents

Publication Publication Date Title
KR102275113B1 (ko) 웨이퍼의 가공 방법
JP6532273B2 (ja) ウェーハの加工方法
KR102091292B1 (ko) 레이저 가공 장치
JP5000944B2 (ja) レーザー加工装置のアライメント方法
TWI713707B (zh) 元件之製造方法及研削裝置
JP4669162B2 (ja) 半導体ウェーハの分割システム及び分割方法
KR102210945B1 (ko) 웨이퍼의 가공 방법
JP5122378B2 (ja) 板状物の分割方法
KR102303131B1 (ko) 레이저 가공 장치
JP5122880B2 (ja) レーザー加工装置のアライメント方法
JP4813985B2 (ja) ウエーハの加工条件設定方法
JP2006286763A (ja) ウエーハのレーザー加工方法およびレーザー加工装置
KR102448222B1 (ko) 레이저 가공 방법
KR102367001B1 (ko) 웨이퍼의 가공 방법
KR20180020889A (ko) 피가공물의 절삭 방법
JP5722071B2 (ja) 半導体デバイスの製造方法およびレーザー加工装置
JP5495869B2 (ja) レーザー加工溝の確認方法
KR20200085646A (ko) 피가공물의 가공 방법
JP2008264805A (ja) レーザー加工装置およびウエーハの裏面に装着された接着フィルムのレーザー加工方法
JP5839383B2 (ja) ウエーハの加工方法
JP6893730B2 (ja) 被加工物の加工方法
JP2017050377A (ja) ウエーハの加工方法
JP2013035003A (ja) レーザー加工装置
JP2017050305A (ja) ウエーハの加工方法
JP2011161477A (ja) アブレーション加工方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant