KR20160045299A - 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법 - Google Patents

기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법 Download PDF

Info

Publication number
KR20160045299A
KR20160045299A KR1020140140612A KR20140140612A KR20160045299A KR 20160045299 A KR20160045299 A KR 20160045299A KR 1020140140612 A KR1020140140612 A KR 1020140140612A KR 20140140612 A KR20140140612 A KR 20140140612A KR 20160045299 A KR20160045299 A KR 20160045299A
Authority
KR
South Korea
Prior art keywords
substrate
etching
processing apparatus
post
information
Prior art date
Application number
KR1020140140612A
Other languages
English (en)
Inventor
윤종원
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority to KR1020140140612A priority Critical patent/KR20160045299A/ko
Priority to JP2015156633A priority patent/JP6434383B2/ja
Priority to TW104133038A priority patent/TWI679697B/zh
Priority to US14/883,738 priority patent/US20160111296A1/en
Publication of KR20160045299A publication Critical patent/KR20160045299A/ko
Priority to US17/110,683 priority patent/US11784057B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 디바이스의 제조에 이용되는 본 발명의 기판 처리 장치는, 기판을 보지하여 회전시키는 회전 보지부와, 상기 회전 보지부에 의해 회전되는 기판에 처리액을 토출하여 기판의 표면을 에칭하는 에칭부와, 상기 에칭부에 의한 에칭량을 제어하는 제어부를 구비한다. 또한, 상기 제어부는, 상기 기판 처리 장치에 의한 기판 처리 이후에 행해지는 후 공정 처리를 위한 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어한다.

Description

기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법{SUBSTRATE PROCESSING APPARATUS, LINKED PROCESSING SYSTEM AND SUBSTRATE PROCESSING METHOD}
본 발명은 반도체 웨이퍼 등의 기판에 형성된 막을 처리액에 의해 에칭 처리하는 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법에 관한 것이다.
일반적으로, 반도체 디바이스의 제조 공정에 있어서는, 반도체 웨이퍼 등의 피처리 기판의 표면에 절연막으로서 산화막이나 질화막 등의 박막이 형성된다. 이러한 박막을 형성하는 방법으로서, 화학 증착법(CVD) 등이 적용되고 있으나, 원료 가스가 기판의 외측으로부터 공급되는 경우에는 기판의 주연부가 중심부보다 두꺼운 오목형으로 되기 쉽다. 또한, 다른 방법에 의한 성막 처리에 있어서는 중앙부가 두꺼운 볼록형이 되는 경우도 있다. 또한, 반도체 디바이스의 제조 공정에서는, 기판 상에 형성된 산화막이나 질화막을 에칭 가스로 에칭하는 방법도 행해진다. 이러한 에칭 가스에 의한 드라이 에칭 공정에 있어서도, 공정 조건에 따라 중앙부와 주연부가 불균일하게 에칭되어, 에칭 후의 기판 상의 막의 프로파일이 오목형 또는 볼록형이 된다고 하는 문제가 생긴다.
이러한 문제점을 해결하기 위한 기술로서, 특허 문헌 1에는 막 두께의 균일화를 위하여, 처리액을 공급하여 기판 상에 형성된 막을 평탄화하는 액 처리 장치로서, 기판 상의 막 두께의 프로파일을 측정하고, 측정한 막 두께의 프로파일에 기초하여, 처리액 토출 노즐의 이동 및 처리액의 토출량을 제어함으로써 막 두께를 균일화하는 장치가 개시되어 있다. 그러나, 상기 특허 문헌 1에서는 처리액을 토출하기 이전의 공정에 의한 결과로서의 막 두께 프로파일만을 고려하여 막 두께의 균일화를 행하고 있으므로, 처리액에 의한 기판 처리 이후의 후 공정에 의해 재차 막의 두께가 불균일하게 되는 것을 방지할 수 없다고 하는 문제가 있었다.
특허문헌 1: 공개특허공보 2007-0097345호
본 발명은, 이러한 사정 하에 이루어진 것으로서, 후 공정 처리 장치에서의 기판에 대한 표면 처리의 특성에 따라 기판 표면의 위치에 따른 ? 에칭량을 제어하여 최종적으로 생성되는 막의 두께의 불균일을 방지할 수 있는 기술을 제공하는 것에 그 목적이 있다.
상술한 기술적 과제를 해결하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 기판 처리 장치는, 기판을 보지하여 회전시키는 회전 보지부와, 상기 회전 보지부에 의해 회전되는 기판에 처리액을 토출하여 기판의 표면을 에칭하는 에칭부와, 상기 에칭부에 의한 에칭량을 제어하는 제어부를 구비하고, 상기 제어부는, 상기 기판 처리 장치에 의한 기판 처리 이후에 행해지는 후 공정 처리를 위한 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 한다.
본 발명의 제 2 측면에 따른 연계 처리 시스템은, 기판 표면에 대한 전 공정 처리를 행하는 전 공정 처리 장치와, 상기 전 공정 처리 이후에, 상기 기판 표면에 대한 에칭 처리를 행하는 기판 처리 장치와, 상기 기판 표면에 대한 에칭 처리 이후에, 상기 기판 표면에 대한 후 공정 처리를 행하는 후 공정 처리 장치와, 상기 전 공정 처리 장치, 상기 기판 처리 장치 및 상기 후 공정 처리 장치와 각각 연결되어 있는 호스트 장치를 구비하고, 상기 호스트 장치는 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 취득하여, 취득한 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 상기 기판 처리 장치 내의 제어부에 전달하고, 상기 제어부는 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 처리 장치에서의 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 한다.
본 발명의 제 3 측면에 따른 기판 처리 방법은, 기판 표면에 대한 전 공정 처리를 행하는 단계와, 기판 표면에 대한 에칭 처리 이후에 행해지는 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보를 취득하는 단계와, 상기 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어하면서 상기 기판 표면에 처리액을 토출하여 상기 기판 표면에 대한 에칭 처리를 행하는 단계와, 상기 기판 표면에 대한 에칭 처리 이후에, 상기 기판 표면에 대한 상기 후 공정 처리를 행하는 단계를 구비하는 것을 특징으로 한다.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 후 공정 처리 장치의 기판에 대한 표면 처리 특성에 따라 기판 표면의 위치에 따른 ? 에칭량을 제어함으로써, 최종적으로 생성되는 기판의 전체 면에 걸쳐 막 두께의 균일화를 효과적으로 달성할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 기판 처리 시스템의 평면도이다.
도 2는 본 발명의 일 실시형태에 따른 처리 유닛을 나타내는 측면도이다.
도 3은 본 발명의 일 실시형태에 따른 처리 유닛의 챔버 내의 구성을 나타내는 측면도이다.
도 4는 본 발명의 일 실시형태에 따른 연계 처리 시스템을 나타내는 개념도이다.
도 5의 (a) 및 (b)는 본 발명의 일 실시형태에 따른 전 공정 처리 시스템 및 후 공정 처리 시스템의 처리 유닛을 나타내는 측면도이다.
도 6의 (a) 내지 (d)는 종래 기술에서의 각각의 처리 공정에 있어서의 막의 프로파일 변화를 나타내는 그래프이다.
도 7의 (a) 및 (b)는 본 발명의 일 실시형태에 따른 각각의 처리 공정에 있어서의 막의 프로파일 변화를 설명하기 위한 그래프이다.
도 8의 (a) 내지 (d)는 본 발명의 일 실시형태에 따른 각각의 처리 공정에 있어서의 막의 프로파일 변화를 설명하기 위한 그래프이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시형태를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시형태에 한정되지 않는다. 그리고, 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시형태에 불과하므로, 기술의 권리범위는 본 명세서에 설명된 실시형태에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 본 발명의 실시형태는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로, 설명된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물을 포함하는 것으로 이해되어야 한다. 또한, 설명된 기술에서 제시된 목적 또는 효과는 특정 실시형태가 그 목적 또는 효과를 전부 포함하여야 한다거나 제시된 효과만을 발휘하여야 한다는 의미는 아니므로, 설명된 기술의 권리범위는 그 목적 및 효과에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
이하 첨부된 도면을 참고하여 본 발명의 실시형태를 상세히 설명하기로 한다.
도 1은 본 실시형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 도면이다. 이하에서는, 위치 관계를 명확하게 하기 위해, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은, 반입반출 스테이션(2)과, 처리 스테이션(3)을 구비한다. 반입반출 스테이션(2)과 처리 스테이션(3)은 인접하여 마련된다.
반입반출 스테이션(2)은, 캐리어 배치부(11)와, 반송부(12)를 구비한다. 캐리어 배치부(11)에는, 복수매의 기판, 본 실시형태에서는 반도체 웨이퍼[이하 웨이퍼(W)]를 수평 상태로 수용하는 복수의 캐리어(C)가 배치된다.
반송부(12)는, 캐리어 배치부(11)에 인접하여 마련되고, 내부에 기판 반송 장치(13)와, 전달부(14)를 구비한다. 기판 반송 장치(13)는, 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(13)는, 수평 방향 및 연직 방향으로의 이동 및 연직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(14) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은, 반송부(12)에 인접하여 마련된다. 처리 스테이션(3)은, 반송부(15)와, 복수의 처리 유닛(16)을 구비한다. 복수의 처리 유닛(16)은, 반송부(15)의 양측에 배열되어 마련된다.
반송부(15)는, 내부에 기판 반송 장치(17)를 구비한다. 기판 반송 장치(17)는, 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(17)는, 수평 방향 및 연직 방향으로의 이동 및 연직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 전달부(14)와 처리 유닛(16) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 유닛(16)은, 기판 반송 장치(17)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 기판 처리를 행한다.
또한, 기판 처리 시스템(1)은 제어 장치(4)를 구비한다. 제어 장치(4)는, 예컨대 컴퓨터이며, 제어부(18)와 기억부(19)를 구비한다. 기억부(19)에는, 기판 처리 시스템(1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(18)는, 기억부(19)에 기억된 프로그램을 읽어내어 실행함으로써 기판 처리 시스템(1)의 동작을 제어한다.
또한, 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로서, 그 기억 매체로부터 제어 장치(4)의 기억부(19)에 인스톨된 것이어도 좋다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예컨대 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
상기한 바와 같이 구성된 기판 처리 시스템(1)에서는, 우선, 반입반출 스테이션(2)의 기판 반송 장치(13)가, 캐리어 배치부(11)에 배치된 캐리어(C)로부터 웨이퍼(W)를 취출하고, 취출된 웨이퍼(W)를 전달부(14)에 배치한다. 전달부(14)에 배치된 웨이퍼(W)는, 처리 스테이션(3)의 기판 반송 장치(17)에 의해 전달부(14)로부터 취출되어, 처리 유닛(16)에 반입된다.
처리 유닛(16)에 반입된 웨이퍼(W)는, 처리 유닛(16)에 의해 처리된 후, 기판 반송 장치(17)에 의해 처리 유닛(16)으로부터 반출되어, 전달부(14)에 배치된다. 그리고, 전달부(14)에 배치된 처리가 끝난 웨이퍼(W)는, 기판 반송 장치(13)에 의해 캐리어 배치부(11)의 캐리어(C)에 복귀된다.
도 2에 나타내는 바와 같이, 처리 유닛(16)은, 챔버(20)와, 기판 유지 기구(30)와, 처리 유체 공급부(40)와, 회수컵(50)을 구비한다.
챔버(20)는, 기판 유지 기구(30)와 처리 유체 공급부(40)와 회수컵(50)을 수용한다. 챔버(20)의 천장부에는, FFU(Fan Filter Unit)(21)가 마련된다. FFU(21)는, 챔버(20) 내에 다운 플로우를 형성한다.
기판 유지 기구(30)는, 유지부(31)와, 지주부(32)와, 구동부(33)를 구비한다. 유지부(31)는, 웨이퍼(W)를 수평으로 유지한다. 지주부(32)는, 연직 방향으로 연장되는 부재이며, 기단부가 구동부(33)에 의해 회전 가능하게 지지되고, 선단부에 있어서 유지부(31)를 수평으로 지지한다. 구동부(33)는, 지주부(32)를 연직축 둘레로 회전시킨다. 이러한 기판 유지 기구(30)는, 구동부(33)를 이용하여 지주부(32)를 회전시킴으로써 지주부(32)에 지지된 유지부(31)를 회전시키고, 이에 의해, 유지부(31)에 유지된 웨이퍼(W)를 회전시킨다.
처리 유체 공급부(40)는, 웨이퍼(W)에 대하여 처리 유체를 공급한다. 처리 유체 공급부(40)는, 처리 유체 공급원(70)에 접속된다.
회수컵(50)은, 유지부(31)를 둘러싸도록 배치되고, 유지부(31)의 회전에 의해 웨이퍼(W)로부터 비산하는 처리액을 포집한다. 회수컵(50)의 바닥부에는, 배액부(51)가 형성되어 있고, 회수컵(50)에 의해 포집된 처리액은, 이러한 배액부(51)로부터 처리 유닛(16)의 외부에 배출된다. 또한, 회수컵(50)의 바닥부에는, FFU(21)로부터 공급되는 기체를 처리 유닛(16)의 외부에 배출하는 배기구(52)가 형성된다.
본 실시형태에 따른 처리 유닛(16)은 산화막 또는 질화막 등의 막이 형성된 웨이퍼(W)를 회전시키면서 막 상에 그 막을 용해하는 처리액을 공급하는 ? 에칭(wet etching) 유닛이다. 도 3은 처리 유닛(16)의 챔버(20) 내의 구성을 구체적으로 나타낸 도면이다.
유지부(31)는 회전 플레이트(34)와, 웨이퍼(W)를 유지하는 복수의 유지핀(36)을 구비하고 있다.
처리 유체 공급부(40)는 웨이퍼(W)의 중심과 주연 사이를 스캔 가능한 처리액 토출 노즐(41)을 구비한다. 처리액 토출 노즐(41)은 용해 처리를 행하는 처리액인 묽은 불소산(DHF)과 린스액으로서의 순수를 선택적으로 토출할 수 있다. 처리액 토출 노즐(41)은 노즐 홀더(42)를 개재하여 처리 유체 공급원(70)에 연결되어 있고, 처리 유체 공급원(70)은 묽은 불소산 공급원(71) 및 순수 공급원(72)을 전환하여 공급할 수 있다. 또한, 처리액 토출 노즐(41)은 구동 기구(43)와 연결되어 있어, 웨이퍼(W)의 중심부와 주연부 사이를 선형 이동할 수 있도록 되어 있다.
또한, 웨이퍼(W)의 이면 측에는 처리액보다 고온의 유체를 웨이퍼(W)의 이면 중심에 토출하기 위한 유체 토출부(44)가 구비되어 있다. 유체 토출부(44)는 고온 유체 공급원(45)으로부터 공급된 고온의 유체를 토출함으로써 웨이퍼(W)의 중심부의 온도를 제어할 수 있다. 본 실시형태에서는 고온의 유체로서 가열된 순수를 이용하고 있으나, 질소 등의 고온의 불활성 가스를 이용하도록 해도 좋다.
도 3에 도시하는 바와 같이, 처리 유닛(16) 내의 각 구성부는 제어 장치(4)의 제어부(18)에 접속되어 제어되는 구성으로 되어 있다. 제어부(18)는 처리 유닛(16)의 각 구성부의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(80), 및 제어에 요구되는 정보가 저장된 기억부(19)에 접속되어 있다.
도 4는 본 발명의 일 실시형태에 따른 연계 처리 시스템을 나타낸다. 도 4에 나타나 있는 바와 같이, 본 실시형태에 따른 연계 처리 시스템은, 앞서 설명한 기판 처리 시스템(1)에 더하여, 웨이퍼(W)에 대한 ? 에칭 처리 이전의 웨이퍼(W)에 대한 처리를 행하기 위한 전 공정 처리 시스템(1’) 및 ? 에칭 처리 이후의 웨이퍼(W)에 대한 처리를 행하기 위한 후 공정 처리 시스템(1’’)을 추가로 구비한다. 또한, 전 공정 처리 시스템(1’), 기판 처리 시스템(1) 및 후 공정 처리 시스템(1’’)은 호스트 장치(500)와 네트워크 상에서 연결되어 있다.
호스트 장치(500)는 기판 처리 시스템(1)의 웨이퍼(W)의 ID를 수신하기 위한 ID 수신부(501), 해당 ID에 대응하는 전 공정 및/또는 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보를 취득하기 위한 정보 수신부(502), 상기 표면 처리의 특성에 적합한 레시피를 작성하기 위한 레시피 작성부(503) 및 해당 레시피를 기판 처리 시스템(1)에 송신하기 위한 레시피 송신부(504)를 포함하고 있다.
이와 같은 구성을 가짐으로써, 기판 처리 시스템(1)의 처리 유닛(16) 내의 유지부(31)에 유지된 웨이퍼(W)의 ID가 호스트 장치(500)로 보내지고, 호스트 장치(500)는 전달 받은 ID에 대응하는 전 공정 처리 및/또는 후 공정 처리의 특성의 정보를 전 공정 처리 시스템(1’) 및/또는 후 공정 처리 시스템(1’’)으로부터 취득하여, 이에 적합한 레시피를 작성하여 기판 처리 시스템(1)에 송신할 수 있다. 이 경우, 전 공정 처리 및/또는 후 공정 처리의 특성의 정보에 따른 레시피는 웨이퍼(W) 상의 막 두께 프로파일의 경향만을 이용하여 작성될 수도 있고, 웨이퍼(W) 표면의 위치에 따른 막 두께의 구체적인 데이터를 이용하여 정확한 계산에 의해 작성될 수도 있다.
이와 같이 하여, 후 공정 처리 시스템(1’’)에서의 공정의 특성에 따라 기판 처리 시스템(1)의 처리 유닛(16)에서의 ? 에칭 처리 방식을 변경할 수 있다. 또한, 전 공정 처리 시스템(1’) 및 후 공정 처리 시스템(1’’)에서의 각 공정의 특성 모두에 따라 기판 처리 시스템(1)의 처리 유닛(16)에서의 ? 에칭 처리 방식을 변경할 수도 있다.
예를 들어, 웨이퍼(W)의 ID에 대응하는 후 공정 처리 시스템(1’’)의 웨이퍼 표면 처리의 특성이 웨이퍼(W)의 주연부에서의 막 두께가 중심부에서의 막 두께보다 두꺼운 특성(오목형)을 가지는 경우, 호스트 장치(500)는 후 공정 처리 시스템(1’’)으로부터 해당 특성에 대한 정보를 전달받고, 이에 대응하여 후 공정 처리 후의 막의 프로파일이 균일하게 되는 레시피를 작성하여 기판 처리 시스템(1)의 기억부(19)에 송신한다. 이 경우의 적합한 레시피는 웨이퍼(W)의 중심부의 에칭량이 적어지도록 하고, 웨이퍼(W)의 주연부의 에칭량이 많아지도록 하는 레시피가 된다. 제어부(18)는 기억부(19)에 기억된 해당 레시피를 실행하도록 처리 유닛(16)을 제어한다. 구체적으로, 웨이퍼(W)의 중심으로부터 미리 정해진 거리, 예를 들어 약 50mm 만큼 떨어진 위치에서 처리액의 토출을 시작하고, 처리액을 토출하면서 웨이퍼(W)의 중심을 향해 처리액 토출 노즐(41)을 이동시키도록 제어함으로써, 웨이퍼(W)의 중심부의 에칭량이 웨이퍼(W)의 주연부의 에칭량보다 적어지도록 할 수 있다.
또한, 예를 들어 웨이퍼(W)의 ID에 대응하는 후 공정 처리 시스템(1’’)의 웨이퍼 표면 처리 특성이 웨이퍼(W)의 중심부에서의 막 두께가 주연부에서의 막 두께보다 두꺼운 특성(볼록형)을 가지는 경우, 호스트 장치(500)는 후 공정 처리 시스템(1’’)으로부터 해당 특성에 대한 정보를 전달받고, 이에 대응하여 후 공정 처리 후의 막의 프로파일이 균일하게 되는 레시피를 작성하여 기판 처리 시스템(1)의 기억부(19)에 송신한다. 이 경우의 적합한 레시피는 웨이퍼(W)의 중심부의 에칭량이 많아지도록 하고, 웨이퍼(W)의 주연부의 에칭량이 적어지도록 하는 레시피가 된다. 제어부(18)는 기억부(19)에 기억된 해당 레시피를 실행하도록 처리 유닛(16)을 제어한다. 구체적으로, 처리액 토출 노즐(41)이 웨이퍼(W)의 중심으로 처리액을 토출하도록 제어하고, 유체 토출부(44)가 웨이퍼(W)의 이면 중심으로 처리액보다 고온의 유체를 토출하도록 제어함으로써, 웨이퍼(W)의 중심부의 에칭량이 웨이퍼(W)의 주연부의 에칭량보다 많아지도록 할 수 있다.
본 실시형태에서는, 각 처리 시스템이 호스트 장치(500)와 네트워크 상에서 연결되어 기판 처리 시스템(1)이 제어되고 있으나, 기억부(19)에 미리 레시피가 기억되어 있는 경우 등에 있어서는, 네트워크를 이용하여 수신하는 것에 의해 레시피를 취득하지 않더라도, 기억부(19)로부터 레시피를 취득할 수 있다. 이 경우, 사용자가 기판 처리 시스템(1)의 처리 유닛(16)의 제어부(18)를 조작함으로써 기억부(19)에 기억된 레시피 중에서 사용자가 직접 레시피를 선택하여 처리 유닛(16)에서의 기판 처리가 행해지도록 한다.
이하에서는, 전 공정 처리 시스템(1’) 및 후 공정 처리 시스템(1’’)의 구성에 대해 구체적으로 설명한다.
전 공정 처리 시스템(1’) 및 후 공정 처리 시스템(1’’)은 기판 처리 유닛(16) 대신에 각각 전 공정 처리 유닛 및 후 공정 처리 유닛을 가지는 것을 제외하고는 도 1에 나타나 있는 기판 처리 시스템(1)과 실질적으로 동일한 구성을 가진다.
전 공정 처리 유닛 및 후 공정 처리 유닛은 도 5의 (a)에 나타내는 바와 같은 드라이 에칭 유닛(106)일 수 있다. 드라이 에칭 유닛(106)은 챔버(100)와, 재치대(110)와, 가스 공급 기구(120)와, 샤워 헤드(130)를 포함하는 드라이 에칭 장치일 수 있다.
웨이퍼(W)를 지지하는 재치대(110)의 내부에는 온도 조절기(111)가 설치되어 있어, 공정의 특성에 따라 재치대(110)의 온도를 조절하도록 되어 있다.
챔버(100)의 상부에는 재치대(110)를 향하도록 마련된 샤워 헤드(130)가 설치되어 있다. 샤워 헤드(130)는 본체(131)와 샤워 플레이트(132)를 포함하고, 본체(131)와 샤워 플레이트(132)로 형성되는 공간은 플레이트(133)에 의해 제 1 공간(134) 및 제 2 공간(135)으로 구분된다. 제 1 공간(134)은 샤워 플레이트(132)에 형성된 복수의 제 1 가스 토출 구멍(136)과 연결되어 있고, 제 2 공간(135)은 샤워 플레이트(132)에 형성된 복수의 제 2 가스 토출 구멍(137)과 연결되어 있다.
가스 공급 기구(120)는 제 1 가스 공급 배관(121) 및 제 2 가스 공급 배관(122)을 가지고 있고, 또한 제 1 가스 공급 배관(121) 및 제 2 가스 공급 배관(122)에 각각 접속된 에칭 가스 공급원(123) 및 클러스터 가스 공급원(124)을 가지고 있다. 에칭 가스로는 HF 가스 및 희석 가스로서의 Ar 가스를 혼합한 가스를 사용할 수 있다.
에칭 가스는 제 1 가스 공급 배관(121) 및 제 1 공간(134)을 거쳐서 제 1 가스 토출 구멍(136)으로부터 챔버(100) 내에 토출되고, 클러스터 가스는 제 2 가스 공급 배관(122) 및 제 2 공간(135)을 거쳐서 제 2 가스 토출 구멍(137)으로부터 챔버(100) 내에 토출된다. 챔버(100)의 바닥부에는 배기구(140)가 형성되어 있어, 챔버(100) 내를 배기하도록 되어 있다.
전 공정 처리 유닛 및 후 공정 처리 유닛은 도 5의 (b)에 나타내는 바와 같은 성막 유닛(206)일 수도 있다. 성막 유닛(206)은 챔버(200)와, 재치대(210)와, 플라즈마 가스 도입 부재(220)와, 성막 원료 가스 공급원(230)과, 샤워 플레이트(240)와, 마이크로파 도입부(250)를 포함하는 마이크로파 플라즈마 CVD 성막 장치일 수 있다.
웨이퍼(W)를 지지하는 재치대(210)의 내부에는 온도 조절기(211)가 설치되어 있어, 공정의 특성에 따라 재치대(210)의 온도를 조절하도록 되어 있다.
마이크로파 도입부(250)는 마이크로파 투과판(251), 평면 안테나(252) 및 지파재(253)를 가지고, 마이크로파 발생 장치(255)로부터 발생한 마이크로파가 도파관(254)을 거쳐 챔버(200) 내의 처리 공간으로 도입되도록 하는 기능을 한다.
챔버(200) 내의 재치대(210)와 마이크로파 도입부(250)와의 사이에는 실리콘 산화막용 성막 원료 가스를 도입하기 위한 샤워 플레이트(240)가 수평으로 설치되어 있다. 샤워 플레이트(240)는 가스 유로(241)에 형성된 가스 토출 구멍(242)을 가지고, 가스 유로(241)의 사이는 공간부(243)로 되어 있다.
샤워 플레이트(240)의 가스 유로(241)에는 실리콘 산화막용의 성막 원료 가스 공급원(230)이 접속되어 있어, 성막 원료 가스는 샤워 플레이트(240)의 가스 유로(241)를 개재하여 가스 토출 구멍(242)을 통해 챔버(200) 내에 도입된다.
샤워 플레이트(240)의 상방 위치에는 플라즈마 가스 도입 부재(220)가 챔버 벽을 따라 설치되어 있고, 플라즈마 가스 도입 부재(220)는 Ar 가스 공급원(221) 및 O2 가스 공급원(222)에 접속되어 있어 Ar 가스 및 O2 가스를 챔버(200) 내에 도입하도록 구성된다. 챔버(200)의 바닥부에는 배기구(260)가 형성되어 있어, 챔버(200) 내를 배기하도록 되어 있다.
Ar 가스 공급원(221) 및 O2 가스 공급원(222)으로부터 챔버(200) 내에 도입된 Ar 가스 및 O2 가스는 마이크로파에 의해 플라즈마화되고, 생성된 플라즈마는 샤워 플레이트(240)의 공간부(243)를 통과하여 샤워 플레이트(240)의 가스 토출 구멍(242)로부터 토출된 실리콘 산화막용 성막 원료 가스에 작용하여, 웨이퍼(W)에 대한 성막이 행해진다.
전 공정 처리 또는 후 공정 처리에서는 드라이 에칭 유닛(106) 또는 성막 유닛(206)에 의한 드라이 에칭 처리 또는 성막 처리의 특성에 따라 막의 프로파일이 결정될 수 있다. 구체적으로, 웨이퍼 표면의 막의 프로파일은, 에칭 가스 또는 성막 가스의 공급 방식에 따라 변화될 수 있고, 또한 챔버 내의 압력이나, 재치대의 온도와 같은 처리 조건에 따라 변화될 수 있다.
이러한 막의 프로파일은, 예를 들어 웨이퍼의 중심부의 막의 두께가 주연부의 막의 두께보다 두꺼운 볼록형이거나, 또는 웨이퍼의 주연부의 막의 두께가 중심부의 막의 두께보다 두꺼운 오목형일 수 있으나, 이에 한정되는 것은 아니고 다양한 형상일 수 있다.
본 발명의 실시형태에서는, 드라이 에칭 처리 또는 성막 처리에 관한 후 공정의 막의 프로파일에 관한 정보에 기초하여, 또는 드라이 에칭 처리 또는 성막 처리에 관한 전 공정 및 후 공정 모두에서의 막의 프로파일 정보에 기초하여, ? 에칭 처리시의 노즐의 이동 및 처리액의 공급량의 제어를 통해, 웨이퍼 상의 위치에 따른 에칭량을 제어함으로써 막 두께의 균일화를 도모한다.
이하에서는 본 발명의 실시형태에 따른 막 두께 균일화의 원리를 본원의 종래 기술과 비교하여 설명한다.
본원의 종래 기술에서는 ? 에칭 공정의 이전 공정에서 생성된 막의 프로파일에 기초하여, ? 에칭 공정 처리 시에 웨이퍼 표면의 위치에 따른 에칭량을 제어하여 막 두께의 균일화를 도모하고 있으므로, 후 공정 처리에 의해 재차 막 두께의 불균일이 발생한다.
도 6의 (a) 내지 (d)는 종래 기술에 따른 웨이퍼 상의 막의 프로파일 변화를 나타낸다. 각각의 그래프는 해당 공정 처리 후의 웨이퍼(직경 300mm)의 중심부(0mm)로부터 주연부(150mm)까지의 막의 프로파일을 의미한다. 도 6의 (a)는 전 공정 처리 및 후 공정 처리의 특성이 모두 볼록형인 경우, 즉 처리 후의 웨이퍼 상의 막의 프로파일이 기판의 중심부가 주연부보다 두껍게 되는 특성을 가지는 경우를 나타낸다. 도 6의 (b)는 전 공정 처리의 특성이 볼록형이고, 후 공정 처리의 특성이 오목형인 경우, 도 6의 (c)는 전 공정 처리의 특성이 오목형이고 후 공정 처리의 특성이 볼록형인 경우, 그리고 도 6의 (d)는 전 공정 처리 및 후 공정 처리의 특성이 모두 오목형인 경우를 각각 나타낸다.
도 6의 (a) 내지 (d)에서 보여지듯이, 각 경우에 ? 에칭 처리에 의해 막 두께의 균일화를 얻을 수 있으나, ? 에칭 이후의 후 공정 처리의 특성에 따라 웨이퍼의 면내 프로파일이 재차 볼록형 또는 오목형으로 되어 불균일하게 된다.
본 발명의 일 실시형태에서는, ? 에칭 처리 후의 후 공정 처리의 특성에 관한 정보에 기초하여 ? 에칭 처리 시의 웨이퍼 표면의 위치에 따른 에칭량을 제어한다.
도 7의 (a)는 후 공정 처리의 특성이 볼록형인 경우, ? 에칭 처리의 에칭 프로파일이 오목형의 특성을 가지도록 제어함으로써 생성된 최종 막의 프로파일이 웨이퍼 전체 면에 걸쳐 균일하게 되도록 제어하는 것을 나타낸다. 도 7의 (b)는 후 공정 처리 특성이 오목형인 경우, ? 에칭 처리의 에칭 프로파일이 볼록형의 특성을 가지도록 제어함으로써 생성된 최종 막의 프로파일이 균일하게 되도록 제어하는 것을 나타낸다.
또한, 본 발명의 일 실시형태는 전 공정 및 후 공정의 처리 특성을 모두 고려하여 ? 에칭 처리 시의 웨이퍼 표면의 위치에 따른 에칭량을 제어한다. 도 8의 (a) 내지 (d)는 전 공정 및 후 공정의 처리 특성에 따라 후 공정 처리 후의 최종 막의 프로파일이 웨이퍼 전체 면에 걸쳐 균일하게 되도록, ? 에칭 처리 시의 웨이퍼 표면의 위치에 따른 에칭량을 제어하는 것을 나타낸다.
도 8의 (a)는 전 공정 처리 및 후 공정 처리의 특성이 모두 볼록형인 경우, 도 8의 (b)는 전 공정 처리의 특성이 볼록형이고, 후 공정 처리의 특성이 오목형인 경우, 도 8의 (c)는 전 공정 처리의 특성이 오목형이고 후 공정 처리의 특성이 볼록형인 경우, 그리고 도 8의 (d)는 전 공정 처리 및 후 공정 처리의 특성이 모두 오목형인 경우를 각각 나타낸다.
도 8에서는 도 7과 비교하여 전 공정 처리의 특성을 추가로 고려하므로, 예를 들어 도 8의 (a)과 같이 전 공정 처리 및 후 공정 처리의 특성이 모두 볼록형인 경우, ? 에칭 처리 시에, 도 7의 (a)의 ? 에칭 처리보다 웨이퍼의 중앙부가 더욱 오목하게 되는 에칭 프로파일을 가지도록(웨이퍼 중앙부의 에칭량이 더욱 많아지도록) 에칭량을 제어하게 된다. 또한, 도 8의 (d)와 같이 전 공정 처리 및 후 공정 처리의 특성이 모두 오목형인 경우, ? 에칭 처리 시에, 도 7의 (b)의 ? 에칭 처리보다 웨이퍼의 중앙부가 더욱 볼록하게 되는 에칭 프로파일을 가지도록(웨이퍼 중앙부의 에칭량이 더욱 적어지도록) 에칭량을 제어하게 된다.
이와 같이 하여, 후 공정의 표면 처리의 특성, 또는 전 공정 및 후 공정의 표면 처리의 특성을 고려하여 ? 에칭 처리시의 웨이퍼 표면 위치에 따른 에칭량을 제어함으로써, 최종적으로 생성되는 막의 프로파일을 웨이퍼의 전체 면에 걸쳐 균일하게 할 수 있다. 이에 따라, 제조되는 반도체 디바이스 제품의 수율을 크게 향상시킬 수 있다.
상기의 실시형태에서, “표면 처리의 특성”은 막 두께 프로파일 등의 표면 처리를 행한 후의 결과로부터 특정되고 있으나, 이에 한정되지 않고, 장치가 가지는 에칭량이나 성막량의 성능에 의해 특정되어도 좋다. 그리고, “표면 처리의 특성의 정보”란, 표면 처리를 행하는 장치의 성능, 그 장치에 의해 처리된 기판의 막 두께 프로파일, 및 막 두께 프로파일에 기초하여 작성된 레시피 중 적어도 하나를 포함하는 정보이다.
따라서, 기판 처리 장치가 취득하는 전 공정 처리 장치 및 후 공정 처리 장치의 “표면 처리의 특성의 정보”란, 상기의 실시형태와 같은 레시피에 한정되는 것이 아니고, 표면 처리를 행하는 장치의 성능이나 막 두께 프로파일이어도 좋다. 그 경우, 기판 처리 장치는, 표면 처리를 행하는 장치의 성능이나 막 두께 프로파일을 취득하여 그 정보로부터 기판의 막 두께가 평탄하게 되는 에칭량을 산출하여, 산출된 에칭량에 기초하여 에칭을 제어한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시형태는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 기판 처리 장치로서,
    기판을 보지하여 회전시키는 회전 보지부와,
    상기 회전 보지부에 의해 회전되는 기판에 처리액을 토출하여 기판의 표면을 에칭하는 에칭부와,
    상기 에칭부에 의한 에칭량을 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 기판 처리 장치에 의한 기판 처리 이후에 행해지는 후 공정 처리를 위한 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 하는 기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 후 공정 처리 장치의 상기 기판에 대한 표면 처리의 특성의 정보는 상기 기판의 중심부에서의 막 두께가 상기 기판의 주연부에서의 막 두께보다 얇은 것을 나타내는 정보이며,
    상기 제어부는 상기 표면 처리의 특성의 정보에 따라, 상기 기판의 중심부의 에칭량이 적어지도록 제어하고, 상기 기판의 주연부의 에칭량이 많아지도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 에칭부는 상기 기판 상에서 이동 가능한 노즐부를 포함하며,
    상기 제어부는 상기 기판의 중심으로부터 미리 정해진 거리만큼 떨어진 곳에서 상기 처리액의 토출을 시작하고 상기 기판의 중심을 향해 이동하도록 상기 노즐부를 제어하는 것을 특징으로 하는 기판 처리 장치.
  4. 제 1 항에 있어서,
    상기 후 공정 처리 장치의 상기 기판에 대한 표면 처리의 특성의 정보는 상기 기판의 중심부에서 막 두께가 상기 기판의 주연부에서의 막 두께보다 두꺼운 것을 나타내는 정보이며,
    상기 제어부는 상기 표면 처리의 특성의 정보에 따라, 상기 기판의 중심부의 에칭량이 많아지도록 제어하고, 상기 기판의 주연부의 에칭량이 적어지도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  5. 제 4 항에 있어서,
    상기 에칭부로부터 토출되는 처리액보다 고온의 유체를 상기 기판의 이면 중심에 토출하는 유체 토출부를 더 구비하고,
    상기 에칭부는 상기 기판의 상부에서 상기 기판의 중심으로 상기 처리액을 토출하는 노즐부를 포함하며,
    상기 제어부는, 상기 노즐부가 상기 처리액을 토출하도록 제어하고, 또한 상기 유체 토출부가 상기 유체를 토출하도록 제어하는 것을 특징으로 하는 기판 처리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 후 공정 처리 장치의 상기 기판에 대한 표면 처리는 드라이 에칭 처리인 것을 특징으로 하는 기판 처리 장치.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 후 공정 처리 장치의 상기 기판에 대한 표면 처리는 성막 처리인 것을 특징으로 하는 기판 처리 장치.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 기판 처리 장치에 의한 기판 처리 이전에 행해지는 전 공정 처리를 위한 전 공정 처리 장치의 상기 기판에 대한 표면 처리의 특성의 정보 및 상기 후 공정 처리 장치의 상기 기판에 대한 표면 처리의 특성의 정보에 따라, 상기 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 하는 기판 처리 장치.
  9. 기판 표면에 대한 전 공정 처리를 행하는 전 공정 처리 장치와,
    상기 전 공정 처리 이후에, 상기 기판 표면에 대한 에칭 처리를 행하는 기판 처리 장치와,
    상기 기판 표면에 대한 에칭 처리 이후에, 상기 기판 표면에 대한 후 공정 처리를 행하는 후 공정 처리 장치와,
    상기 전 공정 처리 장치, 상기 기판 처리 장치 및 상기 후 공정 처리 장치와 각각 연결되어 있는 호스트 장치
    를 구비하고,
    상기 호스트 장치는 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 취득하여, 취득한 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 상기 기판 처리 장치 내의 제어부에 전달하고, 상기 제어부는 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 처리 장치에서의 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 하는 연계 처리 시스템.
  10. 제 9 항에 있어서,
    상기 호스트 장치는 상기 전 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 추가로 취득하여, 취득한 상기 전 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보를 상기 기판 처리 장치 내의 제어부에 전달하고, 상기 제어부는 상기 전 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보 및 상기 후 공정 처리 장치의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 처리 장치에서의 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 하는 연계 처리 시스템.
  11. 기판 표면에 대한 전 공정 처리를 행하는 단계와,
    기판 표면에 대한 에칭 처리 이후에 행해지는 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보를 취득하는 단계와,
    상기 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어하면서 상기 기판 표면에 처리액을 토출하여 상기 기판 표면에 대한 에칭 처리를 행하는 단계와,
    상기 기판 표면에 대한 에칭 처리 이후에, 상기 기판 표면에 대한 상기 후 공정 처리를 행하는 단계
    를 구비하는 기판 처리 방법.
  12. 제 11 항에 있어서,
    상기 후 공정 처리의 상기 기판에 대한 표면 처리의 특성의 정보는 상기 기판의 중심부에서의 막 두께가 상기 기판의 주연부에서의 막 두께보다 얇은 것을 나타내는 정보이며,
    상기 기판 표면에 대한 에칭 처리를 행하는 단계는, 상기 표면 처리의 특성의 정보에 따라, 상기 기판의 중심부의 에칭량이 적어지도록 제어하고, 상기 기판의 주연부의 에칭량이 많아지도록 제어하는 것을 특징으로 하는 기판 처리 방법.
  13. 제 12 항에 있어서,
    상기 기판 표면에 대한 에칭 처리를 행하는 단계는, 상기 기판의 중심으로부터 미리 정해진 거리만큼 떨어진 곳에서 처리액의 토출을 시작하고, 처리액을 토출하는 노즐을 상기 기판의 중심을 향해 이동시키는 것을 특징으로 하는 기판 처리 방법.
  14. 제 11 항에 있어서,
    상기 후 공정 처리의 상기 기판에 대한 표면 처리의 특성의 정보는 상기 기판의 중심부에서의 막 두께가 상기 기판의 주연부에서의 막 두께보다 두꺼운 것을 나타내는 정보이며,
    상기 기판 표면에 대한 에칭 처리를 행하는 단계는, 상기 표면 처리의 특성의 정보에 따라, 상기 기판의 중심부의 에칭량이 많아지도록 제어하고, 상기 기판의 주연부의 에칭량이 적어지도록 제어하는 것을 특징으로 하는 기판 처리 방법.
  15. 제 14 항에 있어서,
    상기 기판의 상부에서 상기 기판의 중심으로 상기 처리액을 토출하고,
    상기 기판의 이면의 중심으로 상기 처리액보다 고온의 유체를 토출하는 것을 특징으로 하는 기판 처리 방법.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 후 공정 처리의 상기 기판에 대한 표면 처리는 드라이 에칭 처리인 것을 특징으로 하는 기판 처리 방법.
  17. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 후 공정 처리의 상기 기판에 대한 표면 처리는 성막 처리인 것을 특징으로 하는 기판 처리 방법.
  18. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 기판 표면에 대한 에칭 처리를 행하는 단계는, 상기 전 공정 처리의 기판에 대한 표면 처리의 특성의 정보 및 상기 후 공정 처리의 기판에 대한 표면 처리의 특성의 정보에 따라 상기 기판 표면의 위치에 따른 에칭량을 제어하는 것을 특징으로 하는 기판 처리 방법.


KR1020140140612A 2014-10-17 2014-10-17 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법 KR20160045299A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140140612A KR20160045299A (ko) 2014-10-17 2014-10-17 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법
JP2015156633A JP6434383B2 (ja) 2014-10-17 2015-08-07 基板処理装置、連携処理システムおよび基板処理方法
TW104133038A TWI679697B (zh) 2014-10-17 2015-10-07 基板處理裝置、協同處理系統及基板處理方法
US14/883,738 US20160111296A1 (en) 2014-10-17 2015-10-15 Substrate processing apparatus, linked processing system, and substrate processing method
US17/110,683 US11784057B2 (en) 2014-10-17 2020-12-03 Substrate processing apparatus, linked processing system, and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140612A KR20160045299A (ko) 2014-10-17 2014-10-17 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법

Publications (1)

Publication Number Publication Date
KR20160045299A true KR20160045299A (ko) 2016-04-27

Family

ID=55749609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140612A KR20160045299A (ko) 2014-10-17 2014-10-17 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법

Country Status (4)

Country Link
US (2) US20160111296A1 (ko)
JP (1) JP6434383B2 (ko)
KR (1) KR20160045299A (ko)
TW (1) TWI679697B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210137179A (ko) * 2019-03-15 2021-11-17 가부시키가이샤 스크린 홀딩스 처리 조건 선택 방법, 기판 처리 방법, 기판 제품 제조 방법, 처리 조건 선택 장치, 컴퓨터 프로그램, 및, 기억 매체

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160045299A (ko) 2014-10-17 2016-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법
KR102288985B1 (ko) * 2019-06-27 2021-08-13 세메스 주식회사 액공급유닛, 기판 처리 장치 및 기판 처리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097345A (ko) 2006-03-28 2007-10-04 동경 엘렉트론 주식회사 액 처리 장치 및 액 처리 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291415A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
US5499733A (en) * 1992-09-17 1996-03-19 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5375064A (en) * 1993-12-02 1994-12-20 Hughes Aircraft Company Method and apparatus for moving a material removal tool with low tool accelerations
TW284904B (en) * 1996-01-26 1996-09-01 Taiwan Semiconductor Mfg Etch back improving method by using concave-convex etching contour
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
US6133132A (en) * 2000-01-20 2000-10-17 Advanced Micro Devices, Inc. Method for controlling transistor spacer width
US6461878B1 (en) * 2000-07-12 2002-10-08 Advanced Micro Devices, Inc. Feedback control of strip time to reduce post strip critical dimension variation in a transistor gate electrode
JP2004006672A (ja) * 2002-04-19 2004-01-08 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20040206621A1 (en) * 2002-06-11 2004-10-21 Hongwen Li Integrated equipment set for forming a low K dielectric interconnect on a substrate
US6808590B1 (en) * 2002-06-28 2004-10-26 Lam Research Corporation Method and apparatus of arrayed sensors for metrological control
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
US8025759B2 (en) * 2003-07-02 2011-09-27 Ebara Corporation Polishing apparatus and polishing method
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US20060226123A1 (en) * 2005-04-07 2006-10-12 Applied Materials, Inc. Profile control using selective heating
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
JP4726070B2 (ja) * 2006-05-23 2011-07-20 東京エレクトロン株式会社 基板処理装置、装置検査方法、装置検査プログラム、及びそのプログラムを記録した記録媒体
US8283257B2 (en) * 2007-06-21 2012-10-09 Micron Technology, Inc. Systems and methods for oscillating exposure of a semiconductor workpiece to multiple chemistries
JP5056582B2 (ja) * 2008-05-22 2012-10-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2009295649A (ja) * 2008-06-03 2009-12-17 Renesas Technology Corp 半導体装置の製造方法
JP5249915B2 (ja) * 2009-01-22 2013-07-31 東京エレクトロン株式会社 薬液処理装置および薬液処理方法
JP5156661B2 (ja) * 2009-02-12 2013-03-06 東京エレクトロン株式会社 液処理装置および液処理方法
US8404572B2 (en) 2009-02-13 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd Multi-zone temperature control for semiconductor wafer
JP6091193B2 (ja) * 2011-12-27 2017-03-08 芝浦メカトロニクス株式会社 基板の処理装置及び処理方法
JP5565718B2 (ja) 2012-07-31 2014-08-06 国立大学法人東北大学 半導体物品のエッチング方法
TWI576938B (zh) * 2012-08-17 2017-04-01 斯克林集團公司 基板處理裝置及基板處理方法
US9064807B2 (en) 2013-02-27 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated platform for improved wafer manufacturing quality
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
TWI569349B (zh) * 2013-09-27 2017-02-01 斯克林集團公司 基板處理裝置及基板處理方法
JP6308910B2 (ja) 2013-11-13 2018-04-11 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
US9966281B2 (en) 2013-11-15 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish cleaning
US9490186B2 (en) * 2013-11-27 2016-11-08 Applied Materials, Inc. Limiting adjustment of polishing rates during substrate polishing
JP6035279B2 (ja) 2014-05-08 2016-11-30 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体
JP6328513B2 (ja) 2014-07-28 2018-05-23 株式会社ディスコ ウエーハの加工方法
KR20160045299A (ko) * 2014-10-17 2016-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070097345A (ko) 2006-03-28 2007-10-04 동경 엘렉트론 주식회사 액 처리 장치 및 액 처리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210137179A (ko) * 2019-03-15 2021-11-17 가부시키가이샤 스크린 홀딩스 처리 조건 선택 방법, 기판 처리 방법, 기판 제품 제조 방법, 처리 조건 선택 장치, 컴퓨터 프로그램, 및, 기억 매체

Also Published As

Publication number Publication date
US20210090895A1 (en) 2021-03-25
TW201633396A (zh) 2016-09-16
JP6434383B2 (ja) 2018-12-05
TWI679697B (zh) 2019-12-11
US20160111296A1 (en) 2016-04-21
JP2016082220A (ja) 2016-05-16
US11784057B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11784057B2 (en) Substrate processing apparatus, linked processing system, and substrate processing method
US10431448B2 (en) Wet etching method, substrate liquid processing apparatus, and storage medium
KR101470664B1 (ko) 베벨 에지 에처를 위해 가스를 분배하는 방법 및 시스템
US10847387B2 (en) Substrate processing apparatus, substrate processing method and recording medium
KR101888717B1 (ko) 플라즈마 에칭 방법
JP2005340781A (ja) 近接メニスカスマニホールド
EP2879166B1 (en) Plasma processing method
US20150228463A1 (en) Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications
US20190139791A1 (en) Substrate processing apparatus, substrate processing method and recording medium
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
KR20160113007A (ko) 전기도금 장치에서의 전류 밀도 제어
WO2017018219A1 (ja) 基板処理方法および基板処理装置
US6231673B1 (en) Manufacturing method of semiconductor wafer, semiconductor manufacturing apparatus, and semiconductor device
US20140227876A1 (en) Semiconductor device manufacturing method
JP6888393B2 (ja) エッチング装置、エッチング方法及び記憶媒体
EP2879167A1 (en) Plasma processing method and plasma processing device
KR20200121732A (ko) 클리닝 처리 방법 및 플라즈마 처리 장치
TWI757514B (zh) 基板處理方法及基板處理裝置
JP2009070946A (ja) 基板処理装置
JP2009508350A (ja) 基板の処理方法および装置回路基板処理のための方法および装置
JP2016184696A (ja) 基板処理装置
US11735428B2 (en) Substrate processing method and substrate processing apparatus
WO2021124900A1 (ja) 基板処理方法
WO2023210485A1 (ja) 基板処理装置および基板処理方法
US20230343567A1 (en) Semiconductor processing tool and methods of operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application