TWI679697B - 基板處理裝置、協同處理系統及基板處理方法 - Google Patents

基板處理裝置、協同處理系統及基板處理方法 Download PDF

Info

Publication number
TWI679697B
TWI679697B TW104133038A TW104133038A TWI679697B TW I679697 B TWI679697 B TW I679697B TW 104133038 A TW104133038 A TW 104133038A TW 104133038 A TW104133038 A TW 104133038A TW I679697 B TWI679697 B TW I679697B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
etching
post
information
Prior art date
Application number
TW104133038A
Other languages
English (en)
Other versions
TW201633396A (zh
Inventor
尹鐘源
Jong Won Yun
Original Assignee
日商東京威力科創股份有限公司
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司, Tokyo Electron Limited filed Critical 日商東京威力科創股份有限公司
Publication of TW201633396A publication Critical patent/TW201633396A/zh
Application granted granted Critical
Publication of TWI679697B publication Critical patent/TWI679697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導體元件之製造所使用之本發明的基板處理裝置，係具備有：旋轉保持部，保持基板並使其旋轉；蝕刻部，將處理液吐出至藉由前述旋轉保持部所旋轉的基板，而蝕刻基板之表面；及控制部，控制前述蝕刻部所致之蝕刻量。又，前述控制部，係因應用於後工程處理(該後工程處理，係在前述基板處理裝置所致之基板處理以後而進行)的後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量。

Description

基板處理裝置、協同處理系統及基板處理方法
本發明，關於基板處理裝置、基板處理系統及基板處理方法，該基板處理裝置，係藉由處理液來蝕刻處理形成於半導體晶圓等之基板的膜。
一般而言，在半導體元件之製造工程中，係在半導體晶圓等之被處理基板的表面，形成有作為絕緣膜之氧化膜或氮化膜等的薄膜。作為形成像這樣之薄膜的方法，雖適用化學蒸鍍法(CVD)等，但在從基板之外側供給原料氣體時，基板之周緣部易成為比中心部厚的凹狀。又，在其他方法所致之成膜處理中，係亦有中央部成為厚凸狀的情形。又，在半導體元件之製造工程中，係亦進行以蝕刻氣體來蝕刻形成於基板上之氧化膜或氮化膜的方法。即使在像這樣的蝕刻氣體所致之乾蝕刻工程中，亦有產生如下述般之問題的情形：視工程條件，中央部與周緣部被不均勻地蝕刻，而蝕刻後之基板上之膜的分布會成為凹狀或凸 狀。
作為用以解決像這樣之問題點的技術，在專利文獻1中，係揭示有為了使膜厚均勻化，而供給處理液，使形成於基板上之膜平坦化的液處理裝置，該液處理裝置，係測定基板上之膜厚的分布，根據測定到之膜厚的分布，控制處理液吐出噴嘴之移動及處理液之吐出量，藉此來使膜厚均一化的裝置。但是，在上述專利文獻1中，係由於僅考慮作為吐出處理液以前的工程所致之結果的膜厚分布，從而進行膜厚的均勻化，因此，有如下述般之問題：藉由處理液所致之基板處理以後的後工程，無法防止膜厚再次成為不均勻的情形。
[先前技術文獻]
[專利文獻1]韓國公開專利2007-0097345號公報
本發明，係有鑑於像這樣之情事而進行研究者，提供如下述之技術為其目的：可因應後工程處理裝置中之對基板之表面處理的特性，控制基板表面的位置所致之濕蝕刻量，從而防止最終所生成之膜的厚度偏差。
作為用以解決上述之技術課題的技術手段，本發明之 第1態樣之基板處理裝置，係具備有：旋轉保持部，保持基板並使其旋轉；蝕刻部，將處理液吐出至藉由前述旋轉保持部所旋轉的基板，而蝕刻基板之表面；及控制部，控制前述蝕刻部所致之蝕刻量，前述控制部，係因應用於後工程處理(該後工程處理，係在前述基板處理裝置所致之基板處理以後而進行)的後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量。
本發明之第2態樣之協同處理系統，係具備有：前工程處理裝置，進行對基板表面的前工程處理；基板處理裝置，在前述前工程處理以後，進行對前述基板表面的蝕刻處理；後工程處理裝置，對前述基板表面的蝕刻處理以後，進行對前述基板表面的後工程處理；及主機裝置，分別與前述前工程處理裝置、前述基板處理裝置及前述後工程處理裝置連結，前述主機裝置，係取得前述後工程處理裝置之對基板的表面處理之特性的資訊，並將所取得之前述後工程處理裝置之對基板的表面處理之特性的資訊傳達到前述基板處理裝置內的控制部，前述控制部，係因應前述後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板處理裝置中之基板表面的位置所致之蝕刻量。
本發明之第3態樣之基板處理方法，係具備有：進行對基板表面的前工程處理之步驟；取得後工程處理(該後工程處理，係在對基板表面的蝕刻處理以後而進行)之對基板的表面處理之特性的資訊之步驟；因應前述後工程處 理之對基板的表面處理之特性的資訊，一邊控制前述基板表面的位置所致之蝕刻量，一邊對前述基板表面吐出處理液而進行對前述基板表面的蝕刻處理之步驟；及在對前述基板表面的蝕刻處理以後，進行對前述基板表面的後工程處理之步驟。
根據前述之本發明之課題解決手段的任一，因應後工程處理裝置之對基板的表面處理特性，控制基板表面的位置所致之濕蝕刻量，藉此可在整個最終所生成的基板上，有效地達成膜厚之均勻性。
1‧‧‧基板處理系統
1’‧‧‧前工程處理系統
1”‧‧‧後工程處理系統
500‧‧‧主機裝置
501‧‧‧ID接收部
502‧‧‧資訊接收部
503‧‧‧配方作成部
504‧‧‧配方發送部
11‧‧‧載體載置部
12‧‧‧搬送部
13‧‧‧基板搬送裝置
14‧‧‧收授部
15‧‧‧搬送部
16‧‧‧處理單元
17‧‧‧基板搬送裝置
18‧‧‧控制部
19‧‧‧記憶部
40‧‧‧處理流體供給部
31‧‧‧保持部
50‧‧‧回收杯體
70‧‧‧處理流體供給源
32‧‧‧支柱部
33‧‧‧驅動部
20‧‧‧腔室
21‧‧‧FFU
51‧‧‧排液口
36‧‧‧保持銷
34‧‧‧旋轉板
41‧‧‧處理液吐出噴嘴
42‧‧‧噴嘴座
43‧‧‧驅動機構
72‧‧‧純水供給源
71‧‧‧稀氫氟酸供給源
W‧‧‧晶圓
44‧‧‧流體吐出部
45‧‧‧高溫流體供給源
4‧‧‧控制裝置
80‧‧‧使用者介面
120‧‧‧氣體供給機構
121‧‧‧第1氣體供給配管
122‧‧‧第2氣體供給配管
123‧‧‧蝕刻氣體供給源
124‧‧‧團簇氣體供給源
134‧‧‧第1空間
136‧‧‧第1氣體吐出孔
100‧‧‧腔室
135‧‧‧第2空間
137‧‧‧第2氣體吐出孔
140‧‧‧排氣口
230‧‧‧成膜原料氣體供給源
255‧‧‧微波產生裝置
240‧‧‧噴淋板
250‧‧‧微波導入部
220‧‧‧電漿氣體導入構件
210‧‧‧載置台
211‧‧‧溫度調節機
2‧‧‧搬入搬出站
3‧‧‧處理站
30‧‧‧基板保持機構
52‧‧‧排氣口
106‧‧‧乾蝕刻單元
110‧‧‧載置台
130‧‧‧噴頭
111‧‧‧溫度調節機
131‧‧‧本體
132‧‧‧噴淋板
133‧‧‧板體
122‧‧‧第2氣體供給配管
206‧‧‧成膜單元
200‧‧‧腔室
251‧‧‧微波透射板
252‧‧‧平面天線
253‧‧‧慢波材
254‧‧‧導波管
241‧‧‧氣體流路
242‧‧‧氣體吐出孔
243‧‧‧空間部
221‧‧‧Ar氣體供給源
222‧‧‧O2氣體供給源
260‧‧‧排氣口
圖1，係本發明之一實施形態之基板處理系統的平面圖。
圖2，係表示本發明之一實施形態之處理單元的側視圖。
圖3，係表示本發明之一實施形態之處理單元之腔室內之構成的側視圖。
圖4，係表示本發明之一實施形態之協同處理系統的概念圖。
圖5(a)及(b)，係表示本發明之一實施形態之前工程處理系統及後工程處理系統之處理單元的側視圖。
圖6(a)~(d)，係表示習知技術中之各個處理工 程之膜之分布變化的圖表。
圖7(a)及(b)，係用以說明本發明之一實施形態之各個處理工程之膜之分布變化的圖表。
圖8(a)~(d)，係用以說明本發明之一實施形態之各個處理工程之膜之分布變化的圖表。
以下，參閱所添加之圖面來詳細說明本發明之實施形態，以便本發明所屬技術領域中具有通常知識者可輕易地進行實施。然而，本發明，係不限於在此所說明的實施形態，能夠以各種不同形態來實現。而且，為了明確地說明本發明，而在圖面中省略與說明無關的部分，並通過說明書全體，對相似之部分標記相似的圖面符號。
關於技術之說明只不過是說明構造或功能的實施形態，因此，技術之權利範圍不應被視為僅限於本說明書中所說明的實施形態。亦即，由於本發明之實施形態，係可進行各種變更，且可具有各種形態，因此，應理解所說明之技術的權利範圍，係包含可實現技術思想的相等物。又，說明之技術中所揭示的目的或效果，係並非意味著特定之實施形態應包含所有其目的或效果，抑或應僅發揮所揭示的效果，因此，所說明之技術的權利範圍，係不應被理解為被其目的及效果所限制。
以下，參考所添加之圖面來詳細說明本發明之實施形態。
圖1，係表示本實施形態之基板處理系統之概略構成的圖。在以下，係為了明確位置關係，而規定彼此正交的X軸、Y軸及Z軸，並將Z軸正方向設成為垂直向上方向。
如圖1所示，基板處理系統(1)，係具備有搬入搬出站(2)與處理站(3)。搬入搬出站(2)與處理站(3)，係鄰接設置。
搬入搬出站(2)，係具備有載體載置部(11)與搬送部(12)。在載體載置部(11)，係載置有以水平狀態收容複數片基板(在本實施形態中，係半導體晶圓(以下，稱為晶圓(W)))的複數個載體C。
搬送部(12)，係設置為鄰接於載體載置部(11)，且在內部具備有基板搬送裝置(13)與收授部(14)。基板搬送裝置(13)，係具備有保持晶圓(W)的晶圓保持機構。又，基板搬送裝置(13)，係可沿水平方向及垂直方向移動，並以垂直軸為中心旋轉，使用晶圓保持機構，在載體C與收授部(14)之間進行晶圓(W)的搬送。
處理站(3)，係設置為鄰接於搬送部(12)。處理站(3)，係具備有搬送部(15)與複數個處理單元(16)。複數個處理單元(16)，係排列設置於搬送部(15)之兩側。
搬送部(15)，係在內部具備有基板搬送裝置(17)。基板搬送裝置(17)，係具備有保持晶圓(W)的晶圓保持機構。又，基板搬送裝置(17)，係可沿水平 方向及垂直方向移動，並以垂直軸為中心旋轉，使用晶圓保持機構，在收授部(14)與處理單元(16)之間進行晶圓(W)的搬送。
處理單元(16)，係對藉由基板搬送裝置(17)所搬送的晶圓(W)進行預定的基板處理。
又，基板處理系統(1)，係具備有控制裝置(4)。控制裝置(4)，係例如電腦，具備有控制部(18)與記憶部(19)。在記憶部(19)，係儲存有控制在基板處理系統(1)中所執行之各種處理的程式。控制部(18)，係藉由讀取並執行記憶於記憶部(19)之程式的方式，控制基板處理系統(1)之動作。
另外，該程式，係記錄於可藉由電腦讀取之記憶媒體者，亦可為從該記憶媒體安裝至控制裝置(4)的記憶部(19)者。作為可藉由電腦讀取之記憶媒體，係有例如硬碟(HD)、軟碟片(FD)、光碟(CD)、磁光碟(MO)、記憶卡等。
在如上述所構成之基板處理系統(1)中，首先，搬入搬出站(2)之基板搬送裝置(13)，係從載置於載體載置部(11)的載體C取出晶圓(W)，並將所取出的晶圓(W)載置於收授部(14)。載置於收授部(14)的晶圓(W)，係藉由處理站(3)的基板搬送裝置(17)，從收授部(14)取出並搬入到處理單元(16)。
搬入到處理單元(16)的晶圓(W)，係在藉由處理單元(16)處理後，藉由基板搬送裝置(17)，從處理單 元(16)搬出而載置於收授部(14)。而且，載置於收授部(14)之處理完畢的晶圓(W)，係藉由基板搬送裝置(13)返回到載體載置部(11)的載體C。
如圖2所示，處理單元(16)，係具備有腔室(20)、基板保持機構(30)、處理流體供給部(40)、回收杯體(50)。
腔室(20)，係收容有基板保持機構(30)、處理流體供給部(40)及回收杯體(50)。在腔室(20)之頂部，係設置有FFU(Fan Filter Unit)(21)。FFU(21)，係在腔室(20)內形成降流。
基板保持機構(30)，係具備有保持部(31)、支柱部(32)及驅動部(33)。保持部(31)，係水平地保持晶圓(W)。支柱部(32)，係延伸於垂直方向的構件，基端部，係藉由驅動部(33)而可旋轉地支撐，而在前端部中水平地支撐保持部(31)。驅動部(33)，係使支柱部(32)繞著垂直軸旋轉。該基板保持機構(30)，係藉由使用驅動部(33)而使支柱部(32)旋轉的方式，使支撐於支柱部(32)的保持部(31)旋轉，藉此，使保持於保持部(31)的晶圓(W)旋轉。
處理流體供給部(40)，係對晶圓(W)供給處理流體。處理流體供給部(40)，係連接於處理流體供給源70。
回收杯體(50)，係配置為包圍保持部(31)，且捕捉因保持部(31)之旋轉而從晶圓(W)飛散的處理液。 在回收杯體(50)之底部，係形成有排液口51，由回收杯體(50)所捕捉的處理液，係從該排液口51排出至處理單元(16)的外部。又，在回收杯體(50)之底部，係形成有將從FFU(21)所供給的氣體排出至處理單元(16)之外部的排氣口52。
本實施形態之處理單元(16)，係指濕蝕刻(wet etching)單元，其係一邊使形成有氧化膜或氮化膜等膜的晶圓(W)旋轉，一邊將溶解其膜的處理液供給至膜上。圖3，係具體地表示處理單元(16)之腔室(20)內的構成。
保持部(31)，係具備有旋轉板(34)與保持晶圓(W)的複數個保持銷(36)。
處理流體供給部(40)，係具備有可在晶圓(W)的中心與周緣之間進行掃描的處理液吐出噴嘴(41)。處理液吐出噴嘴(41)，係可選擇性地吐出作為進行溶解處理之處理液的稀氫氟酸(DHF)與作為沖洗液的純水。處理液吐出噴嘴(41)，係經由噴嘴座(42)與處理流體供給源(70)連結，處理流體供給源(70)，係可切換稀氫氟酸供給源(71)及純水供給源(72)並進行供給。又，處理液吐出噴嘴(41)，係與驅動機構(43)連結，且可在晶圓(W)的中心部與周緣部之間線性移動。
又，晶圓(W)之背面側，係具備有用以對晶圓(W)之背面的中心吐出比處理液更高溫之流體的流體吐出部(44)。流體吐出部(44)，係可藉由吐出從高溫流 體供給源(45)所供給之高溫流體的方式，控制晶圓(W)之中心部的溫度。在此，在本實施形態中，雖係使用加熱後的純水作為高溫流體，但亦可使用氮等之高溫的惰性氣體。
如圖3所示，處理單元(16)內之各構成部，係形成為連接於控制裝置4之控制部(18)而予以控制的構成。控制部(18)，係連接於使用者介面(80)及記憶部(19)，該使用者介面(80)，係由將處理單元(16)之各構成部的運作狀態可視化而顯示的顯示器等所構成，該記憶部(19)，係儲存有對控制所要求的資訊。
圖4，係表示本發明之一實施形態之協同處理系統。如圖4所示，本實施形態之協同處理系統，係除了上述所說明的基板處理系統(1)以外，更具備有：前工程處理系統(1’)，用以在對晶圓(W)的濕蝕刻處理之前，進行對晶圓(W)的處理；及後工程處理系統(1”)，用以在濕蝕刻處理以後，進行對晶圓(W)的處理。又，前工程處理系統(1’)、基板處理系統(1)及後工程處理系統(1”)，係與主機裝置(500)及網路上連結。
主機裝置(500)，係包含有：ID接收部(501)，用以接收基板處理系統(1)之晶圓(W)的ID；資訊接收部(502)，用以取得與該ID對應之前工程及/或後工程處理之對基板的表面處理之特性的資訊；配方作成部(503)，用以作成適於前述表面處理之特性的配方；及配方發送部(504)，用以將該配方發送至基板處理系統 (1)。
以具有像這樣之構成的方式，被保持於基板處理系統(1)之處理單元(16)內之保持部(31)之晶圓(W)的ID，係被發送至主機裝置(500)，主機裝置(500)，係可從前工程處理系統(1’)及/或後工程處理系統(1”)取得與所傳達之ID對應之前工程處理及/或後工程處理之特性的資訊，並將適於此的配方發送至基板處理系統(1)。在該情況下，前工程處理及/或後工程處理之特性的資訊所致之配方，係亦可僅使用晶圓(W)上之膜厚分布的傾向來作成，且亦可使用晶圓(W)表面的位置所致之膜厚的具體資料，而藉由正確的計算來作成。
如此一來，可因應後工程處理系統(1”)中之工程的特性，加以變更基板處理系統(1)之處理單元(16)中的濕蝕刻處理方式。又，亦可因應前工程處理系統(1’)及後工程處理系統(1’)中之各工程的所有特性，加以變更基板處理系統(1)之處理單元(16)中的濕蝕刻處理方式。
例如，在與晶圓(W)之ID對應之後工程處理系統(1”)之晶圓表面處理的特性具有晶圓(W)之周緣部的膜厚比中心部之膜厚更厚的特性(凹狀)時，主機裝置(500)，係從後工程處理系統(1”)接收與該特性相關的資訊，對應於此，作成後工程處理後之膜的分布成為均勻的配方，並發送至基板處理系統(1)的記憶部(19)。該情況下所適合的配方，係成為使晶圓(W)之 中心部的蝕刻量減少，且使晶圓(W)之周緣部的蝕刻量增多的配方。控制部(18)，係以執行記憶於記憶部(19)之該配方的方式，控制處理單元(16)。具體而言，在距晶圓(W)之中心預先設定的距離例如僅遠離約50mm的位置，開始處理液之吐出，且控制成一邊吐出處理液，一邊使處理液吐出噴嘴(41)朝向晶圓(W)的中心移動，藉此可使晶圓(W)之中心部的蝕刻量少於晶圓(W)之周緣部的蝕刻量。
又，例如在與晶圓(W)之ID對應之後工程處理系統(1”)之晶圓表面處理的特性具有晶圓(W)之中心部的膜厚比周緣部之膜厚更厚的特性(凸狀)時，主機裝置(500)，係從後工程處理系統(1”)接收與該特性相關的資訊，對應於此，作成後工程處理後之膜的分布成為均勻的配方，並發送至基板處理系統(1)的記憶部(19)。該情況下所適合的配方，係成為使晶圓(W)之中心部的蝕刻量增多，且使晶圓(W)之周緣部的蝕刻量減少的配方。控制部(18)，係以執行記憶於記憶部(19)之該配方的方式，控制處理單元(16)。具體而言，將處理液吐出噴嘴(41)控制成對晶圓(W)之中心吐出處理液，且將流體吐出部(44)控制成對晶圓(W)背面之中心吐出比處理液更高溫的流體，藉此可使晶圓(W)之中心部的蝕刻量多於晶圓(W)之周緣部的蝕刻量。
在本實施形態中，各處理系統雖係與主機裝置 (500)及網路上連結從而控制基板處理系統(1)，但在記憶部(19)預先記憶有配方時等，係可從記憶部(19)取得配方，而無需藉由利用網路而進行接收的方式來取得配方。在該情況下，係以使用者操作基板處理系統(1)之處理單元(16)之控制部(18)的方式，使用者從記憶於記憶部(19)的配方直接選擇配方而進行處理單元(16)中之基板處理。
在下述中，係具體說明前工程處理系統(1’)及後工程處理系統(1”)的構成。
前工程處理系統(1’)及後工程處理系統(1”)，係除了分別具有前工程處理單元及後工程處理單元以外，其餘具有與圖1所示之基板處理系統(1)實質上相同的構成來取代基板處理單元(16)。
前工程處理單元及後工程處理單元，係可為如圖5(a)所示般的乾蝕刻單元(106)。乾蝕刻單元(106)，係可為包含有腔室(100)、載置台(110)、氣體供給機構(120)、噴頭(130)的乾蝕刻裝置。
在支撐晶圓(W)之載置台(110)的內部，係設置有溫度調節機(111)，可因應工程之特性來調節載置台(110)的溫度。
在腔室(100)的上部，係設置有噴頭(130)，該噴頭(130)，係設置為朝向載置台(110)。噴頭(130)，係包含有本體(131)與噴淋板(132)，由本體(131)與噴淋板(132)所形成的空間，係藉由板體 (133)來區割成第1空間(134)及第2空間(135)。第1空間(134)，係與形成於噴淋板(132)的複數個第1氣體吐出孔(136)連結，第2空間(135)，係與形成於噴淋板(132)的複數個第2氣體吐出孔(137)連結。
氣體供給機構(120)，係具有第1氣體供給配管(121)及第2氣體供給配管(122)，而且具有分別連接於第1氣體供給配管(121)及第2氣體供給配管(122)的蝕刻氣體供給源(123)及團簇氣體供給源(124)。作為蝕刻氣體，係可用混合了HF氣體及作為稀薄氣體之Ar氣體的氣體。
蝕刻氣體，係經由第1氣體供給配管(121)及第1空間(134)，從第1氣體吐出孔(136)被吐出至腔室(100)內，團簇氣體，係經由第2氣體供給配管(122)及第2空間(135)，從第2氣體吐出孔(137)被吐出至腔室(100)內。腔室(100)之底部，係形成排氣口(140)，可對腔室(100)內進行排氣。
前工程處理單元及後工程處理單元，係可為如圖5(b)所示般的成膜單元(206)。成膜單元(206)，係可為包含有腔室(200)、載置台(210)、電漿氣體導入構件(220)、成膜原料氣體供給源(230)、噴淋板(240)及微波導入部(250)的微波電漿CVD成膜裝置。
在支撐晶圓(W)之載置台(210)的內部，係設置有溫度調節機(211)，可因應工程之特性來調節載置台 (210)的溫度。
微波導入部(250)，係具有微波透射板(251)、平面天線(252)及慢波材(253)，且具有如下述之功能：從微波產生裝置(255)所產生的微波經由導波管(254)被導入至腔室(200)內的處理空間。
在腔室(200)內的載置台(210)與微波導入部(250)之間，係水平地設置有用以導入矽氧化膜用之成膜原料氣體的噴淋板(240)。噴淋板(240)，係具有形成於氣體流路(241)的氣體吐出孔(242)，在與氣體流路(241)之間形成為空間部(243)。
在噴淋板(240)之氣體流路(241)，係連接有矽氧化膜用之成膜原料氣體供給源(230)，成膜原料氣體，係經由噴淋板(240)之氣體流路(241)，通過氣體吐出孔(242)被導入至腔室(200)內。
在噴淋板(240)之上方位置，係沿著腔室壁設置有電漿氣體導入構件(220)，電漿氣體導入構件(220)，係連接於Ar氣體供給源(221)及O2氣體供給源(222)，且構成為將Ar氣體及O2氣體導入至腔室(200)內。在腔室(200)之底部，係形成排氣口(260)，可對腔室(200)內進行排氣。
從Ar氣體供給源(221)及O2氣體供給源(222)被導入至腔室(200)內的Af氣體及O2氣體，係被微波電漿化，所生成之電漿，係通過噴淋板(240)之空間部(243)，作用於從噴淋板(240)之氣體吐出孔(242) 所吐出之矽氧化膜用的成膜原料氣體，而進行對晶圓(W)的成膜。
在前工程處理或後工程處理中，係可因應乾蝕刻單元(106)或成膜單元(206)所致之乾蝕刻處理或成膜處理的特性，決定膜的分布。具體而言，晶圓表面之膜的分布，係可藉由蝕刻氣體或成膜氣體的供給方式而變化，或可藉由腔室內的壓力或如載置台之溫度般的處理條件而變化。
像這樣的膜之分布，雖係例如可為晶圓之中心部之膜的厚度比周緣部之膜的厚度更厚的凸狀，或晶圓之周緣部之膜的厚度比中心部之膜的厚度更厚的凹狀，但並不限定於此，另可為多樣的形狀。
在本發明之實施形態中，係根據與關於乾蝕刻處理或成膜處理之後工程之膜的分布相關的資訊，或根據與乾蝕刻處理或成膜處理相關之所有的前工程及後工程中之膜的分布資訊，通過濕蝕刻處理時之噴嘴的移動及處理液之供給量的控制，控制晶圓上的位置所致之蝕刻量，藉此實現膜厚之均勻化。
在下述中，係將本發明之實施形態之膜厚均勻化的原理與本案之習知技術作比較並進行說明。
由於在本案之習知技術中，係根據由濕蝕刻工程以前的工程所生成之膜的分布，在濕蝕刻工程處理時，控制晶圓表面的位置所致之蝕刻量而實現膜厚之均勻化，因此，因後工程處理而會再次產生膜厚之偏差。
圖6(a)~(d)，係表示習知技術所致之晶圓上之膜的分布變化。各圖表，係意味著自該工程處理後之晶圓(直徑300mm)的中心部(0mm)至周緣部(150mm)之膜的分布。圖6(a)，係表示前工程處理及後工程處理之特性皆為凸狀的情況，亦即處理後之晶圓上之膜的分布具有基板之中心部比周緣部更厚之特性的情形。圖6(b)，係表示前工程處理之特性為凸狀，後工程處理之特性為凹狀的情形，圖6(c)，係表示前工程處理之特性為凹狀，後工程處理之特性為凸狀的情形，而且，圖6(d)，係表示前工程處理及後工程處理之特性皆為凹狀的情形。
如圖6(a)~(d)所觀察到的，在各情況下，雖可藉由濕蝕刻處理獲得膜厚之均勻化，但因應濕蝕刻以後之後工程處理的特性，晶圓之面內布會再次成為凸狀或凹狀而變得不均勻。
在本發明之一實施形態中，係根據與濕蝕刻處理後之後工程處理之特性相關的資訊，控制濕蝕刻處理時之晶圓表面的位置所致之蝕刻量。
圖7(a)，係表示在後工程處理之特性為凸狀的情況下，以將濕蝕刻處理之蝕刻分布控制成具有凹狀之特性的方式，使所生成之最終膜的分布控制成在整個晶圓上為均勻的。圖7(b)，係表示在後工程處理之特性為凹狀的情況下，以將濕蝕刻處理之蝕刻分布控制成具有凸狀之特性的方式，使所生成之最終膜的分布控制成均勻的。
又，本發明之一實施形態，係考慮前工程及後工程的所有處理特性，而控制濕蝕刻處理時之晶圓表面的位置所致之蝕刻量。圖8(a)~(d)，係表示因應前工程及後工程的處理特性，以使後工程處理後之最終膜的分布在整個晶圓上成為均勻的方式，控制濕蝕刻處理時之晶圓表面的位置所致之蝕刻量。
圖8(a)，係表示前工程處理及後工程處理之特性皆為凸狀的情形，圖8(b)，係表示前工程處理之特性為凸狀，後工程處理之特性為凹狀的情形，圖8(c)，係表示前工程處理之特性為凹狀，後工程處理之特性為凸狀的情形，而且，圖8(d)，係表示前工程處理及後工程處理之特性皆為凹狀的情形。
圖8中，係與圖7相比，進一步考慮前工程處理的特性，因此，例如如圖8(a)所示，在前工程處理及後工程處理之特性皆為凸狀的情況下，在濕蝕刻處理時，以使晶圓之中央部比圖7(a)之濕蝕刻處理具有成為更凹之蝕刻分布的方式(以使晶圓之中央部的蝕刻量更增多的方式)，控制蝕刻量。又，如圖8(d)所示，在前工程處理及後工程處理之特性皆為凹狀的情況下，在濕蝕刻處理時，以使晶圓之中央部比圖7(b)的濕蝕刻處理具有成為更凸之蝕刻分布的方式(以使晶圓之中央部的蝕刻量更減少的方式)，控制蝕刻量。
如此一來，考慮後工程之表面處理的特性或前工程及後工程之表面處理的特性，控制濕蝕刻處理時的晶圓表面 位置所致之蝕刻量，藉此可使最終生成之膜的分布在整個晶圓上為均勻的。藉此，可大大地提升所製造之半導體元件的良率。
在上述之實施形態中，“表面處理之特性”，雖係從進行膜厚分布等之表面處理後的結果來予以特定，但並不限於此，亦可藉由裝置所具有之蝕刻量或成膜量的性能來予以特定。而且，“表面處理之特性的資訊”，係指包含進行表面處理之裝置的性能、藉由該裝置所處理之基板的膜厚分布、根據膜厚分布所作成的配方之至少1個的資訊。
因此，基板處理裝置取得之前工程處理裝置及後工程處理裝置的『表面處理之特性的資訊』，係並非限定於如上述實施形態般的配方，亦可為進行表面處理之裝置的性能或膜厚分布。在該情況下，基板處理裝置，係取得進行表面處理之裝置的性能或膜厚分布，且從該資訊算出使基板之膜厚成為平坦的蝕刻量，而根據所算出的蝕刻量來控制蝕刻。
前述之本發明的說明，係用以例示者，本發明所屬技術領域中具有通常知識者，係應可理解在不脫離本發明之技術思想或不變更必要的特徵，還可以其他具體形態來輕易進行變更。因此，應理解以上所記述之實施形態只是本發明之例示，本發明並不限於此。
本發明之範圍不是由上述詳細的說明來表示，而是由後述之申請專利範圍來表示，申請專利範圍的意義及範 圍、由其等同概念導出的所有變更或變形的形態，係包含於本發明的範圍中。

Claims (17)

  1. 一種基板處理裝置，其特徵係，具備有：旋轉保持部，保持基板並使其旋轉；蝕刻部，將處理液吐出至藉由前述旋轉保持部所旋轉的基板，而蝕刻基板之表面；及控制部，控制前述蝕刻部所致之蝕刻量，前述控制部，係因應用於後工程處理(該後工程處理，係在前述基板處理裝置所致之基板處理以後而進行)的後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量，前述後工程處理裝置之對前述基板的表面處理之特性的資訊，係表示前述基板之中心部的膜厚比前述基板之周緣部的膜厚更薄的資訊，前述控制部，係因應前述表面處理之特性的資訊，以使前述基板之中心部之蝕刻量減少的方式進行控制，且以使前述基板之周緣部之蝕刻量增多的方式進行控制。
  2. 如申請專利範圍第1項之基板處理裝置，其中，前述蝕刻部，係包含有：噴嘴部，可在前述基板上移動，前述控制部，係自前述基板之中心僅遠離預先設定的距離，開始前述處理液之吐出，以朝向前述基板之中心移動的方式，控制前述噴嘴部。
  3. 如申請專利範圍第1項之基板處理裝置，其中，前述後工程處理裝置之對前述基板的表面處理之特性的資訊，係表示前述基板之中心部的膜厚比前述基板之周緣部的膜厚更厚的資訊，前述控制部，係因應前述表面處理之特性的資訊，以使前述基板之中心部之蝕刻量增多的方式進行控制，且以使前述基板之周緣部之蝕刻量減少的方式進行控制。
  4. 如申請專利範圍第3項之基板處理裝置，其中，更具備有：流體吐出部，對前述基板的背面中心，吐出比從前述蝕刻部所吐出之處理液更高溫的流體，前述蝕刻部，係包含有：噴嘴部，從前述基板之上部對前述基板之中心吐出前述處理液，前述控制部，係將前述噴嘴部控制成吐出前述處理液，又，將前述流體吐出部控制成吐出前述流體。
  5. 如申請專利範圍第1~4項中任一項之基板處理裝置，其中，前述後工程處理裝置之對前述基板的表面處理，係乾蝕刻處理。
  6. 如申請專利範圍第1~4項中任一項之基板處理裝置，其中，前述後工程處理裝置之對前述基板的表面處理，係成膜處理。
  7. 一種基板處理裝置，其特徵係，具備有：旋轉保持部，保持基板並使其旋轉；蝕刻部，將處理液吐出至藉由前述旋轉保持部所旋轉的基板，而蝕刻基板之表面；及控制部，控制前述蝕刻部所致之蝕刻量，前述控制部，係因應用於後工程處理(該後工程處理，係在前述基板處理裝置所致之基板處理以後而進行)的後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量，前述控制部，係因應用於前工程處理(該前工程處理，係在前述基板處理裝置所致之基板處理以前而進行)的前工程處理裝置之對前述基板的表面處理之特性的資訊及前述後工程處理裝置之對前述基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量。
  8. 一種協同處理系統，其特徵係，具備有：前工程處理裝置，進行對基板表面的前工程處理；基板處理裝置，在前述前工程處理以後，進行對前述基板表面的蝕刻處理；後工程處理裝置，對前述基板表面的蝕刻處理以後，進行對前述基板表面的後工程處理；及主機裝置，分別與前述前工程處理裝置、前述基板處理裝置及前述後工程處理裝置連結，前述主機裝置，係取得前述後工程處理裝置之對基板的表面處理之特性的資訊，並將所取得之前述後工程處理裝置之對基板的表面處理之特性的資訊傳達到前述基板處理裝置內的控制部，前述控制部，係因應前述後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板處理裝置中之基板表面的位置所致之蝕刻量。
  9. 如申請專利範圍第8項之協同處理系統，其中，前述主機裝置，係進一步取得前述前工程處理裝置之對基板的表面處理之特性的資訊，並將所取得之前述前工程處理裝置之對基板的表面處理之特性的資訊傳達到前述基板處理裝置內的控制部，前述控制部，係因應前述前工程處理裝置之對基板的表面處理之特性的資訊及前述後工程處理裝置之對基板的表面處理之特性的資訊，控制前述基板處理裝置中之基板表面的位置所致之蝕刻量。
  10. 一種基板處理方法，其特徵係，具備有：進行對基板表面的前工程處理之步驟；取得後工程處理(該後工程處理，係在對基板表面之蝕刻處理以後而進行)之對基板的表面處理之特性的資訊之步驟；因應前述後工程處理之對基板的表面處理之特性的資訊，一邊控制前述基板表面的位置所致之蝕刻量，一邊對前述基板表面吐出處理液而進行對前述基板表面的蝕刻處理之步驟；及在對前述基板表面的蝕刻處理以後，進行對前述基板表面的前述後工程處理之步驟。
  11. 如申請專利範圍第10項之基板處理方法，其中，前述後工程處理之對前述基板的表面處理之特性的資訊，係表示前述基板之中心部的膜厚比前述基板之周緣部的膜厚更薄的資訊，進行對前述基板表面的蝕刻處理之步驟，係因應前述表面處理之特性的資訊，以使前述基板之中心部之蝕刻量減少的方式進行控制，且以使前述基板之周緣部之蝕刻量增多的方式進行控制。
  12. 如申請專利範圍第11項之基板處理方法，其中，進行對前述基板表面的蝕刻處理之步驟，係自前述基板之中心僅遠離預先設定的距離，開始處理液之吐出，使吐出處理液之噴嘴朝向前述基板的中心移動。
  13. 如申請專利範圍第10項之基板處理方法，其中，前述後工程處理之對前述基板的表面處理之特性的資訊，係表示前述基板之中心部的膜厚比前述基板之周緣部的膜厚更厚的資訊，進行對前述基板表面的蝕刻處理之步驟，係因應前述表面處理之特性的資訊，以使前述基板之中心部之蝕刻量增多的方式進行控制，且以使前述基板之周緣部之蝕刻量減少的方式進行控制。
  14. 如申請專利範圍第13項之基板處理方法，其中，從前述基板之上部對前述基板之中心吐出前述處理液，對前述基板背面的中心吐出比前述處理液更高溫的流體。
  15. 如申請專利範圍第10~14項中任一項之基板處理方法，其中，前述後工程處理之對前述基板的表面處理，係乾蝕刻處理。
  16. 如申請專利範圍第10~14項中任一項之基板處理方法，其中，前述後工程處理之對前述基板的表面處理，係成膜處理。
  17. 如申請專利範圍第10~14項中任一項之基板處理方法，其中，進行前述基板表面的蝕刻處理之步驟，係因應前述前工程處理之對基板的表面處理之特性的資訊及前述後工程處理之對基板的表面處理之特性的資訊，控制前述基板表面的位置所致之蝕刻量。
TW104133038A 2014-10-17 2015-10-07 基板處理裝置、協同處理系統及基板處理方法 TWI679697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0140612 2014-10-17
KR1020140140612A KR20160045299A (ko) 2014-10-17 2014-10-17 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법

Publications (2)

Publication Number Publication Date
TW201633396A TW201633396A (zh) 2016-09-16
TWI679697B true TWI679697B (zh) 2019-12-11

Family

ID=55749609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133038A TWI679697B (zh) 2014-10-17 2015-10-07 基板處理裝置、協同處理系統及基板處理方法

Country Status (4)

Country Link
US (2) US20160111296A1 (zh)
JP (1) JP6434383B2 (zh)
KR (1) KR20160045299A (zh)
TW (1) TWI679697B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160045299A (ko) 2014-10-17 2016-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법
JP7166966B2 (ja) * 2019-03-15 2022-11-08 株式会社Ｓｃｒｅｅｎホールディングス 処理条件選択方法、基板処理方法、基板製品製造方法、処理条件選択装置、コンピュータープログラム、および、記憶媒体
KR102288985B1 (ko) * 2019-06-27 2021-08-13 세메스 주식회사 액공급유닛, 기판 처리 장치 및 기판 처리 방법
JP7360979B2 (ja) * 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW284904B (en) * 1996-01-26 1996-09-01 Taiwan Semiconductor Mfg Etch back improving method by using concave-convex etching contour
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291415A (en) * 1991-12-13 1994-03-01 Hughes Aircraft Company Method to determine tool paths for thinning and correcting errors in thickness profiles of films
US5499733A (en) * 1992-09-17 1996-03-19 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5375064A (en) * 1993-12-02 1994-12-20 Hughes Aircraft Company Method and apparatus for moving a material removal tool with low tool accelerations
US6133132A (en) * 2000-01-20 2000-10-17 Advanced Micro Devices, Inc. Method for controlling transistor spacer width
US6461878B1 (en) * 2000-07-12 2002-10-08 Advanced Micro Devices, Inc. Feedback control of strip time to reduce post strip critical dimension variation in a transistor gate electrode
JP2004006672A (ja) * 2002-04-19 2004-01-08 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US20040206621A1 (en) * 2002-06-11 2004-10-21 Hongwen Li Integrated equipment set for forming a low K dielectric interconnect on a substrate
US6808590B1 (en) * 2002-06-28 2004-10-26 Lam Research Corporation Method and apparatus of arrayed sensors for metrological control
JP2004335923A (ja) * 2003-05-12 2004-11-25 Sony Corp エッチング方法およびエッチング装置
US8025759B2 (en) * 2003-07-02 2011-09-27 Ebara Corporation Polishing apparatus and polishing method
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US20060226123A1 (en) * 2005-04-07 2006-10-12 Applied Materials, Inc. Profile control using selective heating
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
JP4708243B2 (ja) * 2006-03-28 2011-06-22 東京エレクトロン株式会社 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体
JP4726070B2 (ja) * 2006-05-23 2011-07-20 東京エレクトロン株式会社 基板処理装置、装置検査方法、装置検査プログラム、及びそのプログラムを記録した記録媒体
US8283257B2 (en) * 2007-06-21 2012-10-09 Micron Technology, Inc. Systems and methods for oscillating exposure of a semiconductor workpiece to multiple chemistries
JP5056582B2 (ja) * 2008-05-22 2012-10-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP2009295649A (ja) * 2008-06-03 2009-12-17 Renesas Technology Corp 半導体装置の製造方法
JP5249915B2 (ja) * 2009-01-22 2013-07-31 東京エレクトロン株式会社 薬液処理装置および薬液処理方法
JP5156661B2 (ja) * 2009-02-12 2013-03-06 東京エレクトロン株式会社 液処理装置および液処理方法
US8404572B2 (en) 2009-02-13 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd Multi-zone temperature control for semiconductor wafer
JP6091193B2 (ja) * 2011-12-27 2017-03-08 芝浦メカトロニクス株式会社 基板の処理装置及び処理方法
JP5565718B2 (ja) 2012-07-31 2014-08-06 国立大学法人東北大学 半導体物品のエッチング方法
TWI576938B (zh) * 2012-08-17 2017-04-01 斯克林集團公司 基板處理裝置及基板處理方法
US9064807B2 (en) 2013-02-27 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated platform for improved wafer manufacturing quality
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
TWI569349B (zh) * 2013-09-27 2017-02-01 斯克林集團公司 基板處理裝置及基板處理方法
JP6308910B2 (ja) 2013-11-13 2018-04-11 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
US9966281B2 (en) 2013-11-15 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish cleaning
US9490186B2 (en) * 2013-11-27 2016-11-08 Applied Materials, Inc. Limiting adjustment of polishing rates during substrate polishing
JP6035279B2 (ja) 2014-05-08 2016-11-30 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体
JP6328513B2 (ja) 2014-07-28 2018-05-23 株式会社ディスコ ウエーハの加工方法
KR20160045299A (ko) 2014-10-17 2016-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW284904B (en) * 1996-01-26 1996-09-01 Taiwan Semiconductor Mfg Etch back improving method by using concave-convex etching contour
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film

Also Published As

Publication number Publication date
US20160111296A1 (en) 2016-04-21
JP6434383B2 (ja) 2018-12-05
US20210090895A1 (en) 2021-03-25
TW201633396A (zh) 2016-09-16
US11784057B2 (en) 2023-10-10
KR20160045299A (ko) 2016-04-27
JP2016082220A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
TWI679697B (zh) 基板處理裝置、協同處理系統及基板處理方法
KR102541745B1 (ko) 습식 에칭 방법, 기판 액처리 장치 및 기억 매체
TWI742034B (zh) 用以圖案化非揮發性金屬的腔室
JP2016036011A (ja) 多孔バッフルを備えた低容積シャワーヘッド
US10847387B2 (en) Substrate processing apparatus, substrate processing method and recording medium
US9869024B2 (en) Methods and apparatus for depositing a cobalt layer using a carousel batch deposition reactor
TWI666697B (zh) 基板處理方法、基板處理裝置及記憶媒體
TW201308410A (zh) 半導體之製作方法、化學品供應方法與裝置
JP2016219449A (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US9970109B2 (en) Substrate processing method and substrate processing apparatus
JP2008124091A (ja) 半導体装置の処理装置および処理方法
US20090212014A1 (en) Method and system for performing multiple treatments in a dual-chamber batch processing system
TWI775897B (zh) 在原位氣相沉積聚合反應以形成作為黏彈性流體之前驅物的聚合物而由基板移除粒子
TWI821369B (zh) 用於防止高深寬比結構的黏滯效應及／或修補高深寬比結構的蒸氣輸送頭
TW202333229A (zh) 蝕刻處理方法
JP2020140984A (ja) 基板処理装置および基板処理方法
JP2009194090A (ja) 基板処理方法および基板処理装置
KR20080046248A (ko) 기판 처리 방법 및 장치
KR102071500B1 (ko) 반도체 소자의 제조방법
JP3592233B2 (ja) 基板表面処理装置および基板表面処理方法
JP7453020B2 (ja) 基板処理方法
US20170062202A1 (en) Image processing apparatus with improved slide printout based on layout data
TW202406634A (zh) 基板處理裝置及基板處理方法
TW202137368A (zh) 基板處理裝置、及基板處理方法
KR20230101837A (ko) 기판 처리 장치, 기판 처리 방법 및 컴퓨터 판독 가능한 기록 매체