KR102447146B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102447146B1
KR102447146B1 KR1020160055179A KR20160055179A KR102447146B1 KR 102447146 B1 KR102447146 B1 KR 102447146B1 KR 1020160055179 A KR1020160055179 A KR 1020160055179A KR 20160055179 A KR20160055179 A KR 20160055179A KR 102447146 B1 KR102447146 B1 KR 102447146B1
Authority
KR
South Korea
Prior art keywords
wafer
cutting groove
cutting
laser beam
processing
Prior art date
Application number
KR1020160055179A
Other languages
English (en)
Other versions
KR20160136232A (ko
Inventor
유키 오가와
겐스케 나가오카
츠바사 오바타
유리 반
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160136232A publication Critical patent/KR20160136232A/ko
Application granted granted Critical
Publication of KR102447146B1 publication Critical patent/KR102447146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

본 발명은 반송시에 웨이퍼가 파손되는 것을 억제할 수 있고, 레이저 광선의 조사 위치를 용이하게 보정할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 과제로 한다.
웨이퍼의 가공 방법은, 보호 테이프 접착 단계(ST1)와, 절삭홈 형성 단계(ST4)와, 분할 단계(ST5)를 구비한다. 보호 테이프 접착 단계(ST1)는, 웨이퍼의 기능층의 표면에 외적 자극에 의해 경화되는 보호 테이프를 접착한다. 절삭홈 형성 단계(ST4)는, 웨이퍼의 기판의 이면측으로부터 분할 예정 라인을 따라서 절삭 블레이드로 절삭하고, 기능층에 이르지 않는 잔존부를 남긴 절삭홈을 형성한다. 분할 단계(ST5)는, 절삭홈 형성 단계(ST4)를 실시한 후, 기판에 흡수성을 갖는 파장의 레이저 광선을 절삭홈을 따라서 조사하고, 잔존부를 분할하여 웨이퍼를 디바이스 칩으로 분할한다. 절삭홈 형성 단계(ST4)에서는, 웨이퍼의 외주 잉여 영역에 절삭홈을 형성하지 않는 비가공부를 형성한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 웨이퍼의 가공 방법에 관한 것이다.
IC이나 LSI 등의 디바이스가 형성된 반도체 웨이퍼는, 처리 능력 향상을 위해 기판의 표면에 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)이 적층된 기능층에 의해 반도체 디바이스를 형성하는 제조방법이 실용화되고 있다. 이 막은, 절삭 블레이드에 의한 절삭에서는 용이하게 기판으로부터 박리되어 버리는 취약한 성질이 있기 때문에, 레이저 광선에 의해 막을 그루빙하여 제거하고, 그 동안에 절삭 블레이드를 위치 부여하여 기판을 분할하는 가공 방법이 실시되고 있다(특허문헌 1).
그러나, 이 가공 방법에서는, 절삭 블레이드의 폭을 초과하여 기능층을 제거하기 때문에, 복수회의 레이저 주사가 필요하여 가공 시간이 길어지거나, 기능층을 제거하여 형성한 홈의 형상에 따라서는 블레이드가 편마모되어 버리거나, 레이저 가공에서 발생하는 잔해의 부착 방지를 위해 보호막을 피복할 필요가 있거나, 기능층의 표면에는 SiO2, SiN 등을 포함하는 패시베이션막이 형성되어 있기 때문에, 레이저를 조사하면 패시베이션막을 투과하여 기능층의 내부에 도달하여 디바이스를 손상해 버릴 우려가 있다는 등의 과제가 있었다.
따라서, 본 발명의 출원인은, 웨이퍼의 이면으로부터 절삭 블레이드로 소정량 비절삭부를 갖춘 홈을 형성하고, 홈 너머에 레이저 또는 플라즈마 에칭에 의해 기능층을 제거함으로써, 이러한 과제를 해결할 수 있는 가공 방법을 제안하고 있다.
특허문헌 1 : 일본 특허 공개 제2005-64231호 공보
그러나, 웨이퍼의 이면으로부터 절삭 블레이드로 소정량 비절삭부를 갖춘 홈을 형성하고, 홈 너머에 레이저 또는 플라즈마 에칭에 의해 기능층을 제거하는 가공 방법에서는, 절삭 블레이드로 웨이퍼(기판) 두께의 대부분을 절삭후, 레이저 가공 장치에 반입하여 웨이퍼를 분할하기 때문에, 반송시에 웨이퍼가 파손될 우려가 남겨져 있었다. 또한, 절삭홈의 홈바닥에 레이저 광선을 조사하지만, 홈바닥을 촬상하더라도 레이저 광선의 조사 흔적이 잘 보이지 않고, 조사 위치가 어긋나 있었다고 하더라도, 위치 어긋남을 발견하는 것이 어렵고, 레이저 광선의 조사 위치를 보정하기 어렵다고 하는 과제도 있었다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 기술적 과제는, 반송시에 웨이퍼가 파손되는 것을 억제할 수 있고, 레이저 광선의 조사 위치를 용이하게 보정할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 기판의 표면에 적층된 기능층에, 격자형으로 형성된 복수의 분할 예정 라인과 그 분할 예정 라인으로 구획된 복수의 영역에 각각 디바이스가 형성되고, 복수의 디바이스가 형성된 디바이스 영역과 그 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비하는 웨이퍼의 가공 방법으로서, 기능층의 표면에 외적 자극에 의해 경화되는 보호 테이프를 접착하는 보호 테이프 접착 단계와, 그 보호 테이프 접착 단계를 실시한 후, 기판의 이면측으로부터 분할 예정 라인을 따라서 절삭 블레이드로 절삭하고, 기능층에 이르지 않는 잔존부를 남긴 절삭홈을 형성하는 절삭홈 형성 단계와, 그 절삭홈 형성 단계를 실시한 후, 기판에 대하여 흡수성을 갖는 파장의 레이저 광선을 그 절삭홈을 따라서 조사하고, 그 잔존부를 분할하여 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고, 그 절삭홈 형성 단계에서는, 외주 잉여 영역에 절삭홈을 형성하지 않는 비가공부를 잔존시키는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법의 그 분할 단계는, 그 비가공부를 포함하는 분할 예정 라인에 대응한 영역에 레이저 광선을 조사하여, 그 비가공부의 표면에 레이저 가공홈을 형성하고, 그 비가공부에 형성된 그 레이저 가공홈을 촬상 수단으로 촬상하고, 원하는 레이저 광선 조사 위치와 그 레이저 가공홈의 위치의 어긋남량을 가공 위치 보정 정보로서 검출하는 어긋남량 검출 단계와, 그 가공 위치 보정 정보에 기초하여 레이저 광선의 조사 위치를 보정하는 위치 보정 단계를 더 구비한다.
본원발명의 웨이퍼의 가공 방법에 의하면, 절삭홈 형성 단계에서 웨이퍼의 외주 잉여 영역에 비가공부를 형성하기 때문에, 웨이퍼의 외주에 보강부가 있는 것 같은 상태가 되므로, 반송시에 웨이퍼가 파손되는 것을 억제할 수 있다고 하는 효과를 나타낸다. 또한, 비가공부에도 레이저 광선을 조사함으로써, 평탄한 표면인 비가공부에서 레이저 광선의 조사 위치를 명확하게 확인하는 일이 가능하므로, 레이저 광선의 조사 위치를 용이하게 보정할 수 있다고 하는 효과도 있다.
도 1은, 실시형태에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 나타내는 사시도이다.
도 2는, 가공 대상인 웨이퍼의 주요부의 단면도이다.
도 3은, 보호 테이프 접착 단계의 개요를 나타내는 사시도이다.
도 4는, 보호 테이프 접착 단계후의 웨이퍼가 절삭 장치의 척테이블에 유지된 상태를 나타내는 사시도이다.
도 5는, 높이 기록 단계의 개요를 나타내는 측면도이다.
도 6은, 두께 기록 단계의 개요를 나타내는 측면도이다.
도 7은, 절삭홈 형성 단계의 개요를 나타내는 단면도이다.
도 8은, 도 7에 나타낸 웨이퍼의 확대 단면도이다.
도 9는, 절삭홈 형성 단계후의 웨이퍼가 레이저 가공 장치의 척테이블에 유지된 상태를 나타내는 사시도이다.
도 10은, 분할 단계의 개요를 나타내는 단면도이다.
도 11은, 분할 단계의 개요를 나타내는 웨이퍼의 주요부 확대 단면도이다.
도 12는, 분할 단계의 레이저 가공홈 형성 도중의 웨이퍼 등을 나타내는 사시도이다.
도 13은, 분할 단계의 레이저 가공홈 형성 도중의 웨이퍼 등을 나타내는 다른 사시도이다.
도 14는, 도 9 중의 XIV부를 레이저 가공 장치의 촬상 수단이 촬상하여 얻은 화상의 일례를 나타내는 도면이다.
도 15는, 도 12 및 도 13 중의 XV부를 레이저 가공 장치의 촬상 수단이 촬상하여 얻은 화상의 일례를 나타내는 도면이다.
도 16은, 실시형태에 따른 웨이퍼의 가공 방법의 플로우의 일례를 나타내는 도면이다.
본 발명을 실시하기 위한 형태(실시형태)에 관해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 행할 수 있다.
〔실시형태〕
실시형태에 따른 웨이퍼의 가공 방법을, 도 1 내지 도 16에 기초하여 설명한다. 도 1은, 실시형태에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 나타내는 사시도, 도 2는, 실시형태에 따른 웨이퍼의 가공 방법의 가공 대상인 웨이퍼의 주요부의 단면도, 도 3의 (a)는, 실시형태에 따른 웨이퍼의 가공 방법의 보호 테이프 접착 단계의 보호 테이프 접착전의 웨이퍼 등을 나타내는 사시도, 도 3의 (b)는, 실시형태에 따른 웨이퍼의 가공 방법의 보호 테이프 접착 단계의 보호 테이프 접착후의 웨이퍼를 나타내는 사시도, 도 4는, 실시형태에 따른 웨이퍼의 가공 방법의 보호 테이프 접착 단계후의 웨이퍼가 절삭 장치의 척테이블에 유지된 상태를 나타내는 사시도, 도 5의 (a)는, 실시형태에 따른 웨이퍼의 가공 방법의 높이 기록 단계전의 개요를 나타내는 측면도, 도 5의 (b)는, 실시형태에 따른 웨이퍼의 가공 방법의 높이 기록 단계후의 개요를 나타내는 측면도, 도 6의 (a)는, 실시형태에 따른 웨이퍼의 가공 방법의 두께 기록 단계전의 개요를 나타내는 측면도, 도 6의 (b)는, 실시형태에 따른 웨이퍼의 가공 방법의 두께 기록 단계후의 개요를 나타내는 측면도, 도 7의 (a)는, 실시형태에 따른 웨이퍼의 가공 방법의 절삭홈 형성 단계의 절삭홈 형성 개시시를 나타내는 단면도, 도 7의 (b)는, 실시형태에 따른 웨이퍼의 가공 방법의 절삭홈 형성 단계의 절삭홈 형성 종료시를 나타내는 단면도, 도 8의 (a)는, 도 7의 (a) 중의 VIIIA-VIIIA선을 따르는 단면도, 도 8의 (b)는, 도 7의 (b) 중의 VIIIB-VIIIB선을 따르는 단면도, 도 9는, 실시형태에 따른 웨이퍼의 가공 방법의 절삭홈 형성 단계후의 웨이퍼가 레이저 가공 장치의 척테이블에 유지된 상태를 나타내는 사시도, 도 10은, 실시형태에 따른 웨이퍼의 가공 방법의 분할 단계의 개요를 나타내는 단면도, 도 11의 (a)는, 실시형태에 따른 웨이퍼의 가공 방법의 분할 단계의 레이저 가공홈 형성전의 웨이퍼의 주요부의 단면도, 도 11의 (b)는, 실시형태에 따른 웨이퍼의 가공 방법의 분할 단계의 레이저 가공홈 형성후의 웨이퍼의 주요부의 단면도, 도 12는, 실시형태에 따른 웨이퍼의 가공 방법의 분할 단계의 레이저 가공홈 형성 도중의 웨이퍼 등을 나타내는 사시도, 도 13은, 실시형태에 따른 웨이퍼의 가공 방법의 분할 단계의 레이저 가공홈 형성 도중의 웨이퍼 등을 나타내는 다른 사시도, 도 14는, 도 9 중의 XIV부를 레이저 가공 장치의 촬상 수단이 촬상하여 얻은 화상의 일례를 나타내는 도면, 도 15는, 도 12 및 도 13 중의 XV부를 레이저 가공 장치의 촬상 수단이 촬상하여 얻은 화상의 일례를 나타내는 도면, 도 16은, 실시형태에 따른 웨이퍼의 가공 방법의 플로우의 일례를 나타내는 도면이다.
실시형태에 따른 웨이퍼의 가공 방법(이하, 단순히 가공 방법이라고 함)은, 도 1 및 도 2에 나타내는 웨이퍼(W)를 가공하는 가공 방법으로서, 표면(Ba)에 기능층(FL)이 적층된 기판(B)의 이면(Bb)측으로부터 절삭홈(CR)(도 8 등에 나타냄)을 형성한 후에, 절삭홈(CR)의 바닥면에 레이저 광선(L)(도 10에 나타냄)을 조사하여 개개의 디바이스 칩(DT)(도 13에 나타냄)으로 분할하는 방법이다. 또, 본 실시형태에 따른 가공 방법에 의해 개개의 디바이스 칩(DT)으로 분할되는 가공 대상으로서의 웨이퍼(W)는, 도 1 및 도 2에 나타낸 바와 같이, 두께가 50 ㎛∼300 ㎛인 실리콘, 사파이어, 갈륨 등을 모재로 하는 원판형의 반도체 웨이퍼나 광디바이스 웨이퍼로 구성된 기판(B)과, 기판(B)의 표면(Ba)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(FL)을 구비하고 있다. 웨이퍼(W)는, 기판(B)의 표면(Ba)에 적층된 기능층(FL)에 격자형으로 형성된 복수의 분할 예정 라인(S1, S2)과 분할 예정 라인(S1, S2)으로 구획된 복수의 영역에 IC, LSI 등의 디바이스 칩(DT)을 구성하는 디바이스(D)가 형성된 것이다. 즉, 디바이스 칩(DT)은 디바이스(D)를 포함하여 구성된다.
또, 분할 예정 라인(S1, S2)으로서, 서로 평행한 복수의 분할 예정 라인(S1)과, 이들 복수의 분할 예정 라인(S1)에 직교하는 복수의 평행한 복수의 분할 예정 라인(S2)이 설치되어 있다. 또한, 웨이퍼(W)는, 디바이스(D)가 형성된 디바이스 영역(DR)과, 디바이스 영역(DR)을 둘러싸는 동시에 디바이스(D)가 형성되어 있지 않은 외주 잉여 영역(GR)을 구비한다.
본 실시형태에서는, 기능층(FL)을 형성하는 절연막은, SiO2막 또는 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어진 저유전률 절연체 피막(Low-k막)으로 이루어지고, 두께가 10 ㎛로 설정되어 있다. 이와 같이 하여 구성된 기능층(FL)은, 표면에 SiO2, SiN 등을 포함하는 패시베이션막이 형성되어 있다. 분할 예정 라인(S1, S2) 상의 기능층(FL)의 표면은, 도 2에 나타낸 바와 같이, 디바이스(D) 상의 기능층(FL)의 표면보다 약간 낮게 형성되어 있다.
실시형태에 따른 가공 방법은, 웨이퍼(W)를 분할 예정 라인(S1, S2)을 따라서 분할하는 가공 방법으로서, 도 16에 나타낸 바와 같이, 보호 테이프 접착 단계(ST1)와, 높이 기록 단계(ST2)와, 두께 기록 단계(ST3)와, 절삭홈 형성 단계(ST4)와, 분할 단계(ST5)를 구비한다.
실시형태에 따른 가공 방법은, 우선, 보호 테이프 접착 단계(ST1)에 있어서, 도 3의 (a)에 나타낸 바와 같이, 웨이퍼(W)를 구성하는 기능층(FL)의 표면에 외적 자극에 의해 경화되는 점착층을 갖는 보호 테이프(TG)를 대향시킨 후, 기능층(FL)의 표면에, 도 3의 (b)에 나타낸 바와 같이, 디바이스(D)를 보호하기 위해 보호 테이프(TG)를 접착한다. 또, 보호 테이프(TG)는, 폴리에틸렌 필름 등의 수지 시트 등으로 구성된 모재와 모재의 표면에 형성된 점착층을 포함하여 구성된다. 점착층은, 외적 자극으로서의 자외선이 조사되거나, 외적 자극으로서 가열되는 것에 의해 경화되는 것을 이용할 수 있다. 그리고, 높이 기록 단계(ST2)로 진행한다.
높이 기록 단계(ST2)에서는, 도 4에 나타낸 바와 같이, 보호 테이프 접착 단계(ST1)가 실시된 웨이퍼(W)의 보호 테이프(TG)측을 절삭 장치(10)의 척테이블(11)의 유지면에 배치한다. 그리고, 척테이블(11)에 도시하지 않은 진공 흡인 경로를 통해 접속된 진공 흡인원에 의해 유지면을 흡인하여, 보호 테이프(TG)를 통해 웨이퍼(W)를 척테이블(11)의 유지면에 흡인 유지한다.
그리고, 도 5의 (a)에 나타낸 바와 같이, 웨이퍼(W)의 소정의 분할 예정 라인(S1, S2)의 일단을 절삭 장치(10)의 높이 위치 측정기(12)의 바로 아래에 위치 부여한다. 다음으로, 높이 위치 측정기(12)를 작동시킴과 함께, 절삭 장치(10)의 도시하지 않은 가공 이송 수단 등을 작동시켜 척테이블(11)을 분할 예정 라인(S1, S2)을 따라서 이동한다. 그리고, 도 5의 (b)에 나타낸 바와 같이, 분할 예정 라인(S1, S2)의 타단이 높이 위치 측정기(12)의 바로 아래에 도달하면, 가공 이송 수단을 정지시킴과 함께 높이 위치 측정기(12)를 정지시킨다. 그리고, 높이 위치 측정기(12)에 의해, 척테이블(11)에 흡인 유지된 웨이퍼(W)의 소정의 분할 예정 라인(S1, S2)과 대응하는 기판(B)의 이면(Bb)의 높이 위치가 검출된다. 또, 높이 위치 측정기(12)로서, 레이저 광선을 기판(B)의 이면(Bb)에 조사하여 이면(Bb)의 높이 위치를 측정하는 것, 레이저 변위계, 배압 센서, 마이크로 게이지 등을 이용할 수 있다. 그리고, 두께 기록 단계(ST3)로 진행한다.
두께 기록 단계(ST3)에서는, 도 6의 (a)에 나타낸 바와 같이, 웨이퍼(W)의 소정의 분할 예정 라인(S1, S2)의 일단을 절삭 장치(10)의 두께 측정기(13)의 바로 아래에 위치 부여한다. 다음으로, 두께 측정기(13)를 작동시킴과 함께, 절삭 장치(10)의 도시하지 않은 가공 이송 수단 등을 작동시켜 척테이블(11)을 분할 예정 라인(S1, S2)을 따라서 이동한다. 그리고, 도 6의 (b)에 나타낸 바와 같이, 분할 예정 라인(S1, S2)의 타단이 두께 측정기(13)의 바로 아래에 도달하면, 가공 이송 수단을 정지시킴과 함께 두께 측정기(13)를 정지시킨다. 그리고, 두께 측정기(13)에 의해, 척테이블(11)에 흡인 유지된 웨이퍼(W)의 소정의 분할 예정 라인(S1, S2)과 대응하는 영역의 두께가 검출된다. 두께는, 웨이퍼(W) 전체의 두께, 기판(B)의 두께, 기능층(FL)의 두께에서 여러가지 선택할 수 있다. 또, 두께 측정기(13)로서, 초음파를 기판(B)의 이면(Bb)에 방사하여 두께를 측정하는 것, 초음파 두께계, 레이저 간섭계 등을 이용할 수 있다. 그리고, 절삭홈 형성 단계(ST4)로 진행한다.
절삭홈 형성 단계(ST4)에서는, 척테이블(11)에 흡인 유지된 웨이퍼(W)의 기판(B)의 이면(Bb)측으로부터 분할 예정 라인(S1, S2)을 따라서 절삭 장치(10)의 절삭 블레이드(14)로 절삭하고, 기능층(FL)에 이르지 않는 잔존부(UP)(도 8의 (a) 및 도 8의 (b)에 나타냄)를 남긴 절삭홈(CR)을 형성하는 단계이다. 또한, 절삭홈 형성 단계(ST4)에서는, 웨이퍼(W)의 외주 잉여 영역(GR)에 절삭홈(CR)을 형성하지 않은 비가공부(UC)(도 7의 (b) 등에 나타냄)를 형성하는 단계이다. 절삭홈 형성 단계(ST4)에서는, 절삭 장치(10)의 도시하지 않은 촬상 수단이 취득한 화상에 기초하여, 기판(B)의 이면(Bb)의 분할 예정 라인(S1, S2)과 대응하는 영역과 절삭 블레이드(14)(도 4에 나타냄)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여 얼라이먼트를 수행한다.
그 후, 기판(B)의 이면(Bb)측으로부터 분할 예정 라인(S1, S2)과 대응하는 영역에 절삭 블레이드(14)를 위치 부여하여, 절삭 블레이드(14)가 기능층(FL)에 이르지 않는 기판(B)의 일부를 남기고 절삭홈(CR)(도 7 및 도 8 등에 나타냄)을 순서대로 형성한다. 분할 예정 라인(S1, S2)과 대응하는 영역에 절삭홈(CR)을 형성할 때에는, 분할 예정 라인(S1, S2)과 대응하는 영역의 일단보다 약간 중앙 근처의 디바이스 영역(DR)의 끝에 도 7의 (a)에 이점쇄선으로 나타낸 바와 같이 절삭 블레이드(14)를 대향시킨다. 그 후, 기능층(FL)의 표면으로부터 예컨대 두께가 10 ㎛ 정도인 잔존부(UP)가 생기도록, 높이 기록 단계(ST2)에서 측정한 이면(Bb)의 높이 위치 및 두께 기록 단계(ST3)에서 측정한 두께에 기초하여, 분할 예정 라인(S1, S2)에 대응하는 표면의 높이 위치를 산출하여, 도 7의 (a)에 나타낸 바와 같이, 절삭 블레이드(14)를 기능층(FL)에 이르지 않도록 웨이퍼(W)를 커팅한다.
그리고, 척테이블(11)을 이동시켜, 절삭 블레이드(14)를 분할 예정 라인(S1, S2)의 타단을 향해 이동시킨다. 그 후, 절삭 블레이드(14)가 도 7의 (b)에 나타낸 바와 같이 분할 예정 라인(S1, S2)과 대응하는 영역의 타단보다 약간 중앙 근처의 디바이스 영역(DR)의 끝에 위치한 후, 도 7의 (b)에 이점쇄선으로 나타낸 바와 같이 절삭 블레이드(14)를 상승시킨다. 이와 같이, 절삭홈 형성 단계(ST4)에 있어서는, 웨이퍼(W)의 외주 잉여 영역(GR)에 비가공부(UC)(도 9에 나타냄)를 남기고, 분할 예정 라인(S1, S2)을 따라서 절삭홈(CR)을 형성한다. 즉, 절삭홈 형성 단계(ST4)에서는, 웨이퍼(W)의 외주 잉여 영역(GR)에 절삭 블레이드(14)에 의한 절삭 가공이 실시되지 않은 비가공부(UC)를 웨이퍼(W)의 전체 둘레에 걸쳐 형성한다. 모든 분할 예정 라인(S1, S2)과 대응하는 영역에 절삭홈(CR)을 형성하면, 분할 단계(ST5)로 진행한다.
분할 단계(ST5)는, 절삭홈 형성 단계(ST4)를 실시한 후, 잔존부(UP)를 분할하여 웨이퍼(W)를 디바이스 칩(DT)으로 분할하는 단계이다. 분할 단계(ST5)에서는, 우선, 절삭홈 형성 단계(ST4)가 실시된 웨이퍼(W)에 레이저 광선(L)을 조사하는 레이저 가공 장치(20)의 척테이블(21)(도 9에 나타냄)의 다공형의 유지면 위에, 보호 테이프(TG)를 통해 웨이퍼(W)를 배치한다. 척테이블(21)에 도시하지 않은 진공 흡인 경로를 통해 접속된 진공 흡인원에 의해 유지면을 흡인하여, 도 9에 나타낸 바와 같이, 보호 테이프(TG)를 통해 웨이퍼(W)를 척테이블(21)의 유지면에서 흡인 유지한다.
그리고, 레이저 가공 장치(20)의 촬상 수단(22)이 취득한 화상(일례를 도 14에 나타냄)에 기초하여 얼라이먼트를 수행한다. 그 후, 척테이블(21)과 레이저 가공 장치(20)의 레이저 광선 조사 수단(23)을 척테이블(21)에 유지된 웨이퍼(W)의 분할 예정 라인(S1, S2)을 따라서 상대적으로 이동 수단에 의해 이동시키면서, 도 10 및 도 11의 (a)에 나타낸 바와 같이, 웨이퍼(W)의 기판(B)에 흡수성을 갖는 파장(예컨대 355 nm)의 레이저 광선(L)을 절삭홈(CR)을 따라서 조사한다. 본 실시형태에서는, 각 분할 예정 라인(S1, S2)의 전체 길이에 걸쳐 잔존부(UP)의 표면에 촛점이 맞춰진 레이저 광선(L)을 조사하고, 각 분할 예정 라인(S1, S2)의 전체 길이에 걸쳐 어블레이션 가공을 하여, 도 11의 (b)에 나타낸 바와 같이, 레이저 가공홈(LR)을 형성한다(단계 ST51). 이렇게 해서, 분할 단계(ST5)에서는, 비가공부(UC)를 포함하는 각 분할 예정 라인(S1, S2)의 전체 길이에 대응한 영역에 레이저 광선(L)을 조사하여, 도 12에 나타낸 바와 같이, 비가공부(UC)의 표면에 레이저 가공홈(LR)을 형성한다.
구체적으로는, 분할 단계(ST5)에서는, 우선, 척테이블(21)과 레이저 가공 장치(20)의 레이저 광선 조사 수단(23)을 분할 예정 라인(S1)을 따라서 상대적으로 이동시키면서, 레이저 광선(L)을 복수의 분할 예정 라인(S1)에 하나씩 순서대로 조사하여 레이저 가공홈(LR)을 형성한다(단계 ST51). 그리고, 레이저 가공 장치(20)의 도시하지 않은 제어 수단이 복수의 분할 예정 라인(S1) 중 소정의 분할 예정 라인(S1)에 레이저 광선(L)을 조사하고 있는지의 여부를 판정한다(단계 ST52). 레이저 가공 장치(20)의 제어 수단이 소정의 분할 예정 라인(S1)에 레이저 광선(L)을 조사하고 있다고 판정하면(단계 ST52 : Yes), 비가공부(UC)에 형성된 레이저 가공홈(LR)을 촬상 수단(22)으로 촬상하고, 도 15에 일례를 나타내는 화상을 얻는다. 그리고, 제어 수단이, 도 15에 일례를 나타내는 화상에 있어서, 예컨대 절삭홈(CR)의 폭방향의 중앙 등의 미리 정해진 기준선(SL)(도 15 중에 이점쇄선으로 나타내고, 원하는 레이저 광선 조사 위치에 해당함)과, 레이저 가공홈(LR)의 위치의 어긋남량(DA)을 가공 위치 보정 정보로서 검출하는 어긋남량 검출 단계를 실시한다(단계 ST53). 또, 소정의 분할 예정 라인(S1)은, 복수의 분할 예정 라인(S1) 중 가공 개시로부터 수개째인 것을 이용할 수 있다.
그리고, 제어 수단은, 이후의 분할 예정 라인(S1)에 레이저 광선(L)을 조사할 때에, 어긋남량(DA)인 가공 위치 보정 정보에 기초하여, 레이저 광선(L)의 조사 위치를 보정하는 위치 보정 단계를 실시한다(단계 ST54). 구체적으로는, 제어 수단은, 어긋남량(DA)에 기초하여, 레이저 가공홈(LR)이 기준선(SL) 상에 형성되도록, 레이저 광선 조사 수단(23)과 웨이퍼(W)의 상대적인 위치를 보정한다. 제어 수단은, 소정의 분할 예정 라인(S1)에 레이저 광선(L)을 조사하지 않았다고 판정하거나(단계 ST52 : No), 또는 위치 보정 단계(ST54)를 실시한 후에, 모든 분할 예정 라인(S1, S2)에 레이저 가공홈(LR)을 형성했는지의 여부를 판정(단계 ST55)하여, 모든 분할 예정 라인(S1, S2)에 레이저 가공홈(LR)을 형성하지 않았다고 판정(단계 ST55 : No)하고, 단계 ST51로 되돌아간다.
또한, 제어 수단은, 모든 분할 예정 라인(S1)에 레이저 가공홈(LR)을 형성하면, 척테이블(21)을 90도 회전시킨 후, 척테이블(21)과 레이저 가공 장치(20)의 레이저 광선 조사 수단(23)을 분할 예정 라인(S2)을 따라서 상대적으로 이동시키면서, 레이저 광선(L)을 복수의 분할 예정 라인(S2)에 하나씩 순서대로 조사하여 레이저 가공홈(LR)을 형성한다(단계 ST51). 그리고, 제어 수단은, 소정의 분할 예정 라인(S2)에 레이저 광선(L)을 조사하고 있는지의 여부를 판정한다(단계 ST52). 제어 수단은, 소정의 분할 예정 라인(S2)에 레이저 광선(L)을 조사하고 있다고 판정하면(단계 ST52 : Yes), 비가공부(UC)에 형성된 레이저 가공홈(LR)을 촬상 수단(22)으로 촬상하고, 도 15에 일례를 나타내는 화상으로부터 어긋남량(DA)을 검출하는 어긋남량 검출 단계를 실시한다(단계 ST53). 또, 소정의 분할 예정 라인(S2)은, 복수의 분할 예정 라인(S2) 중 가공 개시로부터 수개째인 것을 이용할 수 있다.
그리고, 제어 수단은, 가공 위치 보정 정보에 기초하여, 레이저 광선(L)의 조사 위치를 보정하는 위치 보정 단계를 실시한다(단계 ST54). 제어 수단은, 소정의 분할 예정 라인(S2)에 레이저 광선(L)을 조사하지 않았다고 판정하거나(단계 ST52 : No) 또는, 위치 보정 단계(ST54)를 실시한 후에, 모든 분할 예정 라인(S1, S2)에 레이저 가공홈(LR)을 형성했는지의 여부를 판정(단계 ST55)하여, 모든 분할 예정 라인(S1, S2)에 레이저 가공홈(LR)을 형성하지 않았다고 판정(단계 ST55 : No)하면, 단계 ST51로 되돌아가고, 모든 분할 예정 라인(S1, S2)에 레이저 가공홈(LR)을 형성했다고 판정(단계 ST55 : Yes)하면, 척테이블(21)의 흡인 유지를 해제하거나 하여 가공 방법을 종료한다.
실시형태에 따른 가공 방법에 의하면, 절삭홈 형성 단계(ST4)에서 웨이퍼(W)의 외주 잉여 영역(GR)에 비가공부(UC)를 형성하기 때문에, 웨이퍼(W)의 외주에 보강부가 있는 것 같은 상태가 되므로, 절삭홈(CR)이 형성되어 있더라도, 절삭 장치(10)로부터 레이저 가공 장치(20) 등으로의 반송시에, 웨이퍼(W)의 균열이 잘 발생하지 않는다고 하는 효과를 나타낸다. 또한, 가공 방법에 의하면, 분할 단계(ST5)에 있어서 레이저 가공홈(LR)을 형성할 때(단계 ST51)에, 비가공부(UC)에도 레이저 광선(L)을 조사함으로써, 평탄한 표면인 비가공부(UC)에서 레이저 광선(L)의 조사 위치를 명확하게 확인하는 것이 가능하다. 이 때문에, 가공 방법에 의하면, 레이저 광선(L)의 조사 위치의 어긋남량(DA)을 발견하거나, 발견한 어긋남량(DA)을 보정치로서 이용하여, 원하는 위치에 레이저 광선(L)을 조사할 수 있다고 하는 효과도 있다. 따라서, 가공 방법에 의하면, 반송시에 웨이퍼(W)가 파손되는 것을 억제할 수 있고, 레이저 광선(L)의 조사 위치를 용이하게 보정할 수 있다는 효과를 나타낸다.
본 발명은 상기 실시형태에 한정되는 것이 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다. 예컨대, 전술한 실시형태에서는, 위치 보정 단계(ST54)에 있어서, 레이저 가공 장치(20)의 제어 수단이 어긋남량(DA)에 기초하여 레이저 광선(L)의 조사 위치를 보정했지만, 본 발명에서는, 촬상 수단(22)이 촬상하여 얻은 화상을 레이저 가공 장치(20)의 오퍼레이터가 눈으로 확인하여 어긋남량(DA)을 판독하여, 오퍼레이터가 레이저 광선(L)의 조사 위치를 보정해도 좋다.
14 : 절삭 블레이드
22 : 촬상 수단
B : 기판
Ba : 표면
Bb : 이면
CR : 절삭홈
D : 디바이스
DT : 디바이스 칩
DA : 어긋남량(가공 위치 보정 정보)
DR : 디바이스 영역
GR : 외주 잉여 영역
TG : 보호 테이프
FL : 기능층
L : 레이저 광선
LR : 레이저 가공홈
S1, S2 : 분할 예정 라인
SL : 기준선(원하는 레이저 광선 조사 위치)
W : 웨이퍼
UC : 비가공부
UP : 잔존부
ST1 : 보호 테이프 접착 단계
ST4 : 절삭홈 형성 단계
ST5 : 분할 단계
ST53 : 어긋남량 검출 단계
ST54 : 위치 보정 단계

Claims (2)

  1. 기판의 표면에 적층된 기능층에, 격자형으로 형성된 복수의 분할 예정 라인과 상기 분할 예정 라인으로 구획된 복수의 영역에 각각 디바이스가 형성되고, 복수의 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비하는 웨이퍼의 가공 방법에 있어서,
    기능층의 표면에 외적 자극에 의해 경화되는 보호 테이프를 접착하는 보호 테이프 접착 단계;
    상기 분할 예정 라인을 따라, 상기 분할 예정 라인과 대응하는 기판의 이면의 높이 및 기판의 두께를 기록하는, 높이 기록 단계 및 두께 기록 단계;
    상기 높이 기록 단계 및 두께 기록 단계를 실시한 후, 기판의 이면측으로부터 분할 예정 라인을 따라서 절삭 블레이드로 절삭하고, 기능층에 이르지 않는 잔존부를 남긴 절삭홈을 형성하는 절삭홈 형성 단계로서, 상기 잔존부의 두께는, 상기 높이 기록 단계 및 두께 기록 단계에 의해 기록된 값에 의해 산출된, 상기 분할 예정 라인에 대응하는 표면의 높이 위치 정보에 기초하여 설정되는 것인, 상기 절삭홈 형성 단계; 및
    상기 절삭홈 형성 단계를 실시한 후, 기판에 대하여 흡수성을 갖는 파장의 레이저 광선을 상기 절삭홈을 따라서 조사하고, 상기 잔존부를 분할하여 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계
    를 포함하고,
    상기 절삭홈 형성 단계에서는, 외주 잉여 영역에 절삭홈을 형성하지 않는 비가공부를 잔존시키는 것인, 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 분할 단계에서는, 상기 비가공부를 포함하는 분할 예정 라인에 대응한 영역에 레이저 광선을 조사하여, 상기 비가공부의 표면에 레이저 가공홈을 형성하고,
    상기 방법은,
    상기 비가공부에 형성된 상기 레이저 가공홈을 촬상 수단으로 촬상하여, 원하는 레이저 광선 조사 위치와 상기 레이저 가공홈의 위치의 어긋남량을 가공 위치 보정 정보로서 검출하는 어긋남량 검출 단계; 및
    상기 어긋남량 검출 단계를 실시한 후, 상기 가공 위치 보정 정보에 기초하여 레이저 광선의 조사 위치를 보정하는 위치 보정 단계
    를 포함하는, 웨이퍼의 가공 방법.
KR1020160055179A 2015-05-19 2016-05-04 웨이퍼의 가공 방법 KR102447146B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015101599A JP6478801B2 (ja) 2015-05-19 2015-05-19 ウエーハの加工方法
JPJP-P-2015-101599 2015-05-19

Publications (2)

Publication Number Publication Date
KR20160136232A KR20160136232A (ko) 2016-11-29
KR102447146B1 true KR102447146B1 (ko) 2022-09-23

Family

ID=57231806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160055179A KR102447146B1 (ko) 2015-05-19 2016-05-04 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US9716039B2 (ko)
JP (1) JP6478801B2 (ko)
KR (1) KR102447146B1 (ko)
CN (1) CN106169442A (ko)
DE (1) DE102016208307A1 (ko)
SG (1) SG10201603205TA (ko)
TW (1) TWI679693B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7032050B2 (ja) * 2017-03-14 2022-03-08 株式会社ディスコ レーザー加工装置
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6912267B2 (ja) * 2017-05-09 2021-08-04 株式会社ディスコ レーザ加工方法
JP6858455B2 (ja) * 2017-07-24 2021-04-14 株式会社ディスコ チップの製造方法
JP6830739B2 (ja) * 2017-08-22 2021-02-17 株式会社ディスコ チップの製造方法
JP7015139B2 (ja) * 2017-10-18 2022-02-02 株式会社ディスコ 被加工物の研削方法及び研削装置
JP6955975B2 (ja) * 2017-11-21 2021-10-27 株式会社ディスコ ウェーハの加工方法
JP7062449B2 (ja) * 2018-01-23 2022-05-06 株式会社ディスコ 被加工物の切削方法
JP7013276B2 (ja) * 2018-02-23 2022-01-31 株式会社ディスコ 加工装置
JP7068028B2 (ja) 2018-05-09 2022-05-16 株式会社ディスコ ウェーハの分割方法
JP7061021B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法及び研削装置
JP7191563B2 (ja) * 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
CN109176928A (zh) * 2018-09-14 2019-01-11 苏州迈为科技股份有限公司 一种电池片划片装置及划片方法
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
JP7323304B2 (ja) * 2019-03-07 2023-08-08 株式会社ディスコ 被加工物の分割方法
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202651A1 (en) 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
JP2006140341A (ja) 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006156638A (ja) 2004-11-29 2006-06-15 Denso Corp 半導体ウェハのダイシング方法
JP2006245103A (ja) * 2005-03-01 2006-09-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008091779A (ja) 2006-10-04 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009295899A (ja) * 2008-06-09 2009-12-17 Disco Abrasive Syst Ltd 板状物の分割方法
JP2010016361A (ja) 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2014053526A (ja) 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014165246A (ja) * 2013-02-22 2014-09-08 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336988A (ja) * 1986-07-29 1988-02-17 Rohm Co Ltd 半導体ウエハの分割方法
JPH06224298A (ja) * 1993-01-26 1994-08-12 Sony Corp ダイシング方法
JP2005064231A (ja) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2006073690A (ja) * 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP5964580B2 (ja) * 2011-12-26 2016-08-03 株式会社ディスコ ウェーハの加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202651A1 (en) 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
JP2006140341A (ja) 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006156638A (ja) 2004-11-29 2006-06-15 Denso Corp 半導体ウェハのダイシング方法
JP2006245103A (ja) * 2005-03-01 2006-09-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008091779A (ja) 2006-10-04 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010016361A (ja) 2008-06-02 2010-01-21 Nec Electronics Corp 半導体チップの製造方法および半導体装置
JP2009295899A (ja) * 2008-06-09 2009-12-17 Disco Abrasive Syst Ltd 板状物の分割方法
JP2014053526A (ja) 2012-09-10 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014165246A (ja) * 2013-02-22 2014-09-08 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
KR20160136232A (ko) 2016-11-29
SG10201603205TA (en) 2016-12-29
TW201642336A (zh) 2016-12-01
JP2016219564A (ja) 2016-12-22
US9716039B2 (en) 2017-07-25
US20160343614A1 (en) 2016-11-24
DE102016208307A1 (de) 2016-11-24
TWI679693B (zh) 2019-12-11
CN106169442A (zh) 2016-11-30
JP6478801B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
KR102447146B1 (ko) 웨이퍼의 가공 방법
KR102177678B1 (ko) 웨이퍼의 가공 방법
TWI677039B (zh) 晶圓的加工方法
US20060220183A1 (en) Semiconductor wafer having multiple semiconductor elements and method for dicing the same
US8053337B2 (en) Method of manufacturing semiconductor device
US10297501B2 (en) Method for dividing wafer into individual chips
CN107457494B (zh) 漏光检测方法
JP6283531B2 (ja) ウエーハの加工方法
JP7150401B2 (ja) 被加工物の加工方法
JP2020057709A (ja) ウェーハの加工方法
JP6685592B2 (ja) ウェーハの加工方法
JP5968150B2 (ja) ウエーハの加工方法
JP6457223B2 (ja) 基板分離方法および半導体製造装置
KR102413288B1 (ko) 밀착 정도 검출 방법
JP2019220633A (ja) 被加工物の加工方法
US20120009394A1 (en) Bonding method and bonding substrate
JP2016187014A (ja) ウエーハの加工方法
JP6137999B2 (ja) ウェーハの加工方法
JP7208062B2 (ja) デバイスチップの形成方法
KR20180032184A (ko) 웨이퍼의 가공 방법
KR20220041727A (ko) 디바이스 칩의 제조 방법
JP6050959B2 (ja) 接着シートおよび接着シートの製造方法
KR20220063728A (ko) 웨이퍼의 가공 방법
KR20200135161A (ko) 몰드 칩의 제조 방법
TW202416434A (zh) 位置決定方法及半導體裝置之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right